[go: up one dir, main page]

TWI878039B - 發光半導體結構及其製造方法 - Google Patents

發光半導體結構及其製造方法 Download PDF

Info

Publication number
TWI878039B
TWI878039B TW113107787A TW113107787A TWI878039B TW I878039 B TWI878039 B TW I878039B TW 113107787 A TW113107787 A TW 113107787A TW 113107787 A TW113107787 A TW 113107787A TW I878039 B TWI878039 B TW I878039B
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
semiconductor layer
light
emitting
Prior art date
Application number
TW113107787A
Other languages
English (en)
Other versions
TW202537474A (zh
Inventor
王建智
Original Assignee
虹光精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 虹光精密工業股份有限公司 filed Critical 虹光精密工業股份有限公司
Priority to TW113107787A priority Critical patent/TWI878039B/zh
Priority to US18/966,405 priority patent/US20250280630A1/en
Priority to CN202510243128.9A priority patent/CN120224866A/zh
Application granted granted Critical
Publication of TWI878039B publication Critical patent/TWI878039B/zh
Publication of TW202537474A publication Critical patent/TW202537474A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/017—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/01—Manufacture or treatment
    • H10H29/011—Manufacture or treatment of integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures

Landscapes

  • Led Devices (AREA)

Abstract

一種發光半導體結構，包含基板、陽極電極、磊晶結構、閘極電極及陰極電極。陽極電極設置於基板的下表面。磊晶結構設置於基板的上表面。磊晶結構包含第一P型半導體層、第一N型半導體層、第二P型半導體層、第二N型半導體層及發光層。第一P型半導體層設置於基板的上表面。第一N型半導體層設置於第一P型半導體層上。第二P型半導體層設置於第一N型半導體層上。第二N型半導體層設置於第二P型半導體層上。發光層設置於第二P型半導體層及第二N型半導體層之間。

Description

發光半導體結構及其製造方法
本案是關於半導體結構，特别是一種發光半導體結構。
一般LED印表機頭(LPH)之發光元件是使用磊晶結構來實現。而一種實現發光元件之磊晶結構包含PNPN結構之發光閘流體，即該發光閘流體由下至上分別為P型半導體、N型半導體、P型半導體及N型半導體。
然而，現今發光閘流體之磊晶結構之發光效率仍有很大的提升空間，且於製造發光閘流體之磊晶結構時，時常於進行蝕刻製程之步驟時，傷害或影響到磊晶元件表面與邊緣側壁，進而影響磊晶元件之驅動特性、IV特性曲線(IV curve)及阻抗特性。此外，因半導體之邊緣的缺陷(defects)較多，注入磊晶元件之電子電洞時常受到半導體之邊緣缺陷陷阱捕捉的影響，使得發光閘流體邊緣無法有效發光，進而影響元件整體發光效率。
在一些實施例中，一種發光半導體結構包含基板、陽極電極、磊晶結構、閘極電極及陰極電極。陽極電極設置於基板的下表面。磊晶結構設置於基板的上表面。磊晶結構包含第一P型半導體層、第一N型半導體層、第二P型半導體層、第二N型半導體層及發光層。第一P型半導體層設置於基板的上表面。第一N型半導體層設置於第一P型半導體層上。第二P型半導體層設置於第一N型半導體層上。第二N型半導體層設置於第二P型半導體層上。發光層設置於第二P型半導體層及第二N型半導體層之間。閘極電極設置於第二P型半導體層的上表面。陰極電極設置於第二N型半導體層的上表面。
在一些實施例中，發光層為多重量子井層。多重量子井層包含堆疊的多個能井層及多個能障層。
在一些實施例中，發光層為本質半導體層。
在一些實施例中，多個能井層及多個能障層的數目為5至30個。多個能井層的材質為砷化鎵(GaAs)。多個能障層的材質為砷化鋁鎵(AlGaAs)或磷化銦鎵(InGaP)。
在一些實施例中，發光半導體結構更包含電流流向限制層。電流流向限制層設置於發光層及第二P型半導體層之間或該發光層及該第二N型半導體層之間。電流流向限制層包含外圍絕緣區及中心導電區。
在一些實施例中，外圍絕緣區設置於陰極電極之正下方
在一些實施例中，電流流向限制層的材質為砷化鋁(AlAs)。外圍絕緣區係透過電流流向限制層中之鋁(Al)氧化而成。
在一些實施例中，第一P型半導體層包含第一緩衝層、第二緩衝層及陽極層。第一緩衝層設置於基板的上表面。第二緩衝層設置於第一緩衝層上。陽極層設置於第二緩衝層上。
在一些實施例中，第二N型半導體層包含阻擋層、陰極層及覆蓋層。阻擋層設置於發光層的上表面。陰極層設置於阻擋層上。覆蓋層設置於陰極層上。
在一些實施例中，一種發光半導體結構的製造方法，包含形成陰極電極於半導體基層結構之上表面，半導體基層結構包含基板、第一P型半導體層、第一N型半導體層、第二P型半導體層、第二N型半導體層、發光層、電流流向限制層及高摻雜P型半導體層，第一P型半導體層設置於基板的上表面，第一N型半導體層設置於第一P型半導體層上，第二P型半導體層設置於第一N型半導體層上，第二N型半導體層設置於第二P型半導體層上，發光層設置於第二P型半導體層及第二N型半導體層之間，電流流向限制層設置於發光層及第二P型半導體層之間，高摻雜P型半導體層設置於發光層及電流流向限制層之間；形成保護層於陰極電極及半導體基層結構之裸露表面；執行第一乾蝕刻步驟，以形成第一溝槽於半導體基層結構之預定發光部之一側及形成第二溝槽於預定發光部之另一側，第一溝槽及第二溝槽係自保護層延伸至第二P型半導體層且未穿透第二P型半導體層；經由第一溝槽及第二溝槽，對電流流向限制層之側表面進行氧化；執行第二乾蝕刻步驟，以形成第三溝槽於半導體基層結構之預定開關部之一側及形成第四溝槽於預定開關部之另一側，且使第二溝槽穿透第二P型半導體層及第一N型半導體層而延伸至第一P型半導體層且未穿透第一P型半導體層，第三溝槽形成於第一溝槽及預定開關部之間，第三溝槽及第四溝槽係自保護層延伸至第二P型半導體層且未穿透第二P型半導體層；形成多個閘極電極於第三溝槽及第四溝槽之底面；執行第三乾蝕刻步驟，以於第四溝槽之相鄰二閘極電極之間形成第五溝槽，及使第二溝槽穿透第一P型半導體層而延伸至基板且未穿透基板，第五溝槽係自第四溝槽之底面延伸至第一P型半導體層且未穿透第一P型半導體層；於第三乾蝕刻步驟後，共形地形成鈍化層於半導體基層結構、陰極電極及多個閘極電極之裸露表面；於共形地形成鈍化層於半導體基層結構、陰極電極及多個閘極電極之裸露表面後，執行第四乾蝕刻步驟，以於陰極電極之上方形成陰極開口及閘極電極之上方形成閘極開口；及形成線路層於鈍化層上，線路層經由陰極開口電性連接於陰極電極以及經由閘極開口電性連接於閘極電極。
以下在實施方式中詳細敘述本案之詳細特徵以及優點，其內容足以使任何熟習相關技藝者瞭解本案之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本案相關之目的及優點。
圖1為發光半導體結構1之一實施例的剖面示意圖。請參閱圖1。發光半導體結構1包含基板10、陽極電極11、磊晶結構20、閘極電極17及陰極電極18。陽極電極11設置於基板10的下表面。磊晶結構20設置於基板10的上表面。磊晶結構20包含第一P型半導體層12、第一N型半導體層13、第二P型半導體層14、第二N型半導體層16及發光層15。第一P型半導體層12設置於基板10的上表面。第一N型半導體層13設置於第一P型半導體層12上。第二P型半導體層14設置於第一N型半導體層13上。第二N型半導體層16設置於第二P型半導體層14上。發光層15設置於第二P型半導體層14及第二N型半導體層16之間。閘極電極17設置於第二P型半導體層14的上表面。陰極電極18設置於第二N型半導體層16的上表面。
圖2為發光層15之一實施例的剖面示意圖。請參閱圖1及圖2。發光層15包含成組堆疊的多個能井層151及多個能障層152。於圖2之實施例中，發光層15包含5個能井層151及5個能障層152，但多個能井層151及多個能障層152的數目並不以此為限。在一些實施例中，多個能井層151及多個能障層152的數目為5至30個。
在一些實施例中，能井層151的材質可為但不限於砷化鎵(GaAs)，且能障層152的材質可為但不限於砷化鋁鎵(AlGaAs)或磷化銦鎵(InGaP)。
在一些實施例中，發光層15為一本質半導體(intrinsic semiconductor)層。即發光層15是未摻雜(non-doped)且晶格完整的純淨晶體半導體。且發光層15參與導電的自由電子(帶負電荷的載子)和電洞(空穴，帶正電荷的載子)的濃度相等且處於平衡狀態。換言之，在一些實施例中，磊晶結構20為PNPIN結構而非PNPN結構。
在一些實施例中，基板10的材質可為但不限於GaAs，陽極電極11的材質可為但不限於鉻(Cr)或Au，閘極電極17的材質可為但不限於Au或金锌合金(AuZn)，陰極電極18可為但不限於Au、鍺(Ge)或鎳(Ni)。
在一些實施例中，第一P型半導體層12包含第一緩衝層120、第二緩衝層121及陽極層122。第一緩衝層120設置於基板10的上表面。第二緩衝層121設置於第一緩衝層120上。陽極層122設置於第二緩衝層121上。在一些實施例中，第一緩衝層120的材質可為但不限於GaAs，第二緩衝層121及陽極層122的材質可為但不限於AlGaAs。
在一些實施例中，第二N型半導體層16包含阻擋層160、陰極層161及覆蓋層162。阻擋層160設置於發光層15的上表面。陰極層161設置於阻擋層160上。覆蓋層162設置於陰極層161上。在一些實施例中，覆蓋層162的材質可為但不限於GaAs，阻擋層160及陰極層161的材質可為但不限於AlGaAs。
在一些實施例中，基板10的厚度可為但不限於300微米(µm)，第一緩衝層120的厚度可為但不限於100奈米(nm)，第二緩衝層121的厚度可為但不限於250nm，陽極層122的厚度可為但不限於400nm，第一N型半導體層13的厚度可為但不限於320nm，第二P型半導體層14的厚度可為但不限於680nm，阻擋層160的厚度可為但不限於15nm，陰極層161的厚度可為但不限於560nm，覆蓋層162的厚度可為但不限於25nm。
在一些實施例中，磊晶結構20所發出之光之波長為760nm至820nm。
下表一示出發光半導體結構1之一實施例中之各層之材質、組成、載子類型及摻雜劑，但本案並不以此為限。
層別 材質 組成 載子類型 摻雜劑
覆蓋層162 GaAs - n 矽(Si)
陰極層161 Al(x)Ga(1-x)As x=0.25 n Si
阻擋層160 Al(x)Ga(1-x)As x=0.35 n Si
第二P型半導體層14 Al(x)Ga(1-x)As x=0.15 p 鋅(Zn)
第一N型半導體層13 Al(x)Ga(1-x)As x=0.15 n Si
陽極層122 Al(x)Ga(1-x)As x=0.35 p Zn
第二緩衝層121 Al(x)Ga(1-x)As x=0.20 p Zn
第一緩衝層120 GaAs - p Zn
基板10 GaAs - p Zn
表一
下表二示出發光半導體結構1之一實施例中之各層之主峰波長值、厚度範圍及載子濃度範圍，但本案並不以此為限。
層別 主峰波長值(nm) 厚度範圍(nm) 載子濃度範圍(cm-3)
覆蓋層162 - 10~40 2.00~4.00E+18
陰極層161 716±8 500~700 2.00~4.00E+18
阻擋層160 668±8 10~30 2.00~3.00E+18
第二P型半導體層14 777±4 600~800 1.00~3.00E+17
第一N型半導體層13 777±4 250~350 1.00~3.00E+17
陽極層122 669±8 300~500 2.50~4.00E+17
第二緩衝層121 739±8 200~300 2.00~3.50E+17
第一緩衝層120 - 50~150 0.5~1.5E+17
基板10 - 550000 3.00~7.00E+19
表二
圖3為發光半導體結構1與先前技術之半導體結構之發光強度的比較折線圖。請參閱圖3。結構2為傳統上使用PNPN結構之發光閘流體之先前技術之半導體結構。結構1即為本案之使用PNPIN結構之磊晶結構20之發光半導體結構1。由圖3可知，發光半導體結構1比先前技術之半導體結構約提升4倍之發光強度。於圖3之實施例中，發光半導體結構1之多個能井層151及多個能障層152的數目為5個。
圖4A為發光半導體結構1之另一實施例的剖面示意圖。請參閱圖4A。在一些實施例中，發光半導體結構1更包含電流流向限制層19。電流流向限制層19設置於發光層15及第二P型半導體層14之間。電流流向限制層19包含外圍絕緣區190及中心導電區191。圖4B為發光半導體結構1之又一實施例的剖面示意圖。請參閱圖4B。在一些實施例中，電流流向限制層19設置於發光層15及第二N型半導體層16之間。
在一些實施例中，外圍絕緣區190是從電流流向限制層19的至少一個側表面選擇性地氧化電流流向限制層19之材質中的特定元素而成。在一些實施例中，電流流向限制層19的材質可為但不限於砷化鋁(AlAs)，外圍絕緣區190係透過電流流向限制層19中之鋁(Al)氧化而成，但本案並不以此為限。
由於半導體之邊緣的缺陷(defects)較多，透過外圍絕緣區190的設置，可使電流流向限制層19之邊緣的缺陷消失，進而使流經電流流向限制層19之電流不受到電流流向限制層19之邊緣的缺陷的影響，而往中心導電區191集中，使得發光半導體結構1之發光效率大幅提升。
圖5A為發光半導體結構1之再一實施例的剖面示意圖。請參閱圖5A。在一些實施例中，發光半導體結構1更包含高摻雜P型半導體層21。高摻雜P型半導體層21設置於發光層15及電流流向限制層19之間。在一些實施例中，高摻雜P型半導體層21之材質與第二P型半導體層14之材質相同，且高摻雜P型半導體層21之摻雜濃度可為但不限於第二P型半導體層14之摻雜濃度的10倍。舉例而言，若第二P型半導體層14之摻雜濃度為10 17(cm -3)，此時之高摻雜P型半導體層21之摻雜濃度即為10 18(cm -3)。圖5B為發光半導體結構1之再一實施例的剖面示意圖。請參閱圖5B。在一些實施例中，電流流向限制層19設置於發光層15及第二N型半導體層16之間。
傳統上，發光閘流體的驅動元件通常會設置於其結構的中間或下半部。舉例而言，若發光閘流體之結構為PNPN結構，其驅動元件通常會設置於其由下往上之第一個P型半導體層、第一個N型半導體層及第二個P型半導體層。然而，於製造時，發光閘流體之驅動元件所在之層時常於進行蝕刻時被蝕刻，導致發光閘流體的驅動特性、驅動電壓、IV特性曲線(IV curve)及阻抗特性受影響，進而增加發光閘流體以時脈切換開啟與關閉的所需時間。
而於發光半導體結構1中，由於發光層15及電流流向限制層19是設置於閘極電極17所在之第二P型半導體層14的上方，因此於製造時，僅需蝕刻至第二P型半導體層14。換言之，第一P型半導體層12及第一N型半導體層13並不會被蝕刻到，且不會遭受後續邊緣氧化絕緣製程的影響。因此，由晶圓基板往上之第一個P型半導體層及第一個N型半導體層與第二個P型半導體層組成之發光閘流體驅動部PNP電晶體的開啟與關閉時脈準備時間將維持相對穩定，不受蝕刻與邊緣氧化製程的影響。
圖6為發光半導體陣列晶片單元3之一實施例的俯視圖。請參閱圖6。發光半導體陣列晶片單元3包含傳輸部30、奇偶開關部31及發光部32。發光半導體陣列晶片包含多個發光半導體陣列晶片單元3，且發光半導體陣列晶片之結構即為發光半導體結構1。本案並不限制發光半導體陣列晶片所包含之多個發光半導體陣列晶片單元3的數目。
圖7為圖6之發光半導體陣列晶片單元3沿剖面線7之剖面圖。請參閱圖7。在一些實施例中，發光部32之陰極電極18為環繞式之陰極電極。因此，於圖7之剖面圖中，發光部32之陰極電極18有兩個部分(為方便說明，下稱陰極電極180及陰極電極181)。此時，發光部32之發光區域即為環繞式之陰極電極18所圍住之中間區域。在一些實施例中，發光部32之外圍絕緣區190設置於陰極電極180及陰極電極181的正下方。在一些實施例中，設置於陰極電極180正下方之外圍絕緣區190之靠近磊晶結構20之中心之側表面1900切齊陰極電極180靠近磊晶結構20之中心之側表面1800，且設置於陰極電極181正下方之外圍絕緣區190之靠近磊晶結構20之中心之側表面1901切齊陰極電極181靠近磊晶結構20之中心之側表面1801。此時，發光部32之中心導電區191之長度L即為陰極電極180靠近磊晶結構20之中心之側表面1800及陰極電極181靠近磊晶結構20之中心之側表面1801之間的距離。
圖8A至圖8I為發光半導體結構1之製造方法之一實施例的步驟示意圖。圖9為發光半導體結構1之製造方法之一實施例的流程圖。請參閱圖8A至圖8I及圖9。首先，形成陰極電極18於半導體基層結構22之上表面(步驟S01)。半導體基層結構22包含基板10、第一P型半導體層12、第一N型半導體層13、第二P型半導體層14、第二N型半導體層16、發光層15、電流流向限制層19及高摻雜P型半導體層21。第一P型半導體層12設置於基板10的上表面。第一N型半導體層13設置於第一P型半導體層12上。第二P型半導體層14設置於第一N型半導體層13上。第二N型半導體層16設置於第二P型半導體層14上。發光層15設置於第二P型半導體層14及第二N型半導體層16之間。電流流向限制層19設置於發光層15及第二P型半導體層14之間。高摻雜P型半導體層21設置於發光層15及電流流向限制層19之間(如圖8A所示)。
接著，形成保護層70於陰極電極18及半導體基層結構22之裸露表面(步驟S02)(如圖8B所示)。然後，執行第一乾蝕刻步驟，以形成第一溝槽101於半導體基層結構22之預定發光部40之一側及形成第二溝槽102於預定發光部40之另一側(步驟S03)。第一溝槽101及第二溝槽102係自保護層70延伸至第二P型半導體層14且未穿透第二P型半導體層14(如圖8C所示)。而後，經由第一溝槽101及第二溝槽102，對電流流向限制層19之側表面進行氧化(步驟S04)(如圖8D所示)。
接著，執行第二乾蝕刻步驟，以形成第三溝槽103於半導體基層結構22之預定開關部41之一側及形成第四溝槽104於預定開關部41之另一側，且使第二溝槽102穿透第二P型半導體層14及第一N型半導體層13而延伸至第一P型半導體層12且未穿透第一P型半導體層12(步驟S05)。第三溝槽103形成於第一溝槽101及預定開關部41之間，第三溝槽103及第四溝槽104係自保護層70延伸至第二P型半導體層14且未穿透第二P型半導體層14(如圖8E所示)。然後，形成多個閘極電極17於第三溝槽103及第四溝槽104之底面(步驟S06)(如圖8F所示)。
接著，執行第三乾蝕刻步驟，以於第四溝槽104之相鄰二閘極電極17之間形成第五溝槽105，及使第二溝槽102穿透第一P型半導體層12而延伸至基板10且未穿透基板10(步驟S07)。第五溝槽105係自第四溝槽104之底面延伸至第一P型半導體層12且未穿透第一P型半導體層12(如圖8G所示)。然後，於第三乾蝕刻步驟後，共形地形成鈍化層71於半導體基層結構22、陰極電極18及閘極電極17之裸露表面(步驟S08)。而後，於沉積鈍化層71於半導體基層結構22、陰極電極18及閘極電極17之裸露表面後，執行第四乾蝕刻步驟，以於陰極電極18之上方形成陰極開口182及閘極電極17之上方形成閘極開口172(步驟S09)(如圖8H所示)。最後，形成線路層72於鈍化層71上(步驟S10)。線路層72經由陰極開口182電性連接於陰極電極18以及經由閘極開口172電性連接於閘極電極17(如圖8I所示)。
在一些實施例中，形成陰極電極18於半導體基層結構22之上表面(步驟S01)之方法可為但不限於利用電子槍將陰極電極18之金屬鍍於半導體基層結構22之上表面。在一些實施例中，形成保護層70於陰極電極18及半導體基層結構22之裸露表面(步驟S02)之方法可為但不限於利用化學氣相沉積(chemical vapor deposition, CVD)將保護層70沉積於陰極電極18及半導體基層結構22之裸露表面。在一些實施例中，保護層70之材質可為但不限於氮化矽(SiN)。在一些實施例中，保護層70之厚度可為但不限於500埃格斯特朗(Å)。在一些實施例中，利用CVD形成保護層70於陰極電極18及半導體基層結構22之裸露表面時之作業溫度可為但不限於320°C。
在一些實施例中，第一溝槽101及執行完步驟S03後之第二溝槽102之深度可為但不限於7500 Å。換言之，第一溝槽101及執行完步驟S03後之第二溝槽102於半導體基層結構22之深度可為但不限於7000 Å(即第一溝槽101及執行完步驟S03後之第二溝槽102之深度7500 Å減去保護層70之厚度500 Å)。
在一些實施例中，第三溝槽103及第四溝槽104之深度可為但不限於7500 Å。換言之，第三溝槽103及第四溝槽104於半導體基層結構22之深度可為但不限於7000 Å(即第三溝槽103及第四溝槽104之深度7500 Å減去保護層70之厚度500 Å)。在一些實施例中，於執行步驟S05後，第二溝槽102延伸之深度可為但不限於12000 Å。換言之，執行第二乾蝕刻步驟後，第二溝槽102之深度可為但不限於19500 Å(即執行完步驟S03後之第二溝槽102之深度7500 Å加上第二溝槽102延伸之深度12000 Å)。在一些實施例中，於執行步驟S05後，第二溝槽102延伸之深度為11000 Å，但本案並不以此為限。
在一些實施例中，形成多個閘極電極17於第三溝槽103及第四溝槽104之底面(步驟S06)之方法可為但不限於利用熱蒸鍍(thermal evaporation deposition)將閘極電極17之金屬鍍於第三溝槽103及第四溝槽104之底面。
在一些實施例中，第五溝槽105之深度可為但不限於11000 Å或12000 Å。在一些實施例中，於第三乾蝕刻步驟後，共形地形成鈍化層71於半導體基層結構22、陰極電極18及閘極電極17之裸露表面(步驟S08) 之方法可為但不限於利用CVD將鈍化層71共形地形成於半導體基層結構22、陰極電極18及閘極電極17之裸露表面。在一些實施例中，鈍化層71之材質可為但不限於SiN。在一些實施例中，鈍化層71之厚度可為但不限於2500Å。在一些實施例中，利用CVD將鈍化層71共形地形成於半導體基層結構22、陰極電極18及閘極電極17之裸露表面時之作業溫度可為但不限於320°C。在一些實施例中，形成線路層72於鈍化層71上之方法可為但不限於利用電鍍將線路層72鍍於鈍化層71上。在一些實施例中，線路層72之材質可為但不限於金(Au)。
綜上所述，在一些實施例中，透過發光層15的設置，具有PNPIN結構之發光半導體結構1比先前技術之半導體結構約提升4倍之發光強度。且透過外圍絕緣區190的設置及將發光半導體結構1中之發光層15及電流流向限制層19設置於閘極電極17所在之第二P型半導體層14的上方，都又更進一步地提升發光半導體結構1之發光效率。
雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
1:發光半導體結構 10:基板 11:陽極電極 12:第一P型半導體層 13:第一N型半導體層 14:第二P型半導體層 15:發光層 16:第二N型半導體層 17:閘極電極 18:陰極電極 120:第一緩衝層 121:第二緩衝層 122:陽極層 160:阻擋層 161:陰極層 162:覆蓋層 20:磊晶結構 151:能井層 152:能障層 19:電流流向限制層 190:外圍絕緣區 191:中心導電區 21:高摻雜P型半導體層 3:發光半導體陣列晶片單元 30:傳輸部 31:奇偶開關部 32:發光部 7:剖面線 180~181:陰極電極 1800~1801:陰極電極之側表面 1900~1901:外圍絕緣區之側表面 L:中心導電區之長度 22:半導體基層結構 70:保護層 101~105:溝槽 40:預定發光部 41:預定開關部 172:閘極開口 182:陰極開口 71:鈍化層 72:線路層 S01~S10:步驟
圖1為發光半導體結構之一實施例的剖面示意圖。 圖2為發光層之一實施例的剖面示意圖。 圖3為發光半導體結構與先前技術之半導體結構之發光強度的比較折線圖。 圖4A為發光半導體結構之另一實施例的剖面示意圖。 圖4B為發光半導體結構之又一實施例的剖面示意圖。 圖5A為發光半導體結構之再一實施例的剖面示意圖。 圖5B為發光半導體結構之再一實施例的剖面示意圖。 圖6為發光半導體陣列晶片單元之一實施例的俯視圖。 圖7為圖6之發光半導體陣列晶片單元沿剖面線7之剖面圖。 圖8A至圖8I為發光半導體結構之製造方法之一實施例的步驟示意圖。 圖9為發光半導體結構之製造方法之一實施例的流程圖。
1:發光半導體結構
10:基板
11:陽極電極
12:第一P型半導體層
13:第一N型半導體層
14:第二P型半導體層
15:發光層
16:第二N型半導體層
17:閘極電極
18:陰極電極
120:第一緩衝層
121:第二緩衝層
122:陽極層
160:阻擋層
161:陰極層
162:覆蓋層
20:磊晶結構

Claims (9)

  1. 一種發光半導體結構，包含： 一基板； 一陽極電極，設置於該基板的下表面； 一磊晶結構，設置於該基板的上表面，包含： 一第一P型半導體層，設置於該基板的上表面； 一第一N型半導體層，設置於該第一P型半導體層上； 一第二P型半導體層，設置於該第一N型半導體層上； 一第二N型半導體層，設置於該第二P型半導體層上；及 一發光層，設置於該第二P型半導體層及該第二N型半導體層之間； 一閘極電極，設置於該第二P型半導體層的上表面；及 一陰極電極，設置於該第二N型半導體層的上表面； 其中該發光層為一多重量子井層，該多重量子井層包含成組堆疊的多個能井層及多個能障層。
  2. 如請求項1所述之發光半導體結構，其中該發光層為一本質半導體層。
  3. 如請求項2所述之發光半導體結構，其中該些能井層及該些能障層的數目為5至30個，該些能井層的材質為砷化鎵(GaAs)，該些能障層的材質為砷化鋁鎵(AlGaAs)或磷化銦鎵(InGaP)。
  4. 如請求項3所述之發光半導體結構，更包含一電流流向限制層，設置於該發光層及該第二P型半導體層之間或該發光層及該第二N型半導體層之間，該電流流向限制層包含一外圍絕緣區及一中心導電區。
  5. 如請求項4所述之發光半導體結構，其中該外圍絕緣區設置於該陰極電極之正下方。
  6. 如請求項5所述之發光半導體結構，該電流流向限制層的材質為砷化鋁(AlAs)，該外圍絕緣區係透過該電流流向限制層中之鋁(Al)氧化而成。
  7. 如請求項6所述之發光半導體結構，其中該第一P型半導體層包含一第一緩衝層、一第二緩衝層及一陽極層，該第一緩衝層設置於該基板的上表面，該第二緩衝層設置於該第一緩衝層上，該陽極層設置於該第二緩衝層上。
  8. 如請求項7所述之發光半導體結構，其中該第二N型半導體層包含一阻擋層、一陰極層及一覆蓋層，該阻擋層設置於該發光層的上表面，該陰極層設置於該阻擋層上，該覆蓋層設置於該陰極層上。
  9. 一種發光半導體結構的製造方法，包含： 形成一陰極電極於一半導體基層結構之上表面，該半導體基層結構包含一基板、一第一P型半導體層、一第一N型半導體層、一第二P型半導體層、一第二N型半導體層、一發光層、一電流流向限制層及一高摻雜P型半導體層，該第一P型半導體層設置於該基板的上表面，該第一N型半導體層設置於該第一P型半導體層上，該第二P型半導體層設置於該第一N型半導體層上，該第二N型半導體層設置於該第二P型半導體層上，該發光層設置於該第二P型半導體層及該第二N型半導體層之間，該電流流向限制層設置於該發光層及該第二P型半導體層之間，該高摻雜P型半導體層設置於該發光層及該電流流向限制層之間； 形成一保護層於該陰極電極及該半導體基層結構之裸露表面； 執行一第一乾蝕刻步驟，以形成一第一溝槽於該半導體基層結構之一預定發光部之一側及形成一第二溝槽於該預定發光部之另一側，該第一溝槽及該第二溝槽係自該保護層延伸至該第二P型半導體層且未穿透該第二P型半導體層； 經由該第一溝槽及該第二溝槽，對該電流流向限制層之側表面進行氧化； 執行一第二乾蝕刻步驟，以形成一第三溝槽於該半導體基層結構之一預定開關部之一側及形成一第四溝槽於該預定開關部之另一側，且使該第二溝槽穿透該第二P型半導體層及該第一N型半導體層而延伸至該第一P型半導體層且未穿透該第一P型半導體層，該第三溝槽形成於該第一溝槽及該預定開關部之間，該第三溝槽及該第四溝槽係自該保護層延伸至該第二P型半導體層且未穿透該第二P型半導體層； 形成多個閘極電極於該第三溝槽及該第四溝槽之底面； 執行一第三乾蝕刻步驟，以於該第四溝槽之相鄰二該閘極電極之間形成一第五溝槽，及使該第二溝槽穿透該第一P型半導體層而延伸至該基板且未穿透該基板，該第五溝槽係自該第四溝槽之底面延伸至該第一P型半導體層且未穿透該第一P型半導體層； 於該第三乾蝕刻步驟後，共形地形成一鈍化層於該半導體基層結構、該陰極電極及該些閘極電極之裸露表面； 於沉積該鈍化層於該半導體基層結構、該陰極電極及該些閘極電極之裸露表面後，執行一第四乾蝕刻步驟，以於該陰極電極之上方形成一陰極開口及該閘極電極之上方形成一閘極開口；及 形成一線路層於該鈍化層上，該線路層經由該陰極開口電性連接於該陰極電極以及經由該閘極開口電性連接於該閘極電極。
TW113107787A 2024-03-04 2024-03-04 發光半導體結構及其製造方法 TWI878039B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW113107787A TWI878039B (zh) 2024-03-04 2024-03-04 發光半導體結構及其製造方法
US18/966,405 US20250280630A1 (en) 2024-03-04 2024-12-03 Light-emitting semiconductor structure and manufacturing method thereof
CN202510243128.9A CN120224866A (zh) 2024-03-04 2025-03-03 发光半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113107787A TWI878039B (zh) 2024-03-04 2024-03-04 發光半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI878039B true TWI878039B (zh) 2025-03-21
TW202537474A TW202537474A (zh) 2025-09-16

Family

ID=95830682

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113107787A TWI878039B (zh) 2024-03-04 2024-03-04 發光半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US20250280630A1 (zh)
CN (1) CN120224866A (zh)
TW (1) TWI878039B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631193A (en) * 2005-02-21 2006-09-01 Yi-Heng Su Package structure of light emitted diode with U-groove
TW201901945A (zh) * 2017-05-17 2019-01-01 大陸商上海耕岩智能科技有限公司 光偵測薄膜、光偵測器件、光偵測顯示裝置及光敏二極體的製備方法
CN110785841A (zh) * 2017-11-27 2020-02-11 首尔伟傲世有限公司 用于显示器的led单元和具有该led单元的显示设备
CN116741762B (zh) * 2023-08-16 2023-11-24 江西兆驰半导体有限公司 一种堆叠式全彩Micro-LED芯片及其制备方法
CN117558845A (zh) * 2023-12-29 2024-02-13 厦门乾照光电股份有限公司 一种led外延结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631193A (en) * 2005-02-21 2006-09-01 Yi-Heng Su Package structure of light emitted diode with U-groove
TW201901945A (zh) * 2017-05-17 2019-01-01 大陸商上海耕岩智能科技有限公司 光偵測薄膜、光偵測器件、光偵測顯示裝置及光敏二極體的製備方法
CN110785841A (zh) * 2017-11-27 2020-02-11 首尔伟傲世有限公司 用于显示器的led单元和具有该led单元的显示设备
CN116741762B (zh) * 2023-08-16 2023-11-24 江西兆驰半导体有限公司 一种堆叠式全彩Micro-LED芯片及其制备方法
CN117558845A (zh) * 2023-12-29 2024-02-13 厦门乾照光电股份有限公司 一种led外延结构及其制备方法

Also Published As

Publication number Publication date
TW202537474A (zh) 2025-09-16
US20250280630A1 (en) 2025-09-04
CN120224866A (zh) 2025-06-27

Similar Documents

Publication Publication Date Title
US7042089B2 (en) Group III nitride compound semiconductor device
US6316792B1 (en) Compound semiconductor light emitter and a method for manufacturing the same
KR100576872B1 (ko) 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
US9136432B2 (en) High efficiency light emitting diode
JP4810746B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
US7906796B2 (en) Bipolar device and fabrication method thereof
JP3207773B2 (ja) 化合物半導体発光素子及びその製造方法
US20100320478A1 (en) Light-emitting diode device including a current blocking region and method of making the same
KR100609117B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
CN110085707B (zh) Iii族氮化物半导体隧道结及其制备方法与应用
CN100442549C (zh) 氮化镓基ⅲ-v族化合物半导体发光器件及其制造方法
CN113571612A (zh) Led外延结构及其应用以及包含该结构的发光二极管及其制备方法
JP3665243B2 (ja) 窒化物半導体素子及びその製造方法
TWI878039B (zh) 發光半導體結構及其製造方法
KR20190111339A (ko) 반도체 소자
CN112635632A (zh) 发光二极管及其制造方法
JP4925596B2 (ja) 窒化物半導体装置
KR100751632B1 (ko) 발광 소자
US20250267983A1 (en) Semiconductor device
KR101244953B1 (ko) 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법
JP3638413B2 (ja) 半導体発光装置とその製造方法
KR100619415B1 (ko) 발광 다이오드
WO2026023216A1 (ja) 半導体デバイスおよびその製造方法
KR20200094702A (ko) 반도체 발광소자
KR20010002265A (ko) 질화물 반도체소자의 피형 오믹 콘택