TWI877943B

TWI877943B - 快閃記憶體及其測試方法

Info

Publication number: TWI877943B
Application number: TW112147822A
Authority: TW
Inventors: 曾逸賢; 鄭隆吉; 廖修漢
Original assignee: 華邦電子股份有限公司
Priority date: 2023-12-08
Filing date: 2023-12-08
Publication date: 2025-03-21
Also published as: TW202524493A; US20250191672A1; CN120126537A

Abstract

一種快閃記憶體及其測試方法。所述測試方法包括下列步驟：執行抹除驗證參考值調整步驟，包括將抹除驗證電流從正常抹除驗證電流調整成快位元篩檢用抹除驗證電流，及將軟編程驗證電流從正常軟編程驗證電流調整成快位元篩檢用軟編程驗證電流；對多個記憶胞進行抹除操作，其中使用快位元篩檢用抹除驗證電流來進行對應的抹除驗證；對多個記憶胞進行軟編程操作，其中使用快位元篩檢用軟編程驗證電流來進行對應的軟編程驗證；以及將測試電壓施加至多個記憶胞所耦接的字元線，以根據所獲得的胞電流判斷多個記憶胞為不良記憶胞或正常記憶胞。

Description

快閃記憶體及其測試方法

本發明是有關於一種晶片的測試方法，且特別是有關於一種可降低具有快位元以及低電導特性的記憶胞數量的快閃記憶體及適用於晶片針測階段之快閃記憶體的測試方法。

在生產快閃記憶體的過程中，於最後封裝測試之前，會對晶圓中的各個晶片進行晶片針測，以篩選出不良的晶片。例如，可利用將測試電壓施加至記憶胞所耦接的字元線來測試記憶胞的胞電流（cell current），並且根據胞電流的大小來篩選出不良的記憶胞。如此一來，就能夠利用晶片中的冗餘記憶胞來對不良的部分進行修補，以降低晶片的製造成本。

然而，對於特性為快位元（fast bit）以及低電導的不良記憶胞來說，開始產生胞電流的位元線電壓的起始位置較小，位元線電壓與胞電流所構成的電導斜率也會較小，導致其電流電壓曲線在通常的測試電壓下與正常記憶胞的電流電壓曲線會產生交錯，因此難以篩選出這類的不良記憶胞。

隨著快閃記憶體的微型化，快位元以及低電導的不良記憶胞的篩選更不容易執行，造成快閃記憶體的良率與品質下降。

本發明提供一種快閃記憶體及其測試方法，能夠改善習知的晶片針測階段對於不良記憶胞的篩選效率不佳的問題。

本發明的快閃記憶體的測試方法包括下列步驟：執行抹除驗證參考值調整步驟，包括將抹除驗證電流從正常抹除驗證電流調整成快位元篩檢用抹除驗證電流，及將軟編程驗證電流從正常軟編程驗證電流調整成快位元篩檢用軟編程驗證電流，其中快位元篩檢用抹除驗證電流大於正常抹除驗證電流，快位元篩檢用軟編程驗證電流小於正常軟編程驗證電流；對多個記憶胞進行抹除操作，其中使用快位元篩檢用抹除驗證電流來對多個記憶胞進行對應的抹除驗證；對多個記憶胞進行軟編程操作，其中使用快位元篩檢用軟編程驗證電流來對多個記憶胞進行對應的軟編程驗證；以及將測試電壓施加至多個記憶胞所耦接的字元線，以根據所獲得的胞電流判斷多個記憶胞為不良記憶胞或正常記憶胞。

本發明的快閃記憶體包括快閃記憶體陣列以及記憶體控制電路。快閃記憶體陣列包括多個記憶胞。記憶體控制電路耦接快閃記憶體陣列的多條字元線、多條位元線以及多條源極線。記憶體控制電路被配置為：在測試期間，將抹除驗證電流從正常抹除驗證電流調整成快位元篩檢用抹除驗證電流，及將軟編程驗證電流從正常軟編程驗證電流調整成快位元篩檢用軟編程驗證電流，其中快位元篩檢用抹除驗證電流大於正常抹除驗證電流，快位元篩檢用軟編程驗證電流小於正常軟編程驗證電流；對多個記憶胞進行抹除操作，其中使用快位元篩檢用抹除驗證電流來對多個記憶胞進行對應的抹除驗證；對多個記憶胞進行軟編程操作，其中使用快位元篩檢用軟編程驗證電流來對多個記憶胞進行對應的軟編程驗證；以及將測試電壓施加至多個記憶胞所耦接的字元線，以根據所獲得的胞電流判斷多個記憶胞為不良記憶胞或正常記憶胞。

基於上述，本發明的快閃記憶體及其測試方法可在晶片針測階段確保能夠對具有快位元以及低電導效應的不良記憶胞進行篩選，並且降低測試時間。如此一來，可更輕易地篩選出不良的晶片，從而提高晶片的修補率與耐用度，並且降低晶片的製造成本。

為讓本案的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，快閃記憶體100包括快閃記憶體陣列110、記憶體控制電路120、行選擇電路130、頁緩衝器及感測電路140及列選擇電路150。快閃記憶體陣列110包括多個記憶胞112。請參照圖2，記憶胞112包括浮閘極200、控制閘極210、基底220、源極230以及汲極240。控制閘極210耦接對應的字元線WL，源極230耦接對應的源極線SL，汲極240耦接對應的位元線BL。例如，當進行編程操作時，根據行選擇電路130與列選擇電路150對位址的解碼結果，可對被選擇的字元線WL與位元線BL施加編程電壓，以改變對應的浮閘極200的電位。當進行抹除操作時，根據行選擇電路130對位址的解碼結果，可對被選擇的字元線WL施加抹除電壓，以改變對應的浮閘極200的電位。藉此，當進行讀取操作時，可對字元線WL施加讀取電壓，並經由頁緩衝器及感測電路140根據流經源極230及汲極240的胞電流Icell的大小來判斷浮閘極200的電位，以得到記憶胞112所儲存的邏輯值。

記憶體控制電路120除了例如是中央處理單元，或是其他可程式化之一般用途或特殊用途的微處理器、數位訊號處理器、可程式化控制器、特殊應用積體電路、可程式化邏輯裝置或其他類似裝置或這些裝置的組合之外，也可以是透過硬體描述語言或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列或複雜可程式邏輯裝置等方式來實現的硬體電路。

請同時參照圖1及圖3，本實施例的快閃記憶體的測試方法適用於圖1的快閃記憶體100，且例如在晶片針測階段中執行。首先，記憶體控制電路120執行抹除驗證參考值調整步驟，其包括將抹除驗證電流從正常抹除驗證電流調整成快位元篩檢用抹除驗證電流，及將軟編程驗證電流從正常軟編程驗證電流調整成快位元篩檢用軟編程驗證電流（步驟S300）。快位元篩檢用抹除驗證電流大於正常抹除驗證電流；快位元篩檢用軟編程驗證電流小於正常軟編程驗證電流。於一示例中，快位元篩檢用抹除驗證電流可以是正常抹除驗證電流的至少1.25倍，但本發明不為此限。於一示例中，正常軟編程驗證電流可以是快位元篩檢用軟編程驗證電流的至少1.5倍，但本發明不為此限。

接著，記憶體控制電路120對快閃記憶體陣列110內的記憶胞112進行抹除操作，其中使用快位元篩檢用抹除驗證電流來對記憶胞112進行對應的抹除驗證（步驟S310）。詳細而言，請參照圖1及圖4，抹除操作包括步驟S400與步驟S410。於步驟S400中，記憶體控制電路120對每個記憶胞112所耦接的字元線WL施加抹除電壓。接著，於步驟S410中，記憶體控制電路120可將記憶胞112的胞電流Icell與快位元篩檢用抹除驗證電流進行比較，以判定被選擇的每一個記憶胞112的胞電流Icell是否大於等於快位元篩檢用抹除驗證電流。若是，記憶體控制電路120可結束抹除操作。反之，當被選擇的這些記憶胞112中的任一個(或預定數量個)記憶胞112的胞電流Icell小於快位元篩檢用抹除驗證電流時，回到步驟S400，直到所有的記憶胞112的胞電流Icell皆達到快位元篩檢用抹除驗證電流為止。

接著，記憶體控制電路120對快閃記憶體陣列110內的記憶胞112進行軟編程操作，其中使用快位元篩檢用軟編程驗證電流來對記憶胞112進行對應的軟編程驗證（步驟S320）。詳細而言，在軟編程操作的一示例中，首先，記憶體控制電路120對每個記憶胞112所耦接的字元線WL與位元線BL施加對應於軟編程的電壓。接著，記憶體控制電路120可將記憶胞112的胞電流Icell與快位元篩檢用軟編程驗證電流進行比較，以判定此時所有記憶胞112的胞電流Icell是否小於等於快位元篩檢用軟編程驗證電流。若是，記憶體控制電路120可結束軟編程操作。反之，當這些被選擇的記憶胞112中的任一個(或預定數量個)記憶胞112的胞電流Icell大於快位元篩檢用軟編程驗證電流時，記憶體控制電路120會再次施加軟編程電壓並結束軟編程操作。

經由步驟S300~S320，可避免由具有快位元以及低電導效應的不良記憶胞的位元線電壓與胞電流所構成的電流電壓曲線與正常記憶胞的電流電壓曲線交錯，進而更容易地判斷出具有快位元以及低電導效應的不良記憶胞。

如圖5A及圖5B所示，橫軸為記憶胞的字元線電壓VWL(單位：伏特)，縱軸為記憶胞的胞電流Icell(單位：微安培)。作為本發明一實施例的對照組，圖5A表示的是未執行步驟S300~S320的電流電壓曲線圖。圖5B表示的是經執行步驟S300~S320的電流電壓曲線圖。

在圖5A中，表示了具有快位元以及低電導效應的不良記憶胞的電流電壓曲線A1以及正常記憶胞的電流電壓曲線A2。如圖5A所示，在字元線電壓為測試電壓Vtest時，電流電壓曲線A1與A2會交錯，因此難以利用胞電流Icell區別不良記憶胞與正常記憶胞，無法順利進行篩選。

反觀，在圖5B中，表示了具有快位元以及低電導效應的不良記憶胞的電流電壓曲線B1以及正常記憶胞的電流電壓曲線B2。如圖5B所示，電流電壓曲線B1及B2相較於圖5A中的電流電壓曲線A1及A2產生了平移（如圖中箭頭所示）。在字元線電壓為測試電壓Vtest時，電流電壓曲線B1與B2不會交錯，因此能夠利用胞電流Icell區別不良記憶胞與正常記憶胞，並且順利進行篩選。

請回到圖3。在步驟S330中，記憶體控制電路120將測試電壓施加至記憶胞112所耦接的字元線WL，以根據所獲得的胞電流Icell對記憶胞112進行篩選。詳細而言，當胞電流Icell大於等於預定門檻值時，記憶體控制電路120判斷所測試的記憶胞112為正常記憶胞，否則判斷為不良記憶胞。

可選地，本發明的快閃記憶體的測試方法更包括步驟S340，以分析所選擇的記憶胞112的電導斜率，並根據分析結果進一步地剔除不良的記憶胞，以提高快閃記憶體的品質。圖6顯示步驟S340的詳細流程，圖7則顯示圖6的執行結果。在圖7中，橫軸為對被選擇的記憶胞所施加的字元線電壓VWL，縱軸為自被選擇的記憶胞所讀出的胞電流Icell。

請參照圖1、圖6及圖7，記憶體控制電路120可對快閃記憶體陣列110內的N個記憶胞112分別施加M個不同測試電壓Vtest，進而取得各個記憶胞112對應於M個不同測試電壓Vtest的M個胞電流I1~IM(步驟S600)。於一實施例中，快閃記憶體100更可包括分別地耦接至記憶體控制電路120的狀態暫存器122與低電導位元篩選電路124。狀態暫存器122被配置為判斷是否啟用低電導位元篩選電路124，並輸出致能控制訊號Ctrl_EN給低電導位元篩選電路124。例如，狀態暫存器122可判斷測試時間是否小於預定值，且在測試時間小於預定值時，輸出用以啟用低電導位元篩選電路124的致能控制訊號Ctrl_EN給低電導位元篩選電路124。

本實施例的低電導位元篩選電路124耦接至行選擇電路130與頁緩衝器及感測電路140。例如，在N為1000，M為2的實施例中，當低電導位元篩選電路124被啟用後，可控制行選擇電路130對快閃記憶體陣列110內的1000個記憶胞112分別施加第一測試電壓Vtest A(例如為3V)與第二測試電壓Vtest B(例如為7V)，接著藉由頁緩衝器及感測電路140從各個記憶胞112讀出與之對應的第一胞電流I1與第二胞電流I2。

接著，低電導位元篩選電路124可根據這些胞電流I1~IM計算出各記憶胞112的電導斜率GM_c(步驟S610)。各記憶胞112的電導斜率GM_c例如等於第一胞電流I1與第二胞電流I2的差值除以第一胞電流I1。

接著，低電導位元篩選電路124可比較各記憶胞112的電導斜率GM_c與預定的電導斜率GM_t（步驟S620）。具體而言，由於具有快位元以及低電導效應的不良記憶胞的電導斜率會較小，低電導位元篩選電路124可判定各記憶胞112的電導斜率GM_c是否小於預定的電導斜率GM_t，並將比較結果GM_j輸出給記憶體控制電路。接著，記憶體控制電路可將電導斜率GM_c小於預定的電導斜率GM_t的記憶胞判斷為不良記憶胞，並將其剃除（步驟S630）。藉此，記憶體控制電路120可進一步地確保被留下來的正常記憶胞具有預定的電導斜率GM_t，進而避免快閃記憶體100具有低電導效應的不良記憶胞。

於一實施例中，記憶體控制電路120可對正常記憶胞施加第一測試電壓Vtest A與第二測試電壓Vtest B，並經由頁緩衝器及感測電路140從正常記憶胞讀出第一電流參考值Iref A與第二電流參考值Iref B，接著根據第一電流參考值Iref A與第二電流參考值Iref B計算出預定的電導斜率GM_t。

在一實施例中，本發明的快閃記憶體的測試方法可根據各記憶胞的第一胞電流I1與第一電流參考值Iref A的比較結果及第二胞電流I2與第二電流參考值Iref B的比較結果，來對各記憶胞進行分類。例如，當記憶胞112的第一胞電流I1大於第一電流參考值Iref A，且第二胞電流I2小於第二電流參考值Iref B時，判斷此記憶胞112具有快位元以及低電導特性，並將其判斷為不良記憶胞而剃除。當記憶胞112的第一胞電流I1大於第一電流參考值Iref A，且第二胞電流I2大於第二電流參考值Iref B時，判斷此記憶胞112具有快位元以及正常電導特性，並將其判斷為不良記憶胞而剃除，或是不動作。當記憶胞112的第一胞電流I1小於第一電流參考值Iref A，且第二胞電流I2小於第二電流參考值Iref B時，判斷此記憶胞112具有慢位元特性，並將其判斷為不良記憶胞而剃除。當記憶胞112的第一胞電流I1小於第一電流參考值Iref A，且第二胞電流I2大於第二電流參考值Iref B時，判斷此記憶胞112具有慢位元以及高電導特性，並且不動作。可藉由記憶體控制電路120或適當的邏輯電路來進行上述分類，本發明不為此限。

在一實施例中，在步驟S330之後，本發明的快閃記憶體的測試方法更可包括步驟S350。在步驟S350中，記憶體控制電路120可將抹除驗證電流從快位元篩檢用抹除驗證電流調回到正常抹除驗證電流，將軟編程驗證電流從快位元篩檢用軟編程驗證電流調回到正常軟編程驗證電流，以進行後續例如資料保存（data retention）的測試與處理。

綜上所述，本發明的快閃記憶體及其測試方法可在晶片針測階段確保能夠對具有快位元以及低電導效應的不良記憶胞進行篩選，並且降低測試時間。如此一來，可防止在對晶片進行篩選時遺漏了不良的晶片，從而提高晶片的修補率與耐用度（endurance），並且降低晶片的製造成本。

此外，本發明的快閃記憶體及其測試方法有利於微型化，以增加晶圓上晶粒的總數。因此，本發明可降低製造單顆IC的生產成本和能耗，及降低後續封裝的生產能耗，從而減少了快閃記憶體製程中的碳排放。此外，由於本發明的快閃記憶體的可靠性和耐用度得到改善，因此提供了一種綠色的半導體技術。

100:快閃記憶體 110:快閃記憶體陣列 112:記憶胞 120:記憶體控制電路 122:狀態暫存器 124:低電導位元篩選電路 130:行選擇電路 140:頁緩衝器及感測電路 150:列選擇電路 200:浮閘極 210:控制閘極 220:基底 230:源極 240:汲極 A1、A2、B1、B2:電流電壓曲線 BL:位元線 Ctrl_EN:控制訊號 GM_j:比較結果 GM_t:電導斜率 I1:第一胞電流（胞電流） I2:第二胞電流（胞電流） Icell:胞電流 IM:胞電流 Iref A:第一電流參考值 Iref B:第二電流參考值 SL:源極線 Vtest A:第一測試電壓 Vtest B:第二測試電壓 Vtest:測試電壓 VWL:字元線電壓 WL:字元線 S300~S350、S400、S410、S600~S630:步驟

圖1繪示本發明一實施例快閃記憶體的方塊示意圖。圖2繪示本發明一實施例快閃記憶體的記憶胞概要示意圖。圖3、圖4及圖6繪示本發明一些實施例快閃記憶體測試方法的步驟流程圖。圖5A繪示採用先前技術所得的電流電壓曲線的範例。圖5B及圖7繪示本發明一些實施例的電流電壓曲線的範例。

S300~S350:步驟

Claims

一種快閃記憶體的測試方法，其中所述快閃記憶體包括多個記憶胞，所述測試方法包括下列步驟：執行抹除驗證參考值調整步驟，包括將抹除驗證電流從正常抹除驗證電流調整成快位元篩檢用抹除驗證電流，及將軟編程驗證電流從正常軟編程驗證電流調整成快位元篩檢用軟編程驗證電流，其中所述快位元篩檢用抹除驗證電流大於所述正常抹除驗證電流，快位元篩檢用軟編程驗證電流小於正常軟編程驗證電流；對所述多個記憶胞進行抹除操作，其中使用所述快位元篩檢用抹除驗證電流來對所述多個記憶胞進行對應的抹除驗證；對所述多個記憶胞進行軟編程操作，其中使用所述快位元篩檢用軟編程驗證電流來對所述多個記憶胞進行對應的軟編程驗證；以及將測試電壓施加至所述多個記憶胞所耦接的字元線，以根據所獲得的胞電流判斷所述多個記憶胞為不良記憶胞或正常記憶胞。
如請求項1所述的快閃記憶體的測試方法，其中使用所述快位元篩檢用抹除驗證電流來對所述多個記憶胞進行對應的抹除驗證的步驟包括；判定所述多個記憶胞的胞電流是否大於等於所述快位元篩檢用抹除驗證電流；當所述多個記憶胞的其中一者的胞電流小於所述快位元篩檢用抹除驗證電流時，再次對各所述記憶胞所耦接的字元線施加抹除電壓；以及重複所述判定所述多個記憶胞的胞電流是否大於等於所述快位元篩檢用抹除驗證電流的步驟及所述施加所述抹除電壓的步驟，直到所述多個記憶胞的胞電流皆達到所述快位元篩檢用抹除驗證電流為止。
如請求項1所述的快閃記憶體的測試方法，其中使用所述快位元篩檢用軟編程驗證電流來對所述多個記憶胞進行對應的軟編程驗證的步驟包括；判定所述多個記憶胞的胞電流是否小於等於所述快位元篩檢用軟編程驗證電流；以及當所述多個記憶胞的其中一者的胞電流大於所述快位元篩檢用軟編程驗證電流時，再次對各所述記憶胞所耦接的字元線與位元線施加軟編程電壓。
如請求項1所述的快閃記憶體的測試方法，更包括；分析所述多個記憶胞的電導斜率，並根據分析結果進一步地剔除所述不良的記憶胞。
如請求項4所述的快閃記憶體的測試方法，其中分析所述多個記憶胞的所述電導斜率，並根據所述分析結果進一步地剔除所述不良的記憶胞的步驟包括；對N個記憶胞分別施加多個不同測試電壓，進而取得各所述記憶胞對應於所述多個不同測試電壓的多個胞電流；根據所述多個胞電流計算出各所述記憶胞的所述電導斜率；比較各所述記憶胞的所述電導斜率與預定的電導斜率；以及根據比較結果判斷是否為所述不良記憶胞，並將所述不良記憶胞剔除。
如請求項5所述的快閃記憶體的測試方法，更包括對所述正常記憶胞施加第一測試電壓與第二測試電壓，並根據從所述正常記憶胞讀出的第一電流參考值與第二電流參考值計算出所述預定的電導斜率。
如請求項6所述的快閃記憶體的測試方法，其中所述多個胞電流包括第一胞電流與第二胞電流，且所述測試方法更包括根據各所述記憶胞的所述第一胞電流與所述第一電流參考值的比較結果及各所述記憶胞的所述第二胞電流與所述第二電流參考值的比較結果，來對各所述記憶胞進行分類。
如請求項7所述的快閃記憶體的測試方法，其中對各所述記憶胞進行分類的步驟包括：當所述記憶胞的所述第一胞電流大於所述第一電流參考值，且所述第二胞電流小於所述第二電流參考值時，判斷所述記憶胞具有快位元以及低電導特性，並將所述記憶胞判斷為所述不良記憶胞而剃除。
如請求項8所述的快閃記憶體的測試方法，其中對各所述記憶胞進行分類的步驟更包括：當所述記憶胞的所述第一胞電流大於所述第一電流參考值，且所述第二胞電流大於所述第二電流參考值時，判斷所述記憶胞具有快位元以及正常電導特性，並將所述記憶胞判斷為所述不良記憶胞而剃除，或是不動作。
如請求項9所述的快閃記憶體的測試方法，其中對各所述記憶胞進行分類的步驟更包括：當所述記憶胞的所述第一胞電流小於所述第一電流參考值，且所述第二胞電流小於所述第二電流參考值時，判斷所述記憶胞具有慢位元特性，並將所述記憶胞判斷為所述不良記憶胞而剃除。
如請求項10所述的快閃記憶體的測試方法，其中對各所述記憶胞進行分類的步驟更包括：當所述記憶胞的所述第一胞電流小於所述第一電流參考值，且所述第二胞電流大於所述第二電流參考值時，判斷所述記憶胞具有慢位元以及高電導特性，並且不動作。
如請求項1所述的快閃記憶體的測試方法，其中在將所述測試電壓施加至所述多個記憶胞所耦接的所述字元線的步驟之後，更包括；將所述抹除驗證電流從所述快位元篩檢用抹除驗證電流調回到所述正常抹除驗證電流，將所述軟編程驗證電流從所述快位元篩檢用軟編程驗證電流調回到所述正常軟編程驗證電流。
一種快閃記憶體，包括：快閃記憶體陣列，包括多個記憶胞；以及記憶體控制電路，耦接所述快閃記憶體陣列的多條字元線、多條位元線以及多條源極線，所述記憶體控制電路被配置為：在測試期間，將抹除驗證電流從正常抹除驗證電流調整成快位元篩檢用抹除驗證電流，及將軟編程驗證電流從正常軟編程驗證電流調整成快位元篩檢用軟編程驗證電流，其中所述快位元篩檢用抹除驗證電流大於所述正常抹除驗證電流，快位元篩檢用軟編程驗證電流小於正常軟編程驗證電流；對所述多個記憶胞進行抹除操作，其中使用所述快位元篩檢用抹除驗證電流來對所述多個記憶胞進行對應的抹除驗證；對所述多個記憶胞進行軟編程操作，其中使用所述快位元篩檢用軟編程驗證電流來對所述多個記憶胞進行對應的軟編程驗證；以及將測試電壓施加至所述多個記憶胞所耦接的字元線，以根據所獲得的胞電流判斷所述多個記憶胞為不良記憶胞或正常記憶胞。
如請求項13所述的快閃記憶體，其中所述記憶體控制電路更被配置為：在所述抹除操作期間，判定所述多個記憶胞的胞電流是否大於等於所述快位元篩檢用抹除驗證電流；當所述多個記憶胞的其中一者的胞電流小於所述快位元篩檢用抹除驗證電流時，再次對各所述記憶胞所耦接的字元線施加抹除電壓；以及重複所述判定所述多個記憶胞的胞電流是否大於等於所述快位元篩檢用抹除驗證電流的步驟及所述施加所述抹除電壓的步驟，直到所述多個記憶胞的胞電流皆達到所述快位元篩檢用抹除驗證電流為止。
如請求項13所述的快閃記憶體，其中所述記憶體控制電路更被配置為：在所述軟編程操作期間，判定所述多個記憶胞的胞電流是否小於等於所述快位元篩檢用軟編程驗證電流；以及當所述多個記憶胞的其中一者的胞電流大於所述快位元篩檢用軟編程驗證電流時，再次對各所述記憶胞所耦接的字元線與位元線施加軟編程電壓。
如請求項13所述的快閃記憶體，更包括：低電導位元篩選電路，耦接至所述記憶體控制電路，所述低電導位元篩選電路被配置為當被啟用後，分析所述多個記憶胞的電導斜率，並根據分析結果進一步地剔除所述不良的記憶胞；及狀態暫存器，耦接至所述記憶體控制電路與所述低電導位元篩選電路，所述狀態暫存器被配置為判斷是否啟用所述低電導位元篩選電路，並輸出致能控制訊號給所述低電導位元篩選電路。
如請求項16所述的快閃記憶體，其中所述低電導位元篩選電路被配置為當被啟用後，控制對N個記憶胞分別施加多個不同測試電壓，進而取得各所述記憶胞對應於所述多個不同測試電壓的多個胞電流，根據所述多個胞電流計算出各所述記憶胞的所述電導斜率，比較各所述記憶胞的所述電導斜率與預定的電導斜率，及根據比較結果判斷是否為所述不良記憶胞，並將所述不良記憶胞剔除。
如請求項17所述的快閃記憶體，其中所述記憶體控制電路經配置以對所述正常記憶胞施加第一測試電壓與第二測試電壓，並根據從所述正常記憶胞讀出的第一電流參考值與第二電流參考值計算出所述預定的電導斜率。
如請求項17所述的快閃記憶體，其中所述記憶體控制電路經配置以在判斷所述多個記憶胞為所述不良記憶胞或所述正常記憶胞後，將所述抹除驗證電流從所述快位元篩檢用抹除驗證電流調回到所述正常抹除驗證電流，將所述軟編程驗證電流從所述快位元篩檢用軟編程驗證電流調回到所述正常軟編程驗證電流。