TWI876781B

TWI876781B - 形成主動區之方法、形成介電結構之方法，與積體電路

Info

Publication number: TWI876781B
Application number: TW112149590A
Authority: TW
Inventors: 蔡維哲; 蔡原宗; 蔡馨儀; 王英名; 曾憲華; 陳詩豪
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-06-02
Filing date: 2023-12-19
Publication date: 2025-03-11
Also published as: CN222356848U; TW202449907A; US20240404871A1

Abstract

本文揭示了用於在兩個主動區之間形成介電隔離區之方法。在基板上形成心軸，然後蝕刻心軸以形成溝槽。在心軸之側壁上形成間隔物。移除心軸，且蝕刻基板以在兩個主動區中形成沿第一方向延伸的鰭及沿第二方向延伸的鰭。形成暴露沿第二方向延伸的鰭之間的基板的遮罩。蝕刻基板以形成溝槽。用介電材料填充溝槽達到鰭之頂部，以形成介電隔離區。此方法在兩個主動區之間的蝕刻期間提供更好的深度控制，且亦容許溝槽由於蝕刻步驟期間減小的深度/寬度比率而更深地延伸至基板中。

Description

形成主動區之方法、形成介電結構之方法，與積體電路

本揭露是關於一種形成主動區之方法、形成介電結構之方法，與積體電路。

積體電路形成於半導體晶圓上。微影圖案化製程使用紫外光將所要光罩圖案轉印至半導體晶圓上之光阻。然後可使用蝕刻製程將該圖案轉印至光阻下方之層。此過程用不同的圖案重複多次，以在晶圓基板上構建不同的層並製成有用裝置。

然而，傳統的微影製程不再能滿足積體電路中關鍵尺寸(critical dimension，CD)(諸如10奈米(nm)或更小)及圖案密度的要求。先進的微影術中常常使用心軸-間隔物技術來將最終圖案之間距減小至原始光罩圖案的一半。

本揭露之一些實施例是關於用於在第一主動區與第二主動區之間形成介電結構之方法。形成在基板之上沿第一軸線延伸的心軸。蝕刻以在介電結構的所要位置中沿垂直於第一軸線的第二軸線在心軸中形成第一溝槽。在心軸之側壁上形成間隔物。然後移除心軸。蝕刻至基板中以至少形成沿第一軸線延伸的位於第一主動區中的第一鰭、沿第一軸線延伸的位於第二主動區中的第二鰭以及沿第二軸線延伸的複數個鰭。然後移除間隔物。形成暴露沿第二軸線延伸的鰭之間的基板的CPODE遮罩。經由CPODE遮罩蝕刻至基板中以形成第二溝槽。然後用介電材料填充第二溝槽達到至少鰭高度，以在第一主動區與第二主動區之間形成介電結構。

本揭露之另一些實施例是關於積體電路，積體電路包含基板，該基板具有由介電隔離區分隔的第一主動區及第二主動區。第一鰭存在於第一主動區中，第一鰭包含垂直於介電隔離區的較長的第一部分及平行於介電隔離區的較短的第二部分。第二鰭存在於第二主動區中，第二鰭包含垂直於介電隔離區的較長的第一部分及平行於介電隔離區的較短的第二部分。第一鰭之較長的第一部分及第二鰭之較長的第一部分彼此成一直線。第一鰭之較短的第二部分及第二鰭之較短的第二部分彼此平行。

本揭露之其他實施例是關於用於形成第一主動區及第二主動區之方法。在基板之上形成心軸。執行蝕刻以在心軸中形成第一溝槽。然後進行蝕刻至基板中以形成位於第一主動區中的第一鰭及第三鰭、位於第二主動區中的第二鰭及第四鰭以及分隔第一主動區與第二主動區的複數個較短的鰭。形成暴露第三鰭及第四鰭的鰭蝕刻遮罩。執行蝕刻以移除第三鰭及第四鰭。形成暴露較短的鰭之間的基板的CPODE遮罩。進行經由CPODE遮罩蝕刻至基板中以形成第二溝槽。然後用介電材料填充第二溝槽以在第一主動區與第二主動區之間形成隔離區。

100:方法

105,110,112,115,116,120,125,127,130,135,137,140,145,150,155,157:步驟

200:積體電路

202:基板

203:基板之表面

206:第一軸線

208:第二軸線

210:第一硬遮罩層/襯墊氧化物層

211:襯墊氧化物層之厚度或深度

212:第二硬遮罩層/氮化物層

213:氮化物層之厚度或深度

214:第三硬遮罩層/覆蓋氧化物層

215:覆蓋氧化物層之厚度或深度

220:心軸

222,224:部分

226:心軸溝槽

227:寬度

230:光阻層

231,232,233,234:間隔物

235,236:內部間隔物

237:外部間隔物

241:第一鰭

242:第二鰭

243:第三鰭

244:第四鰭

245,246:內部鰭

247:外部鰭

248:鰭高度

249:鰭之頂部

252:第一主動區

254:第二主動區

256:介電結構/介電隔離區/CPODE結構

257:高度

259:CPODE溝槽之寬度/CPODE結構之寬度

260:鰭蝕刻遮罩

262:CPODE遮罩

264:間隔物蝕刻遮罩

270:CPODE溝槽

271:深度

280,282:鰭

283:鰭之第一部分

285:鰭之第二部分

290:STI區

291:STI深度

300:鰭

302:多晶矽區

303:多晶矽區之寬度

當結合附圖閱讀以下詳細描述時可最好地理解本揭露之態樣。應注意，根據業內之標準慣例，各種特徵並未按比例繪製。事實上，為了討論清楚起見，可任意增大或減小各種特徵之尺寸。

第1圖為例示根據一些實施例的用於在兩個主動區之間形成介電結構之方法的流程圖。這為藉由在兩個單獨的製程步驟中蝕刻心軸然後蝕刻基板進行的，而不是在一個製程步驟中蝕刻穿過鰭及基板。

第2A圖至第2C圖為處理步驟的不同視圖。第2A圖為平面圖。第2B圖為穿過線B-B的X軸視圖。第2C圖為穿過線C-C的Y軸視圖。

第3A圖至第3C圖為處理步驟的不同視圖。第3A圖為平面圖。第3B圖為X軸視圖。第3C圖為Y軸視圖。

第4A圖至第4C圖為處理步驟的不同視圖。第4A圖為平面圖。第4B圖為X軸視圖。第4C圖為Y軸視圖。

第5A圖至第5C圖為處理步驟的不同視圖。第5A圖為平面圖。第5B圖為X軸視圖。第5C圖為Y軸視圖。

第6A圖至第6C圖為處理步驟的不同視圖。第6A圖為平面圖。第6B圖為X軸視圖。第6C圖為Y軸視圖。

第7A圖至第7C圖為處理步驟的不同視圖。第7A圖為平面圖。第7B圖為X軸視圖。第7C圖為Y軸視圖。

第8A圖至第8C圖為處理步驟的不同視圖。第8A圖為平面圖。第8B圖為X軸視圖。第8C圖為Y軸視圖。

第9A圖至第9C圖為處理步驟的不同視圖。第9A圖為平面圖。第9B圖為X軸視圖。第9C圖為Y軸視圖。

第10A圖至第10C圖為處理步驟的不同視圖。第10A圖為平面圖。第10B圖為X軸視圖。第10C圖為Y軸視圖。

第11A圖至第11C圖為處理步驟的不同視圖。第11A圖為平面圖。第11B圖為X軸視圖。第11C圖為Y軸視圖。

第12A圖至第12C圖為處理步驟的不同視圖。第12A圖為平面圖。第12B圖為X軸視圖。第12C圖為Y軸視圖。

第13A圖至第13C圖為處理步驟的不同視圖。第13A圖為平面圖。第13B圖為X軸視圖。第13C圖為Y軸視圖。

第14A圖至第14C圖為第1圖之方法之第一變型中的處理步驟的不同視圖。第14A圖為平面圖。第14B圖為X軸視圖。第14C圖為Y軸視圖。

第15A圖至第15C圖為第一變型中的處理步驟的不同視圖。第15A圖為平面圖。第15B圖為X軸視圖。第15C圖為Y軸視圖。

第16A圖至第16C圖為第1圖之方法之第二變型中的處理步驟的不同視圖。第16A圖為平面圖。第16B圖為X軸視圖。第16C圖為Y軸視圖。

第17A圖至第17C圖為第二變型中的處理步驟的不同視圖。第17A圖為平面圖。第17B圖為X軸視圖。第17C圖為Y軸視圖。

第18A圖至第18C圖為第1圖之方法之第三變型中的處理步驟的不同視圖。第18A圖為平面圖。第18B圖為X軸視圖。第18C圖為Y軸視圖。

第19A圖至第19C圖為第三變型中的處理步驟的不同視圖。第19A圖為平面圖。第19B圖為X軸視圖。第19C圖為Y軸視圖。

第20A圖至第20C圖為第三變型中的處理步驟的不同視圖。第20A圖為平面圖。第20B圖為X軸視圖。第20C圖為Y軸視圖。

第21A圖至第21C圖為示出一些實施例中第三變型之最終結構的不同視圖。第21A圖為平面圖。第21B圖為X軸視圖。第21C圖為Y軸視圖。

第22圖為例示一些實施例中介電結構之附加態樣的穿過基板的剖視圖。

第23A圖為用於比較目的的在一個蝕刻步驟中製備的CPODE結構的平面圖。

第23B圖為根據本揭露之方法之一些實施例製備的CPODE結構的平面圖。

以下揭示內容提供許多不同的實施例或實例，以用於實現所提供之主題之不同特徵。在下面描述組件及配置值具體實例以簡化本揭露。當然，這些組件及配置僅僅為實例且並不意欲進行限制。例如，在以下描述中，在第二特徵之上或在其上形成第一特徵可包括將第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括可在第一特徵與第二特徵之間形成附加特徵以使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露可在各個實例中重複參考數字及/或字母。此重複為為了簡單及清楚之目的，且本身並不決定所討論之各種實施例及/或組態之間的關係。

另外，為便於描述，在本文中可使用空間相對術語諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」及類似者來描述如圖中所例示之一個元件或特徵與另一個或一些元件或特徵之關係。除了圖中所描繪之定向之外，空間相對術語意欲涵蓋元件在使用中或操作中的不同定向。可以其他方式來定向裝置(旋轉90度或以其他定向)，且同樣可相應地解釋本文所使用之空間相對描述詞。

本申請案之說明書及申請專利範圍中的數值應當理解為包括當減小至相同的有效數字數時相同的數值及與所陳述值相差小於本申請案所描述用於判定該值之類型之習知量測技術的實驗誤差的數值。本文所揭示之所有範圍包括所列舉端點。

術語「約」可用於包括可變化而不改變該值之基本功能的任何數值。當與範圍一起使用時，「約」亦揭示由兩個端點之絕對值限定的範圍，例如「約2至約4」亦揭示「自2至4」的範圍。術語「約」可為指所指示數的±10%。

本揭露是關於由不同層構成的結構。當參照兩個不同層(包括基板)使用術語「在......上」或「在......上面」或「在......之上」時，它們僅僅表示一層在另一層上或在另一層上面。這些術語不要求兩個層彼此直接接觸，且允許其他層位於這兩個層之間。例如，結構之所有層都可被認為在基板「上」，即使它們並不全部直接接觸基板。術語「直接」可用於指示兩個層彼此直接接觸而它們之間沒有任何層。

本揭露是關於用於形成擴散邊緣上連續多晶(continuous poly on diffusion edge，CPODE)結構之各種方法。就此而言，CPODE結構或圖案可用作晶圓上的電絕緣或介電結構或特徵。這提供了相鄰的有源器件區(諸如電晶體)之間的電隔離。這可能對減少有源器件區之間的寄生電容有用，從而提高處理速度。CPODE結構亦可用作垂直方向電容器。

本揭露使用心軸-間隔物技術來形成諸如半導體器件或電晶體的積體電路結構。此類技術包括自對準雙重圖案化(self-aligned double patterning，SADP)，其將經曝光之圖案之間距減半。本文所述之方法減小蝕刻期間的深度/寬度比率，從而容許更好的蝕刻製程控制及更穩定的器件隔離效能。

第1圖為例示根據一些實施例的用於在兩個主動區之間形成介電結構之方法100的流程圖。第2A圖至第13C圖中亦例示該方法之一些步驟。這些圖提供為了更好地理解的不同視圖。具有A後綴的圖，即第2A圖至第13A圖，為平面圖。具有B後綴的圖，即第2B圖至第13B圖，為沿第2A圖之線B-B截取的X軸視圖。具有C後綴的圖，即第2C圖至第13C圖，為沿第2A圖之線C-C截取的Y軸視圖。為了便於參考，線B-B及C-C在整個圖中週期性地重複。

首先，在步驟105中，將一或多個硬遮罩層施加至基板。這通常藉由沉積適當材料來執行。參考第2A圖至第2C圖，這些圖示出在CPODE結構形成之前的積體電路200之開始狀態。積體電路構建於基板202上。基板通常為由半導體材料製成的晶圓。此類材料可包括矽，例如呈結晶Si或多晶Si之形式。在替代實施例中，基板可由諸如鍺的其他元素半導體製成，或者可包括諸如碳化矽(SiC)、砷化鎵(GaAs)、碳化鎵、磷化鎵、砷化銦(InAs)、磷化銦(InP)、矽鍺、碳化矽鍺、磷化鎵砷或磷化鎵銦的化合物半導體。在特定實施例中，晶圓基板為矽。

在此，三個硬遮罩層210、212、214被示出為已經沉積於基板202之上。直接接觸基板的第一硬遮罩層210為襯墊氧化物層。用於形成襯墊氧化物層的氧化物可為例如氧化矽，諸如二氧化矽(SiO₂)、AlO_x、HfO_x、ZrO_x或其他合適的材料。襯墊氧化物層可藉由熱氧化、PVD、CVD、ALD、氧化或其他合適的沉積技術來形成。在一些非限制性實例中，襯墊氧化物層210可具有自約10埃至約30埃的厚度或深度211，但其他值及範圍亦在本揭露之範圍內。

第二硬遮罩層212為沉積於襯墊氧化物層210上面的氮化物層。用於形成氮化物層的氮化物可為例如氮化矽或氮氧化矽。氮化物層可藉由PVD、CVD、ALD、氧化或其他合適的沉積技術來形成。在一些特定實施例中，氮化物層212可具有自約100埃至約1000埃的厚度或深度213，但其他值及範圍亦在本揭露之範圍內。

最後，第三硬遮罩層214為沉積於氮化物層212上面的覆蓋氧化物層。覆蓋氧化物層亦可形成為例如氧化矽，諸如二氧化矽(SiO₂)、AlO_x、HfO_x、ZrO_x或其他合適的材料。同樣，覆蓋氧化物層可藉由熱氧化、PVD、CVD、ALD、氧化或其他合適的沉積技術來形成。在一些特定實施例中，覆蓋氧化物層214可具有自約100埃至約1000埃的厚度或深度215，但其他值及範圍亦在本揭露之範圍內。襯墊氧化物層210、氮化物層212及覆蓋氧化物層214一起形成三層圖案蝕刻系統，其允許更好地控制後續蝕刻步驟。

接下來，一起參考第1圖之步驟110及第2A圖至第2C圖，將一或多個心軸220形成於基板202之上。各心軸通常具有線性形狀且在第一軸線206之方向上延伸。在此，為了簡單起見，僅例示一個心軸。

心軸可藉由以下方式來形成：沉積心軸材料層，在心軸材料層上面形成光阻層，將光阻曝光於輻射並對光阻層顯影以形成心軸圖案，然後蝕刻心軸材料層以形成心軸。

用於形成心軸的材料可為例如介電材料，例如諸如二氧化矽(SiO₂)的氧化矽、諸如氮化矽或氮氧化矽的氮化物、多晶矽、高k介電材料或低k介電材料。

光阻層可例如藉由旋塗或藉由噴塗、輥塗、浸塗或擠出塗佈來施加。通常，在旋塗中，將基板放置於旋轉平台上，該旋轉平台可包括將基板吸持於定位中的真空吸盤。然後將光阻組成物施加至基板之中心。然後增加旋轉平台之速度以將抗蝕劑自基板之中心均勻地擴散至基板之周邊。然後固定平台之旋轉速度，這可控制最終光阻層之厚度。

然後可烘烤或固化光阻層以移除溶劑並使光阻層硬化。在一些特定實施例中，烘烤在約90℃至約110℃的溫度下進行，但其他值及範圍亦在本揭露之範圍內。烘烤可使用熱板或烘箱或類似裝備來執行。

然後經由曝光於輻射對光阻層進行圖案化。輻射可為攜載所要光罩圖案的任何光波長。在特定實施例中，使用具有約13.5nm波長的EUV光進行圖案化，因為這容許獲得更小的特徵尺寸。這導致光阻層之一些部分曝光於輻射，而光阻層之一些部分不曝光於輻射。此種曝光導致光阻之一些部分變得可溶於顯影劑，而光阻之其他部分保持不溶於顯影劑。

附加光阻烘烤步驟(曝光後烘烤或PEB)可在曝光於輻射之後進行。例如，這可有助於釋放酸脫離基(acid leaving groups，ALG)或其他在化學放大光阻(chemical amplification photoresist)中有重要意義的分子。

然後使用顯影劑對光阻層進行顯影。顯影劑可為水溶液或有機溶液。光阻層之可溶部分在顯影步驟期間被溶解並洗掉，從而留下光阻圖案。常見顯影劑之一個實例為四甲基氫氧化銨(TMAH)水溶液。其他顯影劑可包括2-庚酮、乙酸正丁酯、乙酸異戊酯、環乙酮、5-甲基-2-己酮、2-羥基異丁酸甲酯、乳酸乙酯或丙二醇甲醚乙酸酯、乙酸正戊酯、丙酸正丁酯、乙酸正己酯、丁酸正丁酯、丁酸異丁酯、2,5-二甲基-4-己酮、2,6-二甲基-4-庚酮、異丁酸丙酯或丙酸異丁酯。一般而言，可使用任何合適的顯影劑。有時，可能執行顯影後烘烤或「硬烘烤」以穩定顯影後的光阻圖案，從而在後續步驟中達成最佳效能。

一般而言，本文中使用的任何蝕刻步驟可根據情況使用濕蝕刻、乾蝕刻或電漿蝕刻製程諸如反應離子蝕刻(reactive ion etching，RIE)或電感耦合電漿(inductively coupled plasma，ICP)或它們的組合來執行。蝕刻可為各向異性的。視材料而定，蝕刻劑可包括四氟化碳(CF₄)、六氟乙烷(C₂F₆)、八氟丙烷(C₃F₈)、氟仿(CHF₃)、二氟甲烷(CH₂F₂)、氟甲烷(CH₃F)、三氟甲烷(CHF₃)、氟化碳、氮(N₂)、氫(H₂)、氧(O₂)、氬(Ar)、氙(Xe)、二氟化氙(XeF₂)、氦(He)、一氧化碳(CO)、二氧化碳(CO₂)、氟(F₂)、氯(Cl₂)、氧(O₂)、溴化氫(HBr)、氫氟酸(HF)、三氟化氮(NF₃)、六氟化硫(SF₆)、三氯化硼(BCl₃)、氨(NH₃)、溴(Br₂)或類似者，或它們的呈各種比率的組合。例如，可使用氫氟酸及氟化銨對二氧化矽進行濕蝕刻。替代地，可使用CHF₃、O₂、CF₄及/或H₂之各種混合物對二氧化矽進行乾蝕刻。

接下來，在第1圖之步驟112中，將第一遮罩施加於(多個)心軸之上。這可藉由施加另一光阻層並對其圖案化來進行。此步驟之結果示出於第3A圖至第3C圖中。如此處可看出，光阻層230被圖案化成使得沿垂直(即實質上正交)於第一軸線206的第二軸線208暴露心軸之一部分。心軸之此部分對應於將要形成的介電結構的所要位置。心軸之其餘部分由光阻層覆蓋。

在第1圖之步驟115中，對心軸之暴露部分進行蝕刻。蝕刻一直進行到第三硬遮罩層214。在步驟116中，移除第一遮罩。光阻可例如在高溫下使用諸如N-甲基-吡咯烷酮(NMP)或鹼性介質或其他剝離劑的各種溶劑或者藉由使用氧電漿的乾蝕刻來移除。所得結構示出於第4A圖至第4C圖中。如此處可看出，心軸220現在已劃分成兩個部分222、224，這兩個部分由心軸溝槽226分隔。參考第4C圖，在一些實施例中，心軸溝槽226之寬度227 可為約30奈米至約50奈米，但其他值及範圍亦在本揭露之範圍內。

接下來，在第1圖之步驟120中，將間隔物形成於心軸220之側壁上。間隔物可由諸如氮化鈦(TiN)、氮化矽(SiN)或氧化鈦的介電材料製成。間隔物可例如藉由諸如CVD或PVD的沉積、然後蝕刻以移除水平材料並僅留下側壁而形成。

所得結構示出於第5A圖至第5C圖中。如此處所例示，沿第一軸線總共存在四個間隔物，圍繞心軸部分222的兩個間隔物231、233，及圍繞心軸部分224的兩個間隔物232、234。存在鄰近心軸溝槽226沿第二軸線延伸的兩個內部間隔物235、236。亦存在在心軸之與心軸溝槽相對之遠端處沿第二軸線延伸的兩個外部間隔物237。參考第5C圖，心軸溝槽之寬度227現在變窄，因為它已部分地由兩個內部間隔物235、236填充，且在一些實施例中為約20nm或更大，但其他值及範圍亦在本揭露之範圍內。

接下來，在第1圖之步驟125中，移除心軸。這兩個心軸部分可例如藉由蝕刻來移除。所得結構示出於第6A圖至第6C圖中。

然後，在步驟130中，執行蝕刻以經由硬遮罩層210、212、214將間隔物圖案轉移至基板202中並形成鰭。使用適當且合適的蝕刻劑來蝕刻穿過各層。應注意，由於SADP製程，鰭間距為用於形成心軸的原始光罩圖案之間距的一半。

在步驟135中，移除間隔物。亦移除硬遮罩層。所得結構示出於第7A圖至第7C圖中。如此處所例示，該結構可被描述為由沿第一軸線206延伸的總共四個鰭構成。第一鰭241與第二鰭242在它們的長度中成一直線。第三鰭243亦與第四鰭244在它們的長度中成一直線。第一鰭241及第三鰭243彼此平行，且它們的端部彼此對齊。第二鰭242及第四鰭244彼此平行，且它們的端部彼此對齊。使用心軸溝槽226作為參考，第一鰭241及第三鰭243可被認為位於基板202上的第一主動區252中。類似地，第二鰭242及第四鰭244可被認為位於基板202上的第二主動區254中。

兩個內部鰭245、246鄰近心軸溝槽226沿第二軸線延伸。這些內部鰭亦可被描述為沿第二軸線208延伸的一組或複數個鰭。亦存在與心軸溝槽226間隔開的沿第二軸線延伸的兩個外部鰭247。鰭241、243、245位於第一主動區252中。鰭242、244、246位於第二主動區254中。

接下來，在視情況選用之步驟137中，如第8A圖至第8C圖所例示，形成暴露第三鰭243及第四鰭244的鰭蝕刻遮罩260。理想地，鰭蝕刻遮罩260亦暴露外部鰭247。在一些實施例中，亦可(沿X軸或Y軸)暴露內部鰭245、246之一部分。應當注意，鰭之間距為單獨光罩圖案可能的間距的一半，因此暴露區域之寬度必然大於鰭本身之寬度。然後執行蝕刻以移除第三鰭243及第四鰭244以及潛在地內部鰭之一些部分。應注意，儘管基板202之一些部分亦被暴露(參見第8B圖)，但一般而言，由於與基板之暴露表面區域相比，這些鰭之暴露表面區域更大(鰭之三個側面被暴露)，因此第三鰭243及第四鰭244將比基板202更快地被蝕刻。

在移除鰭蝕刻遮罩之後，所得結構示出於第9A圖至第9C圖中。此所得結構可被描述為包括第一鰭241、第二鰭242及沿第二軸線延伸的內部鰭245、246。由於製程控制限制，不可能始終確保內部鰭245、246被完全蝕刻掉。

接下來，參考第1圖之步驟140及第10A圖至第10C圖，形成暴露沿第二軸線208延伸的鰭245、246之間的基板202的CPODE遮罩262。如此處所例示，內部鰭245、246由CPODE遮罩262覆蓋，但這不是必需的。基板202之暴露區域對應於與心軸溝槽226相同的位置。

現在參考第1圖之步驟145及第11A圖至第11C圖，經由CPODE遮罩262執行蝕刻至基板202中以在基板202中形成溝槽270。

然後，如第1圖之步驟150及第12A圖至第12C圖所看出，用介電材料填充溝槽270，以在第一主動區252與第二主動區254之間形成介電結構或介電隔離區256。介電材料通常為氧化矽，但亦可使用其他介電材料，諸如無摻雜多晶矽、氮化矽、氮氧化矽、摻雜氟化物的矽酸鹽玻璃或其他介電材料。沉積可使用所屬技術領域已知的物理氣相沉積(physical vapor deposition，PVD)或化學氣相沉積(chemical vapor deposition，CVD)或旋塗製程來進行。此介電結構256亦可稱為CPODE結構。

參考第12A圖至第12C圖，應當注意，用介電材料填充溝槽達到至少鰭高度248。換言之，介電結構256具有相當於溝槽深入基板的深度271與鰭之高度248之和的最小總高度257。

在第1圖之步驟155中，移除CPODE遮罩。所得結構示出於第13A圖至第13C圖中。介電結構或介電隔離區256位於第一主動區252與第二主動區254之間。各主動區252、254可被描述為含有由較長的第一部分283及較短的第二部分285構成的鰭280、282。各鰭之第一部分283沿第一軸線延伸，且各鰭之第二部分285沿第二軸線延伸。各鰭280、282之較長的第一部分283彼此成一直線。各鰭280、282之較短的第二部分285沿Y軸彼此平行，且它們的端部彼此對齊。各鰭280、282之較短的第二部分285亦可被描述為與介電隔離區256平行或接界(border)。

應注意，如此處所例示，介電結構256之介電材料不覆蓋鰭之較短的第二部分285。然而，設想到其他實施例，其中介電材料覆蓋鰭之較短的第二部分。

第1圖中亦描述此方法之一些變型。如以上所指示，在視情況選用之步驟137中移除第三鰭243及第四鰭244，這因為在形成CPODE遮罩之前發生而在第8A圖至第8C圖中示出。然而，若不執行步驟137，則亦可在步驟150中用介電材料填充溝槽之後，在視情況選用之步驟157中移除第三鰭243及第四鰭244。

若不執行步驟137，則步驟155之後的所得結構在第14A圖至第14C圖中示出。這類似於第7A圖至第7C圖所示的結構，但增加了介電結構256。四個鰭241、242、243、244沿第一軸線206延伸。一對內部鰭245、246及外部鰭247沿第二軸線208延伸。

如第1圖之步驟157所述且如第15A圖至第15C圖所示，形成暴露第三鰭243及第四鰭244的鰭蝕刻遮罩260。同樣，理想地，鰭蝕刻遮罩260亦暴露外部鰭247，且亦可暴露內部鰭245、246之一部分。然後將第三鰭243及第四鰭244蝕刻掉。在移除鰭蝕刻遮罩260之後，最終結構與第13A圖至第13C圖所示的相同。

在另一變型中，並非蝕刻掉第三鰭及第四鰭，而是蝕刻掉用於形成這些鰭的間隔物。這在視情況選用之步驟127中指示出，且在移除心軸之後開始，如第1圖之步驟125所論述且如第6A圖至第6B圖所例示。

現在參考第16A圖至第16C圖，存在沿第一軸線延伸的四個間隔物231、232、233、234。存在鄰近心軸溝槽226沿第二軸線延伸的兩個內部間隔物235、236。亦存在在心軸之與心軸溝槽相對之遠端處沿第二軸線延伸的兩個外部間隔物237。同時參考第7A圖至第7C圖，間隔物233最終會形成第三鰭243，間隔物234最終會形成第四鰭244，外部間隔物237最終會形成外部鰭247，且內部間隔物235、236最終會形成內部鰭245、246。形成暴露形成於心軸之一個側壁上的間隔物233、234的間隔物蝕刻遮罩264。理想地，間隔物蝕刻遮罩亦暴露外部間隔物237。亦可暴露內部間隔物235、236之一部分。然後將所暴露之間隔物蝕刻掉。在移除鰭蝕刻遮罩之後，所得結構示出於第17A圖至第17C圖中。在執行剩餘製程步驟之後，最終結構將同樣與第13A圖至第13C圖所示的相同。

應注意，儘管將步驟127、137及157單獨標識為第1圖中的視情況選用之步驟，但必須執行這些步驟中之至少一個來移除第三鰭及第四鰭。

亦可完全蝕刻掉沿第二軸線延伸的內部鰭245、246。這可例如在視情況選用之蝕刻步驟127、137或157中之任一個期間藉由對鰭蝕刻層的適當圖案化來進行。

替代地，當介電結構形成時，亦可在步驟140、145及150期間完全蝕刻掉內部鰭245、246。此種變型開始例示於第18A圖至第18C圖。如此處所看出，內部鰭245、246連同它們之間的基板由CPODE遮罩262暴露。第19A圖至第19C圖例示在蝕刻步驟145之後的所得結構。應注意，由於內部鰭被蝕刻掉，與內部鰭先前所在的區域相比，溝槽270在其中心附近可更深。

第20A圖至第20C圖例示在施加介電材料之後的所得結構。介電隔離區256將第一主動區252及第二主動區254分隔。

第21A圖至第21C圖例示一些實施例中的最終結構。在此，所得鰭280、282僅沿第一軸線206延伸，且不再具有沿第二軸線208延伸的任何部分。

CPODE結構通常在一個蝕刻步驟中形成，其中穿過鰭且向下進入基板執行連續蝕刻。第1圖之方法導致介電結構的位置在兩個不同步驟中被蝕刻。心軸的第一蝕刻步驟導致鰭根本沒有形成，且因此相當於穿過鰭進行蝕刻。第二蝕刻步驟在蝕刻基板時進行。作為結果，各單獨蝕刻步驟之深度/寬度比率顯著減小，從而產生更好的製程控制及更高的介電隔離。這容許臨界尺寸(critical dimension，CD)寬度在某些情況下增加至多二十(20)奈米(nm)。蝕刻製程窗口亦得到擴大，小的鰭端到端空間的上覆窗口亦是如此。鰭端到端損失亦得到減少。

本揭露之方法亦容許經由更大步進蝕刻速率控制及超多蝕刻(Ultra-More-Etch，UME)深度之組合來根據需要調整CPODE結構之深度。此外，整體CPODE結構之深度亦可增加約10%至約20%。這在第22圖所例示之積體電路200的示範性剖視圖中例示出。CPODE溝槽270此處連同淺溝槽隔離(shallow trench isolation，STI)區290一起示出。在一些實施例中，CPODE溝槽之寬度259為自約20nm至約30nm，但其他值及範圍亦在本揭露之範圍內。STI區具有自基板202之表面203且深入基板量測的深度291。鰭高度248亦自基板之表面203至鰭241之頂部249量測。在一些實施例中，鰭高度248之範圍可為自約250埃至約600埃，包括自約400埃至約500埃，但其他值及範圍亦在本揭露之範圍內。CPODE深度257自鰭之頂部249至溝槽270之底部量測。在本揭露之方法中，CPODE深度可為自約1100埃至約1300埃，但其他值及範圍亦在本揭露之範圍內。此深度約等於STI深度291與鰭高度248之和。當一步蝕刻CPODE結構時，CPODE深度通常比STI深度與鰭高度之和小最少100埃。使用本揭露之方法增加CPODE結構之深度的此種能力亦改善CPODE結構之任一側上的兩個主動區之間的電隔離。

第23A圖及第23B圖總體例示由於本揭露之方法可獲得的CPODE結構的改良。第23A圖為平面圖，示出了藉由一個蝕刻步驟獲得的CPODE結構。在習知製程中，多晶矽區被用作偽閘極層。移除偽閘極層，穿過鰭及基板一步蝕刻溝槽，且藉由用介電材料填充所蝕刻之溝槽及偽閘極區來產生CPODE結構。之前的圖僅描繪一個鰭及一個CPODE結構，而在此圖解中，示出自左向右延伸的四個連續的鰭300。示出自頂向下延伸的五個多晶矽區302。在中心多晶矽區內的為一個CPODE結構256。CPODE結構之寬度259小於多晶矽區之寬度303，且為多晶矽區之寬度的大約一半。

第23B圖為平面圖，示出了使用本揭露之方法可獲得的CPODE結構之寬度的增加的一個實例。在此，鰭300被例示為沿著它們的長度被切成兩半，如在本揭露之方法中會發生的那樣。CPODE結構之寬度259大得多，且幾乎等於多晶矽區之寬度303。

具有CPODE結構的基板可經進一步處理以獲得所要積體電路。此外，在以上論述中省略了在基板上形成其他結構的處理步驟。例如，在第6A圖至第6C圖及第7A圖至第7C圖之間移除硬遮罩層之前，STI區可已在鰭之間形成。在於第13A圖至第13C圖中形成CPODE結構之後可進行的附加處理步驟可包括各種摻雜、微影、蝕刻及沉積步驟，用於形成電晶體或其他半導體器件中所需的源極/汲極區、偽閘極或金屬閘極、層間介電(interlayer dielectric，ILD)區、蝕刻停止層、閘極氧化物層等。

因此，本揭露之一些實施例是關於用於在第一主動區與第二主動區之間形成介電結構之方法。形成在基板之上沿第一軸線延伸的心軸。蝕刻以在介電結構的所要位置中沿垂直於第一軸線的第二軸線在心軸中形成第一溝槽。在心軸之側壁上形成間隔物。然後移除心軸。蝕刻至基板中以至少形成沿第一軸線延伸的位於第一主動區中的第一鰭、沿第一軸線延伸的位於第二主動區中的第二鰭以及沿第二軸線延伸的複數個鰭。然後移除間隔物。形成暴露沿第二軸線延伸的鰭之間的基板的CPODE遮罩。經由 CPODE遮罩蝕刻至基板中以形成第二溝槽。然後用介電材料填充第二溝槽達到至少鰭高度，以在第一主動區與第二主動區之間形成介電結構。在一些實施例中，蝕刻至基板中亦形成沿第一軸線延伸的位於第一主動區中的第三鰭及沿第一軸線延伸的位於第二主動區中的第四鰭，且該方法進一步包含形成暴露第三鰭及第四鰭的鰭蝕刻遮罩，及蝕刻以移除第三鰭及第四鰭。在一些實施例中，第三鰭及第四鰭在形成CPODE遮罩之前或者在用介電材料填充第二溝槽之後移除。在一些實施例中，沿第二軸線延伸的該些鰭之一部分亦在蝕刻以移除第三鰭及第四鰭期間移除。在一些實施例中，方法進一步包含在移除心軸之前，形成暴露形成於沿第一軸線延伸的心軸之側壁上的至少一個間隔物的間隔物蝕刻遮罩，及蝕刻以移除所暴露之至少一個間隔物。在一些實施例中，CPODE遮罩亦暴露沿第二軸線延伸的鰭之至少一部分。在一些實施例中，沿第二軸線延伸的該些鰭不由形成介電結構的介電材料覆蓋。在一些實施例中，介電結構具有約1100埃至約1300埃的深度在一些實施例中，介電結構具有約150埃至約400埃的寬度。

本揭露亦是關於積體電路，積體電路包含基板，該基板具有由介電隔離區分隔的第一主動區及第二主動區。第一鰭存在於第一主動區中，第一鰭包含垂直於介電隔離區的較長的第一部分及平行於介電隔離區的較短的第二部分。第二鰭存在於第二主動區中，第二鰭包含垂直於介電隔離區的較長的第一部分及平行於介電隔離區的較短的第二部分。第一鰭之較長的第一部分及第二鰭之較長的第一部分彼此成一直線。第一鰭之較短的第二部分及第二鰭之較短的第二部分彼此平行。在一些實施例中，第一鰭之較短的第二部分及第二鰭之較短的第二部分與介電隔離區接界。在一些實施例中，介電隔離區具有約1100埃至約1300埃的深度。

本揭露之其他實施例亦是關於用於形成第一主動區及第二主動區之方法。在基板之上形成心軸。執行蝕刻以在心軸中形成第一溝槽。然後進行蝕刻至基板中以形成位於第一主動區中的第一鰭及第三鰭、位於第二主動區中的第二鰭及第四鰭以及分隔第一主動區與第二主動區的複數個較短的鰭。形成暴露第三鰭及第四鰭的鰭蝕刻遮罩。執行蝕刻以移除第三鰭及第四鰭。形成暴露較短的鰭之間的基板的CPODE遮罩。進行經由CPODE遮罩蝕刻至基板中以形成第二溝槽。然後用介電材料填充第二溝槽以在第一主動區與第二主動區之間形成隔離區。在一些實施例中，第三鰭及第四鰭在形成CPODE遮罩之前或者在用介電材料填充第二溝槽之後移除。在一些實施例中，該些較短的鰭之一部分亦在蝕刻以移除第三鰭及第四鰭的期間移除。在一些實施例中，CPODE遮罩亦暴露該些較短的鰭之至少一部分。在一些實施例中，沿第二軸線延伸的該些較短的鰭不由形成隔離區的介電材料覆蓋。在一些實施例中，硬遮罩層位於基板與心軸之間。在一些實施例中，隔離區具有約1100埃至約1300埃的深度。在一些實施例中，隔離區具有約20奈米至約30奈米的寬度。

前述內容概述了若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應當理解，他們可容易地將本揭露用作設計或修改用於實施與本文所介紹之實施例相同的目的及/或達成相同的優點的其他製程及結構的基礎。熟習此項技術者亦應當認識到，此類等效構造不脫離本揭露之精神及範圍，且他們可在不脫離本揭露之精神及範圍的情況下在本文中作出各種改變、取代及變更。

100:方法

105,110,112,115,116,120,125,127,130,135,137,140,145,150,155,157:步驟

Claims

一種用於在一第一主動區與一第二主動區之間形成一介電結構之方法，包含以下步驟：形成在一基板之上沿一第一軸線延伸的一心軸；蝕刻以在該介電結構的一所要位置中沿垂直於該第一軸線的一第二軸線在該心軸中形成一第一溝槽；在該心軸之多個側壁上形成多個間隔物；移除該心軸；蝕刻至該基板中以至少形成沿該第一軸線延伸的位於該第一主動區中的一第一鰭、沿該第一軸線延伸的位於該第二主動區中的一第二鰭以及沿該第二軸線延伸的複數個鰭；移除該些間隔物；形成暴露沿該第二軸線延伸的該些鰭之間的該基板的一CPODE遮罩；經由該CPODE遮罩蝕刻至該基板中以加深該第一溝槽進而形成一第二溝槽；及用一介電材料填充該第二溝槽達到至少一鰭高度，以在該第一主動區與該第二主動區之間形成該介電結構。
如請求項1所述之方法，其中該蝕刻至該基板中亦形成沿該第一軸線延伸的位於該第一主動區中的一第三鰭及沿該第一軸線延伸的位於該第二主動區中的一第四鰭，且其中該方法進一步包含以下步驟：形成暴露該第三鰭及該第四鰭的一鰭蝕刻遮罩；及蝕刻以移除該第三鰭及該第四鰭。
如請求項2所述之方法，其中該第三鰭及該第四鰭在形成該CPODE遮罩之前或者在用該介電材料填充該第二溝槽之後移除。
如請求項2所述之方法，其中沿該第二軸線延伸的該些鰭之一部分亦在蝕刻以移除該第三鰭及該第四鰭期間移除。
如請求項1所述之方法，進一步包含以下步驟：在移除該心軸之前，形成暴露形成於沿該第一軸線延伸的該心軸之一個側壁上的至少一個間隔物的一間隔物蝕刻遮罩；及蝕刻以移除所暴露之該至少一個間隔物。
一種積體電路，包含：一基板，該基板具有由一介電隔離區分隔的一第一主動區及一第二主動區；位於該第一主動區中的一第一鰭，該第一鰭包含垂直於該介電隔離區的一較長的第一部分及平行於該介電隔離區的一較短的第二部分；及位於該第二主動區中的一第二鰭，該第二鰭包含垂直於該介電隔離區的一較長的第一部分及平行於該介電隔離區的一較短的第二部分；其中該第一鰭之該較長的第一部分及該第二鰭之該較長的第一部分彼此成一直線；且其中該第一鰭之該較短的第二部分及該第二鰭之該較短的第二部分彼此平行。
如請求項6所述之積體電路，其中該第一鰭之該較短的第二部分及該第二鰭之該較短的第二部分與該介電隔離區接界。
一種用於形成一第一主動區及一第二主動區之方法，包含以下步驟：在一基板之上形成一心軸；蝕刻以在該心軸中形成一第一溝槽；蝕刻至該基板中以形成位於該第一主動區中的一第一鰭及一第三鰭、位於該第二主動區中的一第二鰭及一第四鰭以及分隔該第一主動區及該第二主動區的複數個較短的鰭；形成暴露該第三鰭及該第四鰭的一鰭蝕刻遮罩；蝕刻以移除該第三鰭及該第四鰭；形成暴露該些較短的鰭之間的該基板的一CPODE遮罩；經由該CPODE遮罩蝕刻至該基板中以加深該第一溝槽進而形成一第二溝槽；及用一介電材料填充該第二溝槽，以在該第一主動區與該第二主動區之間形成一隔離區。
如請求項8所述之方法，其中該CPODE遮罩亦暴露該些較短的鰭中的一個之至少一部分。
如請求項8所述之方法，其中該些較短的鰭不由形成該隔離區的該介電材料覆蓋。