TWI876375B - 模組化半導體裝置及包含該裝置的電子裝置 - Google Patents

Abstract

本申請提供了一種模組化半導體裝置。模組化半導體裝置包括：密封劑層，具有密封劑底面和密封劑頂面，包括元件區和層間連接區；半導體元件，設置於元件區內，包括暴露於密封劑底面的元件導電圖案；層間連接陣列，設置於層間連接區內，包括一個或多個導電通孔，每個導電通孔在密封劑底面和密封劑頂面之間延伸；以及中介層，層疊於密封劑層上，並具有中介層底面及中介層頂面，其中中介層頂面與密封劑底面接觸；並且其中，中介層包括中介層導電圖案和中介層互連結構，中介層導電圖案位於中介層底面上，中介層互連結構電耦接到元件導電圖案、中介層導電圖案和一個或多個導電通孔。

Description

模組化半導體裝置及包含該裝置的電子裝置

本申請總體上涉及半導體技術，更具體地，涉及一種模組化半導體裝置及包含該模組化半導體裝置的電子裝置。

半導體裝置常見於現代電子產品中，它們執行廣泛的功能，例如訊號處理、高速計算、發送和接收電磁訊號、控制電子設備以及為電視顯示器創建視覺圖像。積體電路可以製造於半導體裸晶內。半導體裸晶也可以稱為晶片，其具有包括導電圖案的表面，其用於將晶片與外部裝置連接。

隨著電子產品的不斷改進，需要在單個封裝件中集成越來越多的半導體裸晶。然而，由於用於安裝半導體裸片裸晶的基底的佈局預算有限，因此需要一種改進的用於半導體裝置的封裝技術。

本申請的目的在於提供一種半導體裝置，其具有減少的對用於半導體裝置的基底的佈局的佔用。

根據本申請的實施例的一個方面，提供了一種模組化半導體裝置。所述模組化半導體裝置包括：密封劑層，所述密封劑層具有密封劑底面和密封劑頂面，其中所述密封劑層包括元件區和層間連接區；半導體元件，所述半導體元件設置於所述元件區內，其中所述半導體元件包括暴露於所述密封劑底面的元件導電圖案；層間連接陣列，所述層間連接陣列設置於所述層間連接區內，其中所述層間連接陣列包括一個或多個導電通孔，每個所述導電通孔在所述密封劑底面和所述密封劑頂面之間延伸；以及中介層，所述中介層層疊於所述密封劑層上，並具有中介層底面及中介層頂面，其中所述中介層頂面與所述密封劑底面接觸；並且其中，所述中介層包括中介層導電圖案和中介層互連結構，所述中介層導電圖案位於所述中介層底面上，所述中介層互連結構電耦接到所述元件導電圖案、所述中介層導電圖案和所述一個或多個導電通孔。

根據本申請的實施例的另一個方面，提供了一種電子裝置。所述電子裝置包括：基底，所述基底包括基底互連結構；基礎半導體元件，所述基礎半導體元件安裝於所述基底上並電耦接到所述基底互連結構；一個或多個基礎通孔，所述一個或多個基礎通孔安裝於基底上並電耦接到所述基底互連結構；第一模組化半導體裝置，所述第一模組化半導體裝置堆疊在所述基礎半導體元件和所述一個或多個基礎通孔上，其中所述第一模組化半導體裝置包括：密封劑層，所述密封劑層具有密封劑底面和密封劑頂面，其中所述密封劑層包括元件區和層間連接區；半導體元件，所述半導體元件設置於所述元件區內，其中所述半導體元件包括暴露於所述密封劑底面的元件導電圖案；層間連接陣列，所述層間連接陣列設置於所述層間連接區內，其中所述層間連接陣列包括一個或多個導電通孔，每個所述導電通孔在所述密封劑底面和所述密封劑頂面之間延伸；以及中介層，所述中介層層疊於所述密封劑層上，並具有中介層底面及中介層頂面，其中所述中介層頂面與所述密封劑底面接觸；並且其中，所述中介層包括中介層導電圖案和中介層互連結構，所述中介層導電圖案位於所述中介層底面上，所述中介層互連結構電耦接到所述元件導電圖案、所述中介層導電圖案和所述一個或多個導電通孔，並且其中所述中介層導電圖案電耦接到所述一個或多個基礎通孔。

根據本申請的實施例的又一個方面，提供了用於製造上述方面的模組化半導體裝置和電子裝置的方法。

應當理解，前面的一般描述和下面的詳細描述都只是示例性和說明性的，而不是對本發明的限制。此外，併入並構成本說明書一部分的圖式說明了本發明的實施例並且與說明書一起用於解釋本發明的原理。

本申請示例性實施例的以下詳細描述參考了形成描述的一部分的圖式。圖式示出了其中可以實踐本申請的具體示例性實施例。包括圖式在內的詳細描述足夠詳細地描述了這些實施例，以使本領域技術人員能夠實踐本申請。本領域技術人員可以進一步利用本申請的其他實施例，並在不脫離本申請的精神或範圍的情況下進行邏輯、機械等變化。因此，以下詳細描述的讀者不應以限制性的方式解釋該描述，並且僅以所附請求項限定本申請的實施例的範圍。

在本申請中，除非另有明確說明，否則使用單數包括了複數。在本申請中，除非另有說明，否則使用「或」是指「和/或」。此外，使用術語「包括」以及諸如「包含」和「含有」的其他形式的不是限制性的。此外，除非另有明確說明，諸如「元件」或「部件」之類的術語覆蓋了包括一個單元的元件和部件，以及包括多於一個子單元的元件和部件。此外，本文使用的章節標題僅用於組織目的，不應解釋為限制所描述的主題。

如本文所用，空間上相對的術語，例如「下方」、「下面」、「上方」、「上面」、「上」、「上側」、「下側」、 「左側」、「右側」、「水準」、「豎直」、「側」等等，可以在本文中使用，以便於描述如圖式中所示的一個元件或特徵與另一個或多個元件或特徵的關係。除了圖中描繪的方向之外，空間相對術語旨在涵蓋設備在使用或操作中的不同方向。該裝置可以以其他方式定向（旋轉90度或在其他方向），並且本文使用的空間相關描述符同樣可以相應地解釋。應該理解，當一個元件被稱為「連接到」或「耦接到」另一個元件時，它可以直接連接到或耦接到另一個元件，或者可以存在中間元件。

圖1A和1B示出了根據本申請一個實施例的具有模組化半導體裝置120的電子裝置100。圖1A顯示電子裝置100的俯視圖，而圖1B顯示電子裝置100沿圖1A的剖面線AA的截面圖。

如圖1A和1B所示，電子裝置100包括基底102，一個或多個元件安裝於基底102上。基底102可以包括一個或多個絕緣或鈍化層以及形成在該絕緣或鈍化層中的一個或多個基底互連結構（未示出）。每個基底互連結構可以包括穿過絕緣或鈍化層形成的一個或多個導電通孔，以及形成在基底102的頂面和/或底面上的一個或多個導電層。基底102可以包括一個或多個層疊的具有酚醛棉紙、環氧樹脂、樹脂、編織玻璃、磨砂玻璃、聚酯和其他增強纖維或織物的組合的預浸漬聚四氟乙烯、FR-4、FR-1、CEM-1或CEM-3。基底102也可以是多層柔性層疊板、陶瓷、覆銅層疊板或玻璃。在一些實施例中，基底102內的基底互連結構或再分佈層（RDL）可以使用濺射、電解電鍍、化學鍍或其他合適的沉積過程形成。該導電通孔和導電層可以是一層或多層Al、Cu、Sn、Ni、Au、Ag、鈦（Ti）、鎢（W）或其他合適的導電材料。

基礎半導體元件104與各種其他分立元件106一起安裝於基底102上，該分立元件106例如電容器、電阻器或類似電子元件或板對板連接器。在一些實施例中，基礎半導體元件104可以包括半導體裸晶或半導體封裝件以實現類比或數位電路。例如，半導體裸晶可以以倒裝晶片方式形成並且可以安裝到基底102的頂面上，使得半導體裸晶的導電圖案可以焊接到基底102中的基底互連結構上。在一些其他的實施例中，半導體裸晶可以包括可以通過引線接合連接到基底互連結構的接合焊盤。通過基底互連結構，基礎半導體元件104可以電耦接到外部電子設備或電子裝置100的分立元件106，下文對其詳述。

儘管圖1B中未示出，但基底互連結構的一部分可以嵌入基底102內且位於基礎半導體元件104下方。此外，基底互連結構的另一部分可以橫向沿著基底102延伸並且可以位於一些其他元件106或電子裝置100的結構下方。如圖1B所示，一個或多個基礎通孔108安裝於基底102上並且電耦接到基底互連結構。在一些實施例中，基礎通孔108可以接合或焊接到基底互連結構以確保它們之間的電連接。在圖1B所示的實施例中，基礎通孔108形成為突起e-bar結構，其是具有多層導電樁的塊或板。突起e-bar結構的塊或板可以由二氧化矽（SiO2）、氮化矽（Si3N4）、氧氮化矽（SiON）、五氧化二鉭（Ta2O5）、氧化鋁（Al2O3）、阻焊劑、聚醯亞胺、苯並環丁烯（BCB）、聚苯並惡唑（PBO）和其他具有類似絕緣和結構特性的材料的一層或多層製成。突起e-bar結構的塊或板也可以是多層柔性層疊板、陶瓷、覆銅層疊板、玻璃、環氧樹脂模塑膠或半導體晶圓。在另一個實施例中，突起e-bar結構的塊或板也可以是任何合適的層疊中介層、PCB、晶圓形式、條狀中介層、引線框或其它類型的基底。塊或板可以包括一個或多個層疊的具有酚醛棉紙、環氧樹脂、樹脂、編織玻璃、磨砂玻璃、聚酯和其他增強纖維或織物的組合的預浸漬(prepreg)聚四氟乙烯(PTFE)、FR-4、FR-1、CEM-1或CEM-3。基礎通孔108或特別是導電樁可以是一層或多層Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料，並且可以使用PVD、CVD、電解電鍍、化學鍍過程，或其他合適的金屬沉積過程形成。在一些實施例中，可以將突起e-bar結構預形成為單件，從而可以容易地安裝到基底102上。

如圖1B所示，基礎通孔108（包括其接合焊盤或導電凸塊166）的厚度大體上等於基礎半導體元件104的厚度。如此以來，附加的半導體元件或裝置，即本實施例中的模組化半導體裝置120，可堆疊於基礎半導體元件104及基礎通孔108之上。模組化半導體裝置120被預形成為單件，因此容易將其放置在基礎半導體元件104之上，而無需諸如互連沉積之類的複雜過程。此外，出於保護目的，可以形成全域密封劑層150以覆蓋基底102上的各種元件和裝置。例如，可以通過在將模組化半導體裝置120放置在基礎半導體元件104上方之後沉積密封劑材料來形成密封劑層150。

具體地，模組化半導體裝置120包括密封劑層122，其密封其他子元件並保護它們免受外部損壞。此外，密封劑層122可以將模組化半導體裝置120的子元件組裝在一起，使得它們可以在以後的操作中一起移動和處理。如圖1B所示，密封劑層122具有密封劑底面124以及與密封劑底面124相對的密封劑頂面126。此外，密封劑層122可以包括元件區128和相鄰於元件區128的層間連接區130。當與基礎半導體元件104和基礎通孔108連接時，元件區128與基礎半導體元件104大體對齊，層間連接區130與基礎通孔108大體對齊。

半導體元件132設置於元件區128內，其用於實現數位或類比電路。在一些實施例中，半導體元件132可以是半導體裸晶或半導體封裝件。半導體元件132與其下方的基礎半導體元件104需要電耦接，以實現電子裝置100的緊湊結構，並減少對基底102的過多佈局（layout）的佔用。為了將兩者連接起來，半導體元件132包括從密封劑底面124暴露的元件導電圖案148，其用作半導體元件132與其他外部元件或裝置之間的介面。

模組化半導體裝置120還包括在層間連接區130內設置的層間連接陣列134。層間連接陣列134包括一個或多個導電通孔136，每個導電通孔在密封劑底面124和密封劑頂面126之間延伸。也即，導電通孔136同時暴露於密封劑底面124和密封劑頂面126，並實現穿過層間連接區130的垂直訊號路徑。在圖1B所示的實施例中，層間連接陣列134形成為具有導電通孔的突起e-bar結構，該導電通孔由一層或多層Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料製成，其可以類似於基礎通孔108，因此在此不再詳述。類似地，形成為突起e-bar結構的層間連接陣列134可以預形成為單件，從而可以容易地安裝到其他元件或結構。

在一些實施例中，密封劑層122可以具有與半導體元件132的厚度相等的厚度，以減小模組化半導體裝置120的總厚度。然而，在一些其他實施例中，密封劑層122的厚度可以大於半導體元件132的厚度，以保護半導體元件132的頂面。

中介層138層疊在密封劑層122上。中介層138具有中介層底面140和與中介層底面140相對的中介層頂面142。中介層頂面142接觸密封劑底面124。當模組化半導體裝置120與基礎半導體元件104和底部通孔108附接時，中介層頂面140與它們各自的頂面直接或通過互連焊球（例如，焊球166）相連。具體地，中介層138包括中介互連結構144，其電耦接到元件導電圖案148和一個或多個導電通孔136。此外，中介層138還包括中介層底面140上的中介層導電圖案146，其也電耦接到中介層互連結構144。這樣，中介層導電圖案146在模組化半導體裝置120底側作為其介面，以實現與其下方的基礎半導體元件104的訊號交互。在模組化半導體裝置120的另一側，即密封劑層122的頂面，導電通孔136的暴露頂面用作模組化半導體裝置120的另一個介面，以實現與安裝在模組化半導體裝置120上方的其他半導體元件（未示出）的訊號交互。

在圖1A和1B所示的實施例中，半導體元件/裝置的堆疊佈置為不對稱佈局。也就是說，模組化半導體裝置120佈置在整體電子裝置100的一側，而不是佔據電子裝置100的整個佈局。由於模組化半導體裝置120不與基礎半導體元件104的全部頂面重疊，基礎半導體元件104散發的熱量不直接影響模組化半導體裝置120的整體，反之亦然。這種非對稱佈局可以幫助改善整體裝置的翹曲控制。此外，基礎半導體元件104可能不與模組化半導體裝置120的半導體元件132完全重疊。例如，半導體元件132可以具有小於基礎半導體元件104的尺寸。

儘管在圖1B示出了僅一個模組化半導體裝置120堆疊在基礎半導體元件104上方並通過互連的基礎通孔108和互連焊球（例如，焊球166）電耦接到基礎半導體元件104，但是在一些其他實施例中，一個或多個附加模組化半導體裝置可以類似地進一步堆疊在模組化半導體裝置120之上，如圖2和3所示。

在圖2所示的實施例中，三個模組化半導體裝置220堆疊在基礎半導體元件204上，並且包含在電子裝置中的所有半導體元件可以通過導電通孔「中樞」電耦接在一起，該「中樞」包括基礎通孔208，多個模組化半導體裝置220的第一組導電通孔236a、第二組導電通孔236b和第三組導電通孔236c。所有模組化半導體裝置220都具有暴露於其頂面和底面的導電結構，因此它們可以電耦接到它們上方和/或下方的相應裝置。此外，在圖3所示的實施例中，五個模組化半導體裝置以相對於導電通孔的垂直「中樞」交替的佈置方式堆疊在基礎半導體元件上方。由於模組化半導體裝置的有源半導體元件332a至332e彼此不是很接近，這種佈置的熱管理得以改進。可以理解的是，相鄰的模組化半導體裝置的暴露的導電結構可以通過焊接材料接合在一起以實現電連接。

儘管在圖1A和圖1B中示出的基礎通孔108和層間連接陣列134形成為突起e-bar結構，它們可以形成為任何其他合適的互連結構。圖4和5示出了根據本申請的一些實施例的具有不同互連結構的兩個模組化半導體裝置。

如圖4所示，電子裝置400包括基底402。基礎半導體元件404安裝到基底402上並電耦接到形成在基底402內部的基底互連結構（未示出）。一個或多個基礎通孔408也形成於基底402上，以將基底互連結構連接到上部模組化半導體裝置420。基礎通孔408由通過密封劑層450a彼此隔開的導電柱製成。基礎通孔408的導電柱可以是一層或多層Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料，並且可以使用PVD、CVD、電解電鍍、化學鍍過程，或其他合適的金屬沉積過程形成。在一些實施例中，可以在將基礎半導體元件404安裝於基底402上之後形成導電柱408。然後，可以在導電柱408和基礎半導體元件404上沉積密封劑材料以形成密封劑層450a。在將模組化半導體裝置420安裝於密封劑層450a上之前，密封劑層450a可以被平坦化，並被蝕刻（例如，通過雷射束）以暴露導電柱408的頂面。焊球466可以被放置在導電柱408的頂面上方。以這種方式，模組化半導體裝置420可以放置在導電柱408上方並且電耦接到導電柱408，並且因此電耦接到基底402。

仍然參考圖4，除了層間連接陣列434形成為一組導電柱436，模組化半導體裝置420具有與圖1A和圖1B所示的模組化半導體裝置120相似的結構。層間連接陣列434的導電柱通過密封劑層422彼此分離。具體地，導電柱436形成在在密封劑層422的層間連接區430內，且在密封劑層422的元件區428中的半導體元件432旁邊。導電柱436在密封劑頂面426和密封劑底面424之間延伸。在密封劑底面424上，導電柱436電耦接到層疊在密封劑層422下方的中介層438內的中介層互連結構444。此外，中介層438還包括中介層導電圖案446，其電耦接到中介層互連結構444。這樣，中介層導電圖案446在模組化半導體裝置420底側用作其介面，以實現與其下方的基礎半導體元件404的訊號交互。模組化半導體裝置420可以由另一個密封劑層450b密封。在一些實施例中，密封劑層450b和密封劑層450a可以在單個過程中形成，而不是在兩個過程中分別形成，例如，在模組化半導體裝置420被放置在基礎半導體元件404上方之後。

如圖5所示，另一個模組化半導體裝置500包括安裝在基底502上的基礎半導體元件504和安裝在基礎半導體元件504上方的模組化半導體裝置520。與圖4所示的實施例不同，基部通孔508和層間連接陣列534的導電通孔536形成為焊球。焊球可以具有不同的尺寸或厚度，這取決於與它們設置在相同的層中的各個半導體元件。

如前所述，圖1A至1B和圖2至5中所示的每個模組化半導體裝置是可預形成為單件。這樣以來，更容易將這種模組化半導體裝置堆疊到安裝了有一個或多個基礎半導體元件的基底上。在一些實施例中，多個半導體元件可以被放置在載體上，並且然後可以將它們與多個導電通孔一起封裝，它們隨後在同一批次中被分割成獨立的模組化半導體裝置。這種「板級」封裝過程可以顯著提高模組化半導體裝置的生產率。此外，可以在封裝過程之前對半導體元件進行預測試，這也可以通過在封裝過程之前丟棄不合格的半導體元件來提高所得模組化半導體裝置的良率。

圖6A至圖6I示出了根據本申請的一個實施例的用於製造圖1A至圖1B所示電子裝置的方法。

如圖6A所示，可以提供諸如玻璃載體或金屬載體的載體660，其頂面由諸如粘性膠帶的臨時接合層662覆蓋。例如，粘性膠帶可以是聚醯亞胺薄膜。臨時接合層662可以在製造過程中保護載體660並且將其他層和元件臨時附接到載體660。

如圖6B所示，一個或多個半導體元件632和一個或多個層間連接陣列634可以放置於臨時接合層662上。層間連接陣列634可以放置於半導體元件632旁邊。具體地，半導體元件632包括朝向向上遠離載體660的元件導電圖案648。層間連接陣列634具有一個或多個導電通孔636。層間連接陣列634的高度等於半導體元件632的高度，以使得導電通孔636的頂面和元件導電圖案648大體上處於同一水平面。在該實施例中，層間連接陣列634形成為突起e-bar結構，其可以預先形成。

接下來，如圖6C所示，可以在載體660上，或者具體地在臨時接合層662上沉積密封劑材料，以形成密封劑層622。密封劑層622可以密封半導體元件632和層間連接陣列634。在一些實施例中，可以使用模塑過程來沉積密封劑層622。

之後，如圖6D所示，可減薄密封劑層622，例如使用背磨過程，以去除半導體元件632和層間連接陣列634上方的過量的密封劑材料。以這種方式，半導體元件632和層間連接陣列634以及它們各自頂面上的各自導電結構可以被暴露以供進一步處理。

如圖6E所示，中介層638可以層疊在密封劑層622上。中介層638包括在中介層638的暴露表面上的至少一個中介層導電圖案646，以及至少一個中介層互連結構644。至少一個中介層互連結構644電耦接到中介層導電圖案646、元件導電圖案648和層間連接陣列634的一個或多個導電通孔636。在一些實施例中，中介層互連結構644可以包括中介層基底內部的導電層或再分佈層（RDL），並且可以使用濺射、電解電鍍、化學鍍或其他合適的沉積過程形成。導電層可以是一層或多層Al、Cu、Sn、Ni、Au、Ag、鈦（Ti）、鎢（W）或其他合適的導電材料。在圖6E所示的實施例中，焊球666被接合到相應的中介層導電圖案646，以便於隨後的附接過程。

如圖6F所示，可以將層疊在一起的密封劑層622和中介層638分割成單獨的模組化半導體裝置。每個模組化半導體裝置可以包括半導體元件和層間連接陣列。之後，可以從載體上移除單獨的模組化半導體裝置。

模組化半導體裝置可以與其他半導體元件一起封裝以形成堆疊結構。如圖6G所示，提供了具有基礎半導體元件604和各種其他分立元件606的基底602。基底602還具有形成在其上的一個或多個基礎通孔608。在該實施例中，基礎通孔608形成為突起e-bar結構，類似於模組化半導體裝置的層間連接陣列。接下來，如圖6H所示，模組化半導體裝置可以堆疊在基礎半導體元件604和基礎通孔608之上，並且模組化半導體裝置的半導體元件632可以通過基部通孔608和焊球666電連接到基礎半導體元件604。

之後，如圖6I所示，可以在基底602上沉積另一種密封劑材料以形成保護所有元件免受外部環境影響的密封劑層650。可以理解，更多的模組化半導體裝置可以堆疊在基底602上，它們可以全部被密封劑材料封裝。

圖7A至7F示出了根據本申請一個實施例的用於製造圖4所示的模組化半導體裝置的方法。

如圖7A所示，可以提供諸如玻璃載體或金屬載體的載體760，其頂面被諸如粘性膠帶的臨時接合層762覆蓋。例如，粘性膠帶可以是聚醯亞胺薄膜。臨時接合層762可以在製造過程中保護載體760並且將其他層和元件臨時附接到載體760。在一些實施例中，可以省略臨時接合層762。

如圖7B所示，可在載體760上形成臨時基底層770。可在該臨時基底層770內形成一個或多個導電層（未示出），其用作一個或多個層間連接陣列734的錨定點。在該實施例中，每個層間連接陣列734可以包括一個或多個導電柱736，其從臨時基底層770向上延伸。

如圖7C所示，一個或多個半導體元件732可以放置在臨時基底層770上。半導體元件732可以放置在各自的層間連接陣列734旁邊。具體地，半導體元件732包括朝向向上遠離載體760的元件導電圖案748。層間連接陣列734具有與半導體元件732相同的高度，使得導電柱736的頂面和元件導電圖案748大體處於同一水準。

接下來，如圖7D所示，可以在載體760上，或者具體地在臨時基底層770上沉積密封劑材料，以形成密封劑層722。密封劑層722可以密封半導體元件732和層間連接陣列734。密封劑層722可以被減薄，例如，使用背磨過程，以去除半導體元件732和層間連接陣列734上方的過量密封劑材料。

如圖7E所示，可以在密封劑層722上層疊中介層738。中介層738包括在中介層738的暴露表面上的至少一個中介層導電圖案746，以及至少一個中介層互連結構744。該至少一個中介層互連結構744電耦接到中介層導電圖案746、元件導電圖案748和層間連接陣列734的一個或多個導電柱736。此外，焊球766被接合到相應的中介層導電圖案746，以促進隨後的附接過程。

如圖7F所示，可以將層疊在一起的密封劑層722和中介層738分割成單獨的模組化半導體裝置。每個模組化半導體裝置可以包括半導體元件和層間連接陣列。之後，可以從載體上去除單獨的模組化半導體裝置，並且也可以從分割出的單個模組化半導體裝置去除臨時基底層。

圖8A至8G示出了根據本申請一個實施例的用於製造圖5所示的模組化半導體裝置的方法。

如圖8A所示，可以提供諸如玻璃載體或金屬載體的載體860，其頂面被諸如粘性膠帶的臨時接合層862覆蓋。例如，粘性膠帶可以是聚醯亞胺薄膜。臨時接合層862可以在製造過程中保護載體860並且將其他層和元件臨時附接到載體860。在一些實施例中，可以省略臨時接合層862。

如圖8B所示，可在載體860上形成臨時基底層870。可在臨時基底層870內形成一個或多個導電層872，其用作其上形成的一個或多個層間連接陣列的種子圖案。在該實施例中，導電層872沿垂直方向延伸並且從臨時基底層870的頂面暴露。

如圖8C所示，一個或多個層間連接陣列834形成在載體860上，或者具體地在臨時基底層870上。在該實施例中，每個層間連接陣列834包括一組焊球836，其貼附在臨時基底層870內的導電層872上。

如圖8D所示，一個或多個半導體元件832可以放置在臨時基底層870上。半導體元件832可以放置在各自的層間連接陣列834旁邊。具體地，半導體元件832包括朝向向上遠離載體860的元件導電圖案848。層間連接陣列834的高度等於半導體元件832的高度，使得焊球836的頂面和元件導電圖案848大體上處於同一水準。

接下來，如圖8E所示，可以在載體860上，或者具體地在臨時基底層870上沉積密封劑材料，以形成密封劑層822。密封劑層822可以密封半導體元件832和層間連接陣列834。密封劑層822可以被減薄，例如，使用背磨過程，以去除半導體元件832和層間連接陣列834上方過量的密封劑材料。

如圖8F所示，可以在密封劑層822上層疊中介層838。中介層838包括在中介層822的暴露表面上的至少一個中介層導電圖案846，以及至少一個中介層互連結構844。該至少一個中介層互連結構844電耦接到中介層導電圖案846、元件導電圖案848和層間連接陣列834的一個或多個焊球836。此外，附加的焊球866接合到相應的中介層導電圖案846，以促進隨後的附接過程。

如圖8G所示，可以將層疊在一起的密封劑層822和中介層838分割成單獨的模組化半導體裝置。每個模組化半導體裝置可以包括半導體元件和層間連接陣列。之後，可以從載體上去除單獨的模組化半導體裝置，並且也可以從分割出的模組化半導體裝置去除臨時基底層。

可以理解，使用圖7A至7F和圖8A至8G所示的方法製成的模組化半導體裝置可以與類似於圖6G至圖6I所示的步驟的基礎半導體元件的基底組裝，在此不再贅述。

本文的討論包括許多說明性圖式，這些說明性圖式顯示了半導體裝置的各個部分及其製造方法。為了說明清楚起見，這些圖並未顯示每個示例元件的所有方面。本文提供的任何示例元件和/或方法可以與本文提供的任何或所有其他元件和/或方法共用任何或所有特徵。

本文已經參照圖式描述了各種實施例。然而，顯然可以對其進行各種修改和改變，並且可以實施另外的實施例，而不背離如所附請求項中闡述的本發明的更廣泛範圍。此外，通過考慮說明書和本文公開的本發明的一個或多個實施例的實踐，其他實施例對於本領域技術人員將是明顯的。因此，本申請和本文中的實施例旨在僅被認為是示例性的，本發明的真實範圍和精神由所附示例性請求項的列表指示。

100:電子裝置 102:基底 104:基礎半導體元件 106:分立元件 108:基礎通孔 120:模組化半導體裝置 122:密封劑層 124:密封劑底面 126:密封劑頂面 128:元件區 130:連接區 132:半導體元件 134:連接陣列 134:層間連接陣列 136:導電通孔 138:中介層 140:中介層底面 142:中介層頂面 144:中介層互連結構 146:中介層導電圖案 148:元件導電圖案 150:密封劑層 166:焊球、導電凸塊 204:基礎半導體元件 208:基礎通孔 220:模組化半導體裝置 236a:第一組導電通孔 236b:第二組導電通孔 236c:第三組導電通孔 332a-332e:有源半導體元件 400:電子裝置 402:基底 404:基礎半導體元件 408:基礎通孔、導電柱 420:模組化半導體裝置 422:密封劑層 424:密封劑底面 426:密封劑頂面 428:元件區 430:連接區 432:半導體元件 434:層間連接陣列 436:導電柱 438:中介層 444:中介層互連結構 446:中介層導電圖案 450a:密封劑層 450b:密封劑層 466:焊球 500:模組化半導體裝置 502:基底 504:基礎半導體元件 508:基部通孔 520:模組化半導體裝置 534:層間連接陣列 536:導電通孔 602:基底 604:基礎半導體元件 606:分立元件 608:基礎通孔 622:密封劑層 632:半導體元件 634:層間連接陣列 636:導電通孔 638:中介層 644:中介層互連結構 646:中介層導電圖案 648:元件導電圖案 650:密封劑層 660:載體 662:臨時接合層 666:焊球 722:密封劑層 732:半導體元件 734:層間連接陣列 736:導電柱 738:中介層 744:中介層互連結構 746:中介層導電圖案 748:元件導電圖案 760:載體 762:臨時接合層 766:焊球 770:臨時基底層 822:密封劑層 832:半導體元件 834:層間連接陣列 836:焊料球 838:中介層 844:中介層互連結構 846:中介層導電圖案 848:元件導電圖案 860:基底 862:臨時接合層 866:焊球 870:臨時基底層 872:導電層

本文引用的圖式構成說明書的一部分。圖式中所示的特徵僅圖示了本申請的一些實施例，而不是本申請的所有實施例，除非詳細描述另有明確說明，並且說明書的讀者不應做出相反的暗示。

圖1A和圖1B是根據本申請一個實施例的具有模組化半導體裝置的電子裝置。

圖2和圖3示出了根據本申請一些實施例的具有若干模組化半導體裝置的電子裝置。

圖4示出了根據本申請另一實施例的具有模組化半導體裝置的電子裝置。

圖5示出了根據本申請另一實施例的具有模組化半導體裝置的電子裝置。

圖6A至圖6I示出了根據本申請一個實施例的用於製造具有模組化半導體裝置的電子裝置的方法。

圖7A至7F示出了根據本申請一個實施例的用於製造模組化半導體裝置的方法。

圖8A至圖8G示出了根據本申請一個實施例的用於製造模組化半導體裝置的方法。

在整個圖式中將使用相同的圖式標記來表示相同或相似的部分。

100:電子裝置

102:基底

104:基礎半導體元件

106:分立元件

108:基礎通孔

120:模組化半導體裝置

122:密封劑層

124:密封劑底面

126:密封劑頂面

128:元件區

130:連接區

132:半導體元件

134:層間連接陣列

136:導電通孔

138:中介層

140:中介層底面

142:中介層頂面

144:中介層互連結構

146:中介層導電圖案

148:元件導電圖案

150:密封劑層

166:焊球、導電凸塊

Claims (8)

1. 一種模組化半導體裝置堆疊，所述模組化半導體裝置包括：第一模組化半導體裝置和一個或多個附加模組化半導體裝置；其中，所述第一模組化半導體裝置包括：一密封劑層，所述密封劑層具有密封劑底面和密封劑頂面，其中所述密封劑層包括一元件區和一層間連接區；一半導體元件，所述半導體元件設置於所述元件區內，其中所述半導體元件包括暴露於所述密封劑底面的一元件導電圖案；一層間連接陣列，所述層間連接陣列設置於所述層間連接區內，其中所述層間連接陣列包括一個或多個導電通孔，每個所述導電通孔在所述密封劑底面和所述密封劑頂面之間延伸；以及一中介層，所述中介層層疊於所述密封劑層上，並具有一中介層底面及一中介層頂面，其中所述中介層頂面與所述密封劑底面接觸；並且其中，所述中介層包括一中介層導電圖案和一中介層互連結構，所述中介層導電圖案位於所述中介層底面上，所述中介層互連結構電耦接到所述元件導電圖案、所述中介層導電圖案和所述一個或多個導電通孔；其中，所述密封劑層的厚度等於所述半導體元件的厚度，所述模組化半導體裝置形成為單件形式；其中，所述一個或多個附加模組化半導體裝置堆疊在所述第一模組化半導體裝置上，其中所述一個或多個附加模組化半導體裝置具有與所述第一模組化半導體裝置的結構基本相同的結構，並且其中所述第一模組化半導體裝置和所述一個或多個附加模組化半導體裝置通過它們各自的導電通孔和中介層電耦接在一起。
2. 根據請求項1所述的模組化半導體裝置堆疊，其中，所述半導體元件包括半導體裸晶或半導體封裝件。
3. 根據請求項1所述的模組化半導體裝置堆疊，其中，所述導電通孔包括一導電樁、一導電柱或一焊球。
4. 一種電子裝置，所述電子裝置包括：一基底，所述基底包括一基底互連結構；一基礎半導體元件，所述基礎半導體元件安裝於所述基底上並電耦接到所述基底互連結構；一個或多個基礎通孔，所述一個或多個基礎通孔安裝於基底上並電耦接到所述基底互連結構；一第一模組化半導體裝置，所述第一模組化半導體裝置堆疊在所述基礎半導體元件和所述一個或多個基礎通孔上，其中所述第一模組化半導體裝置包括：一密封劑層，所述密封劑層具有一密封劑底面和一密封劑頂面，其中所述密封劑層包括一元件區和一層間連接區；一半導體元件，所述半導體元件設置於所述元件區內，其中所述半導體元件包括暴露於所述密封劑底面的一元件導電圖案；一層間連接陣列，所述層間連接陣列設置於所述層間連接區內，其中所述層間連接陣列包括一個或多個導電通孔，每個所述導電通孔在所述密封劑底面和所述密封劑頂面之間延伸；以及一中介層，所述中介層層疊於所述密封劑層上，並具有一中介層底面及一中介層頂面，其中所述中介層頂面與所述密封劑底面接觸；並且其中，所述中介層包括一中介層導電圖案和一中介層互連結構，所述中介層導電圖案位於所述中介層底面上，所述中介層互連結構電耦接到所述元件導電圖案、所述中介層導電圖案和所述一個或多個導電通孔，並且 其中所述中介層導電圖案電耦接到所述一個或多個基礎通孔，所述密封劑層的厚度等於所述半導體元件的厚度，所述第一模組化半導體裝置形成為單件形式；其中，所述電子裝置進一步包括一個或多個附加模組化半導體裝置，所述一個或多個附加模組化半導體裝置堆疊在所述第一模組化半導體裝置上，其中所述一個或多個附加模組化半導體裝置具有與所述第一模組化半導體裝置的結構基本相同的結構，並且其中所述第一模組化半導體裝置和所述一個或多個附加模組化半導體裝置通過它們各自的導電通孔和中介層電耦接在一起。
5. 根據請求項4所述的電子裝置，其中，所述基礎半導體元件不與所述第一模組化半導體裝置完全重疊。
6. 根據請求項4所述的電子裝置，其中，所述一個或多個基礎通孔的厚度等於所述基礎半導體元件的厚度。
7. 根據請求項4所述的電子裝置，其中，其中所述第一模組化半導體裝置的半導體元件包括一半導體裸晶或一半導體封裝件。
8. 根據請求項4所述的電子裝置，其中，所述導電通孔包括導一電樁、一導電柱或一焊球。

Images