TWI874855B

TWI874855B - 微控制器、控制系統及控制方法

Info

Publication number: TWI874855B
Application number: TW111146856A
Authority: TW
Inventors: 黃俊豪; 沈子嵐
Original assignee: 新唐科技股份有限公司
Priority date: 2022-12-07
Filing date: 2022-12-07
Publication date: 2025-03-01
Also published as: TW202424736A; CN118152176A

Abstract

一種微控制器，包括一計數電路、一偵測電路、一控制電路、一通訊介面以及一等待電路。計數電路調整一計數值。偵測電路比較計數值與一預設值。當計數值等於預設值時，偵測電路致能一逾時信號。當逾時信號被致能時，控制電路讀取一記憶體，用以產生一備份資料。通訊介面耦接控制電路，用以接收並輸出備份資料。當通訊介面輸出完備份資料時，等待電路重置一中央處理器。

Description

微控制器、控制系統及控制方法

本發明是關於一種微控制器，特別是關於一種在執行重置操作前，先輸出備份資料的微控制器。

一般CPU執行程式碼時，係參考一程式計數器(program counter)的計數值。CPU根據程式計數器所指的位址，提取相對應的指令。然而，當程式計數器出現錯誤時，CPU無法按照原本的順序提取下一程式指令，造成程式無法正常運作，無法執行發送資料的指令，使得資料無法即時發送予外部裝置。

本發明之一實施例提供一種微控制器，包括一計數電路、一偵測電路、一控制電路以及一等待電路。計數電路調整一計數值。偵測電路比較計數值與一預設值。當計數值等於預設值時，偵測電路致能一逾時信號。當逾時信號被致能時，控制電路產生一備份資料予一上位機。當控制電路完整地輸出備份資料時，等待電路重置一中央處理器。

本發明另提供一種控制系統，包括一上位機以及一微控制器。上位機儲存一備份資料。微控制器包括一計數電路、一偵測電路、一控制電路以及一等待電路。計數電路調整一計數值。偵測電路比較計數值與一預設值。當計數值等於預設值時，偵測電路致能一逾時信號。當逾時信號被致能時，控制電路產生備份資料，並提供備份資料予上位機。當控制電路完整地輸出備份資料時，等待電路提供逾時信號予一中央處理器，使得中央處理器執行一重置操作。

本發明更提供一種控制方法，包括啟動一計數操作，用以調整一計數值；比較計數值與一預設值；當計數值等於預設值時，致能一逾時信號；當逾時信號被致能時，讀取一記憶體，用以產生一備份資料；輸出備份資料；以及在完整輸出備份資料後，重置一中央處理器。

本發明之控制方法可經由本發明之控制系統來實作，其為可執行特定功能之硬體或韌體，亦可以透過程式碼方式收錄於一紀錄媒體中，並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時，電子裝置、處理器、電腦或機器變成用以實行本發明之微控制器或控制系統。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之控制系統的示意圖。如圖所示，控制系統100包括一微控制器110以及一上位機120。微控制器110至少包括一計數電路111、一偵測電路112、一等待電路113以及一控制電路114。計數電路111調整一計數值CV1。在一可能實施例中，當一重置信號RSTCNT被致能時，計數電路111重置計數值CV1，使得計數值CV1等於一初始值，如0。在一些實施例中，當一異常事件發生時(如一程式計數器發生異常)，重置信號RSTCNT不再被致能。因此，計數電路111停止重置計數值CV1，使得計數值CV1逐漸增加或減少。

在一些實施例中，微控制器110更包括一暫存器R1。在此例中，當暫存器R1儲存第一數值(如1)時，表示重置信號RSTCNT被致能。因此，計數電路111重置計數值CV1。當暫存器R1儲存第二數值(如0)時，表示重置信號RSTCNT未被致能。因此，計數電路111調整(如增加或減少)計數值CV1。

偵測電路112比較計數值CV1與一預設值TOUTSEL。當計數值CV1達預設值TOUTSEL時，偵測電路112致能一逾時信號TIMOT。當計數值CV1未達預設值TOUTSEL時，偵測電路112不致能逾時信號TIMOT。在一些實施例中，微控制器110更包括一暫存器R2。暫存器R2用以儲存預設值TOUTSEL。

控制電路114耦接偵測電路112，並接收逾時信號TIMOT。當逾時信號TIMOT被致能時，控制電路114產生一備份資料SD，並輸出備份資料SD予上位機120。上位機120儲存備份資料SD。當控制電路114完整地輸出備份資料SD時，控制電路114致能一觸發信號ST。在另一可能實施例中，當逾時信號TIMOT未被致能時，控制電路114不提供備份資料SD予上位機120。

等待電路113耦接偵測電路112，並接收逾時信號TIMOT。當觸發信號ST被致能時，表示控制電路114已完整地輸出備份資料SD。因此，等待電路113致能一重置信號RST。在一可能實施例中，當觸發信號ST被致能時，等待電路113將逾時信號TIMOT作為重置信號RST。在另一可能實施例中，微控制器110更包括一暫存器R3。暫存器R3用以儲存重置信號RST。

在其它實施例中，微控制器110更包括一記憶體115、一中央處理器116以及一程式計數器117。記憶體115儲存一程式碼PO。本發明並不限定記憶體115的種類。在一可能實施例中，記憶體115係為一非揮發性記憶體，如快閃記憶體(flash)。

程式計數器117具有一計數值CV2。中央處理器116根據計數值CV2，讀取記憶體115，用以執行程式碼PO。在一些實施例中，中央處理器116根據計數值CV2所指的位址，提取程式碼PO的相對應指令。在另一可能實施例中，中央處理器116根據程式碼PO，定時致能重置信號RSTCNT。因此，計數電路111每隔一固定時間，重置計數值CV1。

在一些實施例中，中央處理器116提取程式碼PO的指令後，便要求程式計數器117調整(如增加)計數值CV2。中央處理器116再根據調整後的計數值CV2，提取下一個程式指令。因此，中央處理器116下一步要執行的工作，便是計數值CV2所指的位址的指令。然而，當程式計數器117異常時，中央處理器116不再定時致能重置信號RSTCNT。此時，由於計數電路111不再定時重置計數值CV1，故計數值CV1逐漸增加。在其它實施例中，計數值CV1可能逐漸減少。

當計數值CV1達預設值TOUTSEL時，表示程式計數器117異常。因此，偵測電路112致能逾時信號TIMOT，使得控制電路114輸出備份資料SD予上位機。在完整輸出備份資料SD後，控制電路114致能觸發信號ST。因此，等待電路113致能重置信號RST，用以重置中央處理器116。

在一可能實施例中，等待電路113寫入一預設值(如數值1)於暫存器R3中。在此例中，當中央處理器116完成一重置操作後，中央處理器116讀取暫存器R3。當暫存器R3的數值等於一預設值時，表示備份資料已提供予上位機。因此，中央處理器116命令上位機120傳回備份資料SD。中央處理器116可能將備分資料SD寫入一記憶體(未顯示)中。在另一可能實施例中，等待電路113接收一設定信號(未顯示)。當該設定信號被致能時，表示一重置設定被啟動。因此，在接收到被致能的觸發信號ST後，等待電路113致能重置信號RST。然而，當該設定信號未被致能時，表示一重置設定被關閉。因此，即使觸發信號ST被致能，等待電路113不致能重置信號RST。

在一可能實施例中，中央處理器116根據備份資料SD，得知剛剛提取到程式碼PO的哪個指令。因此，中央處理器116可接續執行尚未提取的指令。在其它實施例中，備分資料SD可能包括溫度或濕度資訊。在此例中，中央處理器116可根據溫度或濕度資訊，執行相對應的動作，如控制溫度或濕度。在一些實施例中，備份資料SD可能包括使用者的登錄資訊。在此例中，中央處理器116不需再次偵測使用者的登錄資訊，故可增加微控制器110的效率。

第2圖為本發明之計數電路111的一可能示意圖。計數電路111包括一計數器210以及一及閘220。計數器210根據一時脈信號CLK，調整計數值CV1。在一可能實施例中，計數器210計數時脈信號CLK的上升邊緣(rising edge)及/或下降邊緣(falling edge)數量，並將計數結果作為計數值CV1。當重置信號RSTCNT被致能時，計數器210重置計數值CV1，使得計數值CV1等於一初始值。在一可能實施例中，計數器210係為一18位元的看門狗計數器(watchdog counter)。在其它實施例中，偵測電路(如第1圖的112)偵測計數器210的一特定位元(如位元4)的數值。當特定位元的數值等於一特定數值(如1)時，表示計數值CV1達一預設值。因此，偵測電路致能一逾時信號。

及閘220接收一輸入時脈WDT_CLK以及一啟動信號WDTEN。當啟動信號WDTEN被致能時，及閘220根據輸入時脈WDT_CLK，產生時脈信號CLK。在一可能實施例中，當啟動信號WDTEN被致能時，及閘220將輸入時脈WDT_CLK作為時脈信號CLK。當啟動信號WDTEN未被致能時，及閘220設定時脈信號CLK為一特定位準，如低位準。因此，計數器210不調整計數值CV1。

在一些實施例中，計數電路111更包括一暫存器R4，用以儲存啟動信號WDTEN。在此例中，當暫存器R4儲存一特定數值(如1)時，表示啟動信號WDTEN被致能。當暫存器R4未儲存一特定數值時，表示啟動信號WDTEN未被致能。

第3圖為本發明之控制電路114的一可能示意圖。控制電路111包括一控制器310、一記憶體320、一週邊直接記憶體存取(PDMA)電路330以及一通訊介面340。控制器310接收逾時信號TIMOT並提供觸發信號ST。在一可能實施例中，當逾時信號TIMOT被致能時，控制器310觸發PDMA電路330，用以啟動PDMA傳輸。

PDMA電路330具有一設定單元331。設定單元331用以設定PDMA的傳遞方式。在本實施例中，當PDMA電路330被觸發後，設定單元331讀取記憶體320，用以取得備份資料SD。設定單元331透過通訊介面340，輸出備份資料SD。在一些實施例中，記憶體320位於控制電路114之外。

本發明並不限定記憶體320的種類。在一可能實施例中，記憶體320係為一揮發記憶體，如一靜態隨機存取記憶體(Static Random Access Memory，SRAM)。在此例中，微控制器110的中央處理器116執行程式碼PO時，寫入複數參數或複數資訊至記憶體320中。因此，當逾時信號TIMOT被致能時，設定單元331讀取記憶體320，用以將重要的參數或資訊作為備份資料SD，並透過通訊介面340輸出予一上位機。在中央處理器116完成重置操作後，中央處理器116要求上位機回傳備份資料SD，並備份資料SD儲存於記憶體320中。

在一可能實施例中，記憶體320包括一主要記憶區塊321以及一備份資料區塊322。在此例中，設定單元331讀取備份資料區塊322，並將備份資料區塊322所儲存的資料作為備份資料SD。在一些實施例中，備份資料區塊322的資料也儲存在主要記憶區塊321中。換句話說，中央處理器116寫入資料至記憶體320時，可能會將重要的資料(如系統參數、錯誤訊息)同時寫入主要記憶區塊321以及備份資料區塊322中。在另一可能實施例中，中央處理器116將較不重要的資料寫入主要記憶區塊321中。

通訊介面340包括一傳輸電路341。傳輸電路341具有一緩衝暫存器342。緩衝暫存器342儲存設定單元331提供的輸出資料D1。當緩衝暫存器342所儲存的資料量達一目標量時，傳輸電路341輸出緩衝暫存器342儲存的資料，並通知設定單元331繼續下一筆資料的發送，直到備份記憶區塊322的備份資料SD全部發送完成。在本實施例中，輸出資料D1相同於備份資料SD。

本發明並不限定傳輸電路的數量。在一可能實施例中，通訊介面340更包括一傳輸電路343。傳輸電路343具有一緩衝暫存器344。緩衝暫存器344儲存設定單元331提供的輸出資料D2。在一些實施例中，輸出資料D2相同於備份資料SD。由於傳輸電路343的特性相似於傳輸電路341，故不再贅述。

在本實施例中，傳輸電路341的種類不同於傳輸電路343的種類。舉例而言，傳輸電路341可能是一通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter；UART)、一串列週邊介面(Serial Peripheral Interface；SPI)及一積體電路匯流排(Inter-Integrated Circuit Bus；I2C)介面之至少一者，而傳輸電路343係為UART、SPI、I2C介面之另一者。在其它實施例中，傳輸電路341及343係以一並列方式，輸出輸出資料D1及D2。

在一可能實施例中，設定單元331將備份資料SD作為輸出資料D1時，傳輸電路341提供輸出資料D1予一第一上位機。設定單元331將備份資料SD作為輸出資料D2時，傳輸電路343提供輸出資料D2予一第二上位機。在此例中，第一與第二上位機係指同一上位機。在另一可能實施例中，第一上位機不同第二上位機。

在另一可能實施例中，設定單元331將備份資料SD切分成一第一資料組以及一第二資料組。設定單元331將第一資料組作為輸出資料D1，並將第二資料組作為輸出資料D2。在此例中，傳輸電路341與343可能將輸出資料D1及D2提供予同一上位機，或是將輸出資料D1及D2分別提供予不同的上位機。

在一可能實施例中，請配合第1圖，在微控制器110上電後，中央處理器116設定設定單元331，用以決定控制電路114如何輸出備份資料SD。舉例而言，中央處理器116透過寫入複數設定值至設定單元331，便可事先決定資料的傳輸方式，包含選擇傳輸電路341或343，以及每次讀取備份資料區塊322時，擷取的資料量大小。

第4圖為本發明之控制方法的流程示意圖。本發明的控制方法可應用於微控制器中。本發明的控制方法可以透過程式碼存在。當程式碼被機器載入且執行時，機器變成用以實行本發明之微控制器。首先，啟動一計數操作，用以調整一第一計數值(步驟S401)。在一可能實施例中，第一計數值定時被重置成一初始值。然而，當一異常事件發生時(如一程式計數器發生異常)，第一計數值不再被重置。以第1圖為例，在沒有發生異常事件時，計數值CV1(或稱第一計數值)定時被重置成一初始值。然而，當異常事件發生時(如程式計數器117發生異常)，計數值CV1不再定時被重置。

比較第一計數值與一預設值(步驟S402)。藉由判斷第一計數值是否等於預設值，便可得知是否發生異常事件。當第一計數值不等於預設值時，表示異常事件未發生。因此，回到步驟S402，繼續監控第一計數值。然而，當第一計數值等於預設值時，表示異常事件發生。因此，致能一逾時信號(步驟S403)。

接著，讀取一第一記憶體，用以產生一備份資料(步驟S404)。在一可能實施例中，第一記憶體具有一主要記憶區塊以及一備份記憶區塊。備份記憶區塊儲存重要資料，如系統參數或是錯誤訊息。然後，輸出備份資料(步驟S405)。在一可能實施例，步驟S405可能透過一通訊介面，將微控制器的重要資料(即備份資料)儲存一外部上位機。

在完整輸出備份資料後，進行一重置操作(步驟S406)。在一可能實施例中，步驟S406係提供逾時信號予微控制器的一中央處理器。在此例中，中央處理器根據被致能的逾時信號，進行一重置操作。在完成重置操作後，中央處理器可能要求外部上位機提供備份資料。中央處理器再將備份資料寫回第一記憶體。

在其它實施例中，在第一計數值等於預設值前，中央處理器可能將重要的資料同時寫入第一記憶體的主要記憶區塊及備份記憶區塊。在此例中，中央處理器可能將較不重要的資料僅寫入第一記憶體的主要記憶區塊，而不寫入備份記憶區塊。當異常事件發生時，微控制器先將備份資料輸出予一上位機後，再重置中央處理器。在中央處理器完成一重置操作後，中央處理器再要求上位機提供備份資料，並將備份資料寫回第一記憶體中。由於中央處理器不需再重新收集資料，故可提高微控制器的效率。

在其它實施例中，中央處理器根據一程式計數器的計數值，讀取一第二記憶體的程式碼。在此例中，中央處理器定時重置第一計數值。然而，當異常事件發生時(如程式計數器發生異常)，程式計數器的計數值可能具有錯誤。因此，中央處理器無法正常地重置第一計數值。由於中央處理器暫停重置第一計數值，故第一計數值逐漸接近預設值。當第一計數值等於預設值，表示異常事件發生。因此，先將第一記憶體的備分記憶區塊的資料輸出予一上位機後，再命令中央處理器進行一重置操作。在完成重置操作後，中央處理器向上位機索取備份資料，因而避免資料遺失。

本發明之控制方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之微控制器。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之微控制器。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:控制系統 110:微控制器 120:上位機 111:計數電路 112:偵測電路 113:等待電路 114:控制電路 115:記憶體 116:中央處理器 117:程式計數器 RSTCNT、RST:重置信號 CV1、CV2:計數值 R1~R4:暫存器 TOUTSEL:預設值 TIMOT:逾時信號 ST:觸發信號 PO:程式碼 SD:備份資料 210:計數器 220:及閘 WDT_CLK:輸入時脈 WDTEN:啟動信號 CLK:時脈信號 310:控制器 320:記憶體 330:週邊直接記憶體存取電路 340:通訊介面 331:設定單元 321:主要記憶區塊 322:備份資料區塊 341、343:傳輸電路 342、344:緩衝暫存器 D1、D2:輸出資料

第1圖為本發明之控制系統的示意圖。第2圖為本發明之計數電路的一可能示意圖。第3圖為本發明之控制電路的一可能示意圖。第4圖為本發明之控制方法的流程示意圖。

100:控制系統

110:微控制器

120:上位機

111:計數電路

112:偵測電路

113:等待電路

114:控制電路

115:記憶體

116:中央處理器

117:程式計數器

RSTCNT、RST:重置信號

CV1、CV2:計數值

R1~R3:暫存器

TOUTSEL:預設值

TIMOT:逾時信號

ST:觸發信號

PO:程式碼

SD:備份資料

Claims

一種微控制器，耦接一上位機，並包括：一計數電路，調整一第一計數值；一偵測電路，比較該第一計數值與一預設值，當該第一計數值等於該預設值時，該偵測電路致能一逾時信號；一控制電路，具有一第一傳輸電路以及一第二傳輸電路，當該逾時信號被致能時，產生一備份資料，並透過該第一或第二傳輸電路，輸出該備份資料予該上位機；以及一等待電路，當該控制電路完整地輸出該備份資料後，該等待電路重置一中央處理器，其中：在該中央處理器完成重置後，該控制電路接收該上位機回傳的該備份資料，當該第一傳輸電路接收到該備份資料時，該第一傳輸電路輸出該備份資料予該上位機，當該第二傳輸電路接收到該備份資料時，該第二傳輸電路輸出該備份資料予該上位機，該第一傳輸電路的種類不同於該第二傳輸電路的種類。
如請求項1之微控制器，其中該計數電路係為一看門狗計數器。
如請求項1之微控制器，其中該控制電路包括：一第一記憶體，儲存該備份資料；一設定單元，當該逾時信號被致能時，讀取該第一記憶體，用以取得該備份資料；以及一通訊介面，包括該第一及第二傳輸電路，並耦接於該設定單元與該上位機之間，用以輸出該備份資料予該上位機；其中當該通訊介面完整地輸出該備份資料時，該等待電路提供該逾時信號予該中央處理器，使得該中央處理器執行一重置操作。
如請求項3之微控制器，更包括：一程式計數器，具有一第二計數值；一第二記憶體，儲存一程式碼；其中該中央處理器根據該第二計數值，執行該程式碼，並定時重置該計數電路。
如請求項4之微控制器，其中該第一記憶體具有一主要記憶區塊以及一備份記憶區塊，當該逾時信號被致能時，該設定單元讀取該備份記憶區塊，並將該備份記憶區塊所儲存的資料作為該備份資料。
一種控制系統，包括：一上位機，儲存一備份資料；以及一微控制器，包括：一計數電路，調整一計數值；一偵測電路，比較該計數值與一預設值，當該計數值等於該預設值時，該偵測電路致能一逾時信號；一控制電路，具有一第一傳輸電路以及一第二傳輸電路，當該逾時信號被致能時，讀取一記憶體，用以產生該備份資料，並透過該第一或第二傳輸電路，提供該備份資料予該上位機；以及一等待電路，當該控制電路完整地輸出該備份資料時，該等待電路提供該逾時信號予一中央處理器，使得該中央處理器執行一重置操作，其中：當該第一傳輸電路接收到該備份資料時，該第一傳輸電路輸出該備份資料予該上位機，當該第二傳輸電路接收到該備份資料時，該第二傳輸電路輸出該備份資料予該上位機，該第一傳輸電路的種類不同於該第二傳輸電路的種類，在完成該重置操作後，該中央處理器要求該上位機提供該備份資料，該中央處理器將該備份資料寫回該記憶體中。
如請求項6之控制系統，更包括：一暫存器，當該控制電路完整地輸出該備份資料時，該等待電路寫入一特定數值至該暫存器中；其中，在完成該重置操作後，該中央處理器讀取該暫存器，當該暫存器具有該特定數值時，該中央處理器要求該上位機提供該備份資料。
一種控制方法，包括：啟動一計數操作，用以調整一第一計數值；比較該第一計數值與一預設值；當該第一計數值等於該預設值時，致能一逾時信號；當該逾時信號被致能時，讀取一第一記憶體，用以產生一備份資料；利用一第一傳輸電路或一第二傳輸電路，輸出該備份資料予一上位機；在完整輸出該備份資料後，重置一中央處理器；以及在重置該中央處理器後，將該備份資料寫回該第一記憶體，其中：當該第一傳輸電路輸出該備份資料時，該上位機透過該第一傳輸電路接收該備份資料，當該第二傳輸電路輸出該備份資料時，該上位機透過該第二傳輸電路接收該備份資料，該第一傳輸電路的種類不同於該第二傳輸電路的種類。
如請求項8之控制方法，更包括：讀取一程式計數器的一第二計數值；根據該第二計數值，執行一程式碼；其中該中央處理器根據該程式碼，定時重置該第一計數值，當該程式計數器異常時，該中央處理器暫停重置該第一計數值。