[go: up one dir, main page]

TWI874441B - 附有晶片之基板的製造方法及基板處理裝置 - Google Patents

附有晶片之基板的製造方法及基板處理裝置 Download PDF

Info

Publication number
TWI874441B
TWI874441B TW109128862A TW109128862A TWI874441B TW I874441 B TWI874441 B TW I874441B TW 109128862 A TW109128862 A TW 109128862A TW 109128862 A TW109128862 A TW 109128862A TW I874441 B TWI874441 B TW I874441B
Authority
TW
Taiwan
Prior art keywords
substrate
chips
bonded
bonding
layer
Prior art date
Application number
TW109128862A
Other languages
English (en)
Other versions
TW202135276A (zh
Inventor
田之上隼斗
溝本康隆
山下陽平
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202135276A publication Critical patent/TW202135276A/zh
Application granted granted Critical
Publication of TWI874441B publication Critical patent/TWI874441B/zh

Links

Images

Classifications

    • H10P34/42
    • H10P72/0428
    • H10P72/0436
    • H10P72/3212
    • H10P72/74
    • H10P72/7448
    • H10P90/1914
    • H10P95/04
    • H10P95/062
    • H10W74/019
    • H10W74/111
    • H10W90/00
    • H10W99/00
    • H10P72/7408
    • H10P72/7428
    • H10P72/7434
    • H10P72/744
    • H10W72/0198
    • H10W90/794

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Die Bonding (AREA)

Abstract

[課題]本發明提供一種可抑制晶片與基板的接合不良之技術。 [解決手段]本發明係關於一種附有晶片之基板的製造方法,包括:準備積層基板步驟,該積層基板包含該複數晶片、和該複數晶片暫時接合之第1基板、及透過該複數晶片來和該第1基板接合之第2基板;以及分離步驟,為了使接合於該第1基板及該第2基板之該複數晶片,和第3基板中之包含元件層的單面接合,令該複數晶片由該第1基板分離。

Description

附有晶片之基板的製造方法及基板處理裝置
本發明係關於一種附有晶片之基板的製造方法及基板處理裝置。
專利文獻1的圖20揭示了晶圓上晶片的製造過程。在此製造過程當中,對於有複數第2記憶體晶片形成之基底晶圓,將單片化的第1記憶體晶片逐一接合。
[習知技術文獻] [專利文獻]
專利文獻1:日本特開2015-46569號公報
本發明的一態樣提供一種可抑制晶片與基板的接合不良之技術。
本發明的一態樣相關的附有晶片之基板的製造方法,包括:準備積層基板步驟,該積層基板包含複數晶片、和該複數晶片暫時接合之第1基板、及透過該複數晶片來和該第1基板接合之第2基板;以及分離步驟,為了使接合於該第1基板及該第2基板之該複數晶片,和第3基板中之包含元件層的單面接合,令該複數晶片由該第1基板分離。
根據本發明的一態樣,可抑制晶片與基板的接合不良。
1:第1基板
2A,2B:晶片
3:接合層
5:第2基板
6:第3基板
7:附有晶片之基板
8:積層基板
11:矽晶圓
12:吸收層
13:接合層
14:接合面
15:對準用標記
16:殘留物
21A,21B:矽晶圓
22A,22B:元件層
24A,24B:接合面
31:凸部
32:凹部
51:矽晶圓
53:接合層
54:接合面
61:矽晶圓
62:元件層
64:接合面
81:第1分割體
82:第2分割體
100:基板處理裝置
101:送入送出部
102:載置部
110:運送部
120:雷射加工部
121:平台
122:光學系統
130:分割部
131:上夾盤
132:下夾盤
140:控制部
141:CPU
142:記錄媒體
143:輸入介面
144:輸出介面
LB1,LB2:雷射光線
C:晶圓匣盒
D:分割面
CR:裂縫
M:改質層
S1~S7,S11~S14,S61~S63:步驟
圖1係顯示一實施形態相關的附有晶片之基板的製造方法之流程圖。
圖2係顯示圖1的S1之詳細步驟的流程圖。
圖3係顯示圖1的S6之詳細步驟的流程圖。
圖4A係顯示圖1的S1途中之狀態的剖面圖。
圖4B係顯示圖1的S1完畢時之狀態的剖面圖。
圖4C係顯示圖1的S2完畢時之狀態的剖面圖。
圖4D係顯示圖1的S3完畢時之狀態的剖面圖。
圖4E係顯示圖1的S4途中之狀態的剖面圖。
圖4F係顯示圖1的S4完畢時之狀態的剖面圖。
圖4G係顯示圖1的S5完畢時之狀態的剖面圖。
圖4H係顯示圖1的S6中所包含之圖3的S61完畢時之狀態的剖面圖。
圖4I係顯示圖1的S6中所包含之圖3的S62完畢時之狀態的剖面圖。
圖4J係顯示圖1的S6中所包含之圖3的S63完畢時之狀態的剖面圖。
圖4K係顯示圖1的S7完畢時之狀態的剖面圖。
圖5係顯示一實施形態相關的基板處理裝置之俯視圖。
以下,參照圖式來說明本發明的實施形態。另外,各圖式之中,對相同的或是相對應之構成賦予相同的符號,並省略說明。
附有晶片之基板的製造方法,包括例如圖1所示之S1~S7。圖1的S1包括例如圖2所示之S11~S14。此外,圖1所示之S6包括例如圖3所示之S61~S63。
首先,在圖1的S1,如圖4A及圖4B所示,使第1基板1與晶片2A、2B接合。在圖1的S1中所包含之圖2的S11,準備第1基板1與晶片2A、2B。
第1基板1具有例如矽晶圓11、吸收層12、與接合層13。另外,吸收層12亦可如後述般兼作為接合層13,只要第1基板1具有矽晶圓11與吸收層12即可。
吸收層12配置於矽晶圓11與晶片2A、2B之間。於後將詳述,圖4H所示之雷射光線LB2會穿透矽晶圓11而被吸收層12吸收。雷射光線LB2於吸收層12被吸收,不會照到晶片2A、2B,所以可抑制晶片2A、2B的破損。吸收層12係例如氧化矽層,以熱氧化法或是CVD(Chemical Vapor Depositon,化學氣相沉積)法等而形成。
另外,吸收層12只要在可抑制晶片2A、2B的破損之程度上,可吸收雷射光線LB2即可,亦可為氮化矽層或是氮化碳化矽層等。氮化矽層係以熱氮化法或是CVD法等而形成。氮化碳化矽層係以CVD法等而形成。
接合層13,如圖4A所示配置於吸收層12與晶片2A、2B之間,和晶片2A、2B接觸。接合層13,係例如氧化矽層等絕緣層。接合層13可為與吸收層12相異之材質,亦可為相同材質。後者的情況下,吸收層12亦可兼作為接合層13。
接合層13,於與晶片2A、2B的接合面14,包含對準用標記15。對準用標記15係由攝像頭等所拍攝,用於晶片2A、2B的位置控制。另外,對準用標記15的位置並不限於接合層13的接合面14,亦可為例如吸收層12或是吸收層12與接合層13之間。
另一方面,晶片2A具有矽晶圓21A與元件層22A。元件層22A形成於矽晶圓21A的表面。元件層22A包含半導體元件、電路、或是端子等。元件層22A形成後,矽晶圓21A單片化為複數晶片2A。
晶片2B和晶片2A同樣具有矽晶圓21B與元件層22B。元件層22B具有與元件層22A相異之功能,晶片2A與晶片2B具有相異之厚度。元件層22B形成後,矽晶圓21B單片化成複數晶片2B。
在圖1的S1中所包含之圖2的S12,以電漿等使第1基板1的接合面14進行表面改質。具體而言,將接合面14的SiO2的鍵結切斷,形成Si的懸鍵,而使接合面14親水化。
於例如減壓環境下,作為處理氣體的氧氣被激發而電漿化、離子化。氧離子照射在接合面14,使接合面14改質。處理氣體並不限於氧氣,亦可為例如氮氣等。
在上述S12,不僅是第1基板1的接合面14,晶片2A、2B的接合面24A、24B也可進行表面改質。第1基板1的接合面14與晶片2A、2B的接合面24A、24B至少一方進行表面改質。
在圖1的S1中所包含之圖2的S13,使第1基板1的接合面14親水化。例如,以旋轉夾盤固持第1基板1,對和旋轉夾盤一起旋轉之第1基板1的接合面14供給DIW(去離子水)等純水。OH基會附著於接合面14的Si的懸鍵,使接合面14親水化。
在上述S13,不僅是第1基板1的接合面14,晶片2A、2B的接合面24A、24B也可親水化。第1基板1的接合面14與晶片2A、2B的接合面24A、24B至少一方會親水化。
在圖1的S1中所包含之圖2的S14,使晶片2A、2B逐一和第1基板1的接合面14暫時接合。晶片2A、2B係在元件層22A、22B朝向第1基板1之狀態和第1基板1接合。
晶片2A、2B與第1基板1係藉由凡得瓦力(分子間力)及OH基彼此的氫鍵等而接合。之後,為了提高接合強度,可實施加熱處理。藉由加熱處理而產生脫 水反應。因為不使用液體的黏接劑,而是使固體彼此直接貼合,所以可防止黏接劑變形等造成的位移,和黏接劑厚度不均造成的傾斜。
不過,在上述專利文獻1,係異於本發明的技術,並未經過第1基板1和晶片2A、2B暫時接合之步驟,而是使後述的第3基板6和晶片2A、2B永久接合。故接合時同時要求:抑制氣泡或異物的夾雜;以及高精度實施位置控制。
如上述專利文獻1,晶片2A、2B逐一和第3基板6接合的情況下,要抑制接合時氣泡之夾雜的話,只要使晶片2A、2B逐一變形即可。晶片2A、2B的接合面24A、24B變形成往下凸出的曲面,自中心往周緣逐漸和第3基板6接合,最後恢復成平坦面。
使晶片2A、2B的接合面24A、24B變形成往下凸出的曲面的步驟包含:將晶片2A、2B各自的周緣固定;以及將晶片2A、2B各自的中心往下壓。但是,晶片2A、2B各自的尺寸較小,所以固定處與下壓處之間隔較窄。故要使晶片2A、2B逐一變形有其困難。
根據本實施形態,晶片2A、2B係和第1基板1暫時接合,然後由第1基板1分離。故即使晶片2A、2B與第1基板1接合時有氣泡夾雜也不會發生問題,因此,在上述S14,可使晶片2A、2B的接合面24A、24B維持為平坦面來和第1基板1的接合面14接合。因為未使晶片2A、2B變形,所以可提升晶片2A、2B的位置控制的精度,可將晶片2A、2B正確地安置於目標位置。
此外,根據本實施形態,晶片2A、2B和第1基板1暫時接合,然後由第1基板1分離。故即使晶片2A、2B與第1基板1接合時有粒子夾雜也不會發生問題,因此,第1基板1的接合面14及晶片2A、2B的接合面24A、24B,在不阻礙接合之下可容許有髒汚,所要求之清潔度較低。
接下來,在圖1的S2,如圖4C所示,使複數晶片2A、2B薄化而使厚度均一化。圖4C之中,雙短劃虛線表示S2瞬間前的狀態,實線表示S2完畢時之狀態。晶片2A、2B之中,矽晶圓21A、21B被薄化,元件層22A、22B未被薄化。薄化方式包含研削加工或是雷射加工。
接下來,在圖1的S3,如圖4D所示,於晶片2A、2B的表面形成接合層3。接合層3和第1基板1的接合層13同樣地,為氧化矽層等絕緣層,以CVD法等而形成。晶片2A、2B彼此間隔地配置,接合層3的底面具有凹凸,所以接合層3的表面也具有凹凸。
接下來,在圖1的S4,如圖4E及圖4F所示,使接合層3的表面平坦化。接合層3係氧化矽層等,具有高硬度,所以藉由CMP(Chemical Mechanical Polishing,化學機械研磨)等研磨進行平坦化要花費較長時間。
於是,首先,如圖4E所示,對接合層3的凸部31照射雷射光線LB1。凸部31吸收雷射光線LB1,由固相狀態變化成氣相而飛散,或是維持固相而飛散。另外,雷射光線LB1亦可照射接合層3的凹部32。只要凹部32的照射強度比凸部31的照射強度更低,便可使接合層3的表面平坦化。
雷射光線LB1的照射點係藉由檢流計掃描振鏡或是XYθ平台來移動。檢流計掃描振鏡令雷射光線LB1移動。XYθ平台令第1基板1於水平方向(X軸方向及Y軸方向)移動,繞鉛直軸旋轉。XYθ平台也可用XYZθ平台來取代。
接著,如圖4F所示,使接合層3的表面以CMP等更加平坦化。CMP之前已將凸部31選擇性除去,所以可使CMP之後接合層3表面殘留之起伏減低。
接下來,在圖1的S5,如圖4G所示,使晶片2A、2B與第2基板5接合。第2基板5和接合層3的平坦化表面接觸,透過接合層3來和晶片2A、2B接合。
第2基板5具有例如矽晶圓51與接合層53。接合層53和第1基板1的接合層13同樣地,為氧化矽層等絕緣層,以CVD法等而形成。
第2基板5的接合面54與接合層3的接合面34至少一方,亦可於接合前實施表面改質及親水化。第2基板5與接合層3係藉由凡得瓦力(分子間力)及OH基彼此的氫鍵等所接合。因為不使用液體的黏接劑,而是使固體彼此直接貼合,所以可防止黏接劑的變形等造成的位移。此外,可防止黏接劑厚度不均等造成的傾斜。
令第2基板5的接合面54朝下,透過接合層3來和第1基板1接合。亦即,基板彼此貼合。在此之際,第2基板5的接合面54,為了防止氣泡的夾雜,就變形成往下凸出的曲面,自中心往周緣逐漸接合,最後恢復成平坦面。
第2基板5的變形可藉由:將第2基板5的周緣固定;以及將第2基板5的中心下壓,而實現。使第2基板5變形的情況,和使晶片2A、2B逐一變形的情況相比,固定處與下壓處之間隔較寬,所以變形較容易。變形較容易是由於基板彼此貼合之故。
另外,第2基板5與第1基板1的配置亦可相反,第2基板5亦可配置於第1基板1的下方,第2基板5的接合面54亦可向上。在此情況下,第2基板5的接合面54,為了防止氣泡的夾雜,就變形成往上凸出的曲面,自中心往周緣逐漸接合,最後恢復成平坦面。
另外,第2基板5與第1基板1的接合,為了自中心往周緣逐漸實施,就在最初使第2基板5彎曲變形,但亦可在最初使第1基板1彎曲變形。在此情況下,也是基板彼此貼合。但是,使第1基板1保持平坦,使晶片2A、2B保持平坦,從保護晶片2A、2B的觀點來看係較佳的。
接下來,在圖1的S6,如圖4H、圖4I及圖4J所示,使晶片2A、2B由第1基板1分離。在圖1的S6中所包含之圖3的S61,如圖4H所示,在將第1基板1以厚度方向分割之預定分割面D上,以雷射光線LB2形成複數改質層M。改質層M以點狀形成,形成於例如聚光點或是聚光點更上方。
雷射光線LB2穿透第1基板1的矽晶圓11,於第1基板1的吸收層12形成改質層M。吸收層12配置於矽晶圓11與晶片2A、2B之間,吸收雷射光線LB2。雷射光線LB2幾乎不會照到晶片2A、2B,所以可抑制晶片2A、2B的破損。
為了使雷射光線LB2穿透矽晶圓11而被吸收層12吸收,雷射光線LB2具有例如8.8μm~11μm的波長。雷射光線LB2的光源係例如CO2雷射。CO2雷射的波長係約9.3μm。雷射光線LB2係以脈衝振盪而得。
改質層M的形成位置係藉由檢流計掃描振鏡或是XYθ平台來移動。檢流計掃描振鏡令雷射光線LB2移動。XYθ平台令第1基板1於水平方向(X軸方向及Y軸方向)移動,繞鉛直軸旋轉。XYθ平台也可用XYZθ平台來取代。
改質層M係於第1基板1的周向及徑向間隔地形成複數個。改質層M形成時,也形成使改質層M彼此連結之裂縫CR。
在圖1的S6中所包含之圖3的S62,如圖4I所示,以改質層M為起點將第1基板1分割。首先,上夾盤131固持第1基板1,下夾盤132固持第2基板5。但是,第1基板1與第2基板5的配置亦可上下相反,亦可上夾盤131固持第2基板5,下夾盤132固持第1基板1。接下來,若上夾盤131相對下夾盤132上升,則以改質層M為起點,裂縫CR成面狀擴大,第1基板1被分割面D分割。
在上述S62,亦可隨著上夾盤131的上升,實施上夾盤131繞鉛直軸的旋轉。可將第1基板1以分割面D扭開。另外,欲取代上夾盤131的上升,或是除了上夾盤131的上升,亦可實施下夾盤132的下降。此外,亦可實施下夾盤132繞鉛直軸的旋轉。
在圖1的S6中所包含之圖3的S63,如圖4J所示,將晶片2A、2B所附著之第1基板1的殘留物16藉由CMP等加以除去。殘留物16包含吸收層12的一部分與接合層13。殘留物16除去後,晶片2A、2B的元件層22A、22B再次露出。
接下來,在圖1的S7,如圖4K所示,在晶片2A、2B和第2基板5接合之狀態下,和第3基板6的包含元件層62之單面64接合。第3基板6包含矽晶圓61與元件層62。
元件層62形成於矽晶圓61的表面。元件層62包含半導體元件、電路、或是端子等,並和晶片2A、2B的元件層22A、22B電性連接。
第3基板6的接合面64與晶片2A、2B的接合面24A、24B至少一方,亦可於接合前,實施表面改質及親水化。第3基板6與晶片2A、2B係藉由凡得瓦力(分子間力)及OH基彼此的氫鍵等所接合。因為不使用液體的黏接劑,而是使固體彼此直接貼合,所以可防止黏接劑的變形等造成的位移。此外,可防止黏接劑厚度不均等造成的傾斜。
令第3基板6的接合面64朝下,透過晶片2A、2B來和第2基板5接合。亦即,基板彼此貼合。在此之際,第3基板6的接合面64,為了防止氣泡的夾雜,就變形成往下凸出的曲面,自中心往周緣逐漸接合,最後恢復成平坦面。
第3基板6的變形可藉由:將第3基板6的周緣固定;以及將第3基板6的中心下壓,而實現。使第3基板6變形的情況,和使晶片2A、2B逐一變形的情況相比, 固定處與下壓處之間隔較寬,所以變形較容易。變形較容易是由於基板彼此貼合之故。
另外,第3基板6與第2基板5的配置亦可相反,第3基板6亦可配置第2基板5的下方,第3基板6的接合面64亦可向上。在此情況下,第3基板6的接合面64,為了防止氣泡的夾雜,就變形成往上凸出的曲面,自中心往周緣逐漸接合,最後恢復成平坦面。在此情況下,也是基板彼此貼合。
另外,第3基板6與第2基板5的接合,為了自中心往周緣逐漸實施,就在最初使第3基板6彎曲變形,但亦可在最初使第2基板5彎曲變形。在此情況下,也是基板彼此貼合。
藉由上述S7,取得附有晶片之基板7。附有晶片之基板7包含第3基板6與複數晶片2A、2B。附有晶片之基板7更包含第2基板5。另外,第2基板5可由晶片2A、2B分離,附有晶片之基板7只要包含第3基板6晶片2A、2B即可。
如以上所說明,根據本實施形態,欲取得附有晶片之基板7,並非將複數晶片2A、2B逐一和第3基板6的單面接合,而是首先和第1基板1的單面暫時接合。在此階段氣泡的夾雜不會造成問題,所以可使晶片2A、2B的接合面24A、24B維持為平坦面,來和第1基板1的接合面14接合。無需刻意使晶片2A、2B變形,所以可提升晶片2A、2B的位置控制的精度,可將晶片2A、2B正確地安置於目標位置。
之後,將與第1基板1接合之複數晶片2A、2B,和第2基板5之與第1基板1的對向面接合。接著,將與第1基板1及第2基板5接合之複數晶片2A、2B,由第1基板1分離。接下來,由第1基板1分離之複數晶片2A、2B,在和第2基板5接合之狀態下,和第3基板6的包含元件層62之單面64接合。
在此之際,第3基板6的接合面64,為了防止氣泡的夾雜,就變形成往下凸出的曲面,自中心往周緣逐漸接合,最後恢復成平坦面。使第3基板6變形,和使晶片2A、2B逐一變形相比,較為容易。這是由於基板彼此貼合之故。因此,如上述專利文獻1,未經過第1基板1和晶片2A、2B暫時接合之步驟,使第3基板6和晶片2A、2B永久接合,和此情況相比,可取得沒有氣泡的夾雜、位置精度良好、附有晶片之基板7。
接下來,參照圖5等,針對實施圖3的S61及S62之基板處理裝置100進行說明。在圖5之中,X軸方向、Y軸方向及Z軸方向係互相垂直之方向,X軸方向及Y軸方向係水平方向,Z軸方向係鉛直方向。基板處理裝置100具有送入送出部101、運送部110、雷射加工部120、分割部130、與控制部140。
送入送出部101具有載置晶圓匣盒C之載置部102。晶圓匣盒C於鉛直方向間隔地容納複數個圖4G等所示之積層基板8。積層基板8包含複數晶片2A、2B、第1基板1、與第2基板5。積層基板8,如圖4I所示,以分割面D分割成第1分割體81與第2分割體82。之後,第1分割體81與第2分割體82,個別地收納於晶圓匣盒C。第1分割體81包含矽晶圓11,往基板處理裝置100的外部送出之後,可再次作為新的第1基板1重新利用。另一方面,第2分割體82包含晶片2A、2B,往基板處理 裝置100的外部送出之後,供應至圖3的S63及圖1的S7等。另外,載置部102的數量及晶圓匣盒C的數量並不限於圖5所示者。
運送部110配置於送入送出部101、雷射加工部120及分割部130旁邊,以對其等運送積層基板8等。運送部110具有固持積層基板8等之固持機構。固持機構能於水平方向(X軸方向及Y軸方向的雙方向)及鉛直方向移動,並能以鉛直軸為中心旋轉。
雷射加工部120,如圖4H所示,在將第1基板1以厚度方向分割之預定分割面D上,以雷射光線LB2形成複數改質層M。改質層M以點狀形成,形成於例如聚光點或是聚光點之上方。雷射加工部120包含例如,固持第1基板1之平台121、與對平台121所固持之第1基板1照射雷射光線LB2之光學系統122。平台121係例如XYθ平台或是XYZθ平台。光學系統122包含例如聚光鏡。聚光鏡,令雷射光線LB2朝第1基板1聚光。光學系統122亦可更包含檢流計掃描振鏡。
分割部130,如圖4I所示,以改質層M為起點將第1基板1分割。分割部130包含例如上夾盤131與下夾盤132。上夾盤131固持第1基板1,下夾盤132固持第2基板5。但是,第1基板1與第2基板5的配置亦可上下相反。接下來,若上夾盤131相對下夾盤132上升,則以改質層M為起點,裂縫CR成面狀擴大,第1基板1被分割面D分割。換言之,積層基板8被分割面D分割成第1分割體81與第2分割體82。亦可隨著上夾盤131的上升,實施上夾盤131繞鉛直軸的旋轉。可將第1基板1以分割面D扭開。
控制部140係例如電腦,如圖5所示,具備CPU(Central Processing Unit,中央處理器)141與記憶體等記錄媒體142。記錄媒體142儲存了程式,以控制在基板處理裝置100之中所執行的各種處理。控制部140,使記錄媒體142所記錄之程式於CPU141執行,藉以控制基板處理裝置100的動作。此外,控制部140具備輸入介面143與輸出介面144。控制部140以輸入介面143接收來自外部的訊號,以輸出介面144對外部傳送訊號。
上述程式記錄於例如可由電腦讀取之記錄媒體,自該記錄媒體安裝於控制部140的記錄媒體142。作為可由電腦讀取之記錄媒體,可舉出例如硬碟(HD)、軟碟(FD)、光碟(CD)、磁光碟(MO)、記憶卡等。另外,程式亦可透過網路自伺服器下載,安裝於控制部140的記錄媒體142。
以上,針對本發明相關的附有晶片之基板的製造方法及基板處理裝置的實施形態進行了說明,但本發明並不限於上述實施形態等。在申請專利範圍所載之範疇內,可進行各種的變更、修正、替換、附加、削除、及組合。其等當然也屬於本發明的技術性範圍。
S1~S7:步驟

Claims (19)

  1. 一種附有晶片之基板的製造方法,包括:準備積層基板步驟,該積層基板包含複數晶片、和該複數晶片暫時接合之第1基板、及透過該複數晶片來和該第1基板接合之第2基板;以及分離步驟,為了使接合於該第1基板及該第2基板之該複數晶片,和第3基板中之包含元件層的單面接合,令該複數晶片由該第1基板分離;該分離步驟包括:在將該第1基板以厚度方向分割之預定分割面上,以雷射光線形成複數改質層的步驟;以及以該複數改質層為起點,將該第1基板分割的步驟。
  2. 如請求項1的附有晶片之基板的製造方法,其中,該第1基板包含:矽晶圓、及在該矽晶圓與該晶片之間吸收該雷射光線之吸收層;該雷射光線,穿透該矽晶圓,於該吸收層形成該改質層。
  3. 如請求項2的附有晶片之基板的製造方法,其中,該吸收層,係氧化矽層。
  4. 如請求項1~3中任1項的附有晶片之基板的製造方法,其中,該雷射光線之波長,係8.8μm~11μm。
  5. 如請求項1~3中任1項的附有晶片之基板的製造方法,其中, 該分離步驟更包括:在該第1基板以該分割面分割後,將該晶片所附著之該第1基板的殘留物加以除去的步驟。
  6. 如請求項1~3中任1項的附有晶片之基板的製造方法,更包括:由該第1基板分離之該複數晶片,在和該第2基板接合之狀態下,和該第3基板中之包含該元件層的單面接合的步驟。
  7. 如請求項1~3中任1項的附有晶片之基板的製造方法,更包括:使該複數晶片,逐一和該第1基板的單面暫時接合的步驟;以及將與該第1基板接合之該複數晶片,和該第2基板中之該第1基板的對向面接合的步驟。
  8. 一種附有晶片之基板的製造方法,包括:準備積層基板步驟,該積層基板包含複數晶片、和該複數晶片暫時接合之第1基板、及透過該複數晶片來和該第1基板接合之第2基板;分離步驟,為了使接合於該第1基板及該第2基板之該複數晶片,和第3基板中之包含元件層的單面接合,令該複數晶片由該第1基板分離;使該複數晶片,逐一和該第1基板的單面暫時接合的步驟;以及將與該第1基板接合之該複數晶片,和該第2基板中之該第1基板的對向面接合的步驟。
  9. 一種附有晶片之基板的製造方法,包括:使複數晶片,逐一和第1基板的單面暫時接合的步驟; 將與該第1基板接合之該複數晶片,和第2基板中之該第1基板的對向面接合的步驟;將與該第1基板及該第2基板接合之該複數晶片,由該第1基板分離的步驟;由該第1基板分離之該複數晶片,在和該第2基板接合之狀態下,和第3基板中之包含元件層的單面接合的步驟。
  10. 如請求項7的附有晶片之基板的製造方法,更包括:在該複數晶片和該第1基板接合後,該複數晶片和該第2基板接合前,使該複數晶片薄化而使厚度均一化的步驟。
  11. 如請求項8或9的附有晶片之基板的製造方法,更包括:在該複數晶片和該第1基板接合後,該複數晶片和該第2基板接合前,使該複數晶片薄化而使厚度均一化的步驟。
  12. 如請求項10的附有晶片之基板的製造方法,更包括:在該複數晶片的薄化後,該複數晶片和該第2基板接合前,將使該晶片和該第2基板接合之接合層形成於該晶片之表面的步驟。
  13. 如請求項11的附有晶片之基板的製造方法,更包括:在該複數晶片的薄化後,該複數晶片和該第2基板接合前,將使該晶片和該第2基板接合之接合層形成於該晶片之表面的步驟。
  14. 如請求項12的附有晶片之基板的製造方法,更包括: 在該接合層形成後,該複數晶片與該第2基板接合前,使該接合層中之與該第2基板的接觸面平坦化的步驟。
  15. 如請求項13的附有晶片之基板的製造方法,更包括:在該接合層形成後,該複數晶片與該第2基板接合前,使該接合層中之與該第2基板的接觸面平坦化的步驟。
  16. 一種基板處理裝置,具有:運送部,運送積層基板,該積層基板包含複數晶片、和該複數晶片暫時接合之第1基板、及透過該複數晶片來和該第1基板接合之第2基板;雷射加工部,在將該第1基板以厚度方向分割之預定分割面上,以雷射光線形成複數改質層;以及分割部,以該複數改質層為起點,將該第1基板分割。
  17. 如請求項16的基板處理裝置,其中,該第1基板包含:矽晶圓、及在該矽晶圓與該晶片之間吸收該雷射光線之吸收層;該雷射光線,穿透該矽晶圓,於該吸收層形成該改質層。
  18. 請求項17的基板處理裝置,其中,該吸收層,係氧化矽層。
  19. 如請求項17或18的基板處理裝置,其中,該雷射加工部,包含作為該雷射光線的光源之CO2雷射。
TW109128862A 2019-10-29 2020-08-25 附有晶片之基板的製造方法及基板處理裝置 TWI874441B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-196386 2019-10-29
JP2019196386 2019-10-29

Publications (2)

Publication Number Publication Date
TW202135276A TW202135276A (zh) 2021-09-16
TWI874441B true TWI874441B (zh) 2025-03-01

Family

ID=75714631

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109128862A TWI874441B (zh) 2019-10-29 2020-08-25 附有晶片之基板的製造方法及基板處理裝置
TW114102667A TW202522760A (zh) 2019-10-29 2020-08-25 附有晶片之基板的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW114102667A TW202522760A (zh) 2019-10-29 2020-08-25 附有晶片之基板的製造方法

Country Status (5)

Country Link
JP (1) JP7330284B2 (zh)
KR (2) KR102839966B1 (zh)
CN (2) CN121123034A (zh)
TW (2) TWI874441B (zh)
WO (1) WO2021084902A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022255189A1 (ja) * 2021-06-03 2022-12-08 東京エレクトロン株式会社 基板処理方法
KR20240050470A (ko) * 2021-09-06 2024-04-18 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US20230343606A1 (en) * 2022-04-22 2023-10-26 Tokyo Electron Limited Method for forming semiconductor packages using dielectric alignment marks and laser liftoff process
US20240178180A1 (en) * 2022-11-30 2024-05-30 Tokyo Electron Limited Systems and methods for bonding semiconductor devices
KR102853614B1 (ko) * 2024-08-07 2025-09-04 (주)에이치아이티에스 칩 본딩 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613067A (en) * 2014-09-26 2016-04-01 Renesas Electronics Corp Electronic device and semiconductor device
WO2018003602A1 (ja) * 2016-06-28 2018-01-04 リンテック株式会社 整列治具、整列方法及び転着方法
US20190035688A1 (en) * 2017-07-26 2019-01-31 Ultra Display Technology Corp. Method of batch transferring micro semiconductor structures
US20190081200A1 (en) * 2017-09-13 2019-03-14 PlayNitride Inc. Method of manufacturing micro light-emitting element array, transfer carrier, and micro light-emitting element array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340251A (ja) * 1991-02-07 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
JP4389447B2 (ja) * 2003-01-28 2009-12-24 セイコーエプソン株式会社 電気光学装置の製造方法
JP2004288689A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd 電子部品製造方法および電子部品の集合体の製造方法
KR20070018713A (ko) * 2005-08-10 2007-02-14 가부시끼가이샤 르네사스 테크놀로지 반도체 장치의 제조 방법 및 반도체 장치
JP2011049210A (ja) * 2009-08-25 2011-03-10 Seiko Epson Corp 薄膜素子群の転写方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2015046569A (ja) 2013-07-31 2015-03-12 マイクロン テクノロジー, インク. 半導体装置の製造方法
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备
KR102904959B1 (ko) * 2017-03-02 2025-12-31 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스
JP6973927B2 (ja) * 2017-10-24 2021-12-01 株式会社ディスコ チップの製造方法
WO2019098102A1 (ja) * 2017-11-16 2019-05-23 リンテック株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613067A (en) * 2014-09-26 2016-04-01 Renesas Electronics Corp Electronic device and semiconductor device
WO2018003602A1 (ja) * 2016-06-28 2018-01-04 リンテック株式会社 整列治具、整列方法及び転着方法
US20190035688A1 (en) * 2017-07-26 2019-01-31 Ultra Display Technology Corp. Method of batch transferring micro semiconductor structures
US20190081200A1 (en) * 2017-09-13 2019-03-14 PlayNitride Inc. Method of manufacturing micro light-emitting element array, transfer carrier, and micro light-emitting element array

Also Published As

Publication number Publication date
JPWO2021084902A1 (zh) 2021-05-06
CN114586135A (zh) 2022-06-03
TW202135276A (zh) 2021-09-16
KR20250121140A (ko) 2025-08-11
WO2021084902A1 (ja) 2021-05-06
US20220406603A1 (en) 2022-12-22
KR102839966B1 (ko) 2025-07-29
CN114586135B (zh) 2025-09-30
TW202522760A (zh) 2025-06-01
CN121123034A (zh) 2025-12-12
JP7330284B2 (ja) 2023-08-21
KR20220091511A (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
TWI874441B (zh) 附有晶片之基板的製造方法及基板處理裝置
TW202510118A (zh) 用於接合晶片之方法及裝置
WO2020084909A1 (ja) 基板処理装置及び基板処理方法
WO2021039405A1 (ja) 接合装置、接合システム、及び接合方法
WO2022153886A1 (ja) 基板処理装置、基板処理方法及び基板製造方法
JP7365827B2 (ja) 接合システム、および接合方法
JP2022175498A (ja) 素子チップの製造方法および基板処理方法
JP2025114860A (ja) チップ付き基板の製造方法、及び基板処理装置
CN116723910A (zh) 基板处理装置和基板处理方法
TW202236925A (zh) 基板處理裝置及基板處理方法
WO2021024770A1 (ja) 基板処理方法、及び基板処理装置
JP7674068B2 (ja) 半導体チップの製造方法、及び基板処理装置
JP7471152B2 (ja) リフトオフ方法及びレーザー加工装置
JP2024152434A (ja) チャックテーブルの製造方法、チャックテーブル、リフトオフ方法及び保持治具
CN111696858B (zh) 接合系统和接合方法
JP2013026604A (ja) 接合基板の製造方法
JP6929452B2 (ja) 基板処理システム、および基板処理方法
TWI903011B (zh) 基板處理裝置、基板處理方法及基板製造方法
KR20240016994A (ko) 기판 처리 방법
JP2025182866A (ja) 接合基板の剥離方法、及び半導体装置の製造方法
JP2024108583A (ja) ウエーハの加工方法