[go: up one dir, main page]

TWI874142B - 傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的方法 - Google Patents

傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的方法 Download PDF

Info

Publication number
TWI874142B
TWI874142B TW113106812A TW113106812A TWI874142B TW I874142 B TWI874142 B TW I874142B TW 113106812 A TW113106812 A TW 113106812A TW 113106812 A TW113106812 A TW 113106812A TW I874142 B TWI874142 B TW I874142B
Authority
TW
Taiwan
Prior art keywords
bias voltage
transmission interface
interface circuit
bus power
terminal
Prior art date
Application number
TW113106812A
Other languages
English (en)
Other versions
TW202534967A (zh
Inventor
宋亞軒
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW113106812A priority Critical patent/TWI874142B/zh
Priority to US19/055,482 priority patent/US20250273952A1/en
Application granted granted Critical
Publication of TWI874142B publication Critical patent/TWI874142B/zh
Publication of TW202534967A publication Critical patent/TW202534967A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供一種傳輸介面電路以及用來在一傳輸介面電路中進行過電壓保護的方法。該傳輸介面電路包含一負載電阻器、一偏置電壓源、一偵測端子以及一過電壓保護電路，其中該偏置電壓源耦接至該負載電阻器的一第一端子，該偵測端子耦接至該負載電阻器的一第二端子，以及該過電壓保護電路耦接至該偏置電壓源以及該偵測端子。尤其，該偏置電壓源是用來提供一偏置電壓，該偵測端子是用來依據該負載電阻器產生一偵測電壓，以及該過電壓保護電路是用來在該偵測電壓大於該偏置電壓時致能一放電路徑。

Description

傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的 方法
本發明是關於電子裝置的連接設備，尤指一種傳輸介面電路以及用來在一傳輸介面電路中進行過電壓保護的方法。
現有的傳輸介面典型地利用特定的偵測腳位偵測因電阻分壓產生的電壓來判斷該傳輸介面的連接配置，而某些電源腳位則是用來提供電源。當這些不同用途的腳位被設置在相鄰的位置時，這些腳位可能因為各種因素(例如裝置浸水、接頭歪斜、異物碰觸)發生暫時性的短路，使得提供電源的腳位的電流流向偵測腳位。
為了避免上述短路情形造成其他內部電路的損壞，相關技術可在短路電流路徑上設計保險開關，以在偵測到短路發生時將此路徑斷開。然而，這樣的作法容易導致傳輸介面的傳輸運作被中斷。因此，需要一種新穎的方法以及相關架構，以在不大幅影響傳輸介面的運作的情況下提供妥善的過電壓保護機制。
本發明的目的在於提供一種傳輸介面電路以及用來在一傳輸介面電路中進行過電壓保護的方法，以在沒有副作用或較不會帶來副作用的情況下避 免傳輸介面電路中的內部電路因為腳位短路的問題而損壞。
本發明至少一實施例提供一種傳輸介面電路。該傳輸介面電路包含一負載電阻器、一偏置電壓源、一偵測端子以及一過電壓保護電路，其中該偏置電壓源耦接至該負載電阻器的一第一端子，該偵測端子耦接至該負載電阻器的一第二端子，以及該過電壓保護電路耦接至該偏置電壓源以及該偵測端子。尤其，該偏置電壓源是用來提供一偏置電壓，該偵測端子是用來依據該負載電阻器產生一偵測電壓，以及該過電壓保護電路是用來在該偵測電壓大於該偏置電壓時致能一放電路徑。
本發明至少一實施例提供一種用來在一傳輸介面電路中進行過電壓保護的方法。該方法包含：利用一偏置電壓源提供一偏置電壓；利用一偵測端子依據一負載電阻器產生一偵測電壓，其中該負載電阻器耦接於該偏置電壓源與該偵測端子之間；以及利用一過電壓保護電路在該偵測電壓大於該偏置電壓時致能一放電路徑。
本發明的實施例提供的傳輸介面電路以及方法能透過比較該偵測電壓與該偏置電壓來偵測腳位短路的發生，並且據以提供放電路徑以避免短路所造成的大電流對內部電路造成破壞。另外，本發明的實施例不會阻斷負載電阻器的連接，從而避免傳輸介面電路的傳輸運作被中斷。因此，本發明能在不大幅影響傳輸介面的運作的情況下提供妥善的過電壓保護機制。
20:電源管理電路
30,100:傳輸介面電路
110:內部電路
120:過電壓保護電路120
ISOURCE:源電流
ISINK:匯電流
CCpin:配置通道腳位
VBUS:匯流排電源腳位
Rp,Rd:負載電阻器
VDD:偏置電壓
VCC:偵測電壓
ICOMP:補償電流
SW0:開關
121:比較器
122,123:控制邏輯電路
C0:比較結果
D0,D1,D2,D3:控制訊號
Rp1,Rp2,Rp3:負載電阻器
R11,R22,R33:放電電阻器
S11,S12,S13,S21,S22,S23:開關
S410.S420,S430:步驟
第1圖為依據本發明一實施例之位於主機端的傳輸介面電路在發生腳位短路時的運作的示意圖。
第2圖為依據本發明一實施例之第1圖所示之傳輸介面電路在腳位短路的狀況被 排除後的運作的示意圖。
第3圖為依據本發明一實施例之一過電壓保護電路的示意圖。
第4圖為依據本發明一實施例之一種用來在一傳輸介面電路中進行過電壓保護的方法的工作流程的示意圖。
第1圖為依據本發明一實施例之位於主機端的傳輸介面電路100(在圖中標示為「傳輸介面電路(主機端)」以求簡明)在發生腳位短路時的運作的示意圖。在本實施例中，傳輸介面電路100可透過纜線(例如通用序列匯流排(universal serial bus,USB)C型介面纜線)與位於裝置端的傳輸介面電路30相連接，其中傳輸介面電路100可為桌上型電腦或膝上型電腦的傳輸介面電路(例如通用序列匯流排C型介面電路)，以及傳輸介面電路30可為智慧型手機等行動裝置的傳輸介面電路(例如通用序列匯流排C型介面電路)，但本發明不限於此。
如第1圖所示，傳輸介面電路30及傳輸介面電路100的每一者可包含一偵測端子諸如配置通道(configuration channel,CC)腳位CCpin，其中傳輸介面電路30的配置通道腳位CCpin及傳輸介面電路100的配置通道腳位CCpin可互相連接。尤其，傳輸介面電路30可包含耦接至配置通道腳位CCpin的一負載電阻器Rd，而傳輸介面電路100可包含透過一開關SW0耦接至配置通道腳位CCpin的一負載電阻器Rp。在本實施例中，傳輸介面電路100可另包含一偏置電壓源，其中該偏置電壓源耦接至負載電阻器Rp的一第一端子，並且是用來提供一偏置電壓VDD。為簡明起見，該偏置電壓源在圖中以標示「VDD」的粗體線表示。另外，傳輸介面電路100的配置通道腳位CCpin透過開關SW0耦接至負載電阻器Rp的一第二端子，並且是用來依據負載電阻器Rp(例如依據傳輸介面電路100中的負載電阻器Rp與傳輸介面電路30中的負載電阻器Rd的電阻分壓)產生一偵測電 壓VCC，其中傳輸介面電路100可依據偵測電壓VCC判斷傳輸介面電路100在溝通協定中所扮演的角色。另外，傳輸介面電路100可另包含一過電壓保護電路120，其中過電壓保護電路120耦接至該偏置電壓源以及配置通道腳位CCpin，並且是用來在偵測電壓VCC大於偏置電壓VDD時致能一放電路徑。
在本實施例中，傳輸介面電路100可另包含一匯流排電源端子諸如一匯流排電源腳位VBUS，其中匯流排電源腳位VBUS是用來提供一匯流排電源(例如一匯流排電流)。在通用序列匯流排C型介面電路的腳位配置中，匯流排電源腳位VBUS與配置通道腳位CCpin為相鄰的腳位，因此可能因為裝置浸水、接頭歪斜、異物碰觸等因素而使得匯流排電源腳位VBUS與配置通道腳位CCpin發生暫時性的短路。尤其，匯流排電源腳位VBUS的電壓典型的會高於偏置電壓VDD(例如VBUS=5伏特，而VDD=3.3伏特)，因此在上述短路發生時會產生自匯流排電源腳位VBUS經由負載電阻器Rp流向該偏置電壓源的倒灌電流使得偏置電壓VDD被抬升，從而影響內部電路110的運作甚至導致內部電路110損壞。雖然耦接至該偏置電壓源的電源管理電路20典型地具備良好的電流輸出能力(例如具有足夠的源電流ISOURCE)，但未必具備良好的電流抽取能力(例如匯電流ISINK可能不足)，因此電源管理電路20無法有效地避免上述短路造成的倒灌電流對內部電路110的影響。
在某些實施例中，傳輸介面電路100可在上述短路發生時將開關SW0關閉，以避免倒灌電流的產生。然而，將開關SW0關閉會使得傳輸介面電路100與30之間的溝通被中斷。因此，本發明利用過電壓保護電路120提供一補償電流ICOMP以自該偏置電壓源抽取上述倒灌電流，從而避免內部電路110遭受倒灌電流的破壞。具體來說，當匯流排電源腳位VBUS與配置通道腳位CCpin短路而導致偵測電壓VCC被上拉至大於偏置電壓VDD的位準時(表示偵測到負載電阻器Rp上的電流是從負載電阻器Rp的第二端子流向負載電阻器Rp的第一端子)，過電壓 保護電路120可致能該放電路徑(例如提供補償電流ICOMP的路徑)以釋放來自匯流排電源腳位VBUS的匯流排電流，從而避免偏置電壓VDD被大幅抬升。
第2圖為依據本發明一實施例之第1圖所示之傳輸介面電路100在腳位短路的狀況被排除後的運作的示意圖。上述短路狀況可為暫時性的，因此在腳位短路的狀況被排除的瞬間，過電壓保護電路120提供的放電路徑(例如提供補償電流ICOMP的路徑)則會變成抽取電源管理電路20的電流(例如源電流ISOURCE)。如上所述，電源管理電路20典型地具備良好的電流輸出能力(例如具有足夠的源電流ISOURCE)，因此偏置電壓VDD的位準仍然可以被穩定在適當的位準。另外，當過電壓保護電路120偵測到偵測電壓VCC不大於偏置電壓VDD時(即偵測到腳位短路的狀況已被排除)，過電壓保護電路120可關閉補償電流ICOMP的路徑以停止自該偏置電壓源抽取電流，從而達到省電的目的，但本發明不限於此。需注意的是，在腳位短路的狀況被排除的瞬間，偵測電壓VCC會回復至基於負載電阻Rp及Rd的電阻分壓的所對應的位準，從而保持正確的通訊協定。
第3圖為依據本發明一實施例之過電壓保護電路120的示意圖。需注意的是，匯流排電源腳位VBUS具有多個候選匯流排電源(例如多個候選匯流排電流)，其中包含有傳輸介面電路100的電子裝置可自該多個候選匯流排電源選擇其中一者作為自匯流排電源腳位VBUS輸出的該匯流排電源(例如該匯流排電流)。在本實施例中，過電壓保護電路120可依據自該多個候選匯流排電源中被選擇的該匯流排電源自多個候選放電路徑中選擇其中一者作為該放電路徑。另外，該多個候選放電路徑可分別包含多個候選放電電阻器，以及過電壓保護電路120可依據自該多個候選匯流排電源中被選擇的該匯流排電源自該多個候選放電電阻器選擇其中一放電電阻器，以將該放電電阻器耦接於該偏置電壓源與一接地電壓源之間。另外，第1圖及第2圖所示的負載電阻器Rp可為第3圖所示之負載電阻器Rp1、Rp2及Rp3的其中一者，而第1圖及第2圖所示的開關SW0可為 第3圖所示之開關S11、S12及S13的其中一者。
如第3圖所示，過電壓保護電路120可包含一比較器121以及至少一控制邏輯電路諸如控制邏輯電路122及123，其中控制邏輯電路122耦接至比較器121，而控制邏輯電路123耦接至控制邏輯電路122。在某些實施例中，控制邏輯電路122及123可被整合在同一個控制邏輯電路中。在本實施例中，比較器121是用來比較偵測電壓VCC以及偏置電壓VDD以產生一比較結果C0，而控制邏輯電路122及123是用來依據比較結果C0控制是否致能該放電路徑。在本實施例中，過電壓保護電路120可包含至少一放電電阻器(例如放電電阻器R11、R22及R33)以及至少一控制開關(例如開關S21、S22及S23)，其中放電電阻器R11與開關S21串連於該偏置電壓源與一接地電壓源之間，放電電阻器R22與開關S22串連於該偏置電壓源與一接地電壓源之間，以及放電電阻器R33與開關S23串連於該偏置電壓源與一接地電壓源之間。控制邏輯電路122可依據比較結果C0產生一控制訊號D0以控制是否導通該至少一控制開關。例如，控制邏輯電路123可依據控制訊號D0輸出控制訊號D1、D2及D3，其中開關S21由控制訊號D1控制，開關S22由控制訊號D2控制，以及開關S23由控制訊號D3控制。在本實施例中，放電電阻器R11與開關S21可作為一第一放電路徑，放電電阻器R22與開關S22可作為一第二放電路徑，以及放電電阻器R33與開關S23可作為一第三放電路徑。
在一第一設定下，匯流排電源腳位VBUS輸出的該匯流排電流為一第一匯流排電流時，而負載電阻器Rp1可被耦接於該偏置電壓源與配置通道腳位CCpin之間(例如開啟開關S11並且關閉開關S12及S13)，其中當比較結果C0指出偵測電壓VCC大於偏置電壓VDD時，控制邏輯電路122可輸出控制訊號D0，以使控制邏輯電路123利用對應的控制訊號{D1,D2,D3}(例如{D1,D2,D3}={1,0,0})致能該第一放電路徑(例如開啟開關S21並且關閉開關S22及S23)。在一第二設定下，匯流排電源腳位VBUS輸出的該匯流排電流為一第二匯流排電流 時，而負載電阻器Rp2可被耦接於該偏置電壓源與配置通道腳位CCpin之間(例如開啟開關S12並且關閉開關S11及S13)，其中當比較結果C0指出偵測電壓VCC大於偏置電壓VDD時，控制邏輯電路122可輸出控制訊號D0，以使控制邏輯電路123利用對應的控制訊號{D1,D2,D3}(例如{D1,D2,D3}={0,1,0})致能該第二放電路徑(例如開啟開關S22並且關閉開關S21及S23)。在一第三設定下，匯流排電源腳位VBUS輸出的該匯流排電流為一第三匯流排電流時，而負載電阻器Rp3可被耦接於該偏置電壓源與配置通道腳位CCpin之間(例如開啟開關S13並且關閉開關S11及S12)，其中當比較結果C0指出偵測電壓VCC大於偏置電壓VDD時，控制邏輯電路122可輸出控制訊號D0，以使控制邏輯電路123利用對應的控制訊號{D1,D2,D3}(例如{D1,D2,D3}={0,0,1})致能該第二放電路徑(例如開啟開關S23並且關閉開關S21及S22)。
在某些實施例中，控制邏輯電路122可對比較結果C0進行去抖動(debounce)控制。例如，當比較結果C0僅在一個週期中指出偵測電壓VCC大於偏置電壓VDD，而其餘周期則並未指出偵測電壓VCC大於偏置電壓VDD時，控制邏輯電路122輸出的控制訊號D0可為一第一邏輯值(例如邏輯值「0」)，以避免控制邏輯電路123致能任一放電路徑。當比較結果C0在連續的多個週期中皆指出偵測電壓VCC大於偏置電壓VDD時，控制邏輯電路122輸出的控制訊號D0可為一第二邏輯值(例如邏輯值「1」)，以使控制邏輯電路123致能該放電路徑(例如該第一放電路徑、該第二放電路徑及該第三放電路徑中的其中一者)。
第4圖為依據本發明一實施例之一種用來在一傳輸介面電路(例如第1圖所示之傳輸介面電路100)中進行過電壓保護的方法的工作流程的示意圖。需注意的是，第4圖所示之工作流程只是為了說明之目的，並非對本發明的限制。例如，一或多個步驟可在第4圖所示之工作流程中被新增、刪除或修改。另外，若不影響整體結果，這些步驟並非必須完全依照第4圖所示之順序執行。
在步驟S410中，該傳輸介面電路可利用其內的一偏置電壓源提供一偏置電壓。
在步驟S420中，該傳輸介面電路可利用其內的一偵測端子依據一負載電阻器產生一偵測電壓，其中該負載電阻器耦接於該偏置電壓源與該偵測端子之間。
在步驟S430中，該傳輸介面電路可利用其內的一過電壓保護電路在該偵測電壓大於該偏置電壓時致能一放電路徑。
總結來說，本發明的實施例提供的傳輸介面電路以及方法能透過比較該偵測電壓與該偏置電壓來偵測腳位短路的發生，並且據以提供放電路徑以避免短路所造成的大電流對內部電路造成破壞。另外，本發明的實施例不會阻斷負載電阻器的連接，從而避免傳輸介面電路的傳輸運作被中斷。因此，本發明能在不大幅影響傳輸介面的運作的情況下提供妥善的過電壓保護機制。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
20:電源管理電路
30,100:傳輸介面電路
110:內部電路
120:過電壓保護電路120
ISOURCE:源電流
ISINK:匯電流
CCpin:配置通道腳位
VBUS:匯流排電源腳位
Rp,Rd:負載電阻
VDD:偏置電壓
VCC:偵測電壓
ICOMP:補償電流
SW0:開關

Claims (10)

  1. 一種傳輸介面電路，包含：一負載電阻器；一偏置電壓源，耦接至該負載電阻器的一第一端子，用來提供一偏置電壓；一偵測端子，耦接至該負載電阻器的一第二端子，用來依據該負載電阻器產生一偵測電壓；以及一過電壓保護電路，耦接至該偏置電壓源以及該偵測端子，用來在該偵測電壓大於該偏置電壓時致能一放電路徑。
  2. 如申請專利範圍第1項所述之傳輸介面電路，另包含：一匯流排電源端子，用來提供一匯流排電源；其中當該匯流排電源端子與該偵測端子短路而導致該偵測電壓被上拉至大於該偏置電壓的位準時，該過電壓保護電路致能該放電路徑以釋放來自該匯流排電源端子的該匯流排電源。
  3. 如申請專利範圍第2項所述之傳輸介面電路，其中該匯流排電源端子的多個候選匯流排電源的其中一者被選擇作為該匯流排電源，以及該過電壓保護電路依據自該多個候選匯流排電源中被選擇的該匯流排電源自多個候選放電路徑中選擇其中一者作為該放電路徑。
  4. 如申請專利範圍第3項所述之傳輸介面電路，其中該多個候選放電路徑分別包含多個候選放電電阻器，以及該過電壓保護電路依據自該多個候選匯流排電源中被選擇的該匯流排電源自該多個候選放電電阻器選擇其中一放電電阻器，以將該放電電阻器耦接於該偏置電壓源與一接地電壓源之 間。
  5. 如申請專利範圍第1項所述之傳輸介面電路，其中該過電壓保護電路包含：一比較器，用來比較該偵測電壓以及該偏置電壓以產生一比較結果；以及一控制邏輯電路，耦接至該比較器，用來依據該比較結果控制是否致能該放電路徑。
  6. 如申請專利範圍第5項所述之傳輸介面電路，其中當該比較結果在連續的多個週期中皆指出該偵測電壓大於該偏置電壓時，該控制邏輯電路致能該放電路徑。
  7. 如申請專利範圍第5項所述之傳輸介面電路，其中該過電壓保護電路包含一放電電阻器以及一控制開關，該放電電阻器與該控制開關串連於該偏置電壓源與一接地電壓源之間，以及該控制邏輯電路依據該比較結果產生一控制訊號以控制是否導通該控制開關。
  8. 如申請專利範圍第1項所述之傳輸介面電路，其中該傳輸介面電路為一通用序列匯流排(universal serial bus,USB)C型介面電路，以及該偵測端子為該通用序列匯流排C型介面電路的一配置通道(configuration channel,CC)腳位。
  9. 一種用來在一傳輸介面電路中進行過電壓保護的方法，包含：利用一偏置電壓源提供一偏置電壓； 利用一偵測端子依據一負載電阻器產生一偵測電壓，其中該負載電阻器耦接於該偏置電壓源與該偵測端子之間；以及利用一過電壓保護電路在該偵測電壓大於該偏置電壓時致能一放電路徑。
  10. 如申請專利範圍第9項所述之方法，其中該傳輸介面電路包含一匯流排電源端子以用來提供一匯流排電源，以及利用該過電壓保護電路在該偵測電壓大於該偏置電壓時致能該放電路徑包含：因應該匯流排電源端子與該偵測端子短路而導致該偵測電壓被上拉至大於該偏置電壓的位準，利用該過電壓保護電路致能該放電路徑以釋放來自該匯流排電源端子的該匯流排電源。
TW113106812A 2024-02-26 2024-02-26 傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的方法 TWI874142B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113106812A TWI874142B (zh) 2024-02-26 2024-02-26 傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的方法
US19/055,482 US20250273952A1 (en) 2024-02-26 2025-02-17 Transmission interface circuit and method for performing over-voltage protection in transmission interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113106812A TWI874142B (zh) 2024-02-26 2024-02-26 傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的方法

Publications (2)

Publication Number Publication Date
TWI874142B true TWI874142B (zh) 2025-02-21
TW202534967A TW202534967A (zh) 2025-09-01

Family

ID=95557454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113106812A TWI874142B (zh) 2024-02-26 2024-02-26 傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的方法

Country Status (2)

Country Link
US (1) US20250273952A1 (zh)
TW (1) TWI874142B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320180B1 (en) * 2018-04-24 2019-06-11 Cypress Semiconductor Corporation Current control and protection for universal serial bus type-C (USB-C) connector systems
TW201939299A (zh) * 2018-03-12 2019-10-01 美商賽普拉斯半導體公司 通用序列匯流排功率遞送中的可程式vbus放電
TWI777703B (zh) * 2021-03-18 2022-09-11 立錡科技股份有限公司 異物偵測方法及具有異物偵測功能之電源端

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201939299A (zh) * 2018-03-12 2019-10-01 美商賽普拉斯半導體公司 通用序列匯流排功率遞送中的可程式vbus放電
US10320180B1 (en) * 2018-04-24 2019-06-11 Cypress Semiconductor Corporation Current control and protection for universal serial bus type-C (USB-C) connector systems
TWI777703B (zh) * 2021-03-18 2022-09-11 立錡科技股份有限公司 異物偵測方法及具有異物偵測功能之電源端

Also Published As

Publication number Publication date
TW202534967A (zh) 2025-09-01
US20250273952A1 (en) 2025-08-28

Similar Documents

Publication Publication Date Title
CN106774772B (zh) 一种热插拔模块供电装置、方法及系统
US12055990B2 (en) Control device for centralized power supply of server
US7917742B2 (en) CMOS clearing circuit
JP2024512316A (ja) 拡張カードの独立スロット制御
US11249448B2 (en) Devices, control modules, and controllers
CN101025654A (zh) 电源选择/检测电路
CN101256437A (zh) 主板电压供电电路
US20240264860A1 (en) Double-flash switching device and server
CN102156525B (zh) 电源热插拔控制方法、电路及设备
CN119376516A (zh) 一种供电系统及其故障检测方法、设备、介质、程序产品
TWI812013B (zh) 應用於USB Type-C通訊埠之過電壓保護電路和相關過電壓保護方法
CN102651209A (zh) 显示设备和与之相连的分支设备的电力供应与否判断方法
TWI874142B (zh) 傳輸介面電路以及用來在傳輸介面電路中進行過電壓保護的方法
TWI578664B (zh) 備用電源控制電路及使用其之備用電源供應系統
TWI451235B (zh) 連接模組用於耦接主端裝置之輸出端至外接式儲存裝置及其耦接方法
TWI737002B (zh) Usb設備及其操作方法
WO2018040777A1 (zh) 一种防止整机柜掉电的装置、机柜及方法
CN112558741A (zh) 保护方法、保护装置、电子设备、可读存储介质和芯片
JP2021184218A (ja) 接続検出回路および半導体装置
CN118677433A (zh) 检测电路、方法、电子设备及存储介质
CN120614002A (zh) 传输接口电路以及用来在传输接口电路中进行过电压保护的方法
CN112000528A (zh) 一种通过cpld检测板卡信号短路的方法及系统
CN1512641A (zh) 防止线路板上的元器件造成短路的检测及保护装置
CN107731260B (zh) 一种ssd的供电方法、系统及ssd
WO2025060350A1 (zh) 一种计算设备