[go: up one dir, main page]

TWI872359B - 電晶體結構 - Google Patents

電晶體結構 Download PDF

Info

Publication number
TWI872359B
TWI872359B TW111128586A TW111128586A TWI872359B TW I872359 B TWI872359 B TW I872359B TW 111128586 A TW111128586 A TW 111128586A TW 111128586 A TW111128586 A TW 111128586A TW I872359 B TWI872359 B TW I872359B
Authority
TW
Taiwan
Prior art keywords
layer
sheet
channel layer
oxide
region
Prior art date
Application number
TW111128586A
Other languages
English (en)
Other versions
TW202306162A (zh
Inventor
盧超群
Original Assignee
新加坡商發明創新暨合作實驗室有限公司
鈺創科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商發明創新暨合作實驗室有限公司, 鈺創科技股份有限公司 filed Critical 新加坡商發明創新暨合作實驗室有限公司
Publication of TW202306162A publication Critical patent/TW202306162A/zh
Application granted granted Critical
Publication of TWI872359B publication Critical patent/TWI872359B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

電晶體結構包含一基底、一閘極導電區、一閘極介電層和一片狀通道層。該基底具有一本體。該閘極導電區在該本體上方。該閘極介電層在該閘極導電區和該本體之間。該片狀通道層設置在該本體和該閘極介電層之間，其中該片狀通道層獨立於該基底，且該本體的摻雜濃度高於該片狀通道層的摻雜濃度。

Description

電晶體結構
本發明是有關於一種電晶體結構，尤指一種電晶體結構，其可減少短通道效應(short channel effect)和發生在電晶體之間的閂鎖(latch-up)問題，其具有已分別被良好地創造出來的電晶體汲極與通道之間和電晶體源極與通道之間的無縫接觸區，以及其不需要高溫退火來消除由於形成該汲極和該源極時的重擊而造成的損壞。
在現有技術中，有四種金氧半場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)結構被廣泛使用並在批量製造過程中製成：(1)A型，平坦的表面通道金氧半場效電晶體；(2)B型，使用三維鰭式結構的兩個垂直側壁作為電晶體本體的鰭式場效電晶體(fin field-effect transistor,FinFET)；(3)C型，使用三維鰭式結構的頂面和兩個垂直側壁的三閘極(Tri-gate)金氧半場效電晶體；以及(4)D型，絕緣體上的矽(silicon on insulator,SOI)金氧半場效電晶體，其本體與用以形成該金氧半場效電晶體的基底完全隔離。
然而，傳統的金氧半場效電晶體結構有一些缺點，例如：短通道效應(short channel effect)和發生在N型金氧半電晶體(N-type metal-oxide-semiconductor(NMOS)transistor)和P型金氧半電晶體(P-type metal-oxide-semiconductor(PMOS)transistor)之間的閂鎖(latch-up)問題。另外，在傳統的金氧半場效電晶體的製造過程中，需要進行高溫退火以消除那些因通過離子佈植形成該金氧半場效電晶體的汲極和源極時的重擊而造成的損壞；如果使用較高的摻雜濃度的基底以防止該閂鎖問題時，被閘極介電質材料覆蓋的該金氧半場效電晶體的本體很難完全從空乏狀態轉變為反轉狀態。
因此，如何解決上述四種金氧半場效電晶體結構的缺點已成為一個重要問題。
本發明提供一種電晶體結構。該電晶體結構包含一基底、一閘極導電區、一閘極介電層和一片狀通道層(sheet channel layer,SCL)。該基底具有一本體。該閘極導電區在該本體上方。該閘極介電層在該閘極導電區和該本體之間。該片狀通道層設置在該本體和該閘極介電層之間，其中該片狀通道層獨立於該基底，且該本體的摻雜濃度高於該片狀通道層的摻雜濃度。
在本發明的一實施例中，該基底另包含在該本體下方的一井區，且該片狀通道層的摻雜濃度高於該井區的摻雜濃度。
在本發明的一實施例中，該本體包括一鰭式結構，該片狀通道層包括一第一片狀通道層和一第二片狀通道層，該第一片狀通道層與該鰭式結構的第一側壁接觸，以及該第二片狀通道層與該鰭式結構的第二側壁接觸。
在本發明的一實施例中，該片狀通道層另包含一第三片狀通道層，其中該第三片狀通道層是直接形成在該鰭式結構的頂面上。
在本發明的一實施例中，該電晶體結構另包含一間隔層，其中該間隔層貼著該第一片狀通道層以及該第二片狀通道層。
在本發明的一實施例中，該間隔層包含一氮化層。
在本發明的一實施例中，該間隔層僅貼著該第一片狀通道層的上方部份以及該第二片狀通道層的上方部份。
在本發明的一實施例中，該第一片狀通道層僅貼著該鰭式結構的第一側壁的上方部份，以及該第二片狀通道層僅貼著該鰭式結構的第二側壁的上方部份。
在本發明的一實施例中，該電晶體結構另包含一第一導電區，其中該第一導電區毗連該片狀通道層和該本體，且該第一導電區獨立於該基底。
在本發明的一實施例中，該第一導電區包括一個輕摻雜區(lightly doped region)和一重摻雜區，且該重摻雜區垂直堆疊在該輕摻雜區上。
在本發明的一實施例中，該輕摻雜區和該重摻雜區是通過一選擇性外延生長(selective epitaxial growth,SEG)技術形成。
在本發明的一實施例中，該片狀通道層是通過一選擇性外延生長技術形成。
200:基底
202:p型井
204:襯墊氧化層
206:襯墊氮化層
210:溝槽
302、Qleft、Qright、3302:半導體層
402:淺溝槽隔離
404:凹槽
502:閘極介電質材料
504:閘極材料
5042:氮化鈦
5044:金屬
506:複合帽層
5062:氮化層-1
5064:硬光罩-氧化物層
702:氧化物-2間隔層
704:氮化物-2間隔層
802:淺溝槽
902:氧化物-3層
9022:氧化物-3V層
9024:氧化物-3B層
1102、1104:n型輕摻雜汲極
1106:n+摻雜源極
1108:n+摻雜汲極
1302、2202:氧化間隔層
1304、2204:氮化間隔層
2302:淺溝槽隔離-2
L1、L2:虛線
LXP、LXN、LYP、LYN:濃度曲線
OHS:原始水平面
10、20、20-1、20-2、20-3、30、30-1、30-2、30-3、40、40-1、40-2、40-3、50、102~198:步驟
圖1A是本發明的第一實施例所公開的一種片狀通道型金氧半場效電晶體的製造方法的流程圖。
圖1B、1C、1D、1E、1F、1G、1H、1I、1J、1K、1L、1M是說明圖1A的流程圖。
圖2是說明沈積襯墊氮化層和形成溝槽的示意圖。
圖3是說明通過選擇性外延生長(selective epitaxial growth,SEG)技術形成半導體層的示意圖。
圖4是說明形成淺溝槽隔離(STI)以及定義橫跨該主動區和該隔離區的閘極區的示意圖。
圖5是說明形成閘極材料以及沈積複合帽層的示意圖。
圖6是說明蝕刻回淺溝槽隔離以及移除襯墊氮化層的示意圖。
圖7是說明移除掉襯墊氧化層，蝕刻回淺溝槽隔離的部分，以及形成氧化物-2間隔層和氮化物-2間隔層的示意圖。
圖8是說明蝕刻掉一些暴露的矽以為了該片狀通道型金氧半場效電晶體的源極和汲極製作出淺溝槽的示意圖。
圖9是說明熱生成氧化物-3層的示意圖。
圖10是說明蝕刻掉氧化物-3層的示意圖。
圖11是說明通過該選擇性外延生長技術形成源極和汲極的示意圖。
圖12是說明該片狀通道型金氧半場效電晶體的橫截面，以及對應該橫截面的Y方向的濃度曲線和X方向的濃度曲線的示意圖。
圖13是說明形成氧化間隔層在半導體層上以及形成氮化間隔層在氧化間隔層上的示意圖。
圖14是說明形成淺溝槽隔離(STI)以及定義橫跨該主動區和該隔離區的閘極區的示意圖。
圖15是說明形成閘極材料以及沈積複合帽層的示意圖。
圖16是說明蝕刻回淺溝槽隔離以及移除襯墊氮化層的示意圖。
圖17是說明移除掉襯墊氧化層，蝕刻回淺溝槽隔離的部分，以及在閘極材料和複合帽層的邊緣形成氧化物-2間隔層和氮化物-2間隔層的示意圖。
圖18是說明蝕刻掉一些暴露的矽以為了該片狀通道型金氧半場效電晶體的源極和汲極製作出淺溝槽的示意圖。
圖19是說明熱生成氧化物-3層的示意圖。
圖20是說明通過該選擇性外延生長技術形成源極和汲極的示意圖。
圖21是說明該片狀通道型金氧半場效電晶體的橫截面，以及對應該橫截面的Y方向的濃度曲線和X方向的濃度曲線的示意圖。
圖22是說明形成半導體層和淺溝槽隔離，蝕刻回淺溝槽隔離，以及形成氧化間隔層和氮化間隔層的示意圖。
圖23是說明形成淺溝槽隔離-2以及定義橫跨該主動區和該隔離區的閘極區的示意圖。
圖24是說明形成閘極材料以及沈積複合帽層的示意圖。
圖25是說明蝕刻回淺溝槽隔離-2以及移除襯墊氮化層的示意圖。
圖26是說明移除掉襯墊氧化層，蝕刻回淺溝槽隔離-2的部分，以及形成氧化物-2間隔層和氮化物-2間隔層的示意圖。
圖27是說明蝕刻掉一些暴露的矽以為了該片狀通道型金氧半場效電晶體的源極和汲極製作出淺溝槽的示意圖。
圖28是說明熱生成氧化物-3層的示意圖。
圖29是說明蝕刻掉氧化物-3層的示意圖。
圖30是說明通過該選擇性外延生長技術形成源極和汲極的示意圖。
圖31是說明該片狀通道型金氧半場效電晶體的橫截面，以及對應該橫截面的Y方向的濃度曲線和X方向的濃度曲線的示意圖。
圖32是說明形成淺溝槽隔離的示意圖。
圖33是說明形成半導體層的示意圖。
圖34是說明形成淺溝槽隔離-2以及定義橫跨該主動區和該隔離區的閘極區的示意圖。
圖35是說明形成閘極材料以及沈積複合帽層的示意圖。
圖36是說明蝕刻回淺溝槽隔離-2以及移除襯墊氮化層的示意圖。
圖37是說明移除掉襯墊氧化層，蝕刻回淺溝槽隔離-2的部分，以及形成氧化物-2間隔層和氮化物-2間隔層的示意圖。
圖38是說明蝕刻掉一些暴露的矽以為了該片狀通道型金氧半場效電晶體的源極和汲極製作出淺溝槽的示意圖。
圖39是說明熱生成氧化物-3層的示意圖。
圖40是說明蝕刻掉氧化物-3層的示意圖。
圖41是說明通過該選擇性外延生長技術形成源極和汲極的示意圖。
圖42是說明該片狀通道型金氧半場效電晶體的橫截面，以及對應該橫截面的Y方向的濃度曲線和X方向的濃度曲線的示意圖。
本發明所公開的電晶體結構稱為一片狀通道型金氧半場效電晶體(sheet-channel bulk-type metal-oxide-semiconductor field effect transistor,SCBFET， 也稱為新B型(Type B)鰭式場效電晶體)，其可分別改善現有技術所提供的上述四種電晶體結構的一些缺點，以及呈現出自身的優點，特別是當為了通過不斷遵循摩爾定律(Moore’s Law)以滿足經濟需求，半導體技術需要擴展到3奈米(nm)或更低以最大限度地提高電晶體的生產力(也就是以實現低成本和高良率的可擴展單位面積功率-延遲產品)時，更可突顯該片狀通道型金氧半場效電晶體的優點。
為了便於描述該片狀通道型金氧半場效電晶體，先從一些用於完成該片狀通道型金氧半場效電晶體的製程方法開始。為了實現互補式金氧半(complementary metal-oxide-semiconductor,CMOS)電晶體電路，需要N型金氧半(N-type metal-oxide-semiconductor,NMOS)電晶體和P型金氧半(P-type metal-oxide-semiconductor,PMOS)電晶體。但這裡首先是用N型金氧半電晶體說明該片狀通道型金氧半場效電晶體的獨特優點，而對於P型金氧半電晶體，只要根據互補式金氧半矽電晶體的技術中眾所熟知的知識改變摻雜物的極性即可得出與N型金氧半電晶體類似的製程和結構。另外，本發明使用了鰭式場效電晶體(fin field-effect transistor,FinFET)或三閘極(Tri-gate)電晶體結構說明本發明的獨特優點，但本發明並不受限於鰭式場效電晶體或三閘極電晶體結構。
請參照圖1A、1B、1C、1D、1E、1F、1G、1H、1I、1J、1K、1L、1M，其中圖1A是本發明的第一實施例所公開的一種片狀通道型金氧半場效電晶體的製造方法的流程圖，其中該製造方法可使該片狀通道型金氧半場效電晶體的鰭式結構有不同的摻雜濃度的分佈。該製造方法的詳細步驟如下：步驟10：開始；步驟20：在p型井202上形成一主動區和一片狀通道層 (sheet channel layer,SCL)；步驟30：在p型井202的一原始水平面(original horizontal surface)OHS上形成該片狀通道型金氧半場效電晶體的閘極；步驟40：形成該片狀通道型金氧半場效電晶體的源極和汲極；步驟50：結束。
第一實施例：
請參照圖1B、2、3，步驟20包含：步驟102：形成一襯墊氧化層204和沈積一襯墊氮化層206；步驟104：定義該片狀通道型金氧半場效電晶體的主動區，以及移除對應於該主動區外的原始水平面OHS的部分矽材料以製造溝槽210；步驟106：形成圍繞該主動區的一半導體層302。
請參照圖1C、4、5，步驟30包含：步驟108：沈積一氧化層並使用化學機械研磨(chemical mechanical polishing,CMP)技術去除多餘的該氧化層以形成一淺溝槽隔離(STI)402；步驟110：定義一個橫跨該主動區和隔離區的閘極區，蝕刻掉對應於該閘極區的襯墊氧化層204和襯墊氮化層206，並蝕刻回對應於該閘極區的淺溝槽隔離402；步驟112：在一凹槽404中形成閘極介電質材料502以及沈積閘極材料504，然後蝕回閘極材料504；步驟114：形成複合帽層506且通過該化學機械研磨技術對複合帽層506進行拋光。
請參照圖1D、6、7、8、9、10、11、12，步驟40包含：步驟116：蝕刻回淺溝槽隔離402以及移除襯墊氮化層206；步驟118：蝕刻掉襯墊氧化層204以及蝕刻回淺溝槽隔離402；步驟120：在閘極材料504和複合帽層506的邊緣形成一氧化物-2間隔層702和一氮化物-2間隔層704；步驟122：蝕刻掉曝露的矽；步驟124：以熱生成方式長出一氧化物-3層902；步驟126：蝕刻掉氧化物-3層902；步驟128：形成n型輕摻雜汲極(lightly doped drain,LDD)1102、1104，然後形成n+摻雜源極1106以及n+摻雜汲極1108。
前述製造方法的詳細說明如下：從良好設計的摻雜p型井202開始，其中p型井202是設置在一p型基底200中(但在本發明的另一實施例中，沒有p型井202，所以是從p型基底200開始)，另外，p型井202的頂面從原始水平面OHS算起約500nm厚，且p型井202的摻雜物濃度(例如接近5x10^18摻雜物/cm^3)具有比現有技術中最先進的鰭式場效電晶體所使用的摻雜物濃度高，其中該最先進的鰭式場效電晶體具有更輕摻雜的摻雜基底(甚至包含穿透式(punch-through)佈植摻雜物的分佈)。另外，例如p型基底200具有接近1x10^16摻雜物/cm^3的較低濃度。實際的摻雜物濃度將由最終的大規模生產優化條件決定。這裡所要強調的重點在於確保該片狀通道型金氧半場效電晶體的本體可以保持在最佳狀態以作為一個近乎中性的本體，而不會因為跨越該片狀通道型金氧半場效電晶體中非常細的本體的閘極電壓而變成一個完全空乏區。因此，施加於p型基底200的電壓(通常是一地電位，即0V)可被提供且橫跨在該片狀通道型金氧半場效電晶體的本體 的大部分上，而不會造成該片狀通道型金氧半場效電晶體的的鰭式結構的本體大部分空乏(其中該鰭式結構的本體大部分空乏的行為就像一個很難控制或穩定的電壓漂浮本體，所以相較於具有電壓穩定本體的半導體電晶體，該電壓漂浮本體變得不太需要)。
在步驟102中，如圖2(a)所示，在原始水平面OHS上長出具有良好設計厚度的襯墊氧化層204，以及在襯墊氧化層204的頂面沈積出具有良好設計厚度的襯墊氮化層206。
在步驟104中，如圖2(a)所示，利用一光刻光罩技術(photolithographic masking technique)通過一各向異性蝕刻技術(anisotropic etching technique)以定義該片狀通道型金氧半場效電晶體的該主動區，其中該各向異性蝕刻技術移除對應於該主動區外的原始水平面OHS的部分矽材料以製造溝槽210(例如大約300nm深)，其中溝槽210是用於未來淺溝槽隔離(shallow trench isolation,STI)的需求。如此，該片狀通道型金氧半場效電晶體的鰭式結構被創造出來。另外，圖2(b)是對應於圖2(a)的俯視圖，其中圖2(a)是沿圖2(b)所示的X方向的切割線的橫截面圖。
在步驟106中，如圖3(a)所示，利用一選擇性生長法(例如一選擇性外延生長(selective epitaxial growth,SEG)技術)以在曝露的矽表面(該鰭式結構的兩側壁以及溝槽210底部區域的表面)上長出半導體層302(也稱為該片狀通道層(sheet-channel layer,SCL)，以及半導體層302可以是具有約為1至2奈米(nm)厚度的整片p型摻雜矽且為了詳細的元件設計而能良好地調整)。另外，圖3(b)是對應於圖3(a)的俯視圖，其中圖3(a)是沿圖3(b)所示的X方向的切割線的橫截面圖。這 裡所要強調的重點在於半導體層302將用於該片狀通道型金氧半場效電晶體的通道區(該通道區將變成一空乏區直到被完全反轉為導通通道區，其中該導通通道區取決於施加至該片狀通道型金氧半場效電晶體的閘極的一閘極電壓如何施加)。因此，半導體層302的摻雜濃度將影響該片狀通道型金氧半場效電晶體的臨界值電壓，並在反轉作用下形成帶有電子載子的主要導電層以連接該片狀通道型金氧半場效電晶體的n型源極和n型汲極。由於半導體層302和該鰭式結構的本體是分開形成，所以最理想的設計是半導體層302具有適當的比該鰭式結構的本體低的摻雜濃度(例如1x10^16至3x10^18)。這樣就能使該通道從關閉到開啟(分別對應該通道的空乏和反轉)大部分發生在半導體層302內部，且由於該鰭式結構的本體的電壓條件比較穩定，所以半導體層302受到的影響比較小。另外，當該鰭式結構的鰭由於特徵尺寸(也就是線路的尺寸)在水準方向上繼續縮小而變得更薄和更高時，半導體層302可加強該鰭式結構的鰭的機械穩定性。雖然較高的鰭式結構可以增加元件的寬度(以補償由於該鰭式結構變窄而產生的不良通道碰撞所導致的載子遷移率的降低)，但是較高且窄的鰭式結構可能會在實體上崩潰。
在步驟108中，如圖4(a)所示，沈積厚的該氧化層使其完全填滿溝槽210，且使用該化學機械研磨技術去除多餘的該氧化層以形成淺溝槽隔離402，其中淺溝槽隔離402的頂面與襯墊氮化層206的頂面平齊。
在步驟110中，如圖4(a)所示，然後利用該光刻光罩技術定義橫跨該主動區和該隔離區的閘極區以使對應該閘極區的襯墊氧化層204和襯墊氮化層206被除去以形成凹槽404。另外，對應該閘極區的淺溝槽隔離402也被除去一定量(例如50nm深)。因此，半導體層302的上方部份被曝露出來。另外，圖4(b)是對應於圖4(a)的俯視圖，其中圖4(a)是沿圖4(b)所示的X方向的切割線的橫截面 圖。
在步驟112中，如圖5(a)所示，在凹槽404中形成閘極介電質材料502(例如複合材料或氧化物)，以及沈積閘極材料504(例如金屬(如鎢)5044和氮化鈦5042)沉積在閘極介電質材料502之上。然後用該化學機械研磨技術對閘極材料504進行拋光以使閘極材料504的頂面與剩餘的襯墊氮化層206的頂面平齊，接著對閘極材料504進行蝕回以使閘極材料504的頂面低於剩餘的襯墊氮化層206的頂面。
在步驟114中，如圖5(a)所示，然後將由氮化層-1 5062和硬光罩-氧化物層5064組成的複合帽層506沈積到閘極材料504頂面上的凹槽404中，其中複合帽層506用於保護閘極材料504。然後通過該化學機械研磨技術對複合帽層506進行拋光以使複合帽層506的頂面與襯墊氮化層206的頂面平齊。另外，圖5(b)是對應於圖5(a)的俯視圖，其中圖5(a)是沿圖5(b)所示的X方向的切割線的橫截面圖。
在步驟116中，如圖6(a)所示，蝕刻回淺溝槽隔離402以及移除襯墊氮化層206以使淺溝槽隔離402的頂面與襯墊氧化層204的頂面平齊。另外，圖6(b)是對應於圖6(a)的俯視圖，其中圖6(a)是沿圖6(b)所示的X方向的切割線的橫截面圖。
到步驟116為止，兩個半導體層302(也稱為該片狀通道層(sheet channel layer,SCL))已經在該鰭式結構的兩側壁上形成(其中兩個半導體層302分別被命名為Qleft、Qright)，但該鰭式結構的頂面沒有該片狀通道層，所以該片狀通道型金氧半場效電晶體是該新B型(Type B)鰭式場效電晶體，其中該新B型 鰭式場效電晶體中具有較高摻雜濃度的上層(Qtop)的臨界電壓可能比該鰭式場效電晶體中兩個側壁的臨界電壓高。另外，在本發明的另一實施例中，該新B型鰭式場效電晶體形成一Qtop(也就是在該鰭式結構的頂部形成一片狀通道層)，其中一種可能的製程方法是在對閘極材料504進行光罩樣式化處理之前(如圖4所示)，移除對應設置閘極材料504的區域的襯墊氮化層206和襯墊氧化層204。然後利用該選擇性外延生長技術以在該鰭式結構的頂部形成一薄的片狀通道層(也就是Qtop)。之後，與前述類似，在該鰭式結構的兩個側壁上形成片狀通道層的同時，可以形成一個薄的閘極介電質，其結構與圖6中描述的一樣，在此不再贅述。
在步驟118中，如圖7(a)所示，移除掉襯墊氧化層204以及蝕刻回淺溝槽隔離402的部分。
在步驟120中，如圖7(a)所示，然後在閘極材料504和複合帽層506的邊緣沈積一氧化物-2以形成氧化物-2間隔層702和沈積一氮化物-2以形成氮化物-2間隔層704。另外，圖7(b)是對應於圖7(a)的俯視圖，其中圖7(a)是沿圖7(b)所示的X方向的切割線的橫截面圖。
在步驟122中，如圖8(a)所示，然後蝕刻掉一些暴露的矽以為了該片狀通道型金氧半場效電晶體的源極和汲極製作出淺溝槽802(例如約50nm深)。另外，圖8(b)是對應於圖8(a)的俯視圖，其中圖8(a)是沿圖8(b)所示的X方向的切割線的橫截面圖。
在步驟124中，如圖9(a)所示，利用一熱氧化製程(稱為氧化物-3製程)長出氧化物-3層902(包括穿透該片狀通道型金氧半場效電晶體的本體的垂直側 壁的氧化物-3V層9022(假設具有抖峭的結晶方向(110))和在淺溝槽802底部的頂面上的氧化物-3B層9024)。因為淺溝槽802的一個側壁有由氧化層-2間隔層702和氮化層-2間隔層704組成的垂直複合材料，以及淺溝槽802的其他側壁則是靠著淺溝槽隔離402，所以該氧化物-3製程可在淺溝槽802的所有側壁上長出薄的氧化層，以致於該片狀通道型金氧半場效電晶體的源極/汲極的寬度不會真正受到影響。另外，氧化物-3V層9022和氧化物-3B層9024出現在圖9和後續圖中的厚度僅是用以說明本發明，且氧化物-3V層9022和氧化物-3B層9024的幾何形狀與那些圖中所示的淺溝槽隔離402的尺寸並不成比例。例如，氧化物-3V層9022和氧化物-3B層9024的厚度約為20~30nm，但是淺溝槽隔離402的垂直高度約為200~250nm。另外，圖9(b)是對應於圖9(a)的俯視圖，其中圖9(a)是沿圖9b)所示的X方向的切割線的橫截面圖。
但設計該氧化物-3製程非常重要以使氧化物-3V層9022的厚度可以在精確控制的熱氧化溫度、時間和生長速度下得到非常精確的控制。由於在定義明確的矽表面上的該熱氧化製程應該導致氧化物-3V層9022厚度的40%被移除，所以在該片狀通道型金氧半場效電晶體本體的垂直壁上暴露的(110)矽表面的厚度和氧化物-3V層9022其餘60%的厚度會被視為該片狀通道型金氧半場效電晶體的本體的垂直壁外的附加物(因為氧化物-3V層9022上這種40%和60%的分佈的重要性將在下文中進一步闡明，所以氧化物-3V層9022和氧化物-2間隔層702/氮化物-2間隔層704相關的這種40%和60%的分佈將會在圖9中用虛線畫得特別清楚)。
在步驟126中，如圖10(a)所示，圖10(a)顯示出蝕刻掉氧化物-3層902之後的結果。另外，圖10(b)是對應於圖10(a)的俯視圖，其中圖10(a)是沿圖10(b) 所示的X方向的切割線的橫截面圖。
在步驟128中，如圖11(a)所示，然後利用該選擇性生長法(例如該選擇性外延生長技術)以形成n型輕摻雜汲極1102、1104以及形成n+摻雜源極1106和n+摻雜汲極1108。至此，該片狀通道型金氧半場效電晶體的主要部分已經完成。另外，圖11(b)是對應於圖11(a)的俯視圖，其中圖11(a)是沿圖11(b)所示的X方向的切割線的橫截面圖。
請參照圖12，圖12(a)是沿圖11(b)所示的Y方向的切割線的橫截面圖。如圖12(a)所示，可以清楚地看到Qleft和Qright都是選擇性外延生長的p型摻雜矽通道區。圖12(b)顯示Y方向的濃度曲線LYN和現有技術的Y方向的濃度曲線LYP，其中Y方向的濃度曲線LYN對應圖12(a)所示的一虛線L1。同樣地，圖12(c)顯示X方向的濃度曲線LXN和現有技術的X方向的濃度曲線LXP，其中X方向的濃度曲線LXN對應圖12(a)所示的一虛線L2。如圖12(a)、12(c)所示，Qleft和Qright的摻雜濃度(例如介於1x10^16和3x10^18之間)很明顯地低於該鰭式結構本體的摻雜濃度(例如5x10^18)。因此，該第一實施例的主要的重點描述如下：因為該片狀通道型金氧半場效電晶體的汲極和源極都是由該選擇性外延生長技術形成，除了其摻入的n型摻雜物的濃度高於Qleft和Qright摻入的n型摻雜物的濃度外，所以該汲極與該通道之間和該源極與該通道之間的無縫接觸區都已分別被良好地創造出來。另外，沒有形成所有通道的離子佈植，該汲極和該源極都已完成，以及不需要高溫退火來消除由於形成該汲極和該源極時的重擊而造成的損壞。另外，因為Qleft和Qright的摻雜濃度低於該片狀通道型金氧半場效電晶體的本體的摻雜濃度，所以特別的是如果該片狀通道型金氧半場效電晶體的本體的摻雜濃度較高且較難被反轉，以及一個明確的本體電壓(例如地電位)可以穩定 該片狀通道型金氧半場效電晶體的功能時，則可以預期臨界電壓可被良好設計的金屬氧化物片狀通道層(metal-oxide-SCL)結構的功函數明確定義。因此，該片狀通道型金氧半場效電晶體的短通道效應將會得到極大的改善。此外，由於該片狀通道型金氧半場效電晶體採用了較高的摻雜濃度，所以發生在N型金氧半電晶體(N-type metal-oxide-semiconductor(NMOS)transistor)和P型金氧半電晶體(P-type metal-oxide-semiconductor(PMOS)transistor)之間的閂鎖問題也可以得到極大的改善。
第二實施例：
接下來的是用於製造該片狀通道型金氧半場效電晶體的第二實施例，其中該第二實施例包含步驟10、步驟20-1、步驟30-1、步驟40-1和步驟50。
請參照圖1E、2、3、13，步驟20-1包含：步驟102：形成一襯墊氧化層204和沈積一襯墊氮化層206；步驟104：定義該片狀通道型金氧半場效電晶體的主動區，以及移除對應於該主動區外的原始水平面OHS的部分矽材料以製造溝槽210；步驟130：形成一半導體層302、一氧化間隔層1302和一氮化間隔層1304，以及蝕刻回氧化間隔層1302和氮化間隔層1304。
然後，請參照圖1F、14、15，步驟30-1包含：步驟132：沈積一氧化層並使用該化學機械研磨技術去除多餘的該氧化層以形成一淺溝槽隔離(STI)402；步驟134：定義一個橫跨該主動區和隔離區的閘極區，蝕刻掉對應於該閘極區的襯墊氧化層204和襯墊氮化層206，並蝕刻回對應於該閘極區的淺 溝槽隔離402；步驟136：在一凹槽404中形成閘極介電質材料502以及沈積閘極材料504，然後蝕回閘極材料504；步驟138：形成複合帽層506且通過該化學機械研磨技術對複合帽層506進行拋光。
請參照圖1G、16、17、18、19、20、21，步驟40-1包含：步驟140：蝕刻回淺溝槽隔離402以及移除襯墊氮化層206；步驟142：蝕刻掉襯墊氧化層204以及蝕刻回淺溝槽隔離402；步驟144：在閘極材料504和複合帽層506的邊緣形成一氧化物-2間隔層702和一氮化物-2間隔層704；步驟146：蝕刻掉曝露的矽；步驟148：以熱生成方式長出一氧化物-3層902；步驟150：蝕刻掉氧化物-3層902，然後形成n型輕摻雜汲極(LDD)1102、1104，以及然後形成n+摻雜源極1106和n+摻雜汲極1108。
在步驟130中，如圖13(a)所示，步驟106和步驟130之間的差異在於形成氧化間隔層1302在半導體層302上以及形成氮化間隔層1304在氧化間隔層1302上，以及利用該各向異性蝕刻技術蝕刻回氧化間隔層1302和氮化間隔層1304以使氧化間隔層1302和氮化間隔層1304的頂面與原始水平面OHS平齊，其中氧化間隔層1302和氮化間隔層1304是在該片狀通道型金氧半場效電晶體的主動區外。這裡所要強調的重點在於半導體層302將用於該片狀通道型金氧半場效電晶體的通道區(該通道區將變成一空乏區直到被完全反轉為導通通道區，其中該導通通道區取決於施加至該片狀通道型金氧半場效電晶體的閘極的一閘極 電壓如何施加)。因此，半導體層302的摻雜濃度將影響該片狀通道型金氧半場效電晶體的臨界值電壓，並在反轉作用下形成帶有電子載子的主要導電層以連接該片狀通道型金氧半場效電晶體的n型源極和n型汲極。由於半導體層302和該鰭式結構的本體是分開形成，所以最理想的設計是半導體層302具有適當的比該鰭式結構的本體低的摻雜濃度(例如1x10^16至3x10^18)。這樣就能使該通道從關閉到開啟(分別對應該通道的空乏和反轉)大部分發生在半導體層302內部，且由於該鰭式結構的本體的電壓條件比較穩定，所以半導體層302受到的影響比較小。另外，當該鰭式結構的鰭由於特徵尺寸(也就是線路的尺寸)在水準方向上繼續縮小而變得更薄和更高時，半導體層302加上氮化間隔層1304和氧化間隔層1302可加強該鰭式結構的鰭的機械穩定性。雖然較高的鰭式結構可以增加元件的寬度(以補償由於該鰭式結構變窄而產生的不良通道碰撞所導致的載子遷移率的降低)，但是較高且窄的鰭式結構可能會在實體上崩潰。另外，圖13(b)是對應於圖13(a)的俯視圖，其中圖13(a)是沿圖13(b)所示的X方向的切割線的橫截面圖。
步驟132(對應圖14)和步驟108相同，所以在此不再贅述。
在步驟134中，如圖14(a)所示，然後利用該光刻光罩技術定義橫跨該主動區和該隔離區的閘極區以使對應該閘極區的襯墊氧化層204和襯墊氮化層206被除去以形成凹槽404。另外，對應該閘極區的淺溝槽隔離402也被除去一定量(例如50nm深)。因此，半導體層302、氧化間隔層1302和氮化間隔層1304的上方部份被曝露出來。另外，圖14(b)是對應於圖14(a)的俯視圖，其中圖14(a)是沿圖14(b)所示的X方向的切割線的橫截面圖。
步驟136、步驟138(對應圖15)分別和步驟112、步驟114相同，所以在 此不再贅述。另外，圖15(b)是對應於圖15(a)的俯視圖，其中圖15(a)是沿圖15(b)所示的X方向的切割線的橫截面圖。
步驟140(對應圖16)和步驟116相同，所以在此不再贅述。另外，圖16(b)是對應於圖16(a)的俯視圖，其中圖16(a)是沿圖16(b)所示的X方向的切割線的橫截面圖。
同樣地，到步驟140為止，兩個半導體層302(也稱為該片狀通道層(sheet channel layer,SCL))已經在該鰭式結構的兩側壁上形成(其中兩個半導體層302分別被命名為Qleft、Qright)，但該鰭式結構的頂面沒有該片狀通道層，所以該片狀通道型金氧半場效電晶體是該新B型(Type B)鰭式場效電晶體，其中該新B型鰭式場效電晶體中具有較高摻雜濃度的上層(Qtop)的臨界電壓可能比該鰭式場效電晶體中兩個側壁的臨界電壓高。另外，在本發明的另一實施例中，該新B型鰭式場效電晶體形成一Qtop(也就是在該鰭式結構的頂部形成一片狀通道層)，其中一種可能的製程方法是在對閘極材料504進行光罩樣式化處理之前(如圖14所示)，移除對應設置閘極材料504的區域的襯墊氮化層206和襯墊氧化層204。然後利用該選擇性外延生長技術以在該鰭式結構的頂部形成一薄的片狀通道層(也就是Qtop)。之後，與前述類似，在該鰭式結構的兩個側壁上形成片狀通道層的同時，可以形成一個薄的閘極介電質，其結構與圖16中描述的一樣，在此不再贅述。
步驟142、步驟144(對應圖17)分別和步驟118、步驟120相同，所以在此不再贅述。另外，圖17(b)是對應於圖17(a)的俯視圖，其中圖17(a)是沿圖17(b)所示的X方向的切割線的橫截面圖。
步驟146(對應圖18)和步驟122相同，所以在此不再贅述。另外，圖18(b)是對應於圖18(a)的俯視圖，其中圖18(a)是沿圖18(b)所示的X方向的切割線的橫截面圖。
在步驟148中，如圖19(a)所示，利用該熱氧化製程(稱為該氧化物-3製程)長出氧化物-3層902(包括穿透該片狀通道型金氧半場效電晶體的本體的垂直側壁的氧化物-3V層9022(假設具有抖峭的結晶方向(110))和在淺溝槽802底部的頂面上的氧化物-3B層9024)。因為淺溝槽802的一個側壁有由氧化層-2間隔層702和氮化層-2間隔層704組成的垂直複合材料，以及淺溝槽802的其他側壁則是靠著淺溝槽隔離402，所以該氧化物-3製程可在淺溝槽802的所有側壁上長出薄的氧化層，以致於該片狀通道型金氧半場效電晶體的源極/汲極的寬度不會真正受到影響。另外，氧化物-3V層9022和氧化物-3B層9024出現在圖19和後續圖中的厚度僅是用以說明本發明，且氧化物-3V層9022和氧化物-3B層9024的幾何形狀與那些圖中所示的淺溝槽隔離402的尺寸並不成比例。例如，氧化物-3V層9022和氧化物-3B層9024的厚度約為20~30nm，但是淺溝槽隔離402的垂直高度約為200~250nm。另外，步驟148的其餘操作原理可參照圖9的相關敘述，所以在此不再贅述。另外，圖19(b)是對應於圖19(a)的俯視圖，其中圖19(a)是沿圖19(b)所示的X方向的切割線的橫截面圖。
步驟150(對應圖20)可參照步驟126和步驟128，所以在此不再贅述。至此，該片狀通道型金氧半場效電晶體的主要部分已經完成。另外，圖20(b)是對應於圖20(a)的俯視圖，其中圖20(a)是沿圖20(b)所示的X方向的切割線的橫截面圖。
請參照圖21，圖21(a)是沿圖20(b)所示的Y方向的切割線的橫截面圖。如圖21(a)所示，可以清楚地看到Qleft和Qright都是選擇性外延生長的p型摻雜矽通道區。如圖21(b)顯示Y方向的濃度曲線LYN和現有技術的Y方向的濃度曲線LYP，其中Y方向的濃度曲線LYN對應圖21(a)所示的一虛線L1。同樣地，圖21(c)顯示X方向的濃度曲線LXN和現有技術的X方向的濃度曲線LXP，其中X方向的濃度曲線LXN對應圖21(a)所示的一虛線L2。另外，圖21的其餘敘述可參照圖12的相關敘述，所以在此不再贅述。
第三實施例：
接下來的是用於製造該片狀通道型金氧半場效電晶體的第三實施例，其中該第三實施例包含步驟10、步驟20-2、步驟30-2、步驟40-2和步驟50。
請參照圖1H、2、3、22，步驟20-2包含：步驟102：形成一襯墊氧化層204和沈積一襯墊氮化層206；步驟104：定義該片狀通道型金氧半場效電晶體的主動區，以及移除對應於該主動區外的原始水平面OHS的部分矽材料以製造溝槽210；步驟152：形成一半導體層302，以及沈積一氧化層和利用該化學機械研磨技術去除多餘的該氧化層以形成一淺溝槽隔離(STI)402；步驟154：蝕刻回淺溝槽隔離(STI)402，以及形成一氧化間隔層2202和一氮化間隔層2204。
當該鰭式結構的鰭由於特徵尺寸(也就是線路的尺寸)在水準方向上繼續縮小而變得更薄和更高時，半導體層302加上氧化間隔層2202和氮化間隔層 2204可加強該鰭式結構的鰭的機械穩定性。
然後，請參照圖1I、23、24，步驟30-2包含：步驟156：沈積一氧化物-2層並使用該化學機械研磨技術去除多餘的該氧化物-2層以形成一淺溝槽隔離-2 2302；步驟158：定義一個橫跨該主動區和隔離區的閘極區，蝕刻掉對應於該閘極區的襯墊氧化層204和襯墊氮化層206，以及蝕刻回對應於該閘極區的淺溝槽隔離-2 2302；步驟160：在一凹槽404中形成閘極介電質材料502以及沈積閘極材料504，然後蝕回閘極材料504；步驟162：形成複合帽層506且通過該化學機械研磨技術對複合帽層506進行拋光。
請參照圖1J、25、26、27、28、29、30、31，步驟40-2包含：步驟164：蝕刻回淺溝槽隔離-2 2302以及移除襯墊氮化層206；步驟166：蝕刻掉襯墊氧化層204，然後蝕刻回淺溝槽隔離-2 2302；步驟168：在閘極材料504和複合帽層506的邊緣形成一氧化物-2間隔層702和一氮化物-2間隔層704；步驟170：蝕刻掉曝露的矽；步驟172：以熱生成方式長出一氧化物-3層902；步驟174：蝕刻掉氧化物-3層902；步驟176：形成n型輕摻雜汲極1102、1104，然後形成n+摻雜源極1106以及n+摻雜汲極1108。
步驟152(對應圖22)可參照步驟106和步驟108，所以在此不再贅述。另外，圖22(b)是對應於圖22(a)的俯視圖，其中圖22(a)是沿圖22(b)所示的X方向的切割線的橫截面圖。在步驟154中，如圖22(a)所示，然後蝕刻回淺溝槽隔離402以除去一定量的淺溝槽隔離402(例如從原始水平面OHS往下50nm深)。這是為了將來用於形成該鰭式結構的高而保留的。然後，在該片狀通道型金氧半場效電晶體的該主動區外形成氧化間隔層2202和氮化間隔層2204。
在步驟156中，如圖23(a)所示，沈積厚的該氧化物-2層使其完全填滿溝槽210，且使用該化學機械研磨技術去除多餘的該氧化物-2層以在淺溝槽隔離402上形成淺溝槽隔離-2 2302，其中淺溝槽隔離-2 2302的頂面與襯墊氮化層206的頂面平齊。
在步驟158中，如圖23(a)所示，然後利用該光刻光罩技術定義橫跨該主動區和該隔離區的閘極區以使對應該閘極區的襯墊氧化層204和襯墊氮化層206被除去。另外，對應該閘極區的淺溝槽隔離-2 2302也被除去一定量(例如50nm深)。因此，半導體層302、氧化間隔層2202和氮化間隔層2204的上方部份被曝露出來。另外，圖23(b)是對應於圖23(a)的俯視圖，其中圖23(a)是沿圖23(b)所示的X方向的切割線的橫截面圖。
步驟160、步驟162(對應圖24)分別和步驟112、步驟114相同，所以在此不再贅述。另外，圖24(b)是對應於圖24(a)的俯視圖，其中圖24(a)是沿圖24(b)所示的X方向的切割線的橫截面圖。
在步驟164中，如圖25(a)所示，蝕刻回淺溝槽隔離-2 2302以及移除襯 墊氮化層206以使淺溝槽隔離-2 2302的頂面與襯墊氧化層204的頂面平齊。另外，圖25(b)是對應於圖25(a)的俯視圖，其中圖25(a)是沿圖25(b)所示的X方向的切割線的橫截面圖。
同樣地，到步驟164為止，兩個半導體層302(也稱為該片狀通道層(sheet channel layer,SCL))已經在該鰭式結構的兩側壁上形成(其中兩個半導體層302分別被命名為Qleft、Qright)，但該鰭式結構的頂面沒有該片狀通道層，所以該片狀通道型金氧半場效電晶體是該新B型(Type B)鰭式場效電晶體，其中該新B型鰭式場效電晶體中具有較高摻雜濃度的上層(Qtop)的臨界電壓可能比該鰭式場效電晶體中兩個側壁的臨界電壓高。另外，在本發明的另一實施例中，該新B型鰭式場效電晶體形成一Qtop(也就是在該鰭式結構的頂部形成一片狀通道層)，其中一種可能的製程方法是在對閘極材料504進行光罩樣式化處理之前(如圖23所示)，移除對應設置閘極材料504的區域的襯墊氮化層206和襯墊氧化層204。然後利用該選擇性外延生長技術以在該鰭式結構的頂部形成一薄的片狀通道層(也就是Qtop)。之後，與前述類似，在該鰭式結構的兩個側壁上形成片狀通道層的同時，可以形成一個薄的閘極介電質，其結構與圖25中描述的一樣，在此不再贅述。
在步驟166中，如圖26(a)所示，蝕刻掉襯墊氧化層204，然後蝕刻回淺溝槽隔離-2 2302的部分。
步驟168(對應圖26)和步驟120相同，所以在此不再贅述。另外，圖26(b)是對應於圖26(a)的俯視圖，其中圖26(a)是沿圖26(b)所示的X方向的切割線的橫截面圖。
步驟170(對應圖27)和步驟122相同，所以在此不再贅述。另外，圖27(b)是對應於圖27(a)的俯視圖，其中圖27(a)是沿圖27(b)所示的X方向的切割線的橫截面圖。
步驟172(對應圖28)和步驟124相同，所以在此不再贅述。另外，圖28(b)是對應於圖28(a)的俯視圖，其中圖28(a)是沿圖28(b)所示的X方向的切割線的橫截面圖。
步驟174(對應圖29)和步驟126相同，所以在此不再贅述。另外，圖29(b)是對應於圖29(a)的俯視圖，其中圖29(a)是沿圖29(b)所示的X方向的切割線的橫截面圖。
步驟176(對應圖30)和步驟128相同，所以在此不再贅述。另外，圖30(b)是對應於圖30(a)的俯視圖，其中圖30(a)是沿圖30(b)所示的X方向的切割線的橫截面圖。
請參照圖31，圖31(a)是沿圖30(b)所示的Y方向的切割線的橫截面圖。如圖31(a)所示，可以清楚地看到Qleft和Qright都是選擇性外延生長的p型摻雜矽通道區。圖31(b)顯示Y方向的濃度曲線LYN和現有技術的Y方向的濃度曲線LYP，其中Y方向的濃度曲線LYN對應圖31(a)所示的一虛線L1。同樣地，圖31(c)顯示X方向的濃度曲線LXN和現有技術的X方向的濃度曲線LXP，其中X方向的濃度曲線LXN對應圖31(a)所示的一虛線L2。如圖31(a)、31(c)所示，Qleft和Qright的摻雜濃度(例如介於1x10^16和3x10^18之間)很明顯地低於該鰭式結構本體的 摻雜濃度(例如5x10^18)。因此，該第三實施例的主要的重點描述如下：因為該片狀通道型金氧半場效電晶體的汲極和源極都是由該選擇性外延生長技術形成，除了其摻入的n型摻雜物的濃度高於Qleft和Qright摻入的n型摻雜物的濃度外，所以該汲極與該通道之間和該源極與該通道之間的無縫接觸區都已分別被良好地創造出來。另外，沒有形成所有通道的離子佈植，該汲極和該源極都已完成，以及不需要高溫退火來消除由於形成該汲極和該源極時的重擊而造成的損壞。另外，因為Qleft和Qright的摻雜濃度低於該片狀通道型金氧半場效電晶體的本體的摻雜濃度，所以特別的是如果該片狀通道型金氧半場效電晶體的本體的摻雜濃度較高且較難被反轉，以及一個明確的本體電壓(例如地電位)可以穩定該片狀通道型金氧半場效電晶體的功能時，則可以預期臨界電壓可被良好設計的金屬氧化物片狀通道層(metal-oxide-SCL)結構的功函數明確定義。因此，該片狀通道型金氧半場效電晶體的短通道效應將會得到極大的改善。此外，由於該片狀通道型金氧半場效電晶體採用了較高的摻雜濃度，所以發生在N型金氧半電晶體(NMOS)和P型金氧半電晶體(PMOS)之間的閂鎖問題也可以得到極大的改善。
第四實施例：
接下來的是用於製造該片狀通道型金氧半場效電晶體的第四實施例，其中該第四實施例包含步驟10、步驟20-3、步驟30-3、步驟40-3和步驟50。
請參照圖1K、2、3、32、33，步驟20-3包含：步驟102：形成一襯墊氧化層204和沈積一襯墊氮化層206；步驟104：定義該片狀通道型金氧半場效電晶體的主動區，以及移除對應於該主動區外的原始水平面OHS的部分矽材料以製造溝槽210； 步驟178：沈積一氧化層並使用該化學機械研磨技術去除多餘的該氧化層以形成一淺溝槽隔離(STI)402，以及蝕刻回淺溝槽隔離402；步驟180：利用該選擇性外延生長(SEG)技術以形成一半導體層3302。
然後，請參照圖1L、34、35，步驟30-3包含： 步驟182：沈積一氧化物-2層並使用該化學機械研磨技術去除多餘的該氧化物-2層以形成一淺溝槽隔離-2 2302；步驟184：定義一個橫跨該主動區和隔離區的閘極區，蝕刻掉對應於該閘極區的襯墊氧化層204和襯墊氮化層206，以及蝕刻回對應於該閘極區的淺溝槽隔離-2 2302；步驟186：在一凹槽404中形成閘極介電質材料502以及沈積閘極材料504，然後蝕回閘極材料504；步驟188：形成複合帽層506且通過該化學機械研磨技術對複合帽層506進行拋光。
請參照圖1M、36、37、38、39、40、41、42，步驟40-3包含：步驟190：蝕刻回淺溝槽隔離-2 2302以及移除襯墊氮化層206；步驟192：蝕刻掉襯墊氧化層204，然後蝕刻回淺溝槽隔離-2 2302；步驟194：在閘極材料504和複合帽層506的邊緣形成一氧化物-2間隔層702和一氮化物-2間隔層704；步驟195：蝕刻掉曝露的矽；步驟196：以熱生成方式長出一氧化物-3層902； 步驟197：蝕刻掉氧化物-3層902.步驟198：形成n型輕摻雜汲極1102、1104，然後形成n+摻雜源極1106以及n+摻雜汲極1108。
在步驟178中，如圖32(a)所示，沈積厚的該氧化層使其完全填滿溝槽210，且使用該化學機械研磨技術去除多餘的該氧化層以形成淺溝槽隔離402，其中此時淺溝槽隔離402的頂面與襯墊氮化層206的頂面平齊。另外，值得注意的是在溝槽210中並未生成片狀通道層(SCL)。然後，蝕刻回淺溝槽隔離402以移除淺溝槽隔離402的部分(例如從原始水平面OHS往下50nm深)。這是為了將來用於形成該鰭式結構的高而保留的。另外，圖32(b)是對應於圖32(a)的俯視圖，其中圖32(a)是沿圖32(b)所示的X方向的切割線的橫截面圖。
在步驟180中，如圖33(a)所示，利用該選擇性外延生長(SEG)技術以在曝露的矽表面(該鰭式結構的兩側壁)上長出半導體層3302(也就是片狀通道層(sheet-channel layer,SCL)，以及半導體層302可以是具有約為1至2nm厚度的整片p型摻雜矽且為了詳細的元件設計而能良好地調整)。另外，半導體層3302的操作原理和半導體層302的操作原理相同，所以在此不再贅述。另外，圖33(b)是對應於圖33(a)的俯視圖，其中圖33(a)是沿圖33(b)所示的X方向的切割線的橫截面圖。
在步驟182中，如圖34(a)所示，沈積厚的該氧化物-2層使其完全填滿溝槽210，且使用該化學機械研磨技術去除多餘的該氧化物-2層以在淺溝槽隔離402上形成淺溝槽隔離-2 2302，其中淺溝槽隔離-2 2302的頂面與襯墊氮化層206的頂面平齊。
在步驟184中，如圖34(a)所示，然後利用該光刻光罩技術定義橫跨該主動區和該隔離區的閘極區以使對應該閘極區的襯墊氧化層204和襯墊氮化層206被除去。另外，對應該閘極區的淺溝槽隔離-2 2302也被除去一定量(例如50nm深)。因此，半導體層3302的上方部份被曝露出來。另外，圖34(b)是對應於圖34(a)的俯視圖，其中圖34(a)是沿圖34(b)所示的X方向的切割線的橫截面圖。
步驟186、步驟188(對應圖35)分別和步驟112、步驟114相同，所以在此不再贅述。另外，圖35(b)是對應於圖35(a)的俯視圖，其中圖35(a)是沿圖35(b)所示的X方向的切割線的橫截面圖。
在步驟190中，如圖36(a)所示，蝕刻回淺溝槽隔離-2 2302以及移除襯墊氮化層206以使淺溝槽隔離-2 2302的頂面與襯墊氧化層204的頂面平齊。另外，圖36(b)是對應於圖36(a)的俯視圖，其中圖36(a)是沿圖36(b)所示的X方向的切割線的橫截面圖。
同樣地，到步驟190為止，兩個半導體層3302(也稱為該片狀通道層(sheet channel layer,SCL))已經在該鰭式結構的兩側壁上形成(其中兩個半導體層3302分別被命名為Qleft、Qright)，但該鰭式結構的頂面沒有該片狀通道層，所以該片狀通道型金氧半場效電晶體是該新B型(Type B)鰭式場效電晶體，其中該新B型鰭式場效電晶體中具有較高摻雜濃度的上層(Qtop)的臨界電壓可能比該鰭式場效電晶體中兩個側壁的臨界電壓高。另外，在本發明的另一實施例中，該新B型鰭式場效電晶體形成一Qtop(也就是在該鰭式結構的頂部形成一片狀通道層)，其中一種可能的製程方法是在對閘極材料504進行光罩樣式化處理之前(如圖34所示)，移除對應設置閘極材料504的區域的襯墊氮化層206和襯墊氧化層204 然後利用該選擇性外延生長技術以在該鰭式結構的頂部形成一薄的片狀通道層(也就是Qtop)。之後，與前述類似，在該鰭式結構的兩個側壁上形成片狀通道層的同時，可以形成一個薄的閘極介電質，其結構與圖35中描述的一樣，在此不再贅述。
在步驟192中，如圖37(a)所示，蝕刻掉襯墊氧化層204，然後蝕刻回淺溝槽隔離-2 2302的部分。
步驟194(對應圖37)和步驟120相同，所以在此不再贅述。另外，圖37(b)是對應於圖37(a)的俯視圖，其中圖37(a)是沿圖37(b)所示的X方向的切割線的橫截面圖。
步驟195(對應圖38)和步驟122相同，所以在此不再贅述。另外，圖38(b)是對應於圖38(a)的俯視圖，其中圖38(a)是沿圖38(b)所示的X方向的切割線的橫截面圖
步驟196(對應圖39)和步驟124相同，所以在此不再贅述。另外，圖39(b)是對應於圖39(a)的俯視圖，其中圖39(a)是沿圖39(b)所示的X方向的切割線的橫截面圖。
步驟197(對應圖40)和步驟126相同，所以在此不再贅述。另外，圖40(b)是對應於圖40(a)的俯視圖，其中圖40(a)是沿圖40(b)所示的X方向的切割線的橫截面圖。
步驟198(對應圖41)和步驟128相同，所以在此不再贅述。另外，圖41(b)是對應於圖41(a)的俯視圖，其中圖41(a)是沿圖41(b)所示的X方向的切割線的橫截面圖。
請參照圖42，圖42(a)是沿圖41(b)所示的Y方向的切割線的橫截面圖。如圖42(a)所示，可以清楚地看到Qleft和Qright都是選擇性外延生長的p型摻雜矽通道區。圖42(b)顯示Y方向的濃度曲線LYN和現有技術的Y方向的濃度曲線LYP，其中Y方向的濃度曲線LYN對應圖42(a)所示的一虛線L1。同樣地，圖42(c)顯示X方向的濃度曲線LXN和現有技術的X方向的濃度曲線LXP，其中X方向的濃度曲線LXN對應圖42(a)所示的一虛線L2。如圖42(a)、42(c)所示，Qleft和Qright的摻雜濃度(例如介於1x10^16和3x10^18之間)很明顯地低於該鰭式結構本體的摻雜濃度(例如5x10^18)。因此，該第四實施例的主要的重點描述如下：因為該片狀通道型金氧半場效電晶體的汲極和源極都是由該選擇性外延生長技術形成，除了其摻入的n型摻雜物的濃度高於Qleft和Qright摻入的n型摻雜物的濃度外，所以該汲極與該通道之間和該源極與該通道之間的無縫接觸區都已分別被良好地創造出來。另外，沒有形成所有通道的離子佈植，該汲極和該源極都已完成，以及不需要高溫退火來消除由於形成該汲極和該源極時的重擊而造成的損壞。另外，所以特別的是如果該片狀通道型金氧半場效電晶體的本體的摻雜濃度較高且較難被反轉，以及一個明確的本體電壓(例如地電位)可以穩定該片狀通道型金氧半場效電晶體的功能時，則可以預期臨界電壓可被良好設計的金屬氧化物片狀通道層(metal-oxide-SCL)結構的功函數明確定義。因此，該片狀通道型金氧半場效電晶體的短通道效應將會得到極大的改善。此外，由於該片狀通道型金氧半場效電晶體採用了較高的摻雜濃度，所以發生在N型金氧半電晶體(NMOS)和P型金氧半電晶體(PMOS)之間的閂鎖問題也可以得到極大的改善。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200:基底
202:p型井
302、Qleft、Qright:半導體層
402:淺溝槽隔離
502:閘極介電質材料
5042:氮化鈦
5044:金屬
5062:氮化層-1
5064:硬光罩-氧化物層
L1、L2:虛線
LXP、LXN、LYP、LYN:濃度曲線

Claims (14)

  1. 一種電晶體結構，包含：一基底，具有一本體；一淺溝槽隔離，圍繞該本體；一第一導電區，其中該第一導電區的三邊與淺溝槽隔離接觸；一閘極導電區，在該本體上方；一閘極介電層，在該閘極導電區和該本體之間；以及一片狀通道層(sheet channel layer,SCL)，設置在該本體和該閘極介電層之間，其中該片狀通道層包含一磊晶半導體層，該片狀通道層覆蓋該本體的鰭式結構的兩側壁但不覆蓋該鰭式結構的頂面，且該本體的摻雜濃度高於該片狀通道層的摻雜濃度。
  2. 如請求項1所述的電晶體結構，其中該基底另包含在該本體下方的一井區，且該片狀通道層的摻雜濃度高於該井區的摻雜濃度。
  3. 如請求項1所述的電晶體結構，其中該本體包括一鰭式結構，該片狀通道層包括一第一片狀通道層和一第二片狀通道層，該第一片狀通道層與該鰭式結構的第一側壁接觸，以及該第二片狀通道層與該鰭式結構的第二側壁接觸。
  4. 如請求項3所述的電晶體結構，其中該片狀通道層圍繞位於該閘極導電區外的該本體的三邊。
  5. 如請求項3所述的電晶體結構，另包含一間隔層，其中該間隔層 貼著該第一片狀通道層以及該第二片狀通道層。
  6. 如請求項5所述的電晶體結構，其中該間隔層包含一氮化層。
  7. 如請求項5所述的電晶體結構，其中該間隔層僅貼著該第一片狀通道層的上方部份以及該第二片狀通道層的上方部份。
  8. 如請求項3所述的電晶體結構，其中該第一片狀通道層僅貼著該鰭式結構的第一側壁的上方部份，以及該第二片狀通道層僅貼著該鰭式結構的第二側壁的上方部份。
  9. 如請求項1所述的電晶體結構，其中該第一導電區毗連該片狀通道層和該本體，且該第一導電區係一磊晶半導體區。
  10. 如請求項9所述的電晶體結構，其中該第一導電區包括一個輕摻雜區(lightly doped region)和一重摻雜區，且該重摻雜區垂直堆疊在該輕摻雜區上。
  11. 如請求項10所述的電晶體結構，其中該輕摻雜區和該重摻雜區是通過一選擇性外延生長(selective epitaxial growth,SEG)技術形成。
  12. 如請求項1所述的電晶體結構，其中該片狀通道層是通過一選擇性外延生長技術形成。
  13. 一種電晶體結構，包含：一基底，具有一本體；一淺溝槽隔離，圍繞該本體；一第一導電區，其中該第一導電區的三邊被該淺溝槽隔離圍繞；一閘極導電區，在該本體上方；一閘極介電層，在該閘極導電區和該本體之間；以及一片狀通道層(sheet channel layer,SCL)，其中該片狀通道層包含一磊晶半導體層，該片狀通道層覆蓋該本體的鰭式結構的兩側壁，且該本體的摻雜濃度高於該片狀通道層的摻雜濃度；其中位於該閘極導電區內之該片狀通道層之頂部高於位於該閘極導電區外之該片狀通道層之頂部。
  14. 如請求項13所述的電晶體結構，其中位於該閘極導電區外之該片狀通道層被該淺溝槽隔離圍繞。
TW111128586A 2021-07-29 2022-07-29 電晶體結構 TWI872359B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163226787P 2021-07-29 2021-07-29
US63/226,787 2021-07-29

Publications (2)

Publication Number Publication Date
TW202306162A TW202306162A (zh) 2023-02-01
TWI872359B true TWI872359B (zh) 2025-02-11

Family

ID=83049945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128586A TWI872359B (zh) 2021-07-29 2022-07-29 電晶體結構

Country Status (5)

Country Link
US (1) US20230034875A1 (zh)
EP (1) EP4125134A1 (zh)
KR (1) KR102850506B1 (zh)
CN (1) CN115692501A (zh)
TW (1) TWI872359B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170421A1 (en) * 2021-11-26 2023-06-01 Invention And Collaboration Laboratory Pte. Ltd. Transistor structure
US20240282861A1 (en) * 2023-02-17 2024-08-22 Invention And Collaboration Laboratory, Inc. Transistor structure with multiple vertical thin bodies
TW202445870A (zh) * 2023-05-05 2024-11-16 日日新半導體架構股份有限公司 具有多垂直薄體的電晶體結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130056795A1 (en) * 2011-09-06 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Design Controlling Channel Thickness
US8723223B2 (en) * 2011-11-30 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Fin field-effect transistors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506460B1 (ko) * 2003-10-31 2005-08-05 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
KR100764059B1 (ko) * 2006-09-22 2007-10-09 삼성전자주식회사 반도체 장치 및 그 형성 방법
KR101894221B1 (ko) * 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
US9105654B2 (en) * 2012-03-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain profile for FinFET
JP2014038898A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 半導体装置
CN103985754B (zh) * 2013-02-08 2018-09-04 中国科学院微电子研究所 半导体器件及其制造方法
US9159824B2 (en) * 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US9390976B2 (en) * 2014-05-01 2016-07-12 International Business Machines Corporation Method of forming epitaxial buffer layer for finFET source and drain junction leakage reduction
US9711647B2 (en) * 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
US9496379B2 (en) * 2014-10-20 2016-11-15 International Business Machines Corporation Method and structure for III-V FinFET
US9502502B2 (en) * 2015-03-16 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US20160322473A1 (en) * 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer Layer on Gate and Methods of Forming the Same
CN106486378B (zh) * 2015-09-02 2019-07-02 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US9984937B1 (en) * 2017-04-20 2018-05-29 International Business Machines Corporation Vertical silicon/silicon-germanium transistors with multiple threshold voltages
US10636910B2 (en) * 2017-05-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method of forming the same
US10930569B2 (en) * 2018-07-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Dual crystal orientation for semiconductor devices
US11581226B2 (en) * 2019-09-27 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable epitaxy structures and method of forming the same
US11183591B2 (en) * 2019-10-30 2021-11-23 Avago Technologies International Sales Pte. Ltd. Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities
US11282947B1 (en) * 2020-09-02 2022-03-22 International Business Machines Corporation Heterojunction bipolar transistor with a silicon oxide layer on a silicon germanium base

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130056795A1 (en) * 2011-09-06 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Design Controlling Channel Thickness
US8723223B2 (en) * 2011-11-30 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Fin field-effect transistors

Also Published As

Publication number Publication date
TW202306162A (zh) 2023-02-01
EP4125134A1 (en) 2023-02-01
US20230034875A1 (en) 2023-02-02
KR20230018344A (ko) 2023-02-07
CN115692501A (zh) 2023-02-03
KR102850506B1 (ko) 2025-08-25

Similar Documents

Publication Publication Date Title
CN102122645B (zh) 集成电路结构、其制造方法和使用方法
TWI872359B (zh) 電晶體結構
KR101369560B1 (ko) ＦｉｎＦＥＴ를 위한 장치 및 방법
JP4493343B2 (ja) 歪みフィンｆｅｔ構造および方法
CN100517619C (zh) 制造带有掩埋沟道的鳍式场效应晶体管的结构和方法
KR101718191B1 (ko) 핀형 전계효과 트랜지스터 구조체와 그 형성방법
US20050239254A1 (en) Quasi-plannar and FinFET-like transistors on bulk silicon
CN101312190B (zh) 半导体器件及其制造方法
US8405154B2 (en) Low cost transistors using gate orientation and optimized implants
KR20080041588A (ko) 단채널 효과를 향상시킨 금속 산화물 전계 효과 트랜지스터및 이의 제조 방법
KR100506823B1 (ko) 반도체 장치의 제조 방법
CN102779849B (zh) 半导体器件和用于制造半导体器件的方法
TWI886417B (zh) 電晶體結構
CN106098783A (zh) 一种低功耗鳍式场效应晶体管及其制备方法
JPWO2007023979A1 (ja) Ｍｏｓｆｅｔおよび半導体装置の製造方法
CN108074974B (zh) 半导体装置的形成方法
CN110176402A (zh) 一种fdsoi pmos浅掺杂离子注入方法
CN104952730B (zh) 半导体结构及其形成方法
TWI909708B (zh) 具有多垂直薄體的電晶體結構
TWI886421B (zh) 電晶體結構
US12159936B2 (en) Transistor structure and processing method therefore
TWI873644B (zh) 電晶體結構
TWI902070B (zh) 具有精確幾何形狀的半導體電晶體及其相關的製造方法
TWI907958B (zh) 具有多垂直薄體的電晶體結構
CN103165509B (zh) 准绝缘体上硅场效应晶体管的制备方法