[go: up one dir, main page]

TWI872121B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI872121B
TWI872121B TW109133992A TW109133992A TWI872121B TW I872121 B TWI872121 B TW I872121B TW 109133992 A TW109133992 A TW 109133992A TW 109133992 A TW109133992 A TW 109133992A TW I872121 B TWI872121 B TW I872121B
Authority
TW
Taiwan
Prior art keywords
layer
work function
fluorine
concentration
gate dielectric
Prior art date
Application number
TW109133992A
Other languages
English (en)
Other versions
TW202117813A (zh
Inventor
許家瑋
賴蓓盈
侯承浩
雄飛 于
志安 徐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202117813A publication Critical patent/TW202117813A/zh
Application granted granted Critical
Publication of TWI872121B publication Critical patent/TWI872121B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01332—
    • H10D64/01338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P32/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明實施例提供一種半導體裝置及其製造方法，其利用鈍化摻質來鈍化閘極介電層。利用例如浸泡法的製程使鈍化摻質穿過功函數層，導入至閘極介電質層中。鈍化摻質為可幫助鈍化電子捕捉缺陷(electrical trapping defects)的原子，例如為氟。

Description

半導體裝置及其製造方法
本發明實施例是關於一種半導體裝置的製造方法，特別是關於一種鰭式場效電晶體的製造方法。
半導體裝置被用於各種電子應用，例如個人電腦、行動電話、數位相機以及其他電子設備。通常藉由依序地在半導體基板上沉積材料的絕緣層或介電質層、導電層、以及半導體層，並利用微影製程圖案化各種材料層以在其上形成電路組件及元件來製造半導體裝置。
半導體產業透過不斷縮小最小特徵尺寸(minimum feature size)來持續提升各種電子組件(例如：電晶體、二極體、電阻器、電容器等等)的積集度(integration density)，其允許在一給定面積內整合更多的部件。然而，隨著最小特徵尺寸的縮小，應解決的額外問題也隨之出現。
本發明實施例提供一種半導體裝置製造方法，包括：形成閘極介電質層於半導體鰭片上，接著形成第一功函數層於閘極介電質層上，此第一功函數層在形成第一功函數層之後具有第一厚度。將第一功函數層浸泡在第一前驅物中，此第一前驅物包括鈍化摻質，其中浸泡第一功函數層的步驟將鈍化摻 質導入閘極介電質層中，以及其中第一功函數層在浸泡第一功函數層之後具有第一厚度。接著，形成填充材料於第一功函數層的上方。
本發明實施例提供一種半導體裝置製造方法，包括：在半導體鰭片上的高介電常數介電質上沉積第一功函數金屬至第一厚，接著藉由將此第一功函數金屬浸泡在三氟化氮中，保形地使氟穿過高介電常數介電質且穿過第一功函數金屬擴散至界面氧化物中，其中第一功函數金屬在保形地沉積氟之後具有第一厚度。接著，在保形地擴散氟之後沉積填充材料。
本發明實施例提供一種半導體裝置，包括：半導體鰭片；於半導體鰭片上的界面層：於界面層上的閘極介電質層；於閘極介電質層上的第一功函數金屬層，其中第一功函數金屬層具有氟的第一下降濃度，並且亦具有氟的第一上升濃度；以及於第一功函數金屬層上的填充材料。
100:半導體裝置
101:基板
103:第一溝槽
105:第一隔離區
107:鰭片
109:虛置閘極介電質
111:虛置閘極電極
113:第一間隔物
115:堆疊
201:源極/汲極區
203:層間介電質層
301:第一介電質層
303:第一(p型)金屬功函數層
305:界面層
401:鈍化摻質
403:前驅物
501:填充材料
503:第一閘極堆疊
601:蓋層
701,703,705,707,709,711,713,801,803,807,809,813:線
715,815:背景圖表
配合所附圖式來閱讀以下詳細敘述為理解本揭露的各個方面的最佳方式。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，為了清楚地起見，可能任意地放大或縮小元件的尺寸。
第1圖根據本發明的一些實施例，繪示出形成半導體鰭片的透視圖。
第2A圖至第2B圖是根據本發明的一些實施例，繪示出形成源極/汲極區以及移除虛置閘極電極的步驟。
第3圖是根據本發明的一些實施例，繪示出形成第一介電質層以及功函數層的步驟。
第4圖是根據本發明的一些實施例，繪示出浸泡製程。
第5圖是根據本發明的一些實施例，繪示出形成填充材料的步驟。
第6圖是根據本發明的一些實施例，繪示出形成頂蓋的步驟。
第7圖是根據本發明的一些實施例，繪示出氟的濃度的第一次掃描。
第8圖是根據本發明的一些實施例，繪示出氟的濃度的第二次掃描。
以下發明實施例提供了許多不同的實施例或範例，用於實施本發明之不同特徵。各部件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限制。舉例而言，敘述中若提及第一部件形成在第二部件之上或上，可能包含所形成的第一和第二部件為直接接觸的實施例，也可能包含額外的部件形成在第一和第二部件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例及/或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在......之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個(些)部件或特徵與另一個(些)部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
以下將針對特定示例描述實施例，這些示例包括具有防止起泡的鰭式場效電晶體製造製程以及形成氣泡(blister)數量減少的半導體裝置。然而，實施例並不限於本文提供的示例，並且可在各式各樣的實施例中實現本發明的概念。
現在參照第1圖，其繪示出半導體裝置100的透視圖，像是鰭式場效電晶體裝置。在一實施例中，半導體裝置100包括基板101與第一溝槽103。基 板101可為矽基板，儘管也可以使用其他基板，例如絕緣體上覆半導體(semiconductor-on-insulator,SOI)、應變SOI(strained SOI)，以及絕緣體上的矽鍺。基板101可以是p型半導體，儘管在其他實施例中，基板101可以是n型半導體。
可以形成第一溝槽103作為最終形成第一隔離區105的初始步驟。可使用遮罩層(於第1圖中未分別繪示)伴隨著適合的蝕刻製程來形成第一溝槽103。舉例來說，遮罩層可以是包含氮化矽的硬遮罩，其透過例如化學氣相沉積(CVD)製程而形成，儘管可以使用其他材料，例如氧化物、氮氧化物、碳化矽、上述之組合或類似者，並且可以使用其他製程，例如電漿增強化學氣相沉積(plasma enhanced CVD,PECVD)、低壓化學氣相沉積(low pressure CVD,LPCVD)或者甚至可以在形成氧化矽之後接著進行氮化。一旦形成遮罩層的材料，可透過適合的光微影製程將遮罩層圖案化，以露出基板101將被移除來形成第一溝槽103的部分。
一旦形成遮罩層且將其圖案化，便在基板101內形成第一溝槽103。為了在基板101內形成第一溝槽103，可透過適合的製程(例如反應性離子蝕刻(reactive ion etching,RIE))來移除露出的基板101，儘管也可以使用任何適合的製程。在一實施例中，可以形成具有第一深度的第一溝槽103，第一深度從基板101的表面算起少於約5000埃(Å)，例如約2500埃。
然而，本發明所屬技術領域中具有通常知識者將能理解，前述形成第一溝槽103的製程僅為一種可能的製程，並非意味著為唯一的實施例。反之，可以透過任何適合的製程來形成第一溝槽103，且可以使用包含任意數量的遮罩和移除步驟之任何適合的製程。
除了形成第一溝槽103之外，遮罩和蝕刻製程從基板101中保留而未被移除的部分額外地形成鰭片107。為了方便起見，在圖式中以虛線將鰭片107與基板101分隔，儘管可能存在或不存在此分隔的物理標示。可使用這些鰭片107 來形成多閘極鰭式場效電晶體(multiple-gate FinFET)的通道區，將於下文討論。雖然第1圖只繪示從基板101形成兩個鰭片107，但可以採用任何數量的鰭片107。
可形成鰭片107使得鰭片107在基板101的表面具有介於約5奈米至約80奈米之間的寬度，例如約30奈米。此外，鰭片107彼此之間以介於約10奈米至約100奈米之間的距離分隔，例如約50奈米。藉由以這樣的形式隔開鰭片107，每一個鰭片107可形成單獨的通道區，並且鰭片107仍足夠靠近來共用共同的閘極(將於下文進一步討論)。
一旦形成第一溝槽103和鰭片107，便以介電材料填入第一溝槽103，且可在第一溝槽103內凹蝕介電材料以形成第一隔離區105。介電材料可以是氧化物材料、高密度電漿(high-density plasma,HDP)氧化物或類似者。在對第一溝槽103進行可選的清潔步驟和形成內襯(lining)之後，可使用化學氣相沉積(CVD)方法(例如高深寬比填溝製程(high aspect ratio process,HARP))、高密度電漿化學氣相沉積方法，或在本發明所屬技術領域中已知的其他適合的形成方法之一來形成介電材料。
可藉由以下方式填充第一溝槽103：使用介電材料過度填充第一溝槽103以及基板101，接著透過適合的製程(例如化學機械研磨(CMP)、蝕刻、上述的組合或類似者)來移除第一溝槽103以及鰭片107外部的多餘材料。在一實施例中，移除製程也移除任何位於鰭片107上方的介電材料，因此移除介電材料的步驟將露出鰭片107的表面以進行進一步的製程步驟。
一旦以介電材料填充第一溝槽103，可接著凹蝕介電材料遠離鰭片107的表面。可執行凹蝕步驟以露出相鄰於鰭片107的頂面之鰭片107的側壁的至少一部分。可藉由將鰭片107的頂面浸入例如HF的蝕刻劑中，以使用濕式蝕刻來凹蝕介電材料，儘管也可以使用其他蝕刻劑，例如H2，以及使用其他方法，例如反應性離子蝕刻、使用例如NH3/NF3為蝕刻劑的乾式蝕刻、化學氧化物移除或 乾式化學清潔。可以將介電材料凹蝕至離鰭片107的表面約50Å至約500Å之間的距離，例如約400Å。此外，凹蝕步驟也可移除位於鰭片107上方的任何剩下的介電材料，以確保露出鰭片107來進行進一步的製程。
然而，本發明所屬技術領域中具有通常知識者將能理解，前述步驟可以僅為用於填充介電材料和凹蝕介電材料的全部製造流程的一部分。舉例來說，可以利用內襯步驟、清潔步驟、退火步驟、間隙填充步驟、上述之組合以及類似者，以形成第一溝槽103並且以介電材料填充第一溝槽103。本發明實施例的範疇完全旨在包含所有可能的製程步驟。
在形成第一隔離區105之後，在每一個鰭片107上可形成虛置閘極介電質109、虛置閘極介電質109上的虛置閘極電極111以及第一間隔物113。在一實施例中，可藉由熱氧化、化學氣相沉積、濺鍍(sputtering)或任何本發明所屬技術領域中已知且使用於形成閘極介電質的其他方法來形成虛置閘極介電質109。虛置閘極介電質109在鰭片107的頂端上方的厚度可以不同於虛置閘極介電質109在鰭片107的側壁上的厚度，取決於形成閘極介電質的技術。
虛置閘極介電質109可包含例如二氧化矽或氮氧化矽的材料，其厚度在約3埃至約100埃的範圍之間，例如約10埃。虛置閘極介電質109可由高介電常數(high-k)材料(例如，具有大於約5的相對介電常數)形成，例如氧化鑭(La2O3)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氮氧化鉿(HfON)或氧化鋯(ZrO2)、或上述之組合，且具有約0.5埃至約100埃的等效氧化物厚度，例如約10埃或更少。此外，二氧化矽、氮氧化矽及/或高介電常數材料的任何組合都可用於虛置閘極介電質109。
虛置閘極電極111可包含導電或非導電材料，且可選自以下群組：多晶矽、W、Al、Cu、AlCu、Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ta、TaN、Co、Ni、上述的組合或類似者。可藉由化學氣相沉積、濺鍍沉積、 或其他本發明所屬技術領域中已知且使用於沉積導電材料的技術來形成虛置閘極電極111。虛置閘極電極111的厚度可在約5埃至約200埃的範圍之間。虛置閘極電極111的頂面可具有非平坦頂面，且可在圖案化虛置閘極電極111或蝕刻閘極之前被平坦化。在此階段，可導入或不導入離子至虛置閘極電極111中。可藉由例如離子佈植技術來導入離子。
一旦形成虛置閘極介電質109和虛置閘極電極111，可以將虛置閘極介電質109和虛置閘極電極111圖案化，以在鰭片107上形成一系列的堆疊115。堆疊115定義了多通道區，此多通道區位於虛置閘極介電質109下方的鰭片107的每一個側邊。藉由使用例如本發明所屬技術領域中已知的沉積和光微影技術，在虛置閘極電極111上沉積並圖案化閘極遮罩(在第1圖中未分別繪示)，可形成堆疊115。閘極遮罩可包含常用的遮罩材料與犧牲材料，例如(但不限於此)氧化矽、氮氧化矽、SiCON、SiC、SiOC及/或氮化矽，並且可沉積至介於約5埃至約200埃的厚度。可使用乾式蝕刻製程來蝕刻虛置閘極電極111和虛置閘極介電質109，以形成圖案化的堆疊115。
一旦將堆疊115圖案化，可形成第一間隔物113。第一間隔物113可形成於堆疊115的相對側上。通常藉由在先前形成的結構上毯覆式(blanket)沉積間隔層(在第1圖中未分別繪示)來形成第一間隔物113。間隔層可包含SiN、氮氧化物、SiC、SiON、SiOCN、SiOC、氧化物和類似材料，並且可藉由用於形成這樣的間隔層的方法來形成，例如化學氣相沉積(CVD)、電漿增強化學氣相沉積、濺鍍以及本發明所屬技術領域中已知的其他方法。間隔層可包含具有不同蝕刻特性的不同的材料，或者與第一隔離區105中的介電材料相同的材料。接著，可藉由例如一道或多道蝕刻製程來圖案化第一間隔物113，以從結構的水平表面移除間隔層，以形成第一間隔物113。
在一實施例中，可形成第一間隔物113以形成介於約5埃與約500埃 之間的厚度。此外，一旦已經形成第一間隔物113，則可以將相鄰於一個堆疊115的第一間隔物113與相鄰於另一個堆疊115的第一間隔件113分隔約5奈米至約200奈米之間的距離，例如約20奈米。然而，可採用任何適合的厚度及距離。
第2A至第2B圖繪示出從未被堆疊115和第一間隔物113保護的區域中移除鰭片107以及源極/汲極區201的再生長，而第2B圖繪示出在移除虛置閘極介電質109與虛置閘極電極111之後，沿著第2A圖的線2-2’的單一鰭片107。從未被堆疊115和第一間隔物113保護的區域中移除鰭片107的步驟可使用堆疊115和第一間隔物113作為硬遮罩，藉由反應性離子蝕刻(RIE)來實施，或藉由任何其他適合的移除製程來實施。此移除可持續進行直到鰭片107與第一隔離區105的表面共平面(如圖所示)於或低於第一隔離區105的表面。
一旦移除鰭片107的這些部分，便放置且圖案化硬遮罩(未分別繪示)以覆蓋虛置閘極電極111以避免生長，以及源極/汲極區201可接觸每個鰭片107而再生長。在一實施例中，源極/汲極區201可再生長，而在一些實施例中，源極/汲極區201可再生長以形成應力源(stressor)，此應力源對位於堆疊115下方的鰭片107的通道區施加應力。在鰭片107包括矽且鰭式場效電晶體為p型裝置的一實施例中，源極/汲極區201可藉由選擇性的磊晶製程再生長，此製程使用例如矽或者具有與通道區不同的晶格常數的其他材料，例如矽鍺。磊晶成長製程可使用前驅物，例如矽烷、二氯矽烷、鍺烷與類似者，且可持續介於約5分鐘與介於約120分鐘之間，例如約30分鐘。
在一實施例中，源極/汲極區201可形成為具有介於約5埃以及約1000埃之間的厚度，且在第一隔離區105上方的高度介於約10埃以及約500埃之間，例如約200埃。在此實施例中，源極/汲極區201可形成為在第一隔離區105的上表面上具有介於約5奈米以及約250奈米之間的高度，例如約100奈米。然而，可採用任何適合的高度。
一旦形成源極/汲極區201，可藉由佈植適合的摻質來將摻質佈植至源極/汲極區201中以補充鰭片107中的摻質。舉例來說，可佈植例如硼、鎵、銦、或類似者的p型摻質以形成PMOS裝置。替代地，可佈植例如磷、砷、銻、或類似者的n型摻質以形成NMOS裝置。可使用堆疊115與第一間隔物113做為遮罩來佈植這些摻質。應注意的是，本發明所屬技術領域中具有通常知識者將了解，可以使用許多其他製程、步驟、或類似者來佈植摻質。舉例來說，本發明所屬技術領域中具有通常知識者將了解，可以使用間隔物和襯層的各種組合來執行多道佈植製程，以形成具有適合特定目的的特定形狀或特性的源極/汲極區。這些製程中的任何一種都可以用於佈植摻質，並且以上描述並非旨在將本發明的實施例限制於上述步驟。
另外，在此時移除在形成源極/汲極區201期間覆蓋虛置閘極電極111的硬遮罩。在一實施例中，可使用例如對硬遮罩的材料具有選擇性的濕式或乾式蝕刻製程來去除硬遮罩。然而，可以使用任何合適的移除製程。
第2A圖也繪示在堆疊115與源極/汲極區201上形成層間介電質(ILD)層203(在第2A圖中以虛線繪示以便於更清楚地繪示下方結構)。層間介電質層203可包括例如硼磷矽酸鹽玻璃(Boron phosphorous silicate glass,BPSG)的材料，儘管可使用任何適合的介電質。層間介電質層203可使用例如PECVD的製程來形成，儘管可替代地使用其他製程，例如LPCVD。層間介電質層203可形成為介於約100埃以及約3000埃之間的厚度。一旦形成，可以使用例如化學機械研磨製程的平坦化製程來平坦化ILD層203，使其與第一間隔物113齊平，儘管可以使用任何適當的製程。
第2A至第2B圖進一步繪示出移除與置換虛置閘極電極111與虛置閘極介電質109的進一步製程。在一實施例中，虛置閘極電極111與虛置閘極介電質109可藉由例如一道或多道濕式或乾式蝕刻製程來移除，此蝕刻製程使用對 虛置閘極電極111與虛置閘極介電質109的材料具有選擇性的蝕刻劑。然而，可使用任何適合的移除製程。
第3圖繪示出一旦移除虛置閘極電極111以及虛置閘極介電質109，可藉由沉積一系列的層來開始形成第一閘極堆疊503(在第3圖中未繪示，但繪示於第5圖中)的製程。在一實施例中，一系列的層可包括可選的界面層305(在第3圖中用虛線表示)、第一介電質層301以及第一(p型)金屬功函數層303。
可在形成第一介電層301之前形成可選的界面層305。在一實施例中，界面層305可為例如二氧化矽的材料，藉由例如臨場蒸氣產生(in-situ steam generation,ISSG)的製程來形成。在另一實施例中，界面層305可為高介電常數材料，像是HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、Ta2O5、上述的組合、或類似者，厚度可達介於約5埃以及約20埃之間，例如約10埃。然而，可使用任何適合的材料或製程來形成。
一旦形成界面層305，可在界面層305上形成第一介電質層301。在一實施例中，第一介電質層301為高介電常數材料，像是HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、LaO、ZrO、Ta2O5、上述的組合、或類似者，藉由例如原子層沉積、化學氣相沉積、或類似者的製程來沉積。第一介電質層301可沉積為介於約5埃與約200埃之間的厚度，例如約12埃，儘管可使用任何適合的材料及厚度。
第一金屬功函數層303可形成於第一介電質層301上。在一實施例中，第一金屬功函數層可由金屬材料形成，例如TiN、Al、LaO、Ti、TiAlN、TaC、TaCN、TaSiN、TaSi2、NiSi2、Mn、Zr、ZrSi2、TaN、Ru、Mo、MoSi2、WN、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、上述之組合或類似者。此外，第一(p型)金屬功函數層303可藉由例如原子層沉 積、化學氣相沉積、濺鍍或類似者的沉積製程來沉積，可沉積為介於約5埃與約50埃之間的厚度，例如約12埃，儘管可採用任何適合的沉積製程或厚度。
此外，在其他特定實施例中，第一金屬功函數層303可包括多層材料層，而非單一材料的單層。舉例來說，在一些實施例中，第一金屬功函數層303可包括材料為例如鋁的第一層，且亦包括材料為例如氮化鈦的第二層。然而，可採用任何適合的層數以及任何適合的材料組合，且本發明實施例的範疇完全旨在包含所有這樣的組合。
第4圖繪示，一旦沉積第一金屬功函數層303，可將鈍化摻質(在第4圖中以標籤為401的點標示)穿過第一金屬功函數層303導入第一介電質層301，且可選地導入界面層305。導入鈍化摻質401的步驟有助於鈍化第一介電質層301及/或界面層305中的電子捕捉缺陷(electrical trapping defect)。
在一實施例中，鈍化摻質401可為原子或分子，其可擴散穿過第一金屬功函數層303，且進入及/或穿過第一介電質層301與界面層305，且亦可鈍化第一介電質層301的材料中及界面層305的材料中的缺陷。在特定的實施例中，鈍化摻質401可為原子，例如為氟、氮、氫、氯、上述的組合、或類似者。然而，可採用任何適合的原子或分子。
為了將鈍化摻質401導入第一介電質層301及/或界面層305中，可使用利用前驅物(在第4圖中以標籤為403的「X」表示)的浸泡製程。在這樣的浸泡製程中，鈍化摻質401的前驅物403可被導入中，此反應室放置有包含第一金屬功函數層303的結構反應室，之後藉由流速、擴散及化學反應使鈍化摻質401移動進入且穿過第一金屬功函數層303、進入第一介電質層301、以及在一些實施例中進入界面層305。然而，可採用任何適合的方式導入前驅物403。
在一些實施例中，前驅物403為包含所需的鈍化摻質401(例如：氟)的一種或多種分子，且與第一金屬功函數層303的材料亦不發生顯著的反 應。因此，雖然所選擇的特定的前驅物403至少部分地取決於選擇用於鈍化摻質401的特定材料和選擇用於第一金屬功函數層303的特定材料，在鈍化摻質401為氟且第一金屬功函數層303的材料為氮化鈦的實施例中，前驅物403可為包含氟的前驅物，例如三氟化氮(NF3)、氟(F2)、上述的組合或類似者。然而，也可採用適合用於所選的摻質的任何其他適合的前驅物，像是氮(N2)、氨(NH3)、氫(H2)、氯(Cl2)、上述的組合或類似者。
在一實施例中，可將前驅物403以一流速導入第一金屬功函數層303中，此流速使得新鮮數量的前驅物403能彌補因先前導入的前驅物403擴散進入第一金屬功函數層303及/或反應而在反應室中發生的任何濃度下降。舉例來說，前驅物403可以介於約0.2L/min以及約1.8L/min之間的流速導入，例如1L/min。然而，可採用任何適合的流速。
此外，在一些實施例中，前驅物403可與稀釋劑或載氣一起導入，以使得前驅物403的運送和控制變得較為容易。在採用三氟化氮作為前驅物403的一實施例中，也可導入例如氮、氫或氬的稀釋劑至反應室中。在一實施例中，稀釋劑可以介於約1L/min以及約6L/min之間的流速導入。然而，可採用任何適合的流速。
導入前驅物403的步驟可在確保未發生其他不需要的反應和製程的情況下，且確保發生所需的擴散和反應(將在下方進一步描述)的製程條件下進行。舉例來說，在一些實施例中，為了加速擴散製程，同時避免前驅物及稀釋劑發生不需要的反應(例如：三氟化氮與氮氣之間的不需要的反應)，導入步驟可在低於600℃的溫度下執行，像是介於約250℃與350℃。相似地，製程可在低於約1torr的壓力下執行，像是介於約0.4torr與約0.5torr。然而，可採用任何適合的製程條件。
在浸泡製程期間，前驅物403將擴散進入第一金屬功函數層303， 穿過第一金屬功函數層303，且至少進入第一介電質層301，以及在一些實施例中，進入界面層305。一旦在第一介電質層301或界面層305中，前驅物403將與第一介電質層301中的開放部位(open site)及/或懸空鍵(dangling bonds)反應，因而使鈍化摻質401(例如：氟)與第一介電質層301的材料鍵結，且鈍化在第一介電質層301與界面層305的材料中的缺陷。
此外，一旦鈍化摻質401反應以鈍化第一介電質層301及界面層305的缺陷，前驅物403的剩餘部分(例如：在前驅物為三氟化氮的實施例中的氮)將離開結構。舉例來說，一旦釋放(relieve)鈍化摻質401，前驅物403的剩餘部分將從第一介電質層301與界面層305擴散至外部，從第一金屬功函數層303擴散至外部，並擴散至周圍的大氣中。如此一來，只有鈍化摻質401保留在結構中，且前驅物403的剩餘部分從結構中除氣。
浸泡製程可持續一段時間，這段時間足夠使鈍化摻質401穿過第一金屬功函數層303擴散進入第一介電質層301，並且在一些實施例中擴散進入界面層305並持續一段時間，此段時間足夠使前驅物403的反應與後續的除氣發生。在一實施例中，製程可持續一段介於約10分鐘與約2小時之間的時間，例如約1小時。然而，可採用任何適合的時間。
藉由使用本文所描述的熱浸泡製程(thermal soaking process)，比起其他方法可以更保形地實現鈍化摻質401的佈植。舉例來說，藉由將第一金屬功函數層303浸泡在前驅物403的濃度幾乎為恆定的環境下(由於例如：前驅物403的恆定流量(constant flow)與其相關的混合)，前驅物403將從所有方向擴散至第一金屬功函數層303中。相較於其他更具方向性的佈植方法(例如離子佈植製程)，這種來自各個方向的擴散使鈍化摻質401在第一介電質層301中產生了更保形的分散。藉由更高程度的控制，可達成更大的製程寬裕度，因而改善整體製程。
此外，藉由使用本文所描述的前驅物403，在佈植期間可發生較少由不希望的化學反應所引起的損害。舉例來說，在使用高反應性物種(例如雙原子氟(F2))的其他製程中，需使用更長時間以確保鈍化摻質401充分摻入，且在更長的製程時間中，氟將與第一金屬功函數層303的材料發生不希望的反應，潛在地導致第一金屬功函數層303被不希望地蝕刻。藉由使用不會顯著地與第一(p型)金屬功函數層303的材料反應的反應性較低的前驅物403，第一金屬功函數層303的材料將保持完整，且在導入前驅物403之前與之後，第一金屬功函數層303將保持同樣的厚度。
第5圖繪示出一旦導入鈍化摻質401，可形成黏合層(glue layer)(未分別繪示)與填充材料501。在一實施例中，可形成黏合層以幫助黏合上方的填充材料501與下方的材料，並提供形成填充材料501的成核層(nucleation layer)。在一實施例中，黏合層可為例如氮化鈦的材料，且可利用相似的製程(例如ALD)形成為介於約10埃與約100埃之間的厚度，例如約50埃。然而，可使用任何適合的材料與製程。
一旦形成黏合層，便沉積填充材料501以填充開口的剩餘部分。在一實施例中，填充材料501的材料可例如為Al、Cu、AlCu、W、Ti、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、Ta、TaN、Co、Ni、上述的組合、或類似者，且可使用沉積製程來形成，例如電鍍、化學氣相沉積、原子層沉積、物理氣相沉積、上述的組合、或類似者。此外，填充材料501可沉積至介於約100埃與約2000埃之間的厚度，例如約1500埃。然而，可使用任何適合的材料。
第5圖也繪示出在沉積填充材料501以填充且過度填充開口之後，填充材料501可被平坦化以形成第一閘極堆疊503。在一實施例中，可使用例如化學機械研磨製程將此材料平坦化，使其與第一間隔物113(見第1圖)齊平，儘管可使用任何適合的製程，例如研磨(grinding)或蝕刻。
在形成且平坦化第一閘極堆疊503的材料之後，第一閘極堆疊503的材料可被凹蝕且使用蓋層601來封蓋。在一實施例中，可使用例如濕式或乾式蝕刻製程來凹蝕第一閘極堆疊503的材料，此製程使用對第一閘極堆疊503的材料有選擇性的蝕刻劑。在一實施例中，第一閘極堆疊503的材料可被凹蝕介於約5奈米以及約150奈米的距離，例如約120奈米。然而，可採用任何適合的製程及距離。
一旦第一閘極堆疊503的材料被凹蝕，可沉積且平坦化蓋層601，使其與第一間隔物113齊平。在一實施例中，蓋層601的材料例如為SiN、SiON、SiCON、SiC、SiOC、上述的組合、或類似者，使用例如原子層沉積、化學氣相沉積、濺鍍或類似者的沉積製程來沉積。蓋層601可沉積至介於約5埃與約200埃之間的厚度，且接著使用例如化學機械研磨的平坦化製程來平坦化，使得蓋層601與第一間隔物113齊平。
第7圖繪示出在一特定實施例中，基板101、第一介電質層301、第一金屬功函數層303與填充材料501中的各種原子的能量色散光譜(energy dispersive spectroscopy)圖表。為了準備此實施例的掃描，在1L/min的流速、300℃的溫度、100pa的壓力下執行1小時的熱浸泡。此外，在此實施例中，第一金屬功函數層303包括多種材料的多層，像是第一層鋁與接著的第二層氮化鈦。在此掃描中，線701表示矽的濃度，線703表示鉿的濃度，線705表示鎢的濃度，線707表示鈦的濃度，線709表示鋁的濃度、線711表示氮的濃度、以及線713表示氧的濃度。此外，背景圖表715表示氟的濃度。
如同所見，鈍化摻質401中氟的濃度在第一介電質層301中有最大值，且往兩個方向的濃度都從此最大值下降。此外，在此實施例中存在不同材料的多層的情況下，在第一金屬功函數層303中的氟的濃度也將下降且接著增加。
第8圖繪示出在另一實施例中，基板101、第一介電質層301、第一金屬功函數層303與填充材料501中的各種原子的能量色散光譜圖表。為了準備第8圖的掃描，在1.5L/min的流速、350℃的溫度、100pa的壓力下執行1小時的熱浸泡。此外，在此實施例中，第一金屬功函數層303包括單層材料，例如TiN。在此掃描中，線801表示矽的濃度，線803表示鉿的濃度，線807表示鈦的濃度，線809表示鋁的濃度，以及線813表示氧的濃度。此外，背景圖表815表示氟的濃度。
如同所見，鈍化摻質401中氟的濃度在第一介電質層301中有最大值，且往兩個方向的濃度都從此最大值下降。此外，穿過第一金屬功函數層303且進入填充材料501時，氟的濃度將持續下降。
藉由利用本文所描述的熱浸泡，可將鈍化摻質401更保形地導入第一介電質層301。此外，藉由利用不與第一金屬功函數層303的材料顯著地反應的前驅物，可執行保形的導入，且不會對第一金屬功函數層303產生多餘的蝕刻與降解。如此一來，可達到對製程更進一步的控制，達成更大的製程寬裕度。
在一實施例中，一種半導體裝置製造方法包括：形成閘極介電質層於半導體鰭片上；形成第一功函數層於閘極介電質層上，此第一功函數層在形成第一功函數層之後具有第一厚度；將第一功函數層浸泡在第一前驅物中，此第一前驅物包括鈍化摻質，其中浸泡第一功函數層的步驟將鈍化摻質導入閘極介電質層中，以及其中第一功函數層在浸泡第一功函數層之後具有第一厚度；以及形成填充材料於第一功函數層的上方。在一實施例中，鈍化摻質為氟。在一實施例中，包含鈍化摻質的前驅物為三氟化氮。在一實施例中，浸泡閘極介電質的步驟在低於600℃的溫度下執行。在一實施例中，浸泡閘極介電質的步驟在介於約250℃以及約350℃之間的溫度下執行。在一實施例中，三氟化氮以介於約每分鐘1公升以及約每分鐘1.8公升之間的流速導入。在一實施例中，第一 功函數層包括氮化鈦。
在另一實施例中，一種半導體裝置製造方法包括：在半導體鰭片上的高介電常數介電質上沉積第一功函數金屬至第一厚度；藉由將此第一功函數金屬浸泡在三氟化氮中，保形地使氟穿過高介電常數介電質且穿過第一功函數金屬擴散至界面氧化物中，其中第一功函數金屬在保形地沉積氟之後具有第一厚度；以及在保形地擴散氟之後沉積填充材料。在一實施例中，浸泡第一功函數金屬的步驟包括使三氟化氮以介於約每分鐘1公升以及約每分鐘1.8公升之間的流速流動。在一實施例中，浸泡第一功函數金屬的步驟包括使氮氣以介於約每分鐘1公升以及約每分鐘6公升之間的流速流動。在一實施例中，浸泡第一功函數金屬的步驟在介於約250℃以及約350℃之間的溫度下執行。在一實施例中，浸泡第一功函數金屬的步驟在小於約1torr的壓力下執行。在一實施例中，浸泡第一功函數金屬的步驟在介於約0.4torr以及約0.5torr之間的壓力下執行。在一實施例中，將浸泡第一功函數金屬的步驟執行介於約10分鐘以及約1小時之間的時間。
在另一實施例中，一種半導體裝置包括：半導體鰭片；於半導體鰭片上的界面層：於界面層上的閘極介電質層；於閘極介電質層上的第一功函數金屬層，其中第一功函數金屬層具有氟的第一下降濃度，並且亦具有氟的第一上升濃度；以及於第一功函數金屬層上的填充材料。在一實施例中，第一功函數金屬層包括第一材料的第一層，以及與第一材料不同的第二材料的第二層。在一實施例中，第一材料為氮化鈦，以及第二材料為鋁。在一實施例中，其中閘極介電質層包括氧化鉿。在一實施例中，第一功函數金屬層包括氮化鈦。在一實施例中，界面層包括氧化矽，且具有氟的下降濃度。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通 常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
101:基板
107:鰭片
301:第一介電質層
303:第一(p型)金屬功函數層
305:界面層
401:鈍化摻質
403:前驅物

Claims (10)

  1. 一種半導體裝置製造方法，此方法包括：形成一閘極介電質層於一半導體鰭片上；形成一第一功函數層於該閘極介電質層上，該第一功函數層在形成該第一功函數層之後具有一第一厚度，其中在形成該第一功函數層之後，該第一功函數層即具有一第一露出表面；將一第一前驅物伴隨包括氮、氫或氬的一稀釋劑在低於約1托(Torr)的壓力下導入該半導體鰭片上，其中在該導入步驟剛開始時，該第一露出表面維持露出，且其中該導入步驟使該第一功函數層的該第一露出表面浸泡在該第一前驅物中，該第一前驅物包括一鈍化摻質，其中浸泡該第一功函數層的步驟將該鈍化摻質導入該閘極介電質層中，以及其中該第一功函數層在浸泡該第一功函數層之後具有該第一厚度；以及形成一填充材料於該第一功函數層的上方。
  2. 一種半導體裝置製造方法，此方法包括：在一半導體鰭片上的一高介電常數介電質上沉積一第一功函數金屬至一第一厚度，該第一功函數金屬具有一第一露出表面；藉由將該第一功函數金屬浸泡在三氟化氮伴隨包括氮、氫或氬的一稀釋劑中，在低於約1托(Torr)的壓力下保形地使氟穿過該高介電常數介電質且穿過該第一功函數金屬擴散至一界面氧化物中，其中該第一功函數金屬在保形地沉積氟之後具有該第一厚度，該第一露出表面在開始浸泡該第一功函數金屬時露出；以及在保形地擴散氟之後沉積一填充材料。
  3. 一種半導體裝置製造方法，此方法包括：形成一界面層於一半導體鰭片上； 形成一閘極介電質層於該界面層上；形成一第一功函數金屬層於該界面層上，其中該第一功函數金屬層具有氟的一第一下降濃度，並且亦具有氟的一第一上升濃度，其中氟具有從最小濃度處朝該第一功函數金屬層的一上表面以及一下表面增加的濃度分布；以及形成一填充材料於該第一功函數金屬層上。
  4. 一種半導體裝置，此裝置包括：一閘極介電質層，位於一半導體鰭片上；一第一功函數層，位於該閘極介電質層上，其中該第一功函數層具一第一氟濃度梯度，以及與該第一氟濃度梯度相反的一第二氟濃度梯度，其中氟具有從最小濃度處朝該第一功函數層的一上表面以及一下表面增加的濃度分布；以及一填充材料，位於該第一功函數層上。
  5. 一種半導體裝置，此裝置包括：一半導體鰭片，位於一半導體基板上；一閘極介電質，位於該半導體鰭片上方；一第一功函數層，位於該閘極介電質上方；氟，位於該第一功函數層中，其中氟在遍及該第一功函數層中具有變化的濃度，並具氟的最大濃度位於遠離該第一功函數層的任何表面的位置，其中氟具有從最小濃度處朝該第一功函數層的一上表面以及一下表面增加的濃度分布；以及一填充材料，位於該第一功函數層上。
  6. 一種半導體裝置，此裝置包括：一半導體鰭片；一界面層，於該半導體鰭片上； 一閘極介電質層，位於該界面層上；一第一功函數金屬層，位於該閘極介電質層上，其中該第一功函數金屬層具有氟的一第一下降濃度，並且亦具有氟的一第一上升濃度，其中氟具有從最小濃度處朝該第一功函數金屬層的一上表面以及一下表面增加的濃度分布；以及一填充材料，位於該第一功函數金屬層上。
  7. 如請求項6之半導體裝置，其中該第一功函數金屬層包括一第一材料的一第一層，以及與該第一材料不同的一第二材料的一第二層。
  8. 如請求項6或7之半導體裝置，其中該閘極介電質層包括氧化鉿。
  9. 如請求項6或7之半導體裝置，其中該第一功函數金屬層包括氮化鈦。
  10. 如請求項6或7之半導體裝置，其中該界面層包括氧化矽，並具有氟的一下降濃度。
TW109133992A 2019-10-29 2020-09-30 半導體裝置及其製造方法 TWI872121B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962927361P 2019-10-29 2019-10-29
US62/927,361 2019-10-29
US16/900,292 2020-06-12
US16/900,292 US11462626B2 (en) 2019-10-29 2020-06-12 Semiconductor device and method of manufacture

Publications (2)

Publication Number Publication Date
TW202117813A TW202117813A (zh) 2021-05-01
TWI872121B true TWI872121B (zh) 2025-02-11

Family

ID=75587180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133992A TWI872121B (zh) 2019-10-29 2020-09-30 半導體裝置及其製造方法

Country Status (3)

Country Link
US (3) US11462626B2 (zh)
CN (1) CN112750774A (zh)
TW (1) TWI872121B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12402343B2 (en) * 2022-03-29 2025-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Work function tuning in semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576958B1 (en) * 2015-11-20 2017-02-21 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
TW201916125A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429126B1 (en) 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US8319295B2 (en) 2007-01-10 2012-11-27 Imec Use of F-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
KR101225642B1 (ko) 2007-11-15 2013-01-24 삼성전자주식회사 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
JP5465958B2 (ja) 2009-09-01 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2707375A4 (en) 2011-05-13 2015-01-07 Greenct Canada MONO-METALLIC GROUP-11 PRECURSOR COMPOUNDS AND USE THEREOF IN A METAL SEPARATION
US9006092B2 (en) 2011-11-03 2015-04-14 United Microelectronics Corp. Semiconductor structure having fluoride metal layer and process thereof
US8552505B1 (en) 2012-04-12 2013-10-08 GlobalFoundries, Inc. Integrated circuits having improved metal gate structures and methods for fabricating same
US8921181B2 (en) 2012-12-27 2014-12-30 Intermolecular, Inc. Flourine-stabilized interface
KR102018101B1 (ko) 2013-02-04 2019-11-14 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
TWI612666B (zh) 2013-06-24 2018-01-21 聯華電子股份有限公司 一種製作鰭狀場效電晶體的方法
US20150132938A1 (en) 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US9735256B2 (en) * 2014-10-17 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US9543323B2 (en) * 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
US9548372B2 (en) 2015-01-29 2017-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function
KR102427596B1 (ko) 2015-09-03 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9799745B2 (en) * 2015-10-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition methods and structures thereof
US9960053B2 (en) 2015-12-15 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
US10079302B2 (en) 2015-12-28 2018-09-18 International Business Machines Corporation Silicon germanium fin immune to epitaxy defect
US9508556B1 (en) 2016-01-29 2016-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating fin field effect transistor and semiconductor device
US10468258B1 (en) 2018-06-12 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Passivator for gate dielectric
US11088029B2 (en) * 2018-09-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576958B1 (en) * 2015-11-20 2017-02-21 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
TW201916125A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
CN112750774A (zh) 2021-05-04
US20250331282A1 (en) 2025-10-23
US11462626B2 (en) 2022-10-04
US20220376077A1 (en) 2022-11-24
TW202117813A (zh) 2021-05-01
US20210126105A1 (en) 2021-04-29
US12376364B2 (en) 2025-07-29

Similar Documents

Publication Publication Date Title
US11616132B2 (en) Semiconductor device and methods of manufacture
CN111261703B (zh) 半导体器件及制造方法
US20240387276A1 (en) Semiconductor device and method of manufacture
US20240363719A1 (en) Semiconductor device and method of manufacture
US20250331282A1 (en) Semiconductor device and method of manufacture
US20250349605A1 (en) Semiconductor devices and methods of manufacture
TWI798543B (zh) 半導體裝置及其製造方法
KR102859528B1 (ko) 반도체 디바이스를 위한 유전체 층 및 이를 형성하는 방법
TW202548896A (zh) 半導體裝置及其製造方法
CN120264792A (zh) 半导体装置及其制造方法