[go: up one dir, main page]

TWI872075B - 用於三維電晶體的通道形成 - Google Patents

用於三維電晶體的通道形成 Download PDF

Info

Publication number
TWI872075B
TWI872075B TW109117521A TW109117521A TWI872075B TW I872075 B TWI872075 B TW I872075B TW 109117521 A TW109117521 A TW 109117521A TW 109117521 A TW109117521 A TW 109117521A TW I872075 B TWI872075 B TW I872075B
Authority
TW
Taiwan
Prior art keywords
channel
electrode
transistor
oxide
region
Prior art date
Application number
TW109117521A
Other languages
English (en)
Other versions
TW202118044A (zh
Inventor
阿瑟克 沙爾馬
威利 瑞奇曼第
凡 勒
傑克 卡瓦李耶羅
吉伯特 狄威
馬修 梅茲
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202118044A publication Critical patent/TW202118044A/zh
Application granted granted Critical
Publication of TWI872075B publication Critical patent/TWI872075B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/24—
    • H10P14/3462—

Landscapes

  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本文的實施例描述用於基板上方的三維電晶體的技術。三維電晶體包含通道結構，其中所述通道結構包含通道材料並且具源極區域、汲極區域以及源極區域和汲極區域之間的通道區域。源極電極係耦接到源極區域，汲極電極係耦接到汲極區域，而閘極電極係在通道區域周圍。選自源極電極、汲極電極或閘極電極的電極係與層間介電層中的開口的側壁或電極的表面上的通道材料接觸。所述電極還與包含源極區域、汲極區域或通道區域的通道結構接觸。可以描述和/或要求保護其它實施例。

Description

用於三維電晶體的通道形成
本發明的實施例一般涉及積體電路領域，並且更具體地涉及電晶體。
電晶體在作為日常生活一部分的現代電子裝置中起著至關重要的作用。存在各種電晶體。薄膜電晶體(TFT)是一種場效電晶體，其在支撐但不導電的基板之上包含通道層、閘極電極，以及源極電極和汲極電極。另一方面，傳統電晶體通常在諸如矽基板之類的基板內具有通道。透過在後端垂直整合TFT，同時保留高速電晶體的矽基板區域，TFT已成為推動摩爾定律的有吸引力選項。此外，電晶體可以具有各種架構。傳統的電晶體包含被稱為閘極的金屬結構，所述金屬結構安裝在矽基板的平坦通道的頂部，以控制電流從源極電極穿過通道流到汲極電極。可以在基板上建構三維電晶體，例如鰭式場效(FinFET)電晶體，其中閘極通常圍繞在源極區域和汲極區域之間的鰭狀通道區域周圍。可以使用各種技術來製造電晶體。例如，原子層沉積(ALD)是一種氣相技術，其能夠產生各種材料的薄膜。基於順序的自限反應，ALD可提供高品質的一致性和精確的厚度控制，並且已成為許多應用的強大工具。
及
存在各種電晶體，例如，具有在支撐但不導電的基板之上形成的通道的薄膜電晶體(TFT)，或者具有通常在基板內的通道的傳統電晶體。此外，傳統電晶體包含安裝在矽基板的平坦通道的頂部的閘極，而三維電晶體，例如，鰭式場效(FinFET)電晶體，可在具有通常圍繞在源極區域和汲極區域之間的鰭狀通道區域周圍的閘極的基板上建立。電晶體可以由使用各種技術製造，例如，原子層沉積(ALD)，其為一種能夠產生各種材料的薄膜的氣相技術。
前段(FEOL)半導體處理和結構可以指IC製造的第一部分，其中各個裝置(例如，電晶體、電容器、電阻器等)在半導體基板或層中被圖案化。FEOL通常覆蓋直至(但不包含)金屬互連層的沉積的一切。在FEOL中形成的電晶體也可以稱為前段電晶體。在最後FEOL操作之後，結果通常是具有隔離電晶體的晶圓(例如，沒有任何導線)。後段(BEOL)半導體處理和結構可以指IC製造的第二部分，其中各個裝置(例如，電晶體、電容器、電阻器等)以晶圓上的佈線(例如，一或多個金屬化層)互連。BEOL包含具有金屬接點、介電層(例如，層間介電質(ILD)層)、金屬層和用於晶片至封裝連接的接合部位的互連結構。在製造BEOL部分中，金屬接點、墊、互連線、通孔和介電結構被形成。對於當代IC製程，可以在BEOL中加入大於10層金屬層。
TFT通常形成在BEOL。TFT可以用各種架構來製造，例如，背閘極或底閘極架構或頂閘極架構。然而，將TFT整合到FEOL上以承受在FEOL發生的高溫步驟是一個挑戰。本文的實施例提出了使TFT在FEOL或BEOL處異質整合的技術，以具有更大的設計靈活性。
本文的實施例可以呈現一種具有某種電極的TFT，例如，在形成TFT的通道層之前首先形成的源極電極、汲極電極或閘極電極。所述程序可以在基板上方形成三維犧牲通道層。之後，電極(例如閘極電極)在三維犧牲通道層周圍形成。在形成閘極電極之後，可以在透過移除三維犧牲通道層產生的空隙空間中形成通道層。通道材料可以透過ALD沉積在空隙空間處。因此，通道材料形成包含源極區域、汲極區域和通道區域的通道結構。此外，通道材料也沉積在ILD層中的開口的側壁或電極的表面周圍，因為在沉積通道材料之前，形成了電極或開口。透過在一些或全部電極形成之後形成通道結構，TFT通道不需要承受在形成電極中使用的高溫。因此，如此形成的TFT可以整合到FEOL中或在BEOL處的任何地方。
本文的實施例可以呈現一種半導體裝置，其包含基板，和基板上方的三維電晶體。三維電晶體包含通道結構，其中所述通道結構包含通道材料，並且具有源極區域、汲極區域以及源極區域和汲極區域之間的通道區域。源極電極被耦接到源極區域，汲極電極被耦接到汲極區域，而閘極電極在通道區域周圍。選自源極電極、汲極電極或閘極電極的電極與ILD層中的開口的側壁或電極的表面上的通道材料接觸。所述電極還與包含源極區域、汲極區域或通道區域的通道結構接觸。
本文的實施例可以呈現用於形成TFT的方法。所述方法可包含形成基板之上的三維犧牲通道層，其中所述三維犧牲通道層包含犧牲通道區域、犧牲源極區域和犧牲汲極區域。所述方法還包含形成犧牲通道區域周圍的閘極電極，並且形成覆蓋所述閘極電極的ILD層，所述基板和所述犧牲通道層。此外，所述方法包含形成在犧牲源極區域或犧牲汲極區域周圍的ILD層中的源極或汲極電極的開口，並且透過從源極或汲極電極的開口移除所述犧牲通道層來形成空隙空間。之後，所述方法包含透過通道材料填充所述空隙空間，以形成包含源極區域、汲極區域和閘極電極之下的通道區域的通道結構。此外，通道材料共形地覆蓋源極或汲極電極的開口的側壁。再者，所述方法包含在源極電極的開口處形成源極電極，或在汲極電極的開口處形成汲極電極，其中所述源極電極或汲極電極與源極或汲極電極的開口的側壁上的通道材料接觸。
本文的實施例可以呈現一種計算裝置，所述計算裝置可以包含電路板以及耦接至所述電路板的處理器或記憶體裝置。所述處理器或所述記憶體裝置包含三維電晶體。所述三維電晶體包含通道結構，其中所述通道結構包含通道材料，並且具有源極區域、汲極區域，以及源極區域和汲極區域之間的通道區域。源極電極係耦接至源極區域，汲極電極係耦接至所述汲極區域，而閘極電極係在通道區域周圍。選自源極電極、汲極電極或閘極電極的電極與ILD層中的開口的側壁或電極的表面上的通道材料接觸。所述電極還與包含源極區域、汲極區域或通道區域的通道結構接觸。
在以下的說明中，說明性實現的各種態樣將使用本領域的技術人員通常使用的用語來說明，以傳達其工作的實質給其他本領域的技術人員。然而，對於本領域的技術人員顯而易見的，本發明可以僅用所描述的態樣中的一些來實施。用於解釋的目的，闡述了具體的數字、材料和配置以便提供說明性實現的徹底理解。然而，對於本領域的技術人員顯而易見的，本發明可以在沒有這些具體細節的情況下被實施。在其它實例中，眾所皆知的特徵被省略或簡化以便不模糊說明性實現。
各種操作可以用最有助於理解本發明的方式，被描述為多個獨立的依次操作。然而，描述的順序不應該被解釋為暗示這些操作一定是順序相關的。尤其是，這些操作可不以呈現的順序被執行。為了本發明的目的，用語「A和/或B」代表(A)、(B)或(A和B)。為了本發明的目的，用語「A、B和/或C」代表(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A，B和C)。
如本文所使用的用語如「在...上面」、「在...下面」、「在...之間」、「在...之上」以及「在...上」是指一個材料層或部件相對於其它層或部件的相對位置。例如，設置在另一層之上或之下的一層可以直接與其它層接觸，或者可以具有一或多個中間層。此外，設置在兩個層之間的一個層可以直接與所述兩個層接觸，或者可以具有一或多個中間層。相對地，在第二層「上」的第一層係與所述第二層直接接觸。類似地，除非另有明確說明，設置在兩個特徵之間的一個特徵可以與相鄰特徵直接接觸，或者可以具有一或多個中間特徵。
描述可以使用短語「在實施例中」或「於實施例中」，其可以各自是指相同或不同的實施例中的一或多個。此外，如關於本發明的實施例使用的用語「包含」、「包括」、「具有」等等是同義的。
用語「耦接」(連同其衍生物)可在這裡被使用。「耦接」可指下列中的一或多者。「耦接」可意味著兩個或更多元件直接實體或電接觸。然而，「耦接」還可以意味著兩個或更多元件間接彼此接觸，但仍協作或彼此相互作用，並且可能意味著一個或多個其它元件被耦接或連接在所述被彼此耦接的元件之間。用語「直接耦接」可以意味著兩個或更多元件直接接觸。
在各種實施例中，用語「第一特徵形成、沉積或設置在第二特徵上」可以意味著第一特徵係形成、沉積或設置在第二特徵之上，和第一特徵中的至少一部分可與第二特徵中的至少一部分直接接觸(例如，直接的實體和/或電接觸)或間接接觸(例如，具有一個或多個在第一特徵和第二特徵之間的其它特徵)。
本揭露敘述「一」或「一第一」元件或其等同物，這樣的揭露包括一個以上這樣的元件，既不需要也不排除兩個以上這樣的元件。另外，用於識別元件的序數詞指標(例如，第一、第二或第三)被使用，以在元件之間進行區分，並且不表示或隱含需要或限制這樣的元件的數量，也不表示這樣的元件的特定位置或順序，除非另有特別的說明。
如本文所使用的，用語「電路」可以是指、或是其中的一部分或包括特殊應用積體電路(ASIC)、電子電路、執行一個以上軟體或韌體程式的處理器(共享、專用或群組)和/或記憶體(共享、專用或群組)、組合邏輯電路和/或提供所描述功能性的其它適合硬體組件。如本文所使用的，「電腦實現的方法」可以指由一個以上處理器、具有一個以上處理器的電腦系統、如智慧型手機(其可以包括一個以上處理器)的行動裝置、平板、膝上電腦、機上盒、遊戲機等等中執行的任何方法。
本發明的實現可以在諸如半導體基板的基板上形成或實行。在一種實現中，半導體基板可以是使用本體矽或絕緣體上矽子結構形成的結晶基板。在其它實現中，半導體基板可以使用可以或可以不與矽組合的替代材料來形成，其包含但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵或III-V族或IV族材料的其它組合。儘管這裡描述了可以形成基板的材料的幾個範例，但是可以用作可以建立半導體裝置的基礎的任何材料皆落入本發明的精神和範圍內。
複數個電晶體(如金屬氧化物半導體場效電晶體(MOSFET或簡稱MOS電晶體))可以在基板上被製造。在本發明的各種實現中，MOS電晶體可以是平面電晶體、非平面電晶體或兩者的組合。非平面電晶體包含FinFET電晶體(如雙閘極電晶體和三閘極電晶體)，以及圍繞式或全圍繞閘極電晶體(如奈米帶和奈米線電晶體)。儘管本文描述的實現可以僅說明平面電晶體，但是應當注意，本發明也可以使用非平面電晶體來實現。
每個MOS電晶體包含由至少兩層形成的閘極堆疊：閘極介電層和閘極電極層。閘極介電層可以包含一層或多層的堆疊。所述一或多個層可包含氧化矽、二氧化矽(SiO2 )和/或高k介電材料。高k介電材料可以包含諸如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅的元素。可以用於閘極介電層的高k材料的範例包含但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。在一些實施例中，可以在閘極介電層上進行退火處理，以在使用高k材料時提高其品質。
閘極電極層係形成在閘極介電層上，並且可以由至少一個P型功函數金屬或N型功函數金屬組成，其取決於電晶體是否為PMOS或NMOS電晶體。在一些實現中，閘極電極層可以由兩個或更多個金屬層的堆疊構成，其中一或多個金屬層是功函數金屬層，並且至少一個金屬層是填充金屬層。可以出於其它目的包含其它金屬層，如阻擋層。
對於PMOS電晶體，可用於閘極電極的金屬包含但不限於釕、鈀、鉑、鈷、鎳和導電金屬氧化物，例如氧化釕。P型金屬層將致使具有約4.9eV至約5.2eV之間的功函數的PMOS閘極電極的形成。對於NMOS電晶體，可用於閘極電極的金屬包含但不限於鉿、鋯、鈦、鉭、鋁、這些金屬的合金，以及這些金屬的碳化物，如碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁。N型金屬層將致使具有約3.9eV至約4.2eV之間的功函數的NMOS閘極電極的形成。
在一些實現中，當作為沿著源極-通道-汲極方向的電晶體的橫截面觀察時，閘極電極可以由「U」形結構組成，其包含基本上平行於基板的表面的底部與基本上垂直於基板的頂表面的兩個側壁部分。在另一實現中，形成閘極電極的金屬層中的至少一個可以簡單地是基本上平行於基板的頂表面，並且不包含基本上垂直於基板的頂表面的側壁部分的平面層。在本發明的進一步實現中，閘極電極可包含U形結構和平面、非U形結構的組合。例如，閘極電極可以由形成於一或多個平面、非U形層之上的一或多個U形金屬層所構成。
在本發明的一些實現中，一對側壁間隔件可在托住閘極堆疊的閘極堆疊之相對側上形成。側壁間隔件可以由下列材料來形成，諸如氮化矽、氧化矽、碳化矽、摻雜碳的氮化矽或氮氧化矽。用於形成側壁間隔件的程序在本領域中是眾所周知的，並且通常包含沉積和蝕刻程序操作。在替代實現中，可以使用複數個間隔件對，例如，兩對、三對或四對的側壁間隔件可在閘極堆疊的相對側上形成。
如在本領域中眾所皆知的，源極和汲極區域是相鄰於每個MOS電晶體的閘極堆疊在基板內形成的。源極和汲極區域通常使用佈植/擴散程序或者蝕刻/沉積程序來形成。在前者的程序中，摻雜物，如硼、鋁、銻、磷或砷可以被離子佈植到基板內以形成源極和汲極區域。使摻雜物活化並致使它們進一步擴散到基板內的退火程序通常在離子佈植程序之後。在後者的程序中，基板可以首先被蝕刻以形成在源極和汲極區域的位置處的凹部。接著可以進行磊晶沉積程序以將凹部填充被用於製造源極和汲極區域的材料。在一些實現中，源極和汲極區域可使用矽合金，諸如矽鍺或矽碳化物來製造。在一些實現中，磊晶沉積矽合金可利用諸如硼、砷或磷的摻雜物來原地摻雜。在進一步的實施例中，可以使用一或多個替代的半導體材料，諸如鍺或III-V族材料或合金來形成源極和汲極區域。並且，在進一步的實施例中，金屬和/或金屬合金的一或多個層可用於形成源極和汲極區域。
一或多個層間介電質(ILD)係沉積在MOS電晶體上。ILD層可以使用已知適用於積體電路結構中的諸如低k介電材料的介電材料來形成。可使用的介電材料的範例包含但不限於二氧化矽(SiO2 )、摻雜碳的氧化物(CDO)、氮化矽、諸如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃(FSG)的有機聚合物，和諸如倍半矽氧烷、矽氧烷或有機矽酸鹽玻璃的有機矽酸酯。ILD層可以包含孔或氣隙以進一步降低它們的介電常數。
圖1(a)-1(g)示意性地顯示根據一些實施例的基板上方的三維電晶體(例如，電晶體110、電晶體130、電晶體150和電晶體170)的由上而下視圖。在實施例中，電晶體110、電晶體130、電晶體150或電晶體170可以是FinFET電晶體、三閘極FinFET電晶體、多閘極場效電晶體(MuGFET)、環繞式閘極FET、奈米線電晶體或奈米帶電晶體。對於圖1(a)-1(b)所示的電晶體110，通道結構係在閘極電極形成之後，但在源極電極或汲極電極形成之前形成。對於圖1(c)-1(d) 所示的電晶體130，通道結構係在源極電極或汲極電極形成之後，但在閘極電極形成之前形成。對於圖1(e)-1(f) 所示的電晶體150，通道結構係在源極電極、汲極電極和閘極電極皆形成之後形成。此外，圖1(g)所示的電晶體170顯示在閘極電極形成之後形成的奈米線電晶體的通道結構。
在實施例中，如圖1(a)中所示，半導體裝置包含基板101、基板101上方的ILD層103，以及基板101上方的三維電晶體110。ILD層103可以是位於基板101上方的FEOL處，或位於未顯示的金屬層上方的BEOL處。三維電晶體110包含通道結構102，其中通道結構102包含通道材料，並且具有源極區域104、汲極區域108，以及源極區域104和汲極區域108之間的通道區域106。閘極電極105係在通道區域106周圍。通道材料也形成在ILD層103中的開口107的側壁111上，以及在ILD層103的開口109的側壁113上，使得所述開口107或開口109的一或多個側壁的至少一部分由通道材料覆蓋。由於沉積通道材料(例如透過ALD)，在首先形成開口107或開口109之後，通道材料覆蓋開口107或開口109的側壁的至少一部分。本文的實施例具有首先形成的閘極電極105，在閘極電極105之後形成的通道結構102。此外，通道結構102可在通道結構102內包含一或多個接縫115，其可為使用ALD技術的副產品。如果使用某種其它技術來沉積通道材料以形成通道結構102，則通道結構102內可能沒有任何接縫。
在實施例中，如圖1(b)所示，在形成通道結構102之後形成源極電極117和汲極電極119。源極電極117係耦接至通道結構102的源極區域104，而汲極電極119係耦接至通道結構102的汲極區域108。此外，源極電極117係耦接至形成在開口107的側壁111上的通道材料。源極電極117的至少一部分係在開口107內，而源極電極117係與覆蓋開口107的一或多個側壁111的部分的通道材料接觸。類似地，汲極電極119係耦接至形成在開口109的側壁113上的通道材料。汲極電極119的至少一部分係在開口109內，而汲極電極119係係與覆蓋開口109的一或多個側壁113的部分的通道材料接觸。
在實施例中，電極(例如，閘極電極105、源極電極117、汲極電極119)可以包含鍺(Ge)、鈷(Co)、鈦(Ti)、鎢(W)、鉬(Mo)、金(Au)、鉑(Pt)、鋁(Al)、鎳(Ni)、銅(Cu)、鉻(Cr)、鉿(Hf)、銦(In)、釕(Ru)、銥(Ir)、鉭(Ta)或Ti、W、Mo、Au、Pt、Al、Ni、Cu、Cr、Hf、HfAlN的合金，銥鉭合金(Ir-Ta)、氧化銦錫(ITO)、TaN、TiN、TiAlN、TiW或InAlO。在一些實施例中，閘極電極105、源極電極117、汲極電極119可以包含多個層。
在實施例中，在通道結構102中或覆蓋側壁111或側壁113的通道材料可以包含的材料選自由CuS2 、CuSe2 、WSe2 、MoS2 、MoSe2 、WS2 、摻銦的氧化鋅(IZO)、氧化鋅錫(ZTO)、非晶矽(a-Si)、非晶鍺(a-Ge)、低溫多晶矽(LTPS)、過渡金屬二硫化碳(TMD)、摻釔的氧化鋅(YZO)、多晶矽、摻硼的多晶鍺、摻鋁的多晶鍺、摻磷的多晶鍺、摻砷的多晶鍺、氧化銦、氧化錫、氧化鋅、氧化鎵、氧化銦鎵鋅(IGZO)、氧化銅、氧化鎳、氧化鈷、氧化銦錫、二硫化鎢、二硫化鉬、硒化鉬、黑磷、銻化銦、石墨烯、石墨炔、硼苯、鍺烯、矽烯、Si2 BN、錫烯、磷烯、輝鉬礦、多晶III-V族例如InAs、InGaAs、InP、非晶InGaZnO(a-IGZO)、晶體狀InGaZnO(c-IGZO)、GaZnON、ZnON或C軸取向晶體(CAAC)、鉬和硫以及VI族過渡金屬二鹵化物組成的群組。
在實施例中，基板101可以是體基板、絕緣體上矽(SOI)基板、矽基板、玻璃基板、金屬基板、或塑膠基板。基板101可具有大約500微米至大約1000微米的厚度。在實施例中，ILD層103可以包含的材料選自由二氧化矽(SiO2 )、摻雜碳的氧化物(CDO)、氮化矽、全氟環丁烷、聚四氟乙烯、氟矽酸鹽玻璃(FSG)、有機聚合物、倍半矽氧烷、矽氧烷和有機矽酸鹽玻璃組成的群組。
此外，電晶體110可能存在未顯示的其它部件。例如，電晶體110還包含在源極區域104和源極電極117之間或者在汲極區域108和汲極電極119之間的磊晶層。磊晶層可以包含選自由SiP、Si、Si1-x Gex 和SiC組成的群組的材料。
在實施例中，如圖1(c)所示，半導體裝置包含基板121、基板121上方的ILD層123，以及基板121上方的三維電晶體130。三維電晶體130包含通道結構122，其中通道結構122包含通道材料，並且具有源極區域、汲極區域，與源極區域和汲極區域之間的通道區域126。源極電極127係與源極區域接觸，而汲極電極129係與汲極區域接觸，其中未顯示源極區域和汲極區域，因為它們位於源極電極127和汲極電極129下方。本文的實施例具有在形成通道結構122之前形成的源極電極127和汲極電極129。在形成通道結構122中，通道材料也形成在ILD層123中的開口125的側壁133和131上，從而使開口125的一或多個側壁133和131的至少一部分被通道材料覆蓋。由於沉積通道材料(例如透過ALD)，在首先形成開口125之後，通道材料覆蓋開口125的側壁的至少一部分。此外，通道結構122可在通道結構122內包含一或多個接縫135，其可為使用ALD技術的副產品。
在實施例中，如圖1(d)所示，閘極電極135係在已經形成通道結構122之後形成。閘極電極135係在通道結構122的通道區域126周圍形成。此外，閘極電極135係耦接至形成在開口125的側壁133中的通道材料。閘極電極135的至少一部分係在開口125內。
在實施例中，如圖1(e)-1(f)所示，電晶體150具有在源極電極、汲極電極和閘極電極皆形成之後形成的通道結構。在實施例中，如圖1(e)所示，半導體裝置包含基板141、基板141上方的ILD層143，和基板141上方的三維電晶體150。三維電晶體150包含源極電極147、汲極電極149和閘極電極145，其皆在通道結構形成之前形成。源極電極147、汲極電極149和閘極電極145可以在ILD層143內形成。
在實施例中，如圖1(f)所示，通道結構142係在源極電極147、汲極電極149和閘極電極145已被形成之後形成。在這種情況下，可以移除基板141，使得可以從背面存取ILD層143。之後，形成通道結構142，其中通道結構142包含源極區域144、通道區域146和汲極區域148。源極電極147係耦接至源極區域144，汲極電極149係耦接至汲極區域148，而閘極電極145係在通道區域146周圍。在形成通道結構142中，通道材料也形成在源極電極147、汲極電極149和閘極電極145的表面上。通道材料可以透過ALD沉積，並且一或多個接縫(未顯示)可以在通道結構142內形成。此外，通道材料覆蓋表面(例如，分別覆蓋源極電極147的表面151、汲極電極149的表面153和閘極電極145的表面155)的至少一部分。
在實施例中，如圖1(g)所示，電晶體170是具有在形成閘極電極之後形成的通道結構的奈米線電晶體。在實施例中，如圖1(g)所示，半導體裝置包含基板161、基板161上方的ILD層163和基板161上方的三維電晶體170。三維電晶體170包含閘極電極165，其中閘極電極165在多條奈米線166周圍，並被閘極介電層172隔開。此外，通道材料係沉積在源極區域的側壁171的一部分周圍，並且在汲極區域的側壁173的一部分周圍。源極電極162和汲極電極164係在奈米線166和覆蓋側壁171和側壁173的一部分的通道材料之後形成。可以形成間隔件174或覆蓋層175以分離源極電極162、汲極電極164和閘極電極165。源極電極162係與覆蓋側壁171的部分的通道材料接觸。汲極電極164係與覆蓋側壁173的部分的通道材料接觸。
在實施例中，閘極介電層172可以包含高k介電材料。例如，閘極介電層172包含HfO2 、ZrO2 、TiO2 、Ta2 O5 、Nb2 O5 、稀土氧化物、MgO、鐵電氧化物、鈦酸鋇、鈣鈦礦鐵電體、鋯酸鉛、PZT、或選自由矽酸鉿、矽酸鋯、二氧化鉿、二氧化鋯、氧化鋁和氮化鉿矽酸鹽組成的群組的高k介電材料。
圖2(a)-2(b)示意性地顯示根據一些實施例的基板上方的三維電晶體(例如，電晶體210、電晶體260)的橫截面圖。電晶體210和電晶體260可以類似於電晶體110、電晶體130、電晶體150或電晶體170，如圖1(a)-1(g)所示。
在實施例中，如圖2(a)所示，電晶體210包含形成在基板201上的通道結構203。通道結構203包含通道材料，並且具有源極區域233、汲極區域235，以及源極區域233和汲極區域235之間的通道區域231。閘極電極211係在通道區域231周圍，並且透過閘極介電層216與通道區域231分離。源極電極205係耦接至通道結構203的源極區域233，而汲極電極209係耦接至通道結構203的汲極區域235。通道結構203、閘極電極211、源極電極205和汲極電極209係形成在位於基板201上方的FEOL的ILD層202之內，並被其覆蓋。第一金屬層204係在ILD層202上方。
在實施例中，如圖2(b)所述，電晶體260包含形成在基板251上的通道結構253。通道結構253包含通道材料，並且具有源極區域283、汲極區域285，以及源極區域283和汲極區域285之間的通道區域281。閘極電極261係在通道區域281周圍並且透過閘極介電層266與通道區域281分離。源極電極255係耦接至通道結構253的源極區域283，而汲極電極259係耦接至通道結構253的汲極區域285。通道結構253、閘極電極261、源極電極255和汲極電極259係形成在位於進一步在基板251上方的金屬層256上方的BEOL的ILD層252之內，並被其覆蓋。另一金屬層254係在ILD層252上方。
圖3示意性地顯示根據一些實施例的用於在基板上方形成三維電晶體的程序300。在圖4(a)-4(d)和圖5(a)-5(e)中顯示程序300的更多細節。在實施例中，可以施加程序300以形成如圖1(a)-1(g)所示的電晶體110、電晶體130、電晶體150或電晶體170，或者形成如圖2(a)-2(b)所示的電晶體210、電晶體260。
在方塊301，程序300可以包含在基板上方形成三維犧牲通道層，其中犧牲通道層包含犧牲通道區域、犧牲源極區域和犧牲汲極區域。例如，如圖4(a)所示，程序300可以包含在基板401上方形成三維犧牲通道層431，其中犧牲通道層431包含犧牲通道區域、犧牲源極區域和犧牲汲極區域。此外，如圖5(a)所示，程序300可以包含在ILD層533上方形成三維犧牲通道層531，所述ILD層533位於基板上方，其中犧牲通道層531包含犧牲通道區域、犧牲源極區域和犧牲汲極區域。犧牲通道層531可佔據將形成多條奈米線的區域。
在方塊303，程序300可以包含在犧牲通道區域周圍形成閘極電極。例如，如圖4(a)所示，程序300可以包含在犧牲通道區域431周圍形成閘極電極405。此外，如圖5(a)所示，程序300可以包含在犧牲通道區域531周圍形成閘極電極505，其中犧牲通道區域531包含將形成多條奈米線的區域。此外，可以在犧牲通道層531周圍形成其它層，例如閘極介電層513、覆蓋層512、間隔件513。
在方塊305，程序300可以包含形成覆蓋閘極電極、基板和犧牲通道層的ILD層。例如，如圖4(a)所示，程序300可以包含形成覆蓋閘極電極405、基板401和犧牲通道層431的ILD層403。此外，如圖5(a)所示，程序300可以包含形成覆蓋閘極電極505、ILD層533和犧牲通道層531的ILD層543。
在方塊307，程序300可以包含在犧牲源極區域或犧牲汲極區域周圍的ILD層中形成用於源極或汲極電極的開口。例如，如圖4(a)所示，程序300可以包含在犧牲源極區域或犧牲汲極區域周圍的ILD層403中形成用於源極電極的開口433和用於汲極電極的開口435。此外，如圖5(b)所示，程序300可以包含在犧牲源極區域或犧牲汲極區域周圍的ILD層543中形成用於源極電極的開口532和用於汲極電極的開口534。
在方塊309，程序300可以包含透過從用於源極或汲極電極的開口移除犧牲通道層來形成空隙空間。例如，如圖4(b)所示，程序300可以包含透過從用於源極電極的開口433或從用於汲極電極的開口435移除犧牲通道層來形成空隙空間432。此外，如圖5(c)所示，程序300可以包含透過從用於源極電極的開口532或從用於汲極電極的開口534移除犧牲通道層來形成空隙空間535。
在方塊311，程序300可以包含透過通道材料填充空隙空間以形成包含源極區域、汲極區域和通道區域的通道結構，其中通道區域係在閘極電極下方，並且通道材料共形地覆蓋源極或汲極電極的開口的側壁。例如，如圖4(c)所示，程序300可以包含透過通道材料填充空隙空間432以形成包含源極區域404、汲極區域408和通道區域406的通道結構402，其中通道區域406係在閘極電極405下方，並且通道材料共形地覆蓋用於源極電極的開口433的側壁411或用於汲極電極的開口435的側壁413。此外，如圖5(d)所示，程序300可以包含透過通道材料填充空隙空間535以形成包含源極區域、汲極區域和通道區域506的通道結構，其中閘極電極505係在通道區域506周圍，並且通道材料共形地覆蓋用於源極電極的開口532的側壁511或用於汲極電極的開口534的側壁513。
在方塊313，程序200可以包含在源極電極的開口處形成源極電極，或在汲極電極的開口處形成汲極電極，其中源極電極或汲極電極係與在源極電極或汲極電極的開口的側壁上的通道材料接觸。例如，如圖4(d)所示，程序300可以包含在用於源極電極的開口433處形成源極電極407，並且在用於汲極電極的開口435處形成汲極電極409，其中源極電極407係與用於源極電極的開口433的側壁411上的通道材料接觸，而汲極電極409係與用於汲極電極的開口435的側壁413上的通道材料接觸。此外，如圖5(e)所示，程序300可以包含在用於源極電極的開口532處形成源極電極507，並且在用於汲極電極的開口534處形成汲極電極509，其中源極電極507係與用於源極電極的開口532的側壁511上的通道材料接觸，並且汲極電極509係與用於汲極電極的開口534的側壁513上的通道材料接觸。
此外，程序300可以包含額外的操作以形成其它層，例如ILD層、間隔件、封裝層、絕緣層(未顯示)。
圖6顯示包括本發明的一或多個實施例的中介層600。中介層600是用於將第一基板602橋接到第二基板604的居間基板。第一基板602可以例如是支撐電晶體的基板，例如，如圖1(a)-1(g)所示的電晶體110、電晶體130、電晶體150或電晶體170，或如圖2(a)-2(b)所示的電晶體210、電晶體260。第二基板604可以例如是記憶體模組、電腦主機板，或其它積體電路晶粒。通常，中介層600的目的是將連結散佈到更寬的間距或將連結重新路由到不同的連結。例如，中介層600可以將積體電路晶粒耦接至可以隨後係耦接至第二基板604的球閘陣列(BGA)606。在一些實施例中，第一和第二基板602/604被附接到中介層600的相對側。在其它實施例中，第一和第二基板602/604被附接到中介層600的相同側。而在進一步的實施例中，三個或更多的基板係藉由中介層600的方式被互連。
中介層600可以由環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料或聚合物材料，如聚醯亞胺形成。在進一步的實現中，中介層600可以由替代的剛性或柔性材料來形成，其可以包括上述在半導體基板中使用的相同材料，如矽、鍺以及其它III-V族和IV族的材料。
中介層600可以包括金屬互連608和通孔610，包括但不限於穿矽通孔(TSV)612。中介層600可以進一步包括嵌入式裝置614，其包括被動和主動裝置。這樣的裝置包括但不限於電容器、解耦電容器、電阻器、電感器、熔斷器、二極體、變壓器、感測器和靜電放電(ESD)裝置。更複雜的裝置，如射頻(RF)裝置、功率放大器、功率管理裝置、天線、陣列、感測器和MEMS裝置也可以在中介層600上形成。
根據本發明的實施例，本文揭露的設備或處理可以用在中介層600的製造中。
圖7顯示根據本發明的一種實施例的計算裝置700。計算裝置700可以包括多個部件。在一個實施例中，這些部件被附接到一或多個主機板。在替代的實施例中，這些部件中的一些或全部被製造到單一系統單晶片(SoC)晶粒上，諸如用於行動裝置的SoC。在計算裝置700中的部件包括但不限於積體電路晶粒702以及至少一個通訊邏輯單元708。在一些實現中，通訊邏輯單元708被製造在積體電路晶粒702之內，而在其它實現中，通訊邏輯單元708在可以被接合至與積體電路晶粒702共享或電耦接的基板或主機板的分離積體電路晶片中被製造。積體電路晶粒702可包括處理器704以及經常被用作快取記憶體的晶粒上記憶體706，其可以藉由如嵌入式DRAM(eDRAM)或SRAM的技術來提供。例如，晶粒上記憶體706可以包含如圖1(a)-1(g)所示的電晶體110、電晶體130、電晶體150或電晶體170，或者包含如圖2(a)-2(b)所示的電晶體210、電晶體260。
在實施例中，計算裝置700可以包含顯示器或觸控螢幕顯示器724和觸控螢幕顯示器控制器726。顯示器或觸控螢幕顯示器724可包含FPD、AMOLED顯示器、TFT LCD、微型發光二極體(µLED)顯示器或其它顯示器。例如，觸控螢幕顯示器724可以包含如圖1(a)-1(g)所示的電晶體110、電晶體130、電晶體150或電晶體170，或者包含如圖2(a)-2(b)所示的電晶體210、電晶體260，或者是根據圖3所示的程序300形成的電晶體。
計算裝置700可包括可能會或可能不會實體地和電性地耦接到主機板或在SoC晶粒內製造的其它部件。這些其它部件包括但不限於揮發性記憶體710(例如，動態隨機存取記憶體(DRAM)、非揮發性記憶體712(例如，ROM或快閃記憶體)、圖形處理單元714(GPU)、數位訊號處理器(DSP)716、加密處理器742(例如，在硬體內執行加密演算法的專用處理器)、晶片組720、至少一天線722(在某些實現中，可以使用兩個或更多天線)、電池730或其它電源、功率放大器(未顯示)、電壓調節器(未顯示)、全球定位系統(GPS)裝置728、羅盤、運動協同處理器或感測器732(其可包括加速度計、陀螺儀和羅盤)、麥克風(未顯示)、揚聲器734、相機736、使用者輸入裝置738(如鍵盤、滑鼠、手寫筆和觸控板)和大容量儲存裝置740(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。計算裝置700可以結合本文尚未描述的其它傳輸、電信或無線電功能。在一些實現中，計算裝置700包含用於透過調變和輻射空氣或空間中的電磁波在一定距離上進行通訊的無線電。在進一步的實現中，計算裝置700包含用於透過調變和輻射空氣或空間中的電磁波在一定距離上進行通訊的發射器和接收器(或收發器)。
通訊邏輯單元708致使進行資料的傳輸往來計算裝置700的無線通訊。用語“無線”及其衍生詞可以用於描述電路、裝置、系統、方法、技術、通訊通道等，其可以經由非固態媒體藉由使用調變的電磁輻射進行資料通訊。該用語不暗示關聯的裝置不包含任何導線，儘管在一些情況中可能不包含。通訊邏輯單元708可實現任何數目的無線標準或協定，其包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、紅外線(IR)、近場通訊(NFC)、藍芽、其衍生物以及那些被指定為3G、4G、5G和之後的任何其它無線協定。計算裝置700可以包括複數個通訊邏輯單元708。例如，第一通訊邏輯單元708可專用於短範圍無線通訊，如Wi-Fi、NFC和藍芽，而第二通訊邏輯單元708可專用於長範圍無線通訊，如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
計算裝置700的處理器704包含一或多個裝置，如電晶體。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料，以轉換該電子資料成可儲存在暫存器和/或記憶體中的其它電子資料的任何裝置或裝置的一部分。通訊邏輯單元708也可以包含一或多個裝置，如電晶體。
在進一步的實施例中，容納在計算裝置700中的另一部件可以包含根據當前揭露的實現形成的一或多個裝置，如DRAM，例如，如圖1(a)-1(g)所示的電晶體110、電晶體130、電晶體150或電晶體170，或如圖2(a)-2(b)所示的電晶體210、電晶體260或根據圖3所示的程序300形成的電晶體。
在各種實施例中，計算裝置700可以是膝上電腦、小筆電、筆記型電腦、超輕薄筆電、智慧型手機、非智慧型手機、平板電腦、平板筆電二合一、個人數位助理(PDA)、極致行動PC、行動電話、桌上型電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在進一步的實現中，計算裝置700可以是處理資料的任何其它電子裝置。
以下提供一些非限制性範例。
範例1可以包含一種半導體裝置，包含：基板；所述基板之上的三維電晶體，其包含：通道結構，其中所述通道結構包含通道材料，並且具有源極區域、汲極區域，以及所述源極區域和所述汲極區域之間的通道區域；以及耦接至所述源極區域的源極電極、耦接至所述汲極區域的汲極電極，以及在所述通道區域周圍的閘極電極，其中選自所述源極電極、所述汲極電極或所述閘極電極的電極係與層間介電質(ILD)層中的開口的側壁上或所述電極的表面上的所述通道材料接觸，並且所述電極還與包含所述源極區域、所述汲極區域或所述通道區域的所述通道結構接觸。
範例2可以包含範例1和/或本文中的一些其它範例中的半導體裝置，其中所述通道結構還包含在所述通道結構內的一或多個接縫。
範例3可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述電極的至少一部分係在所述ILD層中的所述開口內，所述開口的一或多個側壁的至少一部分係由所述通道材料覆蓋，並且所述電極係與覆蓋所述開口的所述一或多個側壁的所述部分的所述通道材料接觸。
範例4可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述ILD層中的所述開口係位於前段(FEOL)。
範例5可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述ILD層中的所述開口係位於後段(BEOL)。
範例6可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述ILD層包含的材料選自由二氧化矽(SiO2 )、摻雜碳的氧化物(CDO)、氮化矽、全氟環丁烷、聚四氟乙烯、氟矽酸鹽玻璃(FSG)、有機聚合物、倍半矽氧烷、矽氧烷和有機矽酸鹽玻璃組成的群組。
範例7可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述三維電晶體係FinFET電晶體、三閘極FinFET電晶體、多閘極場效電晶體(MuGFET)、環繞式閘極FET、奈米線電晶體或奈米帶電晶體。
範例8可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述三維電晶體係奈米線電晶體，其中所述通道結構包含具有所述通道材料的多個奈米線，所述三維電晶體還包含所述源極電極和所述閘極電極之間的間隔件，而所述間隔件的一或多個側壁的至少一部分係由所述通道材料覆蓋，並且所述源極電極係與覆蓋所述間隔件的所述一或多個側壁的所述部分的所述通道材料接觸。
範例9可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述通道材料包含的材料選自由CuS2 、CuSe2 、WSe2 、MoS2 、MoSe2 、WS2 、摻銦的氧化鋅(IZO)、氧化鋅錫(ZTO)、非晶矽(a-Si)、非晶鍺(a-Ge)、低溫多晶矽(LTPS)、過渡金屬二硫化碳(TMD)、摻釔的氧化鋅(YZO)、多晶矽、摻硼的多晶鍺、摻鋁的多晶鍺、摻磷的多晶鍺、摻砷的多晶鍺、氧化銦、氧化錫、氧化鋅、氧化鎵、氧化銦鎵鋅(IGZO)、氧化銅、氧化鎳、氧化鈷、氧化銦錫、二硫化鎢、二硫化鉬、硒化鉬、黑磷、銻化銦、石墨烯、石墨炔、硼苯、鍺烯、矽烯、Si2 BN、錫烯、磷烯、輝鉬礦、多晶III-V族例如InAs、InGaAs、InP、非晶InGaZnO(a-IGZO)、晶體狀InGaZnO(c-IGZO)、GaZnON、ZnON或C軸取向晶體(CAAC)、鉬和硫以及VI族過渡金屬二鹵化物組成的群組。
範例10可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述基板為體基板、絕緣體上矽(SOI)基板、矽基板、玻璃基板、金屬基板、或塑膠基板。
範例11可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述閘極電極、所述源極電極或所述汲極電極包含鍺(Ge)、鈷(Co)、鈦(Ti)、鎢(W)、鉬(Mo)、金(Au)、鉑(Pt)、鋁(Al)、鎳(Ni)、銅(Cu)、鉻(Cr)、鉿(Hf)、銦(In)、釕(Ru)、銥(Ir)、鉭(Ta)或Ti、W、Mo、Au、Pt、Al、Ni、Cu、Cr、Hf、HfAlN的合金、銥鉭合金(Ir-Ta)、氧化銦錫(ITO)、TaN、TiN、TiAlN、TiW或InAlO。
範例12可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述三維電晶體還包含將所述閘極電極與所述通道結構分開的閘極介電層。
範例13可以包含範例12和/或本文的一些其它範例中的半導體裝置，其中所述閘極介電層包含HfO2 、ZrO2 、TiO2 、Ta2 O5 、Nb2 O5 、稀土氧化物、MgO、鐵電氧化物、鈦酸鋇、鈣鈦礦鐵電體、鋯酸鉛、PZT、或選自由矽酸鉿、矽酸鋯、二氧化鉿、二氧化鋯、氧化鋁和氮化鉿矽酸鹽組成的群組的高k介電材料。
範例14可以包含範例1-2和/或本文的一些其它範例中的半導體裝置，其中所述三維電晶體還包含所述源極區域和所述源極電極之間，或所述汲極區域和所述汲極電極之間的磊晶層。
範例15可以包含範例14和/或本文的一些其它範例中的半導體裝置，其中所述磊晶層包含選自由SiP、Si、Si1-x Gex 和SiC組成的群組的材料。
範例16可以包含一種形成三維電晶體的方法，所述方法包含：在基板上形成三維犧牲通道層，其中所述犧牲通道層包含犧牲通道區域、犧牲源極區域和犧牲汲極區域；在所述犧牲通道區域周圍形成閘極電極；形成層間介電質(ILD)層，其覆蓋所述閘極電極、所述基板和所述犧牲通道層；在所述犧牲源極區域或所述犧牲汲極區域周圍形成所述ILD層中的源極電極或汲極電極的開口；透過從所述源極電極或所述汲極電極的所述開口移除所述犧牲通道層來形成空隙空間；將所述空隙空間填充一通道材料，以形成包含源極區域、汲極區域和通道區域的通道結構，其中所述通道區域係在所述閘極電極下方，以及其中所述通道材料共形地覆蓋所述源極電極或所述汲極電極的所述開口的側壁；以及在所述源極電極的所述開口處形成源極電極，或在所述汲極電極的所述開口處形成汲極電極，其中所述源極電極或所述汲極電極係與所述源極電極或所述汲極電極的所述開口的所述側壁上的所述通道材料接觸。
範例17可以包含範例16和/或本文中的一些其它範例中的方法，其中所述將所述空隙空間填充所述通道材料包含透過原子層沉積(ALD)將所述空隙空間填充所述通道材料。
範例18可以包含範例17和/或本文中的一些其它範例中的方法，其中所述通道區域還包含在所述通道區域內的一或多個接縫。
範例19可以包含範例16-18和/或本文中的一些其它範例中的方法，其中所述ILD層中的所述開口位於前段(FEOL)。
範例20可以包含範例16-18和/或本文中的一些其它範例中的方法，其中所述通道層包含的材料選自由CuS2 、CuSe2 、WSe2 、MoS2 、MoSe2 、WS2 、摻銦的氧化鋅(IZO)、氧化鋅錫(ZTO)、非晶矽(a-Si)、非晶鍺(a-Ge)、低溫多晶矽(LTPS)、過渡金屬二硫化碳(TMD)、摻釔的氧化鋅(YZO)、多晶矽、摻硼的多晶鍺、摻鋁的多晶鍺、摻磷的多晶鍺、摻砷的多晶鍺、氧化銦、氧化錫、氧化鋅、氧化鎵、氧化銦鎵鋅(IGZO)、氧化銅、氧化鎳、氧化鈷、氧化銦錫、二硫化鎢、二硫化鉬、硒化鉬、黑磷、銻化銦、石墨烯、石墨炔、硼苯、鍺烯、矽烯、Si2 BN、錫烯、磷烯、輝鉬礦、多晶III-V族例如InAs、InGaAs、InP、非晶InGaZnO(a-IGZO)、晶體狀InGaZnO(c-IGZO)、GaZnON、ZnON或C軸取向晶體(CAAC)、鉬和硫以及VI族過渡金屬二鹵化物組成的群組。
範例21可以包含一種計算裝置，包含：電路板；以及處理器或記憶體裝置，其耦接至所述電路板，其中所述處理器或所述記憶體裝置包含三維電晶體，以及其中所述三維電晶體包含：通道結構，其中所述通道結構包含通道材料，並且具有源極區域、汲極區域，以及所述源極區域和所述汲極區域之間的通道區域；以及耦接至所述源極區域的源極電極、耦接至所述汲極區域的汲極電極，以及在所述通道區域周圍的閘極電極，其中選自所述源極電極、所述汲極電極或所述閘極電極的電極係與層間介電質(ILD)層中的開口的側壁上或所述電極的表面上的所述通道材料接觸，並且所述電極還與包含所述源極區域、所述汲極區域或所述通道區域的所述通道結構接觸。
範例22可以包含範例21和/或本文中的一些其它範例中的計算裝置，其中所述通道結構還包含在所述通道結構內的一或多個接縫。
範例23可以包含範例21-22和/或本文中的一些其它範例中的計算裝置，其中所述三維電晶體係FinFET電晶體、三閘極FinFET電晶體、多閘極場效電晶體(MuGFET)、環繞式閘極FET、奈米線電晶體或奈米帶電晶體。
範例24可以包含範例21-22和/或本文中的一些其它範例中的計算裝置，其中所述通道材料包含的材料選自由CuS2 、CuSe2 、WSe2 、MoS2 、MoSe2 、WS2 、摻銦的氧化鋅(IZO)、氧化鋅錫(ZTO)、非晶矽(a-Si)、非晶鍺(a-Ge)、低溫多晶矽(LTPS)、過渡金屬二硫化碳(TMD)、摻釔的氧化鋅(YZO)、多晶矽、摻硼的多晶鍺、摻鋁的多晶鍺、摻磷的多晶鍺、摻砷的多晶鍺、氧化銦、氧化錫、氧化鋅、氧化鎵、氧化銦鎵鋅(IGZO)、氧化銅、氧化鎳、氧化鈷、氧化銦錫、二硫化鎢、二硫化鉬、硒化鉬、黑磷、銻化銦、石墨烯、石墨炔、硼苯、鍺烯、矽烯、Si2 BN、錫烯、磷烯、輝鉬礦、多晶III-V族例如InAs、InGaAs、InP、非晶InGaZnO(a-IGZO)、晶體狀InGaZnO(c-IGZO)、GaZnON、ZnON或C軸取向晶體(CAAC)、鉬和硫以及VI族過渡金屬二鹵化物組成的群組。
範例25可以包含範例21-22和/或本文中的一些其它範例中的計算裝置，其中所述計算裝置係選自由可穿戴裝置或行動計算裝置組成的群組的裝置，所述可穿戴裝置或所述行動計算裝置包含與所述記憶體裝置耦接的天線、觸控螢幕控制器、顯示器、電池、處理器、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速度計、陀螺儀、揚聲器和相機中的一或多個。
各種實施例可包括上述實施例的任何合適組合，包括上述以結合形式(和)(例如，「和」可為「和/或」)的實施例之替代(或)實施例。此外，一些實施例可以包括一個或多個製品(例如，非暫態電腦可讀媒體)，其具有指令儲存於其上，當執行時導致任一上述實施例的動作。此外，一些實施例可以包括具有用於執行上述實施例的各種操作之任何合適的機制的裝置或系統。
上述圖示實現的說明，包括在摘要中所描述的，並非意在窮舉或限制本發明的實施例為所揭露的精確形式。雖然在本文中描述的具體實現和範例用於說明性目的，那些相關領域技術人員將理解各種等同修改是可能在本發明的範圍之內。
可以根據上述詳細說明修飾本發明的實施例。在下面的申請專利範圍中使用的用語不應當被解釋為限制本發明的各種實施例於說明書和申請專利範圍中揭露的具體實現。相對的，根據申請專利範圍詮釋的既定原則解釋，範圍完全由下面的申請專利範圍來確定。
101:基板 102:通道結構 103:ILD層 104:源極區域 105:閘極電極 106:通道區域 107:開口 108:汲極區域 109:開口 110:三維電晶體 111:側壁 113:側壁 115:接縫 117:源極電極 119:汲極電極 121:基板 122:通道結構 123:ILD層 125:開口 126:通道區域 127:源極區域 129:汲極電極 130:三維電晶體 131:側壁 133:側壁 135:閘極電極 141:基板 142:通道結構 143:ILD層 144:源極區域 145:閘極電極 146:通道區域 147:源極電極 148:汲極區域 149:汲極電極 150:電晶體 151:表面 153:表面 155:表面 161:基板 162:源極電極 163:ILD層 164:汲極電極 165:閘極電極 166:奈米線 170:電晶體 171:側壁 172:閘極介電層 173:側壁 174:間隔件 175:覆蓋層 201:基板 202:ILD層 203:通道結構 204:第一金屬層 205:源極電極 209:汲極電極 210:電晶體 211:閘極電極 216:閘極介電層 231:通道區域 233:源極區域 235:汲極區域 251:基板 252:ILD層 253:通道結構 254:金屬層 255:源極電極 256:金屬層 259:汲極電極 260:電晶體 261:閘極電極 266:閘極介電層 281:通道區域 283:源極區域 285:汲極區域 300:程序 301:方塊 303:方塊 305:方塊 307:方塊 309:方塊 311:方塊 313:方塊 401:基板 402:通道結構 403:ILD層 404:源極區域 405:閘極電極 406:通道區域 407:源極電極 408:汲極區域 409:汲極電極 411:側壁 413:側壁 431:犧牲通道層 432:空隙 433:開口 435:開口 505:閘極電極 506:通道區域 507:源極電極 509:汲極電極 511:側壁 512:覆蓋層 513:側壁 531:犧牲通道層 532:開口 533:ILD層 534:開口 535:空隙 543:ILD層 600:中介層 602:第一基板 604:第二基板 606:球閘陣列(BGA) 608:金屬互連 610:通孔 612:穿矽通孔(TSV) 614:嵌入式裝置 700:計算裝置 702:積體電路晶粒 704:處理器 706:晶粒上記憶體 708:通訊邏輯單元 710:揮發性記憶體 712:非揮發性記憶體 714:圖形處理單元 716:數位訊號處理器 720:晶片組 722:天線 724:觸控螢幕顯示器 726:觸控螢幕顯示器控制器 728:全球定位系統(GPS)裝置 730:電池 732:運動協同處理器或感測器 734:揚聲器 736:相機 738:用戶輸入裝置 740:大容量儲存裝置 742:加密處理器
實施例將通過下面的詳細描述結合附圖輕易地理解。為利於本描述，相似的參考符號表示相似的結構元件。實施例以舉例的方式表示，而不是在附圖的圖中以限制的方式表示。
[圖1(a)-1(g)]示意性地顯示根據一些實施例的基板上方的三維電晶體的由上而下視圖。
[圖2(a)-2(b)]示意性地顯示根據一些實施例的基板上方的三維電晶體的橫截面圖。
[圖3]示意性地顯示根據一些實施例的用於在基板上方形成三維電晶體的程序。
[圖4(a)-4(d)]顯示根據一些實施例的用於在基板上方形成三維電晶體的程序。
[圖5(a)-5(e)]顯示根據一些實施例的用於在基板上方形成三維電晶體的程序。
[圖6]示意性地顯示根據一些實施例的實現本發明的一或多個實施例的中介層。
[圖7]示意性地顯示根據一些實施例的根據本發明的實施例構建的計算裝置。
300:程序

Claims (20)

  1. 一種半導體裝置，包含：基板；所述基板之上的三維電晶體，其包含：通道結構，其中所述通道結構包含通道材料，並且具有源極區域、汲極區域，以及所述源極區域和所述汲極區域之間的通道區域；以及耦接至所述源極區域的源極電極、耦接至所述汲極區域的汲極電極，以及在所述通道區域周圍的閘極電極，其中選自所述源極電極、所述汲極電極或所述閘極電極的電極係與層間介電質(ILD)層中的開口的側壁上的所述通道材料接觸。
  2. 如請求項1的半導體裝置，其中所述通道結構還包含在所述通道結構內的一或多個接縫。
  3. 如請求項1的半導體裝置，其中所述電極的至少一部分係在所述ILD層中的所述開口內，所述開口的一或多個側壁的至少一部分係由所述通道材料覆蓋，並且所述電極係與覆蓋所述開口的所述一或多個側壁的所述部分的所述通道材料接觸。
  4. 如請求項1的半導體裝置，其中所述ILD層中的所述開口係位於前段(FEOL)。
  5. 如請求項1的半導體裝置，其中所述ILD層中的所述開口係位於後段(BEOL)。
  6. 如請求項1的半導體裝置，其中所述ILD 層包含的材料選自由二氧化矽(SiO2)、摻雜碳的氧化物(CDO)、氮化矽、全氟環丁烷、聚四氟乙烯、氟矽酸鹽玻璃(FSG)、有機聚合物、倍半矽氧烷、矽氧烷和有機矽酸鹽玻璃組成的群組。
  7. 如請求項1的半導體裝置，其中所述三維電晶體係FinFET電晶體、三閘極FinFET電晶體、多閘極場效電晶體(MuGFET)、環繞式閘極FET、奈米線電晶體或奈米帶電晶體。
  8. 如請求項1的半導體裝置，其中所述三維電晶體係奈米線電晶體，其中所述通道結構包含具有所述通道材料的多個奈米線，所述三維電晶體還包含所述源極電極和所述閘極電極之間的間隔件，而所述間隔件的一或多個側壁的至少一部分係由所述通道材料覆蓋，並且所述源極電極係與覆蓋所述間隔件的所述一或多個側壁的所述部分的所述通道材料接觸。
  9. 如請求項1的半導體裝置，其中所述通道材料包含的材料選自由CuS2、CuSe2、WSe2、MoS2、MoSe2、WS2、摻銦的氧化鋅(IZO)、氧化鋅錫(ZTO)、非晶矽(a-Si)、非晶鍺(a-Ge)、低溫多晶矽(LTPS)、過渡金屬二硫化碳(TMD)、摻釔的氧化鋅(YZO)、多晶矽、摻硼的多晶鍺、摻鋁的多晶鍺、摻磷的多晶鍺、摻砷的多晶鍺、氧化銦、氧化錫、氧化鋅、氧化鎵、氧化銦鎵鋅(IGZO)、氧化銅、氧化鎳、氧化鈷、氧化銦錫、二硫化鎢、二硫化鉬、硒化鉬、黑磷、銻化銦、石墨烯、石墨炔、硼苯、鍺 烯、矽烯、Si2BN、錫烯、磷烯、輝鉬礦、多晶III-V族例如InAs、InGaAs、InP、非晶InGaZnO(a-IGZO)、晶體狀InGaZnO(c-IGZO)、GaZnON、ZnON或C軸取向晶體(CAAC)、鉬和硫以及VI族過渡金屬二鹵化物組成的群組。
  10. 如請求項1的半導體裝置，其中所述基板為體基板、絕緣體上矽(SOI)基板、矽基板、玻璃基板、金屬基板、或塑膠基板。
  11. 如請求項1的積體電路，其中所述閘極電極、所述源極電極或所述汲極電極包含鍺(Ge)、鈷(Co)、鈦(Ti)、鎢(W)、鉬(Mo)、金(Au)、鉑(Pt)、鋁(Al)、鎳(Ni)、銅(Cu)、鉻(Cr)、鉿(Hf)、銦(In)、釕(Ru)、銥(Ir)、鉭(Ta)或Ti、W、Mo、Au、Pt、Al、Ni、Cu、Cr、Hf、HfAlN的合金、銥鉭合金(Ir-Ta)、氧化銦錫(ITO)、TaN、TiN、TiAlN、TiW或InAlO。
  12. 如請求項1的半導體裝置，其中所述三維電晶體還包含將所述閘極電極與所述通道結構分開的閘極介電層。
  13. 如請求項12的半導體裝置，其中所述閘極介電層包含HfO2、ZrO2、TiO2、Ta2O5、Nb2O5、稀土氧化物、MgO、鐵電氧化物、鈦酸鋇、鈣鈦礦鐵電體、鋯酸鉛、PZT、或選自由矽酸鉿、矽酸鋯、二氧化鉿、二氧化鋯、氧化鋁和氮化鉿矽酸鹽組成的群組的高k介電材料。
  14. 如請求項1的半導體裝置，其中所述三 維電晶體還包含所述源極區域和所述源極電極之間，或所述汲極區域和所述汲極電極之間的磊晶層。
  15. 如請求項14的半導體裝置，其中所述磊晶層包含選自由SiP、Si、Si1-xGex和SiC組成的群組的材料。
  16. 一種計算裝置，包含：電路板；以及處理器或記憶體裝置，其耦接至所述電路板，其中所述處理器或所述記憶體裝置包含三維電晶體，以及其中所述三維電晶體包含：通道結構，其中所述通道結構包含通道材料，並且具有源極區域、汲極區域，以及所述源極區域和所述汲極區域之間的通道區域；以及耦接至所述源極區域的源極電極、耦接至所述汲極區域的汲極電極，以及在所述通道區域周圍的閘極電極，其中選自所述源極電極、所述汲極電極或所述閘極電極的電極係與層間介電質(ILD)層中的開口的側壁上的所述通道材料接觸。
  17. 如請求項16的計算裝置，其中所述通道結構還包含在所述通道結構內的一或多個接縫。
  18. 如請求項16的計算裝置，其中所述三維電晶體係FinFET電晶體、三閘極FinFET電晶體、多閘極場效電晶體(MuGFET)、環繞式閘極FET、奈米線電晶體或奈米帶電晶體。
  19. 如請求項16的計算裝置，其中所述通道材料包含的材料選自由CuS2、CuSe2、WSe2、MoS2、MoSe2、WS2、摻銦的氧化鋅(IZO)、氧化鋅錫(ZTO)、非晶矽(a-Si)、非晶鍺(a-Ge)、低溫多晶矽(LTPS)、過渡金屬二硫化碳(TMD)、摻釔的氧化鋅(YZO)、多晶矽、摻硼的多晶鍺、摻鋁的多晶鍺、摻磷的多晶鍺、摻砷的多晶鍺、氧化銦、氧化錫、氧化鋅、氧化鎵、氧化銦鎵鋅(IGZO)、氧化銅、氧化鎳、氧化鈷、氧化銦錫、二硫化鎢、二硫化鉬、硒化鉬、黑磷、銻化銦、石墨烯、石墨炔、硼苯、鍺烯、矽烯、Si2BN、錫烯、磷烯、輝鉬礦、多晶III-V族例如InAs、InGaAs、InP、非晶InGaZnO(a-IGZO)、晶體狀InGaZnO(c-IGZO)、GaZnON、ZnON或C軸取向晶體(CAAC)、鉬和硫以及VI族過渡金屬二鹵化物組成的群組。
  20. 如請求項16的計算裝置，其中所述計算裝置係選自由可穿戴裝置或行動計算裝置組成的群組的裝置，所述可穿戴裝置或所述行動計算裝置包含與所述記憶體裝置耦接的天線、觸控螢幕控制器、顯示器、電池、處理器、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速度計、陀螺儀、揚聲器和相機中的一或多個。
TW109117521A 2019-06-28 2020-05-26 用於三維電晶體的通道形成 TWI872075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/457,626 2019-06-28
US16/457,626 US11777013B2 (en) 2019-06-28 2019-06-28 Channel formation for three dimensional transistors

Publications (2)

Publication Number Publication Date
TW202118044A TW202118044A (zh) 2021-05-01
TWI872075B true TWI872075B (zh) 2025-02-11

Family

ID=73747752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117521A TWI872075B (zh) 2019-06-28 2020-05-26 用於三維電晶體的通道形成

Country Status (3)

Country Link
US (1) US11777013B2 (zh)
DE (1) DE102020114103A1 (zh)
TW (1) TWI872075B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114564B2 (en) 2018-08-21 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric MFM inductor and related circuits
US11756997B2 (en) * 2019-10-31 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
US11398597B2 (en) * 2020-07-09 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, semiconductor device including the same, and manufacturing method thereof
US20220328500A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. High Density 3 Dimensional Gate All Around Memory
US12142695B2 (en) * 2021-07-09 2024-11-12 Taiwan Semiconductor Manufacturing Company Limited Transistor device having fin-shaped channel and methods for forming the same
US12484274B2 (en) * 2022-04-22 2025-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for semiconductor gate and contact formation to reduce seam formation
TWI835556B (zh) * 2023-02-14 2024-03-11 國立勤益科技大學 薄膜電晶體結合鈣鈦礦電阻式記憶元件的製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341704A1 (en) * 2011-12-30 2013-12-26 Willy Rachmady Variable gate width for gate all-around transistors
US20140264591A1 (en) * 2013-03-12 2014-09-18 International Business Machines Corporation Method and structure for dielectric isolation in a fin field effect transistor
TW201618309A (zh) * 2012-07-27 2016-05-16 英特爾公司 奈米線電晶體裝置及其形成技術（二）
US20170179282A1 (en) * 2015-12-16 2017-06-22 International Business Machines Corporation Channel-last replacement metal-gate vertical field effect transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526555B1 (ko) * 2014-08-22 2015-06-09 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법
US9647139B2 (en) * 2015-09-04 2017-05-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US10062752B1 (en) * 2017-10-25 2018-08-28 International Business Machines Corporation Fabrication of nanowire vertical gate devices
US11695051B2 (en) * 2019-03-29 2023-07-04 Intel Corporation Gate stacks for FinFET transistors
US11171211B1 (en) * 2020-05-11 2021-11-09 Samsung Electronics Co., Ltd. Group IV and III-V p-type MOSFET with high hole mobility and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341704A1 (en) * 2011-12-30 2013-12-26 Willy Rachmady Variable gate width for gate all-around transistors
TW201618309A (zh) * 2012-07-27 2016-05-16 英特爾公司 奈米線電晶體裝置及其形成技術（二）
US20140264591A1 (en) * 2013-03-12 2014-09-18 International Business Machines Corporation Method and structure for dielectric isolation in a fin field effect transistor
US20170179282A1 (en) * 2015-12-16 2017-06-22 International Business Machines Corporation Channel-last replacement metal-gate vertical field effect transistor

Also Published As

Publication number Publication date
US11777013B2 (en) 2023-10-03
TW202118044A (zh) 2021-05-01
US20200411669A1 (en) 2020-12-31
DE102020114103A1 (de) 2020-12-31

Similar Documents

Publication Publication Date Title
TWI872075B (zh) 用於三維電晶體的通道形成
CN111326514A (zh) 基于垂直薄膜晶体管的存储器单元
US11437405B2 (en) Transistors stacked on front-end p-type transistors
US11462568B2 (en) Stacked thin film transistors
US11843054B2 (en) Vertical architecture of thin film transistors
US11417770B2 (en) Vertical thin-film transistors between metal layers
TWI793875B (zh) 製造電晶體裝置的方法、電子裝置及其製造方法
US10861870B2 (en) Inverted staircase contact for density improvement to 3D stacked devices
US20220336634A1 (en) Source electrode and drain electrode protection for nanowire transistors
CN111201612A (zh) 用于薄膜晶体管的气隙
KR102309367B1 (ko) 비대칭 프로파일을 갖는 핀 구조체들을 형성하는 방법 및 장치
KR102351550B1 (ko) 측벽 라이너를 갖는 핀 구조를 형성하는 장치 및 방법
EP3758081A1 (en) Air gaps and capacitors in dielectric layers
KR102274274B1 (ko) 집적된 고전압 디바이스들을 갖는 실리콘 다이
US11751404B2 (en) FinFET transistor based resistive random access memory
TWI836013B (zh) 用於ｆｉｎｆｅｔ電晶體的閘極堆疊
CN108292672A (zh) 用于igzo非平面器件的环绕式导电金属氧化物接触部的制作
US11302808B2 (en) III-V transistors with resistive gate contacts
US11652047B2 (en) Intermediate separation layers at the back-end-of-line
TWI857064B (zh) 用於薄膜電晶體之通道的形成
CN110660861A (zh) 用于iii-v族金属氧化物半导体场效应晶体管（mosfet）的沟道层形成
US20200211911A1 (en) Spacer-patterned inverters based on thin-film transistors
TWI715608B (zh) 透過用於應力增強及接觸的背側露出而能深度取向生長