[go: up one dir, main page]

TWI871500B - 以偶極膜工程化的mosfet閘極 - Google Patents

以偶極膜工程化的mosfet閘極 Download PDF

Info

Publication number
TWI871500B
TWI871500B TW111104535A TW111104535A TWI871500B TW I871500 B TWI871500 B TW I871500B TW 111104535 A TW111104535 A TW 111104535A TW 111104535 A TW111104535 A TW 111104535A TW I871500 B TWI871500 B TW I871500B
Authority
TW
Taiwan
Prior art keywords
metal oxide
layer
substrate
dipole
metal
Prior art date
Application number
TW111104535A
Other languages
English (en)
Other versions
TW202247469A (zh
Inventor
楊勇
史林尼維斯 干德可塔
史蒂芬Ｃｈ 洪
曼德亞 史利倫
賈桂琳Ｓ 倫區
楊逸雄
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202247469A publication Critical patent/TW202247469A/zh
Application granted granted Critical
Publication of TWI871500B publication Critical patent/TWI871500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/0134—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種在基板上的金屬閘極堆疊包括：在基板上的介面層；在介面層上的高κ金屬氧化物層，高κ金屬氧化物層包括鄰接介面層的偶極區，偶極區包括鈮(Nb)；在高κ金屬氧化物層上的高κ金屬氧化物蓋層；在高κ金屬氧化物蓋層之上的正金屬氧化物半導體(PMOS)功函數材料；及PMOS功函數材料之上的閘極電極。偶極區係藉由驅使Nb系膜的Nb物種進入高κ金屬氧化物層以形成偶極區而形成。

Description

以偶極膜工程化的MOSFET閘極
本發明的實施例大體上關於包含鈮的偶極區，此偶極區由鈮系偶極膜所形成。在特定實施例中，高κ金屬閘極(HKMG)堆疊包括包含偶極區的高κ金屬氧化物層，及用於PMOS(正金屬氧化物半導體)的功函數材料。
積體電路已經進化成在單一晶片上可包括數百萬的電晶體、電容、及電阻的複雜裝置。在積體電路進化的過程中，功能性密度(即，每個晶片面積之互連裝置的數目)大體上已經增加，而幾何尺寸(即，使用製造處理可創造的最小部件(或線段))已經減小。
由於裝置尺度已經縮減，裝置幾何及材料在維持切換速率而不引起故障上已經經歷到困難。已經出現容許晶片設計者以持續縮減裝置尺度的數種新穎技術。裝置結構的尺度的控制對於現行及未來的技術世代是關鍵挑戰。
微電子裝置製造在半導體基板上作為積體電路，其中各種導電層彼此互連以允許電子訊號在裝置內傳播。此種裝置的一實例為互補式金屬氧化物半導體(CMOS)場效電晶體(FET)或MOSFET。閘極電極為積體電路的一部分。例如，MOSFET包含安置在源極與汲極區之間的閘極結構，源極與汲極區形成在半導體基板中。閘極結構或堆疊大體上包含閘極電極與閘極介電質。閘極電極安置在閘極介電質上方以控制在通道區中的電荷載體的流動，通道區形成在汲極與源極區之間且在閘極介電質之下。
習知地藉由將介面偶極層插入高κ/金屬閘極堆疊中或添加功函數調整層至閘極電極來調變MOSFET中的臨界電壓(V t)。然而，習知的V t調變方法會與用於次10-15 nm技術節點的架構不相容。
因此，有著對於可提供隨著裝置變得更小之具有經調變的臨界電壓(V t)的系統及方法的需求。
本發明的一或多種實施例關於在基板上的金屬閘極堆疊。此金屬閘極堆疊包含：在高κ金屬氧化物蓋層、高κ金屬氧化物層、及介面層之上，且在閘極電極之下的正金屬氧化物半導體(PMOS)功函數材料，高κ金屬氧化物層包含鄰接介面層的偶極區，偶極區包含鈮(Nb)。此金屬閘極堆疊具有相對於包含不具有偶極區之比較性高κ金屬氧化物層的金屬閘極堆疊之改善的臨界電壓(V t)。
本發明的額外實施例關於在基板上的金屬閘極堆疊，包含：基板上的介面層；介面層上的高κ金屬氧化物層，高κ金屬氧化物層包含鄰接介面層的偶極區，偶極區包含鈮(Nb)；高κ金屬氧化物層上的高κ金屬氧化物蓋層；高κ金屬氧化物蓋層之上的正金屬氧化物半導體(PMOS)功函數材料；及在PMOS功函數材料之上的閘極電極。
本發明的進一步實施例關於形成偶極區的方法，此方法包含：在基板的表面上製備介面層；在介面層上沉積高κ金屬氧化物層；藉由使用在350ºC至500ºC的範圍中的第一基板溫度之原子層沉積基板的表面暴露於第一前驅物及任選的第二前驅物，以在高κ金屬氧化物層上製備偶極膜，第一前驅物包含鈮，第二前驅物包含氮、氧、或碳；在基板上沉積第一高κ金屬氧化物蓋層；及將基板暴露於在至少700ºC的第二基板溫度之熱處理，以驅使偶極膜進入高κ金屬氧化物層及以形成鄰接介面層的包含鈮之偶極區。此方法進一步包含移除偶極膜的任何殘留部分及第一高κ金屬氧化物蓋層。
在說明本發明的數個範例實施例之前，將理解到本發明並不限於在以下說明中所述的構造或處理步驟的細節。本發明能夠為其他的實施例且可被各種方式實踐或執行。
當在本說明書與隨附申請專利範圍中使用，術語「基板」指稱一表面、或表面的一部分，在此表面上進行處理。除非上下文清楚地指明並非如此，本領域的熟習技藝者也將理解到提及一基板僅指稱此基板的一部分。此外，提及在基板上的沉積可意指赤裸基板與具有沉積或形成在基板上的一或多個膜或特徵的基板兩者。
本文所使用的「基板」指稱在製造處理期間，薄膜處理執行在其上方的任何基板或形成在基板上的材料表面。例如，上方可執行處理的基板表面包括材料，諸如矽、氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜氧化矽、非晶矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石、及任何其他材料，諸如金屬、金屬氮化物、金屬合金、及其他導電材料，取決於應用。基板不受限地包括半導體晶圓。基板可暴露至預處理製程以拋光、蝕刻、還原、氧化、羥基化、退火、UV固化、電子束固化及/或烘烤基板表面。除了直接在基板本身的表面上的薄膜處理，在本發明中所揭示的任何薄膜處理步驟也可執行在形成在基板上的下方層上，如之後更詳細說明的，及用語「基板表面」意於包括如上下文所指示的此下方層。因此，例如，其中薄膜/層或部分的薄膜/層已經沉積至基板表面上，新沉積的薄膜/層的暴露表面成為基板表面。
本發明的實施例關於帶有卓越PMOS效能(例如，改善的臨界電壓(V t))之金屬閘極堆疊。本發明的一些實施例提供金屬閘極堆疊，其之高κ金屬氧化物層包含包括鈮(Nb)及/或鈦(Ti)的偶極區，帶有相對於不具有此偶極區的比較性金屬閘極堆疊之改善的V t。在一些實施例中，藉由驅使鈮系膜進入高κ金屬氧化物層，使Ti及/或Nb被提供至偶極區。
關於對於含Nb偶極區之V t效能的實驗顯示出V t的改善為大於或等於+100 mV及沒有等效氧化物厚度(EOT) 損失(＜~0.2Å)。在一實施例中，藉由使用在450ºC的基板溫度之NbCl 5與NH 3的前驅物之原子層沉積將氮化鈮(NbN)膜沉積至包含氧化鉿(HfO 2)的高κ金屬氧化物層上，高κ金屬氧化物層位在基板上的SiO 2之介面層之上。 使用PVD將TiN高κ金屬氧化物蓋層原位沉積在此鈮系膜上。藉由在至少700ºC的基板溫度之熱處理驅使NbN膜進入高κ金屬氧化物層。
有利地，藉由ALD之NbN及/或TiN的沉積是具有穩定且均勻成長之線性處理。也有利地，在二氧化矽表面上的階梯覆蓋大於或等於95%。
本發明的一或多個實施例提供在形成正金屬氧化物半導體(PMOS)積體電路裝置中特別有用的形成裝置與方法且將在文章中說明。其他裝置與應用也在本發明的範疇內。
第1圖繪示範例PMOS金屬閘極堆疊裝置100的剖面視圖。裝置100包含基板110，基板110的表面被氧化以形成介面層115。在一些實施例中，基板110包含矽而介面層115包含二氧化矽。在一些實施例中，基板包含額外的電氣元件與材料，包括但不限於源極區、汲極區、導電通道、及其他電氣連接器。
根據一或多個實施例，PMOS金屬閘極堆疊裝置100包含具有偶極區125的閘極介電質或高κ金屬氧化物層120、高κ金屬氧化物蓋層130、及金屬閘極功函數層140。在此使用時，金屬閘極功函數層140也可被稱為「PMOS功函數材料」。偶極區125在高κ金屬氧化物層120中鄰接介面層115。
高κ金屬氧化物層120使金屬閘極功函數層140與基板110電氣絕緣。高κ金屬氧化物層120與金屬閘極功函數層140在此可一起被稱為金屬閘極堆疊。在一些實施例中，金屬閘極堆疊進一步包含在金屬閘極功函數層140上的閘極電極150。
在一些實施例中，閘極介電質120包含金屬氧化物。在一些實施例中，閘極介電質120包含氧化鉿(HfO 2)。
在一些實施例中，高κ蓋層130包含TiN或基本上由TiN所組成。在一些實施例中，高κ蓋層包含TiSiN或基本上由TiSiN所組成。以此方式使用時，「基本上由…所組成」意指所敘明的元素構成在原子基礎上之所敘明材料的大於95%、大於98%、大於99%或大於99.5%。為了避免疑義，本文所揭示的材料的識別不暗示化學計量比例。例如，TiN材料含有鈦與氮。這些元素可以1：1的比例存在或可不以1：1的比例存在。
高κ蓋層130可具有任何合適厚度。在一些實施例中，高κ蓋層130的厚度在大於或等於5 Å至小於或等於25 Å的範圍中。在一些實施例中，高κ蓋層的厚度是約10 Å，其包括10 Å ± 10%、10 Å ± 5%、及/或10 Å ± 1%。
在一些實施例中，高κ蓋層130包含TiN或基本上由TiN所組成。在一些實施例中，高κ蓋層130包含TiSiN或基本上由TiSiN所組成。
PMOS功函數材料140包含任何合適材料。PMOS功函數材料140可具有任何合適厚度。在一些實施例中，PMOS功函數材料140的厚度在大於或等於5 Å至小於或等於50 Å的範圍中。在一些實施例中，金屬閘極功函數層的厚度為約15 Å，其包括15 Å ± 10%、15 Å ± 5%、及/或15 Å ± 1%。
在一些實施例中，金屬閘極堆疊裝置100進一步包含閘極電極150。閘極電極150可包含多個層。在一些實施例中，閘極電極150包含第一層與第二層，第一層包含TiAl而第二層包含TiN。在一些實施例中，第一層具有大於或等於 20 Å至小於或等於30 Å的厚度。在一些實施例中，第一層具有約25 Å的厚度，其包括25 Å ± 10%。在一些實施例中，第二層具有約500 Å的厚度，其包括500 Å ± 10%、500 Å ± 5%、及/或500 Å ± 1%。第一層與第二層可藉由任何合適方法沉積。
臨界電壓(V t)提供金屬閘極堆疊的特性。在金屬閘極堆疊的高κ金屬氧化物層中包括含Nb偶極區(或含Ti偶極區)增加V t。在一或多個實施例中，當高κ金屬氧化物層120包含HfO 2及含Nb偶極區(或含Ti偶極區)時，V t增加大於或等於+100 mV。
等效氧化物厚度(EOT)提供金屬閘極堆疊的特性。在一或多個實施例中，包含由NbN偶極膜(或TiN偶極膜)所形成的含Nb偶極區的金屬閘極堆疊相對於不具有含Nb偶極區(或TiN偶極區)的比較性金屬閘極堆疊具有小於或等於~0.2 Å的EOT。
在一些實施例中，p型偶極金屬包含氮化鈦鋁(TiAlN)或基本上由氮化鈦鋁(TiAlN)所組成。在一些實施例中，p型偶極蓋層包含氮化鈦矽(TiSiN) 或基本上由氮化鈦矽(TiSiN)所組成。在一些實施例中，在TiAlN與TiSiN沉積之間沒有有意的空斷(air break)。在一些實施例中，在退火p型偶極層與p型偶極蓋之前，沒有非晶矽蓋層。
參照第2圖，本發明的另一實施例關於形成偶極區的方法200。方法200藉由將基板提供至處理腔室在操作210開始。
在操作215，介面層形成在基板上。介面層的形成可包括合適熱氧化處理，諸如利用氧化氮(N 2O)氣體的增強原位蒸氣產生(eISSG)處理。在一或多個實施例中，介面層(例如，第1圖的115)是薄非晶氧化矽(SiO 2)層，具有厚度為約3 Å與約10 Å之間，例如，約5 Å，對應於氧化矽的一或多個單層。在一些實施例中，可藉由利用H 2及O 2氣體的原位蒸氣產生(ISSG)處理或利用NH 3及O 2氣體的快速熱氧化(RTO)處理來形成介面層。介面層可作為將被沉積在介面層上的高κ閘極介電層(例如，第1圖的120)的成核層。
在操作220，高κ金屬氧化物層沉積在介面層上。高κ閘極金屬氧化物層可由高κ介電材料所形成，諸如二氧化鉿(HfO 2)、二氧化鋯(ZrO 2)、二氧化鐿(Y 2O 3)、氧化鋁(Al 2O 3)、具有摻雜進入現有金屬氧化物高κ介電主體材料的第三元素之三元高κ介電膜，諸如HfZrO、HfLaOx、HfTiO。沉積處理可包括原子層沉積(ALD)處理，其中含金屬前驅物與含氧前驅物被交替地遞送至介面層。在一些實施例中，在遞送含氧前驅物之前，淨化含金屬前驅物。金屬可為過渡金屬，諸如鉿(Hf)、鋯(Zr)、或鈦(Ti)、稀土金屬，諸如鑭(La)、鐿(Yb)、或釔(Y)、鹼土金屬，諸如鍶(Sr)、或其他金屬，諸如鋁(Al)。對於氧化劑，可使用可與金屬反應的任何含氧前驅物。例如，含氧前驅物可為或包括水、雙原子氧、臭氧、含羥基前驅物或醇類、含氮與氧前驅物、包括本端或遠端增強的氧之電漿增強氧、或包括氧的任何其他材料，其可與金屬合併以在介面層上方生產金屬的氧化物的層。在一實例中，含金屬前驅物是四氯化鉿(HfCl 4)及氧化劑是水(H 2O)，以形成二氧化鉿(HfO 2)層。ALD處理可執行在溫度為200 °C與約400 °C之間，例如，約270 °C。當藉由ALD處理沉積時，金屬氧化物層可為非晶態且具有厚度為約10 Å與約30 Å之間。
在操作230，偶極膜被製備在高κ金屬氧化物層上。在一或多個實施例中，偶極膜是含鈮膜，例如，氮化鈮(NbN)膜(或氮化鈦膜)。藉由在350ºC至500ºC的範圍中的基板溫度之原子層沉積(ALD)來沉積含鈮膜(或含鈦膜)。重複ALD循環以獲得期望厚度的NbN膜(或TiN膜)，例如5 Å至10 Å。在一些實施例中，藉由在高κ閘極介電層的整個暴露表面上方之偶極膜的毯覆沉積來實行偶極膜的沉積，及後續的微影與蝕刻處理以圖案化偶極膜(即，在半導體結構的一些區域中形成偶極膜，及在半導體結構的一些其他區域中不形成偶極膜)。在後續的熱處理(在操作250)中，例如，退火處理，來自偶極膜的摻雜劑物種(例如，Nb)被擴散及併入下方的高κ閘極介電層以形成偶極區。
在一或多個實施例中，藉由使用在350ºC至500ºC的範圍中的第一基板溫度之原子層沉積，將基板的表面暴露於包含鈮的第一前驅物及任選地暴露於包含氮、氧、或碳的第二前驅物，將偶極膜製備在高κ金屬氧化物層上。通常，可使用任何合適鈮前驅物。對於NbN膜，鈮前驅物可包括但不限於NbCl 5、NbB 5、NbBr 5、NbI 5、NbF 5、或有機鈮化合物、及前述物的組合；及氮前驅物可包括但不限於：NH 3、N 2、N 2H 2、N 2H 4、含氮電漿、及前述物的組合。通常，可使用任何合適鈦前驅物。對於TiN膜，鈦前驅物可包括但不限於TiCl 5、TiBr 5、TiI 5、TiF 5、有機鈦化合物及前述物的組合；及氮前驅物可包括但不限於NH 3、N 2、N 2H 2、N 2H 4、含氮電漿、及前述物的組合。
在一或多個實施例中，第一前驅物包含第一化合物，第一化合物選自以下物種組成的群組：NbCl 5、NbB 5、NbBr 5、NbI 5、NbF 5、NbOCl 3、有機鈮化合物、及前述物的組合。在一或多個實施例中，第一前驅物包含第一化合物，第一化合物選自以下物種組成的群組：TiCl 5、TiB 5、TiBr 5、TiI 5、TiF 5、TiOCl 3、有機鈮化合物、及前述物的組合。
在一或多個實施例中，第二前驅物包含第二化合物，第二化合物選自以下物種組成的群組：NH 3、N 2、N 2H 2、N 2H 4、含氮電漿、及前述物的組合。
在一或多個實施例中，第二前驅物包含第二化合物，第二化合物選自以下物種組成的群組：H 2O、H 2O 2、O 3、乙醇、及前述物的組合。
在一或多個實施例中，第二前驅物包含第二化合物，第二化合物選自以下物種組成的群組：CH 4、乙醇、及H 2。
在一或多個實施例中，第二前驅物包含兩種或更多種第二化合物的組合，第二化合物選自以下物種組成的群組：NH 3、CH 4、乙醇、H 2。
在一或多個實施例中，第一前驅物包含NbCl 5而第二前驅物包含NH 3。在一或多個實施例中，第一前驅物包含TiCl 5而第二前驅物包含NH 3。
在操作240，高κ金屬氧化物蓋層沉積在偶極膜上。在一或多個實施例中，藉由原子層沉積(ALD)來沉積高κ金屬氧化物蓋層。在一或多個實施例中，高κ金屬氧化物蓋層包含氮化鈦(TiN)。沉積TiN的範例處理包括：將基板暴露於包含Ti的第一前驅物，及接著暴露於包含氮源的第二前驅物，以提供TiN膜。在一些實施例中，基板重複地暴露於前驅物以獲得預定膜厚度。在一些實施例中，基板在ALD處理期間維持在約200 °C至約700 °C的溫度。
在任選的操作245，包含非晶矽(a-Si)材料的犧牲矽蓋層沉積至基板上。犧牲矽蓋層在操作250之後續熱處理製程期間可物理地及化學地保護下方的高κ金屬氧化物層與第一高κ金屬氧化物蓋層。犧牲矽蓋層由非晶矽所形成，諸如氫化非晶矽(a-Si:H)。相較於包括造成用於擴散路徑的晶界之多結晶矽，非晶矽可提供較少的原子擴散。區塊245中的沉積處理可為原子層沉積(ALD)處理或化學氣相沉積(CVD)處理，其中具有第一高κ金屬氧化物蓋層形成在其上之半導體結構暴露於矽前驅物。矽前驅物的實例為聚矽烷(SixHy)。例如，聚矽烷包括二矽烷(Si 2H 6)、三矽烷(Si 3H 8)、四矽烷(Si 4H 10)、異四矽烷、新五矽烷(Si 5H 12)、環五矽烷(Si 5H 10)、六矽烷(C 6H 14)、環六矽烷(Si 6H 12)，或大體上，SixHy，帶有x=2或更大，及前述物的組合。犧牲矽蓋層可具有約30 Å與約50 Å之間的厚度。
在操作250，基板被熱處理以驅使偶極膜進入高κ金屬氧化物層及以形成在高κ金屬氧化物層中的偶極區。執行熱處理以致使鈮(Nb)摻雜劑物種(或鈦摻劑物種)擴散進入下方的高κ閘極金屬氧化物層。在一或多個實施例中，操作250的熱處理包含後蓋退火(PCA)處理，其被執行以硬化及緻密化第一高κ金屬氧化物蓋層。可發生剛沉積(as-deposited)的第一高κ金屬氧化物蓋層與任何剛沉積的犧牲矽蓋層的結晶化。PCA處理可包含退火處理。退火處理可包括在惰性環境中的熱退火處理，諸如在氮(N 2)與氬(Ar)環境中，執行在快速熱處理(RTP)腔室，諸如RADOX™腔室，可從位於加州聖克拉拉的應用材料公司取得。
操作250的熱處理可執行持續約1秒與約30秒之間，在約600 °C與約1000 °C的溫度之間，例如，約900 °C及在約0.1托與100托之間的壓力。
在操作260，根據一或多個實施例，偶極膜的任何殘留部分及高κ金屬氧化物蓋層被移除。移除處理可包括乾式電漿蝕刻處理。包括帶有摻雜區的高κ金屬氧化物層的完成結構可接著被進一步處理以適合所期望應用。
本文的態樣包含：形成偶極區的方法，此方法包含：在基板表面上製備介面層；在介面層上沉積高κ金屬氧化物層；藉由使用在350ºC至500ºC的範圍中的第一基板溫度之原子層沉積將基板表面暴露於包含鈮(或鈦)的第一前驅物及任選地暴露於包含氮、氧、或碳的第二前驅物，在高κ金屬氧化物層上製備偶極膜；在基板上沉積第一高κ金屬氧化物蓋層；及將基板暴露於在至少700ºC的第二基板溫度的熱處理以驅使偶極膜進入高κ金屬氧化物層及以形成鄰接介面層的包含鈮(或鈦)的偶極區。
在一或多個實施例中，此方法進一步包含移除偶極膜的任何殘留部分及第一高κ金屬氧化物蓋層。
參照第3圖，本發明的另一實施例關於形成金屬閘極堆疊裝置100的方法300。方法300在310藉由在第一處理腔室內提供基板而開始。在操作315，介面層形成在基板上，且按照關於第2圖所論述的操作215。在操作320，高κ金屬氧化物層沉積在介面層上，且按照關於第2圖所論述的操作220。在操作330，偶極膜被製備在高κ金屬氧化物層上，且按照關於第2圖所論述的操作230。在操作340，高κ金屬氧化物蓋層沉積在偶極膜上，且按照關於第2圖所論述的操作240。
在一或多個實施例中，高κ金屬氧化物蓋層原位地沉積在偶極膜上，其中相同處理(第一)腔室被用於操作330與340兩者。
在任選的操作345，包含非晶矽(a-Si)材料的犧牲矽蓋層沉積至基板上，且按照關於第2圖所論述的操作245。
根據一或多個實施例，在沉積高κ金屬氧化物蓋層之後，基板被移送至不同(第二)處理腔室以用於操作350。在一些實施例中，第一處理腔室與第二處理腔室被整合。在一些實施例中，在不破壞真空或不暴露於周圍空氣下來執行方法300。
在操作350，基板被熱處理以驅使偶極膜進入高κ金屬氧化物層及以形成在高κ金屬氧化物層中的偶極區。在操作360，偶極膜的任何殘留部分及高κ金屬氧化物蓋層被移除。之後在操作370，另一(第二)高κ金屬氧化物蓋層沉積在高κ金屬氧化物層上。在操作380，PMOS功函數材料沉積在第二高κ金屬氧化物蓋層上。在操作390，閘極材料沉積在PMOS功函數材料上。
許多前驅物在本發明的範疇內。前驅物可為在周圍溫度與壓力之電漿、氣體、液體或固體。然而，在ALD腔室內，前驅物被揮發。有機金屬化合物或複合物包括含有金屬與至少一有機基團的任何化學品，有機基團諸如烷基、烷氧基、烷基醯胺基(alkylamido)及苯胺化物(anilide)。前驅物可為包含有機金屬及無機/鹵化物化合物。
大體上，任何合適鈦前驅物可用於高κ蓋層。因此，鈦前驅物可包括但不限於TiCl 4、TiBr 4、TiI 4、TiF 4、四二甲胺基鈦(tetrakisdimethylamino titanium)。此外，可使用任何合適的氮源前驅物。實例包括但不限於氮氣體、氨氣體N 2H 2或N 2H 4。
本文的態樣關於製造金屬閘極堆疊的方法，此方法包含：在第一處理腔室中的基板表面上製備介面層；在第一處理腔室內的介面層上沉積高κ金屬氧化物層；藉由在第一處理腔室內使用在350ºC至500ºC的範圍中的第一基板溫度之原子層沉積，將基板表面暴露於包含鈮(或鈦)的第一前驅物及任選地暴露於包含氮、氧、或碳的第二前驅物，在高κ金屬氧化物層上製備偶極膜；在第一處理腔室內的基板上沉積第一高κ金屬氧化物蓋層；將基板移送至第二處理腔室；將基板暴露於在第二處理腔室中的700ºC至1050 ºC的範圍中之第二基板溫度之熱處理，以驅使偶極膜進入高κ金屬氧化物層及以形成鄰接介面層的包含鈮(或鈦)的偶極區；及移除第一高κ金屬氧化物蓋層及偶極膜的任何殘留部分。
在一或多個實施例中，此方法進一步包含在基板上沉積第二高κ金屬氧化物蓋層。
在一或多個實施例中，此方法進一步包含在基板上沉積PMOS功函數材料。
在一或多個實施例中，此方法進一步包含在基板上沉積閘極材料。
在一或多個實施例中，第一高κ金屬氧化物蓋層包含氮化鈦(TiN)，高κ金屬氧化物層包含氧化鉿(HfO 2)，及介面層包含二氧化矽(SiO 2)。
在一或多個實施例中，此方法進一步包含第二高κ金屬氧化物蓋層，其包含TiN。
在一或多個實施例中，製備介面層包含在沉積高κ金屬氧化物層之前，氧化基板表面。
基板暴露於前驅物的次序可變動。在沉積循環中可重複在此等暴露。此外，在單一沉積循環內可重複暴露於一前驅物。
在一些實施例中，形成MOSFET的處理包含1)形成閘極介電質(例如，間層介電質/高k介電質)；2)藉由ALD或其他處理在閘極介電質上沉積包含TiAlN的p型偶極金屬層；3)將晶圓從ALD腔室移送以包括有意的真空破壞 (airbreak)，以容許氧與TiAlN反應；4)藉由ALD或其他處理沉積包含TiSiN的偶極蓋層；5)藉由在700-900 ºC(沒有a-Si蓋)的RTP之熱退火；及6)剝除蓋層。
本發明的一些實施例關於在基板上的金屬閘極堆疊，包含：在高κ金屬氧化物蓋層、高κ金屬氧化物層、及介面層之上，且在閘極電極之下的正金屬氧化物半導體(PMOS)功函數材料，包含鄰接介面層之偶極區的高κ金屬氧化物層，包含氮化鈦鋁(TiAlN)的偶極區，其中金屬閘極堆疊具有相對於包含不具有偶極區之比較性高κ金屬氧化物層之金屬閘極堆疊之改善的臨界電壓(Vt)。
本發明的額外實施例關於形成偶極區的方法。此方法包含：在基板表面上製備介面層；在介面層上沉積高κ金屬氧化物層；藉由使用在350ºC至500ºC的範圍中之第一基板溫度的原子層沉積，將基板表面暴露於包含鈦的第一前驅物及任選地暴露於包含氮、氧、或碳的第二前驅物，在高κ金屬氧化物層上製備偶極膜，偶極膜包含TiAlN；在基板上沉積第一高κ金屬氧化物蓋層，此蓋層包含TiSiN；及將基板暴露於在至少700ºC的第二基板溫度之熱處理，以驅使偶極膜進入高κ金屬氧化物層及以形成鄰接介面層之包含鈦的偶極區。
本發明的方法可被執行在相同腔室中或在一或多個分開的處理腔室中。在一些實施例中，基板從第一腔室移動至分開的第二腔室以用於進一步處理。基板可直接從第一腔室移動至分開的處理腔室，或基板可從第一腔室移動至一或多個移送腔室，然後移動至分開的處理腔室。因此，合適的處理設備可包含與移送站連通的多個腔室。此類的設備可稱為「群集工具」或「群集系統」、及類似物。
大體上，群集工具是包含執行各種功能的多個腔室之模組系統，各種功能包括基板中心找尋及定向、退火、沉積及/或蝕刻。根據一或多個實施例，群集工具包括至少第一腔室與中央移送腔室。中央移送腔室可容納機器人，機器人可使基板在處理腔室與裝載閘腔室之間與之中穿梭。移送腔室通常維持在真空狀態且提供用於使基板從一腔室穿梭至另一腔室及/或至定位在群集工具的前端之裝載閘腔室的中間階段。可適用於本發明的兩種周知的群集工具為Centura ®及Endura ®，兩者可從加州聖克拉拉的應用材料公司取得。然而，腔室的確切佈置與組合可變動以為了執行如本文所述的處理之特定步驟。可使用的其他處理腔室包括但不限於循環層沉積(CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、蝕刻、預清洗、化學清洗、諸如RTP的熱處理、電漿氮化、退火、定向、羥基化及其他基板處理。藉由在群集工具上的腔室中執行處理，在沉積後續膜之前，可避免大氣雜質之基板的表面污染且無氧化。
在一些實施例中，第一處理腔室與第二處理腔室為相同的群集處理工具的部分。因此，在一些實施例中，此方法為原位的整合方法。
在一些實施例中，第一處理腔室與第二處理腔室是不同處理工具。因此，在一些實施例中，此方法為非原位的整合方法。
根據一或多個實施例，此基板連續地在真空下或「裝載(load lock)」狀態下，且當從一腔室移動至下一腔室時不暴露於周圍空氣。移送腔室因此在真空下且被「泵回(pump down)」在真空壓力下。惰性氣體可存在於處理腔室或移送腔室中。在一些實施例中，惰性氣體被用於作為淨化氣體以移除一些或所有的反應物。根據一或多個實施例，在沉積腔至的出口處注射淨化氣體以防止反應物從沉積腔室移動至移送腔室及/或額外的處理腔室。因此，惰性氣體的流動在腔室的出口處形成簾幕。
基板可在單一基板沉積腔室中處理，單一基板在此於另一基板被處理之前被載入、處理、及載出。也可以連續方式來處理基板，類似於輸送帶系統，其中多個基板被個別地載入腔室的第一部分，移動通過腔室及從腔室的第二部分被載出。腔室與相關輸送帶系統的形狀可形成直線路徑或彎曲路徑。此外，處理腔室可為旋轉料架，其中多個基板繞著中央軸移動且穿過旋轉料架路徑而暴露於沉積、蝕刻、退火、及/或清洗處理。
基板在處理期間也可為固定或被旋轉。旋轉的基板可被連續地或間歇地旋轉。例如，基板可在整個處理中被旋轉，或基板可在暴露於不同反應氣體或淨化氣體之間被小量的旋轉。在處理期間旋轉基板(連續地或間斷地)可助於生產更均勻的沉積或蝕刻，藉由最小化例如氣體流動幾何中的局部可變性的效應。
在原子層沉積型腔室中，基板可暴露於第一與第二前驅物，藉由空間地或時間地分開的處理。時間ALD是傳統處理，其中第一前驅物流入腔室以與表面反應。在流動第二前驅物之前，從腔室淨化第一前驅物。在空間ALD中，第一與第二前驅物兩者同時地流動至腔室，但被空間上地分開，使得有著在此等流動之間防止前驅物混合的區域。在空間ALD中，基板相對於氣體分配板移動，或是反過來。
在此方法的一或多個部分發生在一個腔室的實施例中，此處理可為空間ALD處理。雖然上述的一或多個化學品會是不相容(即，造成在基板表面上之外的反應及/或沉積在腔室上)，空間分開確保了反應物不暴露於氣態中的各者。例如，時間ALD包含淨化沉積腔室。然而，實際上，在流動額外反應物之前，有時候不可能將過量的反應物淨化出腔室。因此，腔室中的任何殘餘反應物可反應。使用空間分開，過量的反應物不需要被淨化，且交互污染被限制。再者，會使用許多時間以淨化腔室，且因此藉由消除淨化步驟可增加產量。
參照第4圖，本發明的額外實施例關於用於執行本文所述方法的處理系統900。第4圖繪示可用於根據本發明的一或多個實施例處理基板的系統900。系統900可稱為群集工具。系統900包括其中具有機器人912的中央移送站910。機器人912被繪示為單一葉片機器人；然而，本領域的通常知識者將認知到其他機器人912組態是在本發明的範疇內。機器人912被設置以在連接至中央移送站910的腔室之間移動一或多個基板。
至少一預清洗/緩衝腔室920連接至中央移送站910。預清洗/緩衝腔室920可包括加熱器、輻射源或電漿源的一或多者。預清洗/緩衝腔室920可用於作為用於個別半導體基板的固持區域或用於處理之晶圓盒。預清洗/緩衝腔室920可執行預清洗處理可可預加熱基板以用於處理或可簡單地為用於處理序列的整備區。在一些實施例中，有著兩個預清洗/緩衝腔室920連接至中央移送站910。
在第4圖所示的實施例中，預清洗腔室920可作為工廠介面905與中央移送站910之間的穿通腔室。工廠介面905可包括一或多個機器人906以將基板從盒移動至預清洗/緩衝腔室920。機器人912可接著將基板從預清洗/緩衝腔室920移動至系統900內的其他腔室。
第一處理腔室930可連接至中央移送站910。第一處理腔室930可設置用於熱氧化，以在基板上形成介面層。基板藉由機器人912穿過隔離閥914可移動至處理腔室930及從處理腔室930移動。
處理腔室940也可連接至中央移送站910。在一些實施例中，處理腔室940包含用於沉積高κ閘極金屬氧化物層的原子層沉積腔室且與一或多個反應氣體源流體連通以提供至處理腔室940的反應氣體之流動。在一些實施例中，處理腔室940包含用於沉積偶極膜的原子層沉積腔室，且與一或多個反應氣體源流動連通以提供至處理腔室940的反應氣體的流動。在一些實施例中，處理腔室940包含用於沉積高κ閘極金屬氧化物蓋層的原子層沉積腔室，且與一或多個反應氣體源流動連通以提供至處理腔室940的反應氣體的流動。基板可藉由機器人912通過隔離閥914而移動至處理腔室940及從處理腔室940移動。
在一些實施例中，處理腔室960連接至中央移送站910且設置以熱處理基板。
在一些實施例中，其他處理腔室可設置以執行此處理方法的進一步部分，包括移除偶極膜的任何殘留部分與第一高κ金屬氧化物蓋層；沉積第二高κ蓋層；沉積PMOS功函數材料；沉積閘極電極材料。通常知識者將認知到在工具上的個別處理腔室的數目與佈置可變動，及第4圖所繪示的實施例僅為一種可能組態的代表圖。
在一些實施例中，處理系統900包括一或多個量測站。例如，量測站可位於預清洗/緩衝腔室920內、中央移送站910內或任何的個別處理腔室內。量測站可在系統900內的任何位置，其容許凹部的距離被測量，而不暴露基板於氧化環境。
至少一控制器950耦接至中央移送站910、預清洗/緩衝腔室920、處理腔室930、940、或960的一者或多者。在一些實施例中，有著超過一個控制器950連接至個別的腔室的站，及主要控制處理器耦接至分開的處理器的每一者以控制系統900。控制器950可為任何形式的通用電腦處理器、微控制器、微處理器、等等的一者，其可使用在工業設定中以用於控制各種腔室及子處理器。
至少一控制器950可具有處理器952、耦接至處理器952的記憶體954、耦接至處理器952的輸入/輸出裝置956、及支持電路958以在不同電子部件之間通訊。記憶體954可包括暫態記憶體(例如，隨機存取記憶體)及非暫態記憶體(例如，儲存)的一者或多者。
處理器的記憶體954或電腦可讀取媒體可為易於取得記憶體的一者或多者，諸如(RAM)、唯讀記憶體(ROM)、軟碟、硬碟、或任何其他形式的數位儲存，本端或遠端的。記憶體954可保留指令集，此指令集可藉由處理器952操作，以控制系統900的參數與部件。支持電路958耦接至處理器952，用於以習知方式支持處理器。電路可包括例如快取、電源、時鐘電路、輸入/輸出電路、子系統、及類似物。
處理通常可被儲存在記憶體中作為軟體常式，當藉由處理器執行軟體常式時，致使處理腔室執行本發明的處理。軟體常式也可藉由第二處理器(未示出)來儲存及/或執行，第二處理器位於藉由處理器所控制的硬體之遠端。本發明的方法的一些或全部也可執行在硬體中。因此，此處理可實行在軟體中且使用電腦系統執行在硬體中作為，例如，特殊應用積體電路或其他類型的硬體實施，或作為軟體與硬體的組合。當藉由處理器執行時，軟體常式將通用電腦轉變成特定目的電腦(控制器)，其控制腔室操作，使得處理被執行。
在一些實施例中，控制器950具有一或多種組態以實行個別處理或子處理以執行此方法。控制器950可連接至及設置以操作中間部件以執行此方法的功能。例如，控制器950可連接至及設置以控制氣體閥、致動器、馬達、狹縫閥、真空控制、等等的一或多者。
一些實施例的控制器950具有選自以下的一或多種組態：將機器人上的基板在複數個處理腔室與量測站之間移動的組態；將基板從系統載入及/或載出的組態；在基板表面上形成介面層的組態；沉積高κ金屬氧化物層的組態； 沉積含Nb(例如，NbN)膜的組態；沉積第一高κ金屬氧化物蓋層的組態；熱處理基板及驅使含Nb膜進入高κ金屬氧化物層的組態；移除任何含Nb膜及第一高κ金屬氧化物蓋層的組態；沉積第二高κ金屬氧化物蓋層的組態；沉積PMOS功函數材料的組態；及/或沉積閘極電極的組態。
本說明書中從頭到尾提及「一個實施例(one embodiment)」、「某些實施例」、「一或多個實施例」、或「一實施例(an embodiment)」意指關於實施例中所說明的特定特徵、結構、材料、或特性被包括在本發明的至少一個實施例中。因此，在本說明書中從頭到尾的各處出現的諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」的片語並不必然指稱本發明中相同的實施例。再者，特定的特徵、結構、材料、或特性可以任何合適的方式結合在一或多個實施例中。
儘管本發明在此已經參照特定實施例說明，但本領域的通常識者將理解到這些實施例僅說明本發明的原理與應用。在不背離本發明的精神與範疇下，可對本發明的方法與設備進行各種修改與變化，對於本領域的通常識者是顯而易見的。因此，本發明可包括落在隨附申請專利範圍及其等效物的範疇內的修改與變化。
100:PMOS金屬閘極堆疊裝置 110:基板 115:介面層 120:高κ金屬氧化物層 125:偶極區 130:高κ金屬氧化物蓋層 140:金屬閘極功函數層 150:閘極電極 200:方法 210,215,220,230,240,245,250,260:操作 300:方法 310,315,320,330,340,345,350,360,370,380,390:操作 900:處理系統 905:工廠介面 906:機器人 910:中央移送站 912:機器人 914:隔離閥 920:預清洗/緩衝腔室 930:第一處理腔室 940:處理腔室 950:控制器 952:處理器 954:記憶體 956:輸入/輸出裝置 958:支持電路 960:處理腔室
藉由參照實施例，其中一些實施例繪示在隨附圖式中，可獲得簡短總結於上之本發明的更具體的說明，而可詳細理解本發明的上述特徵所用方式。然而，將注意到隨附圖式僅繪示本發明的典型實施例且因而不當作限制本發明的範疇，本發明可容許其他等效實施例。
第1圖是根據本發明的一或多個實施例之金屬閘極堆疊的剖面視圖；
第2圖是根據本發明的一或多個實施例之形成偶極區的方法的流程圖；
第3圖是根據本發明的一或多個實施例之形成按照第1圖的金屬閘極堆疊的方法的流程圖；及
第4圖是根據本發明的一或多個實施例之群集工具。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:PMOS金屬閘極堆疊裝置
110:基板
115:介面層
120:高κ金屬氧化物層
125:偶極區
130:高κ金屬氧化物蓋層
140:金屬閘極功函數層
150:閘極電極

Claims (20)

  1. 一種在一基板上的金屬閘極堆疊，包含：在一高κ金屬氧化物蓋層、一高κ金屬氧化物層、及一介面層之上，且在一閘極電極之下的一正金屬氧化物半導體(PMOS)功函數材料，該高κ金屬氧化物層包含鄰接該介面層的一偶極區，該偶極區包含鈮(Nb)，其中該金屬閘極堆疊具有相對於包含不具有該偶極區的一比較性高κ金屬氧化物層的一金屬閘極堆疊之改善的一臨界電壓(V t)。
  2. 如請求項1所述之金屬閘極堆疊，其中該V t被改善大於或等於+100 mV至小於或等於+300 mV。
  3. 如請求項1所述之金屬閘極堆疊，其中該高κ金屬氧化物蓋層包含氮化鈦(TiN)，該高κ金屬氧化物層包含氧化鉿(HfO 2)，及該介面層包含二氧化矽(SiO 2)；及/或該高κ金屬氧化物層具有在大於或等於20 Å至小於或等於50 Å的一範圍中的一厚度。
  4. 如請求項1所述之金屬閘極堆疊，其中包含包括該偶極區之該高κ金屬氧化物層的該金屬閘極堆疊相對於包含不具有該偶極區之該比較性高κ金屬氧化物層的該金屬閘極堆疊的一等效氧化物厚度(EOT)增加是小於或等於+0.2 Å，該偶極區包含Nb。
  5. 一種在一基板上的金屬閘極堆疊，包含： 一介面層，在該基板之上； 一高κ金屬氧化物層，在該介面層之上，該高κ金屬氧化物層包含鄰接該介面層的一偶極區，該偶極區包含鈮(Nb)； 一高κ金屬氧化物蓋層，在該高κ金屬氧化物層之上； 一正金屬氧化物半導體(PMOS)功函數材料，在該高κ金屬氧化物蓋層之上；及 一閘極電極，在該PMOS功函數材料之上。
  6. 如請求項5所述之金屬閘極堆疊，其中該高κ金屬氧化物蓋層包含氮化鈦(TiN)，該高κ金屬氧化物層包含氧化鉿(HfO 2)，及該介面層包含二氧化矽(SiO 2)。
  7. 如請求項5所述之金屬閘極堆疊，其中該金屬閘極堆疊具有相對於包含不具有該偶極區的一比較性高κ金屬氧化物層的一金屬閘極堆疊之一臨界電壓(V t)改善及/或一等效氧化物厚度(EOT)增加，該臨界電壓(V t)改善在大於或等於約+100 mV至小於或等於300 mV的一範圍中，該等效氧化物厚度(EOT)增加小於或等於+0.2 Å。
  8. 一種形成一偶極區的方法，該方法包含以下步驟： 在一基板的一表面上製備一介面層； 在該介面層上沉積一高κ金屬氧化物層； 藉由使用在350ºC至500ºC的一範圍中的一第一基板溫度之原子層沉積將基板的該表面暴露於一第一前驅物及任選地暴露於一第二前驅物，以在該高κ金屬氧化物層上製備一偶極膜，該第一前驅物包含鈮，該第二前驅物包含氮、氧、或碳； 在該基板上沉積一第一高κ金屬氧化物蓋層；及 將該基板暴露於在至少700ºC的一第二基板溫度之一熱處理，以驅使該偶極膜進入該高κ金屬氧化物層及以形成鄰接該介面層的包含鈮之該偶極區。
  9. 如請求項8所述之方法，包含以下步驟：移除該偶極膜的任何殘留部分及該第一高κ金屬氧化物蓋層。
  10. 如請求項9所述之方法，包含以下步驟：在移除該第一高κ金屬氧化物蓋層及該偶極膜的任何殘留部分之後，在該基板上沉積一第二高κ金屬氧化物蓋層。
  11. 如請求項8所述之方法，其中該第一高κ金屬氧化物蓋層包含氮化鈦(TiN)，該高κ金屬氧化物層包含氧化鉿(HfO 2)，及該介面層包含二氧化矽(SiO 2)。
  12. 如請求項8所述之方法，其中該第一前驅物包含一第一化合物，該第一化合物選自由以下物種組成的群組：NbCl 5、NbB 5、NbBr 5、NbI 5、NbF 5、NbOCl 3、一有機鈮化合物、及前述物的組合。
  13. 如請求項11所述之方法，其中該第二前驅物包含一第二化合物，該第二化合物選自由以下物種組成的群組：NH 3、N 2、N 2H 2、N 2H 4、含氮電漿、及前述物的組合。
  14. 如請求項11所述之方法，其中該第二前驅物包含一第二化合物，該第二化合物選自由以下物種組成的群組：H 2O、H 2O 2、O 3、乙醇、及前述物的組合。
  15. 如請求項11所述之方法，其中該第二前驅物包含一第二化合物，該第二化合物選自由以下物種組成的群組：CH 4、乙醇、及H 2。
  16. 如請求項11所述之方法，其中該第二前驅物包含兩種或更多種的第二化合物之一組合，該等第二化合物選自由以下物種組成的群組：NH 3、CH 4、乙醇、及H 2。
  17. 如請求項11所述之方法，其中該第一前驅物包含NbCl 5及該第二前驅物包含NH 3。
  18. 如請求項11所述之方法，其中該第一高κ金屬氧化物蓋層的沉積步驟及在該高κ金屬氧化物層上的該偶極膜的製備步驟兩者執行在一第一腔室中。
  19. 如請求項10所述之方法，包含以下步驟：在該基板上沉積一PMOS功函數材料。
  20. 如請求項19所述之方法，包含以下步驟：在該基板上沉積一閘極材料。
TW111104535A 2021-02-08 2022-02-08 以偶極膜工程化的mosfet閘極 TWI871500B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163147217P 2021-02-08 2021-02-08
US63/147,217 2021-02-08
US202163283205P 2021-11-24 2021-11-24
US63/283,205 2021-11-24

Publications (2)

Publication Number Publication Date
TW202247469A TW202247469A (zh) 2022-12-01
TWI871500B true TWI871500B (zh) 2025-02-01

Family

ID=82704121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104535A TWI871500B (zh) 2021-02-08 2022-02-08 以偶極膜工程化的mosfet閘極

Country Status (5)

Country Link
US (1) US12230688B2 (zh)
JP (1) JP7637786B2 (zh)
KR (1) KR102809766B1 (zh)
TW (1) TWI871500B (zh)
WO (1) WO2022170266A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997849B2 (en) * 2021-05-25 2024-05-28 Applied Materials, Inc. V-NAND stacks with dipole regions
US12363906B2 (en) * 2022-07-19 2025-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3D lateral patterning via selective deposition for ferroelectric devices
US20240063064A1 (en) * 2022-08-19 2024-02-22 Applied Materials, Inc. Integrated dipole region for transistor
US20240222195A1 (en) * 2022-12-30 2024-07-04 Applied Materials, Inc. Dipole formation processes
US20240290630A1 (en) * 2023-02-23 2024-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Incorporating Nitrogen in Dipole Engineering for Multi-Threshold Voltage Applications in Stacked Device Structures
US20240332008A1 (en) * 2023-03-27 2024-10-03 Applied Materials, Inc. Integrated dipole region for transistor
TWI839215B (zh) * 2023-05-11 2024-04-11 國立中央大學 埃級堆疊金屬鐵電金屬結構
EP4535404A1 (en) * 2023-10-05 2025-04-09 Imec VZW A method for forming a gate dialelectric and a gate dielectric for a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302369A1 (en) * 2008-06-05 2009-12-10 Supratik Guha Method and apparatus for flatband voltage tuning of high-k field effect transistors
TW201301358A (zh) * 2011-06-20 2013-01-01 United Microelectronics Corp 金屬閘極之結構及其製作方法
US20160148934A1 (en) * 2013-11-12 2016-05-26 SK Hynix Inc. Semiconductor device including gate structure for threshold voltage modulation in transistors and method for fabricating the same
CN109979937A (zh) * 2017-12-22 2019-07-05 三星电子株式会社 半导体器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060153995A1 (en) 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US7598545B2 (en) 2005-04-21 2009-10-06 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices
US7332433B2 (en) 2005-09-22 2008-02-19 Sematech Inc. Methods of modulating the work functions of film layers
JP5380827B2 (ja) 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
TW200907090A (en) 2007-05-21 2009-02-16 Air Liquide New metal precursors for semiconductor applications
KR20090031103A (ko) 2007-09-21 2009-03-25 삼성전자주식회사 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
JP2010080617A (ja) 2008-09-25 2010-04-08 Toshiba Corp 電界効果トランジスタおよびその製造方法
KR101194973B1 (ko) 2010-04-27 2012-10-25 에스케이하이닉스 주식회사 반도체 소자의 트랜지스터 및 그 형성방법
US9337192B2 (en) 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TaAlCN layer
US9082702B2 (en) 2012-02-27 2015-07-14 Applied Materials, Inc. Atomic layer deposition methods for metal gate electrodes
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
US10643904B2 (en) * 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10685887B2 (en) 2017-12-04 2020-06-16 Tokyo Electron Limited Method for incorporating multiple channel materials in a complimentary field effective transistor (CFET) device
US10192867B1 (en) 2018-02-05 2019-01-29 Globalfoundries Inc. Complementary FETs with wrap around contacts and method of forming same
US10879392B2 (en) 2018-07-05 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor device
KR102597980B1 (ko) * 2018-07-26 2023-11-02 도쿄엘렉트론가부시키가이샤 반도체 소자를 위한 강유전체 하프늄 지르코늄계 막을 형성하는 방법
KR102606772B1 (ko) * 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10756096B2 (en) 2018-10-05 2020-08-25 Globalfoundries Inc. Integrated circuit structure with complementary field effect transistor and buried metal interconnect and method
US10833180B2 (en) 2018-10-11 2020-11-10 International Business Machines Corporation Self-aligned tunneling field effect transistors
US11257923B2 (en) 2018-10-12 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Tuning threshold voltage in field-effect transistors
EP3660924B1 (en) 2018-11-30 2025-12-24 IMEC vzw A pmos low thermal-budget gate stack
US11133309B2 (en) 2019-05-23 2021-09-28 International Business Machines Corporation Multi-threshold voltage gate-all-around transistors
US11133310B2 (en) 2019-10-03 2021-09-28 Tokyo Electron Limited Method of making multiple nano layer transistors to enhance a multiple stack CFET performance
US12398275B2 (en) * 2019-12-19 2025-08-26 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Group V element-containing film compositions and vapor deposition of Group V element-containing film
US12015066B2 (en) * 2020-06-17 2024-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Triple layer high-k gate dielectric stack for workfunction engineering
US11996411B2 (en) 2020-06-26 2024-05-28 Intel Corporation Stacked forksheet transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302369A1 (en) * 2008-06-05 2009-12-10 Supratik Guha Method and apparatus for flatband voltage tuning of high-k field effect transistors
TW201301358A (zh) * 2011-06-20 2013-01-01 United Microelectronics Corp 金屬閘極之結構及其製作方法
US20160148934A1 (en) * 2013-11-12 2016-05-26 SK Hynix Inc. Semiconductor device including gate structure for threshold voltage modulation in transistors and method for fabricating the same
CN109979937A (zh) * 2017-12-22 2019-07-05 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
JP2024508640A (ja) 2024-02-28
US12230688B2 (en) 2025-02-18
KR102809766B1 (ko) 2025-05-16
WO2022170266A1 (en) 2022-08-11
TW202247469A (zh) 2022-12-01
JP7637786B2 (ja) 2025-02-28
KR20230140576A (ko) 2023-10-06
US20220254900A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
TWI871500B (zh) 以偶極膜工程化的mosfet閘極
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US20060153995A1 (en) Method for fabricating a dielectric stack
US20240268108A1 (en) V-nand stacks with dipole regions
US12100595B2 (en) Amorphous silicon-based scavenging and sealing EOT
JP7607801B2 (ja) アモルファスシリコンベース取り除きおよびシールｅｏｔ
US12051734B2 (en) PMOS high-k metal gates
CN116918070A (zh) 具有偶极膜的mosfet栅极工程
TWI871373B (zh) Ｐｍｏｓ高ｋ金屬閘極及製造金屬閘極疊層之方法
CN114616680B (zh) Pmos高k金属栅极
JP7313414B2 (ja) 材料構造を改良するための処理
TW202412185A (zh) 防止鋁擴散之阻障層