[go: up one dir, main page]

TWI870240B - 薄型電阻器及其製造方法 - Google Patents

薄型電阻器及其製造方法 Download PDF

Info

Publication number
TWI870240B
TWI870240B TW113106514A TW113106514A TWI870240B TW I870240 B TWI870240 B TW I870240B TW 113106514 A TW113106514 A TW 113106514A TW 113106514 A TW113106514 A TW 113106514A TW I870240 B TWI870240 B TW I870240B
Authority
TW
Taiwan
Prior art keywords
resistor
pair
layer
top surface
thin
Prior art date
Application number
TW113106514A
Other languages
English (en)
Other versions
TW202534710A (zh
Inventor
王人弘
蕭名宏
Original Assignee
國巨股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國巨股份有限公司 filed Critical 國巨股份有限公司
Priority to TW113106514A priority Critical patent/TWI870240B/zh
Priority to US18/764,188 priority patent/US20250273369A1/en
Application granted granted Critical
Publication of TWI870240B publication Critical patent/TWI870240B/zh
Publication of TW202534710A publication Critical patent/TW202534710A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

一種薄型電阻器包含絕緣層、電阻層、一對內電極、保護層以及一對外電極。電阻層設置於絕緣層上,其中電阻層包含一對凹槽,此對凹槽位於電阻層的相對兩側。此對內電極分別設置於此對凹槽中與電阻層上,且此對內電極的頂面高於電阻層的頂面。保護層覆蓋一部分的電阻層與一部分的此對內電極。此對外電極電性連接此對內電極。本發明的薄型電阻器之整體厚度較薄有利於電阻器後續之應用,且有利於控制電阻器的電阻溫度係數(temperature coefficient resistance;TCR)。

Description

薄型電阻器及其製造方法
本發明是關於一種薄型電阻器及一種薄型電阻器的製造方法,且特別是關於一種具有內嵌於電阻層的內電極對之薄型電阻器。
在電流感測電阻器的領域中,通常可藉由增加電阻層的厚度或是減少內電極對之間的間距,以降低電阻器的電阻值。然而,增加電阻層的厚度會使得電阻器的整體尺寸增加,其不利於電阻器後續之應用。又,減少內電極對之間的間距將不利於細微調整電阻器的電阻值,且不利於控制電阻器的電阻溫度係數(temperature coefficient resistance;TCR)。
此外,若是要降低電阻器的TCR,則需增加內電極對的厚度,以降低內電極對對整體電阻器的電阻值之貢獻。然而,增加內電極對的厚度會使得電阻器的整體尺寸增加,其不利於電阻器後續之應用。
鑑於上述,目前仍需要提供一種可以解決上述問題 的電阻器以及電阻器的製造方法。
本發明的薄型電阻器具有部分內嵌於電阻層的內電極對,因此,可以減少電阻器的整體厚度,有利於電阻器後續之應用,且有利於控制電阻器的TCR。此外,由於本發明的內電極對部分地內嵌於電阻層中,因此,相較於傳統之沒有內嵌的內電極對,本發明的電阻器之電流於內電極對兩端的密度較低(電流於電阻層與內電極對之間的電流較平緩),可以減少熱的累積,進而增加熱的傳導能力。
本發明至少一實施例所提供的薄型電阻器包含絕緣層、電阻層、一對內電極、保護層以及一對外電極。電阻層設置於絕緣層上,其中電阻層包含一對凹槽,此對凹槽位於電阻層的相對兩側。此對內電極分別設置於此對凹槽中與電阻層上,且此對內電極的頂面高於電阻層的頂面。保護層覆蓋一部分的電阻層與一部分的此對內電極。此對外電極電性連接此對內電極。
在本發明至少一實施例中,電阻層具有電阻長邊與電阻短邊,電阻長邊具有電阻長度L,電阻短邊具有電阻寬度W,此對凹槽中的每一者具有凹槽長邊與凹槽短邊,電阻長邊與凹槽短邊的最短垂直距離為0μm至
Figure 113106514-A0305-12-0002-1
在本發明至少一實施例中,電阻短邊與凹槽長邊的最短垂直距離為0μm至
Figure 113106514-A0305-12-0002-2
在本發明至少一實施例中,凹槽短邊具有凹槽寬度,且凹槽寬度為
Figure 113106514-A0305-12-0003-3
Figure 113106514-A0305-12-0003-4
在本發明至少一實施例中,電阻層具有電阻厚度T,此對凹槽中的每一者具有凹槽深度,且凹槽深度為
Figure 113106514-A0305-12-0003-5
Figure 113106514-A0305-12-0003-6
在本發明至少一實施例中,此對內電極的頂面高於電阻層的頂面至少10μm。
在本發明至少一實施例中,此對外電極包含一對正面電極,此對正面電極的頂面高於保護層的頂面至少5μm。
本發明至少一實施例所提供的薄型電阻器的製造方法包含以下操作。形成電阻層於絕緣層上。凹陷一部分的電阻層,以形成一對凹槽,其中此對凹槽位於電阻層的相對兩側。形成一對內電極於此對凹槽中,其中此對內電極的頂面高於電阻層的頂面。形成保護層,以覆蓋一部分的電阻層與一部分的此對內電極。形成一對外電極,以電性連接此對內電極。
在本發明至少一實施例中,在形成此對內電極之後,對電阻層進行調值操作。
在本發明至少一實施例中,此對內電極是以電鍍的方式形成。
100:薄型電阻器
110:絕緣層
120:電阻層
120s:頂面
122:修值槽
130:內電極
130s:頂面
140:保護層
140s:頂面
150:外電極
152:正面電極
152s:頂面
154:鎳層
156:錫層
210:焊墊
310:遮罩層
510:遮罩層
A:電阻長邊
a:凹槽長邊
B:電阻短邊
b:凹槽短邊
G1:間距
G2:間距
L:電阻長度
R:凹槽
Rw:凹槽寬度
T:電阻厚度
W:電阻寬度
D1:距離
D2:距離
D3:距離
當結合附圖閱讀時,根據以下詳細描述可以最好地理解本揭示內容的各個態樣。應了解的是,根據行業中的 標準實踐,各種特徵未按比例繪製。實際上,為了清楚起見,可以任意增加或減小各種特徵的尺寸。
圖1和圖2為根據本發明之一實施方式所繪示之薄型電阻器的剖面圖。
圖3A、圖4A、圖5A、圖6A、圖7A和圖8A為根據本發明之一實施方式所繪示之薄型電阻器於製程各個階段中的立體圖。
圖3B、圖4B、圖5B、圖6B、圖7B和圖8B分別為圖3A、圖4A、圖5A、圖6A、圖7A和圖8A沿著線A-A’的剖面圖。
圖4C為圖4A的電阻層的立體圖。
以下揭示提供許多不同實施方式或實施例,用於實現本揭示內容的不同特徵。以下敘述部件與佈置的特定實施方式,以簡化本揭示內容。這些當然僅為實施例,並且不是意欲作為限制。舉例而言,在隨後的敘述中,第一特徵在第二特徵上方或在第二特徵上的形成,可包括第一特徵及第二特徵形成為直接接觸的實施方式,亦可包括有另一特徵可形成在第一特徵及第二特徵之間,以使得第一特徵及第二特徵可不直接接觸的實施方式。
除此之外,空間相對用語如「下面」、「下方」、「低於」、「上面」、「上方」及其他類似的用語,在此是為了方便描述圖中的一個元件或特徵和另一個元件或特 徵的關係。空間相對用語除了涵蓋圖中所描繪的方位外,該用語更涵蓋裝置在使用或操作時的其他方位。該裝置可以其他方位定向(旋轉90度或在其他方位),並且本文使用的空間相對描述同樣可以相應地解釋。
在本文中,由「一數值至另一數值」表示的範圍,是一種避免在說明書中一一列舉該範圍中的所有數值的概要性表示方式。因此,某一特定數值範圍的記載,涵蓋該數值範圍內的任意數值以及由該數值範圍內的任意數值界定出的較小數值範圍,如同在說明書中明文寫出該任意數值和該較小數值範圍一樣。
圖1和圖2為根據本發明之一實施方式所繪示之薄型電阻器100的剖面圖。請參考圖1,薄型電阻器100包含絕緣層110、電阻層120以及一對內電極130。電阻層120設置於絕緣層110上,其中電阻層120包含修值槽122。電阻層120包含一對凹槽R,此對凹槽R位於電阻層120的相對兩側。此對內電極130分別設置於此對凹槽R中與電阻層120上。換句話說,內電極130的一部份嵌埋於電阻層120,內電極130的另一部分凸出於電阻層120的頂面120s。
在圖1的實施方式中,內電極130的頂面130s高於電阻層120的頂面120s。在一些實施方式中,內電極130的頂面130s與電阻層120的頂面120s之間的間距G1至少為10μm。當間距G1小於10μm時,不利於後續利用探針來調整內電極130的阻值。內電極130的底 面低於電阻層120的頂面120s。在一些實施方式中,內電極130的整體厚度為至少100μm。須說明的是,本案所稱之「整體厚度」包含內電極130於凹槽R中的厚度以及內電極130高於電阻層120的頂面120s的厚度之總和。
如圖1所示,薄型電阻器100更包含保護層140以及一對外電極150(也可稱為終端電極(terminal electrode))。保護層140覆蓋一部分的電阻層120與一部分的內電極130。外電極150電性連接內電極130,其中外電極150包含正面電極152、鎳層154以及錫層156。正面電極152覆蓋一部分的內電極130,且覆蓋電阻層120的側面。鎳層154覆蓋正面電極152,且錫層156覆蓋鎳層154。
在圖1的實施方式中,正面電極152的頂面152s高於保護層140的頂面140s。在一些實施方式中,正面電極152的頂面152s與保護層140的頂面140s之間的間距G2至少為5μm。當間距G2小於5μm時,不利於後續薄型電阻器100的焊接。
請參考圖2,圖2為圖1的倒置結構,且圖2的薄型電阻器100設置於焊墊210上,其中虛線箭頭代表電流方向。從圖2可知,由於本發明的薄型電阻器100的內電極130部分地內嵌於電阻層120中,所以電流於電阻層120與內電極130之間的電流較平緩,因此,可以減少熱累積於內電極130的端部,進而增加熱的傳導能力。此外, 因為內電極130部分地內嵌於電阻層120中,所以可以減少本發明的電阻器的整體厚度,有利於電阻器後續之應用,且有利於控制電阻器的TCR。
圖3A、圖4A、圖5A、圖6A、圖7A和圖8A為根據本發明之一實施方式所繪示之薄型電阻器100於製程各個階段中的立體圖。圖3B、圖4B、圖5B、圖6B、圖7B和圖8B分別為圖3A、圖4A、圖5A、圖6A、圖7A和圖8A沿著線A-A’的剖面圖。
請參考圖3A和圖3B,電阻層120形成於絕緣層110上。在一些實施方式中,絕緣層110是具有單面貼合膠的載體(carrier)。在一些實施方式中,載體包含絕緣材料,例如聚醯亞胺(polyimide;PI)、玻璃纖維環氧樹脂(FR4)、陶瓷基板或玻璃基板,但不限於此。在其他實施方式中,利用雙面貼合膜(adhesion layer)將絕緣層110(載體)與電阻層120貼合在一起。
在一些實施方式中,電阻層120包含金屬合金材料,例如銅錳合金(MnCu)、銅鎳合金(CuNi)、銅錳鎳(CuMnNi)、銅錳錫合金(CuMnSn)、鎳鉻鋁合金(NiCrAl)、鎳鉻鋁矽合金(NiCrAlSi)或鐵鉻鋁合金(FeCrAl),但不限於此。
仍參考圖3A和圖3B,遮罩層310形成於電阻層120上,以覆蓋一部分的電阻層120,並使另一部分的電阻層120的頂面120s暴露出來。在一些實施方式中,圖案化的遮罩層310是以印刷(print)、壓膜、塗佈及/或黃 光微影(photolithography)的方式而形成。遮罩層310的材料可為光阻材料、可去除膠膜或油墨。可以理解的是,暴露出來的頂面120s為後續可進行蝕刻操作的區域。雖然圖3A繪示的遮罩層310包含兩個矩形,但遮罩層310的圖案可根據實際需求進行調整。
請參考圖4A和圖4B,凹陷一部分的電阻層120,以形成一對凹槽R,其中此對凹槽R位於電阻層120的相對兩側。詳細來說,凹槽R是利用蝕刻製程而形成。在一些實施方式中,蝕刻製程所使用的蝕刻液包含氯化銅、硫酸、磷酸、硝酸或上述之組合。可以理解的是,本文的兩個凹槽R為對稱設置,且具有相同或相似的尺寸。
請參考圖4C,圖4C為圖4A的電阻層120的立體圖。電阻層120具有電阻長邊A與電阻短邊B,其中電阻長邊A具有電阻長度L,電阻短邊B具有電阻寬度W。每一凹槽R具有凹槽長邊a與凹槽短邊b。在一些實施方式中,電阻長度L為0.5mm至6.5mm。在一些實施方式中,電阻寬度W為0.25mm至3.25mm。
在一些實施方式中,電阻長邊A與凹槽短邊b的最短垂直距離D1為0μm至
Figure 113106514-A0305-12-0008-7
。當距離D1大於
Figure 113106514-A0305-12-0008-8
時,不利於細微調整電阻層120的電阻值。
在一些實施方式中,電阻短邊B與凹槽長邊a的最短垂直距離D2為0μm至
Figure 113106514-A0305-12-0008-9
。當距離D2大於
Figure 113106514-A0305-12-0008-10
時,不利於細微調整電阻層120的電阻值。可以理解的是,當上述距離D1與距離D2皆為0μm時,電阻層120的剖面具 有類似T型的輪廓。
在一些實施方式中,凹槽R與凹槽R之間的最短距離D3為
Figure 113106514-A0305-12-0009-11
Figure 113106514-A0305-12-0009-12
仍參考圖4C。在一些實施方式中,凹槽短邊b具有凹槽寬度Rw,且凹槽寬度Rw為
Figure 113106514-A0305-12-0009-13
Figure 113106514-A0305-12-0009-14
。當凹槽寬度Rw越大,後續所形成的內電極(即圖1的內電極130)也越大,則電阻器整體的電阻值越小。當凹槽寬度Rw越小,後續所形成的內電極(即圖1的內電極130)也越小,則電阻器整體的電阻值越大。
仍參考圖4C。電阻層120具有電阻厚度T。在一些實施方式中,電阻厚度T為0.075mm至0.3mm。在一些實施方式中,凹槽R的凹槽深度為
Figure 113106514-A0305-12-0009-15
Figure 113106514-A0305-12-0009-16
。當凹槽深 度為
Figure 113106514-A0305-12-0009-17
Figure 113106514-A0305-12-0009-18
時,流經電阻層120與內電極130(請參圖1)的電流平緩,可以減少熱的累積,從而增加熱的傳導能力以及散熱能力。當凹槽深度小於
Figure 113106514-A0305-12-0009-19
時,無法形成本案具有薄型化特性的電阻器,且流經電阻層120與內電極130的電流過度集中於內電極130的端部,不利於熱傳導。當凹槽深度大於
Figure 113106514-A0305-12-0009-20
時,電阻層120的支撐性可能不足,從而造成電阻器彎折。
在形成圖4A和圖4B的一對凹槽R之後,移除遮罩層310,以暴露出電阻層120的頂面120s。上述遮罩層310可利用去膜液來移除。
請參考圖5A和圖5B,遮罩層510形成於電阻層120上,以覆蓋一部分的電阻層120,並使另一部分的電 阻層120的頂面120s暴露出來,其中凹槽R也被遮罩層510暴露出來。值得注意的是,電阻層120兩側的頂面120s也被遮罩層510暴露出來。在一些實施方式中,圖案化的遮罩層510是以印刷、壓膜、塗佈及/或黃光微影的方式而形成。遮罩層510的材料可為光阻材料、可去除膠膜或油墨。
請參考圖6A和圖6B,形成一對內電極130於一對凹槽R中,其中內電極130的頂面130s高於電阻層120的頂面120s。內電極130是以電鍍的方式形成。內電極130的材料包含銅。可以理解的是,內電極130的形成是先將凹槽R(請參圖5A和圖5B)填滿,然後再續生長銅(或其他用於內電極的材料)材料,以形成凸出於電阻層120的頂面120s的內電極130。如圖6B所示,內電極130的剖面具有類似T型的輪廓。
在形成圖6A和圖6B的內電極130之後,移除遮罩層510,以暴露出電阻層120的頂面120s。上述遮罩層510可利用去膜液來移除。
請參考圖7A和圖7B,對電阻層120進行調值操作,以形成修值槽122。在一些實施方式中,修值槽122是利用雷射或物理性加工的方式而形成。
請參考圖8A和圖8B,形成保護層140,以覆蓋一部分的電阻層120與一部分的內電極130。在一些實施方式中,保護層140的材料包含環氧樹脂(epoxy)或一般樹脂。在一些實施方式中,利用印刷或黃光微影的方式形 成絕緣保護層140。
在形成保護層140之後,形成一對外電極150,以電性連接內電極130,如圖1所示。鎳層154以及錫層156是以電鍍的方式形成。
可以理解的是,本案的電阻層120的尺寸(即電阻長度L、電阻寬度W以及電阻厚度T)可根據電阻器的實際應用與產品的實際需求任意放大或縮小,並無特別限制。
綜上所述,本發明的薄型電阻器具有部分內嵌於電阻層的內電極對,因此,可以減少電阻器的整體厚度,有利於電阻器後續之應用,且有利於控制電阻器的TCR。此外,由於本發明的內電極對部分地內嵌於電阻層中,因此,相較於傳統沒有內嵌的內電極對,本發明的電阻器之電流於內電極對兩端的密度較低(電流於電阻層與內電極對之間的電流較平緩),可以減少熱的累積,進而增加熱的傳導能力。
上文概述多個實施方式的特徵,使得熟習此項技術者可更好地理解本揭示內容的態樣。熟習此項技術者應瞭解,可輕易使用本揭示內容作為設計或修改其他製程及結構的基礎,以便執行本文所介紹的實施方式的相同目的及/或實現相同優點。熟習此項技術者亦應認識到,此類等效構造並未脫離本揭示內容的精神及範疇,且可在不脫離本揭示內容的精神及範疇的情況下產生本文的各種變化、取代及更改。
100:薄型電阻器
110:絕緣層
120:電阻層
120s:頂面
122:修值槽
130:內電極
130s:頂面
140:保護層
140s:頂面
150:外電極
152:正面電極
152s:頂面
154:鎳層
156:錫層
G1:間距
G2:間距
R:凹槽

Claims (10)

  1. 一種薄型電阻器,包含:一絕緣層;一電阻層,設置於該絕緣層上,其中該電阻層包含一對凹槽,該對凹槽位於該電阻層的相對兩側;一對內電極,分別設置於該對凹槽中與該電阻層上,且該對內電極的一頂面高於該電阻層的一頂面;一保護層,覆蓋一部分的該電阻層與一部分的該對內電極;以及一對外電極,電性連接該對內電極。
  2. 如請求項1所述之薄型電阻器,其中該電阻層具有一電阻長邊與一電阻短邊,該電阻長邊具有一電阻長度(L),該電阻短邊具有一電阻寬度(W),該對凹槽中的每一者具有一凹槽長邊與一凹槽短邊,該電阻長邊與該凹槽短邊的最短垂直距離為0μm至
    Figure 113106514-A0305-13-0001-21
  3. 如請求項2所述之薄型電阻器,其中該電阻短邊與該凹槽長邊的最短垂直距離為0μm至
    Figure 113106514-A0305-13-0001-22
  4. 如請求項2所述之薄型電阻器,其中該凹槽短邊具有一凹槽寬度,且該凹槽寬度為
    Figure 113106514-A0305-13-0001-23
    Figure 113106514-A0305-13-0001-24
  5. 如請求項1所述之薄型電阻器,其中該電阻 層具有一電阻厚度(T),該對凹槽中的每一者具有一凹槽深度,且該凹槽深度為
    Figure 113106514-A0305-13-0002-25
    Figure 113106514-A0305-13-0002-26
  6. 如請求項1所述之薄型電阻器,其中該對內電極的該頂面高於該電阻層的該頂面至少10μm。
  7. 如請求項1所述之薄型電阻器,其中該對外電極包含一對正面電極,該對正面電極的一頂面高於該保護層的一頂面至少5μm。
  8. 一種薄型電阻器的製造方法,包含:形成一電阻層於一絕緣層上;凹陷一部分的該電阻層,以形成一對凹槽,其中該對凹槽位於該電阻層的相對兩側;形成一對內電極於該對凹槽中,其中該對內電極的一頂面高於該電阻層的一頂面;形成一保護層,以覆蓋一部分的該電阻層與一部分的該對內電極;以及形成一對外電極,以電性連接該對內電極。
  9. 如請求項8所述之薄型電阻器的製造方法,其中在形成該對內電極之後,對該電阻層進行一調值操作。
  10. 如請求項8所述之薄型電阻器的製造方法,其中該對內電極是以電鍍的方式形成。
TW113106514A 2024-02-23 2024-02-23 薄型電阻器及其製造方法 TWI870240B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113106514A TWI870240B (zh) 2024-02-23 2024-02-23 薄型電阻器及其製造方法
US18/764,188 US20250273369A1 (en) 2024-02-23 2024-07-04 Thin resistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113106514A TWI870240B (zh) 2024-02-23 2024-02-23 薄型電阻器及其製造方法

Publications (2)

Publication Number Publication Date
TWI870240B true TWI870240B (zh) 2025-01-11
TW202534710A TW202534710A (zh) 2025-09-01

Family

ID=95151857

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113106514A TWI870240B (zh) 2024-02-23 2024-02-23 薄型電阻器及其製造方法

Country Status (2)

Country Link
US (1) US20250273369A1 (zh)
TW (1) TWI870240B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408432B (zh) * 2015-03-31 2019-03-29 兴亚株式会社 芯片电阻器
US10321570B2 (en) * 2013-04-04 2019-06-11 Rohm Co., Ltd. Composite chip component, circuit assembly and electronic apparatus
CN110660542A (zh) * 2016-02-15 2020-01-07 三星电机株式会社 贴片电阻元件以及贴片电阻元件组件
US20230368949A1 (en) * 2020-11-02 2023-11-16 Rohm Co., Ltd. Chip resistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10321570B2 (en) * 2013-04-04 2019-06-11 Rohm Co., Ltd. Composite chip component, circuit assembly and electronic apparatus
CN107408432B (zh) * 2015-03-31 2019-03-29 兴亚株式会社 芯片电阻器
CN110660542A (zh) * 2016-02-15 2020-01-07 三星电机株式会社 贴片电阻元件以及贴片电阻元件组件
US20230368949A1 (en) * 2020-11-02 2023-11-16 Rohm Co., Ltd. Chip resistor

Also Published As

Publication number Publication date
TW202534710A (zh) 2025-09-01
US20250273369A1 (en) 2025-08-28

Similar Documents

Publication Publication Date Title
JP4452196B2 (ja) 金属板抵抗器
JP5256544B2 (ja) 抵抗器
TWI870240B (zh) 薄型電阻器及其製造方法
JP7085378B2 (ja) チップ抵抗器
CN1327242A (zh) 电阻器及其制造方法
US7940158B2 (en) Chip resistor and its manufacturing method
CN120545034A (zh) 薄型电阻器及其制造方法
US6818965B2 (en) Process and configuration for manufacturing resistors with precisely controlled low resistance
TWI863671B (zh) 電流感測電阻及其製造方法
JPH08138903A (ja) チップ電子部品
JP7779850B2 (ja) チップ抵抗器及びその製造方法
TWI858850B (zh) 熱敏電阻器及其製造方法
CN104425296B (zh) 半导体装置以及半导体装置的制造方法
TWI898802B (zh) 具溫度感測功能的晶片電阻及其製造方法
TWI853672B (zh) 具有內埋電阻的電路板及其製造方法
JPH11283803A (ja) チップ抵抗器
CN112837872B (zh) 一种片式薄膜电阻器及其制备方法
TWI634568B (zh) 電流感測元件及其製造方法
US10964457B2 (en) Chip resistor
JP4383912B2 (ja) チップ型ヒューズ及びその製造方法
JP2923284B1 (ja) 表面実装型抵抗器
TW202520297A (zh) 高功率薄膜電阻及其製造方法
WO2020170750A1 (ja) 抵抗器
CN106356167B (zh) 微电阻器
TW201705157A (zh) 微電阻器