[go: up one dir, main page]

TWI870092B - 雙向裝置之結構及雙向裝置之製造方法 - Google Patents

雙向裝置之結構及雙向裝置之製造方法 Download PDF

Info

Publication number
TWI870092B
TWI870092B TW112143177A TW112143177A TWI870092B TW I870092 B TWI870092 B TW I870092B TW 112143177 A TW112143177 A TW 112143177A TW 112143177 A TW112143177 A TW 112143177A TW I870092 B TWI870092 B TW I870092B
Authority
TW
Taiwan
Prior art keywords
gate
gate structure
field effect
source region
contact
Prior art date
Application number
TW112143177A
Other languages
English (en)
Other versions
TW202437534A (zh
Inventor
山托許 夏瑪
麥可 Ｊ 齊瑞克
馬克 Ｄ 利維
史蒂芬 Ｊ 賓利
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202437534A publication Critical patent/TW202437534A/zh
Application granted granted Critical
Publication of TWI870092B publication Critical patent/TWI870092B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/86—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of Schottky-barrier gate FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本案說明揭露有關於半導體結構，更具體而言，有關雙向裝置、製造方法及其操作方法。所述結構包括：一相鄰於第一源極區域的第一閘極結構；一相鄰於第二源極區域的第二閘極結構；及多個場效電板，其相鄰於該第一閘極結構、第二閘極結構及該第一閘極結構與該第二閘極結構的主動層之表面。

Description

雙向裝置之結構及雙向裝置之製造方法
本發明有關半導體結構，更具體而言，有關雙向裝置、製造方法及其操作方法。
高電子移動率電晶體（HEMT）採用兩種具有不同能帶隙的材料之間的接面（亦即異質接面）作為通道，而不是摻雜區域（通常是針對MOSFET的情況）。常用的材料組合是GaN或GaAs，但也可根據裝置的應用使用其他材料。
HEMT能夠在高於普通電晶體的頻率下工作，最高可達毫米波頻率。由於HEMT能夠在更高頻率下操作，因此適用於諸如手機、衛星電視接收器、電壓轉換器和雷達設備等高頻產品。例如，HEMT可使用在衛星接收器及低功率放大器。在基於pGaN結構的雙向FET中，相較於傳統的單向FET，閘極可靠性及閘極邊緣電場降低的工作非常重要。這是因為實際上，工作中閘極端子可能會出現高電壓。
在本發明的一態樣中，一種結構包含：一相鄰於該第一源極區域的第一閘極結構；一相鄰於該第二源極區的第二閘極結構；及多個場效電板，其相鄰於該第一閘極結構、該第二閘極結構及該第一閘極結構與該第二閘極結構的一主動層之表面。
在本發明的一態樣中，一種結構包含：一第一閘極結構，其位於一主動半導體材料上並且包含一第一源極區域；一第二閘極結構，其位於該主動半導體材料上且包含一第二源極區域；該第一源極區域的一第一接點；該第二源極區域的一第二接點；及多個環繞該第一接點及該第二接點的場效電板。
在本發明的一態樣中，一種方法包含：形成一相鄰於第一源極區域的第一閘極結構；形成一相鄰於第二源極區域的第二閘極結構；及形成多個場效電板，其相鄰於該第一閘極結構、該第二閘極結構及該第一閘極結構與該第二閘極結構的一主動層之表面。
本發明有關半導體結構，更具體而言，有關雙向裝置、其製造方法及其操作方法。更具體而言，本發明有關一場效電板雙向HEMT結構。優選上，場效電板雙向HEMT結構提供改良的閘極可靠性。
在實施例中，雙向裝置包括兩閘極結構，其中任一閘極結構可呈現高電壓。在實施例中，可將自對準場效電板設定靠近閘極結構及含有AlGaN/GaN的半導體基板的表面兩者。閘極結構及相關聯的場效電板完全環繞相對的源極端子以避免閘極穿過植入的隔離區域，進而提高閘極可靠性。
可使用多種不同工具以多種方式製造本發明的雙向裝置。不過，一般來說，這些方法和工具用於形成微米及奈米級尺寸的結構。用於製造本發明的雙向裝置的方法（亦即，技術）是採用積體電路（IC）技術。例如，這些結構建構在晶圓上，並在晶圓頂部透過微影製程圖案化材料的薄膜中實施。特別是，雙向裝置的製造使用三個基本構建組塊：(i)在基板上沉積材料膜、(ii)透過微影成像在膜頂部施加圖案光罩、及(iii)選擇性將薄膜蝕刻到光罩上。另外，預清潔製程可用於清潔任何污染物的蝕刻過表面，如技藝中已知。再者，當需要時，可使用快速熱退火製程來驅入摻雜劑或材料層，如技藝中已知。
圖1示出根據本發明的多個態樣之一雙向HEMT裝置及多個相對的製程。更具體而言，圖1的結構10包括一半導體基板12，半導體基板12上具有半導體材料14。一主動半導體層20可設置在半導體材料14上。半導體基板12可由任何合適的材料組成，包括但不限於SiGe、SiGeC、SiC、GaAs、GaN、InAs、InP、絕緣體上覆半導體（SOI）技術、Qromis的基板技術（QST）或其他III/V或II/VI化合物半導體。在優選實施例中，半導體基板12包含具有適當晶體取向的p型Si材料，例如（111）。例如，半導體材料14可為GaN。在實施例中，主動半導體層20可為GaN/AlGaN材料。主動半導體層20可充當HEMT裝置的通道區。
在主動半導體層20上可形成半導體材料16及導電材料18，例如，藉由沉積並圖案化。半導體材料16及導電材料18的組合可圖案化成包含閘極結構19a、19b。在實施例中，半導體材料16包含例如p摻雜的GaN，且導電材料18可為例如TiN。在實施例中，半導體材料16可利用原位摻雜（例如p型摻雜）在主動半導體層20上磊晶生長，如技藝中所已知。可藉由一習知沉積方法（例如，化學氣相沉積（CVD））來沉積導電材料18，隨後對材料16、18兩者進行習知的微影及蝕刻製程。在實施例中，導電材料18可稍微退縮。
請即重新參考圖1，可在閘極結構19a、19b及主動半導體層20上方形成一鈍化層（隔離體材料）24a。鈍化層24a可為介電材料，例如SiO 2。場效電板22可部分形成在主動半導體層20上方以及鈍化層20中形成的溝槽中。場效電板22可包含TiN並可為自對準的（由於沉積及圖案化製程）以保護閘極結構19a、19b兩者的邊緣。而且，在實施例中，且如圖2中更具體所示，場效電板22可環繞相應的源極端子28a、28b（以及源極區域23a、23b），以避免閘極穿過植入的隔離區，進而提高閘極可靠性。場效電板22還可耦合到其相對的源極區域23a、23b。
請即重新參考圖1，場效電板22可包括梯狀特徵，其中梯狀特徵的下部比梯狀特徵的上部更靠近主動層20。如此，場效電板22可更靠近閘極結構19a、19b兩者的源極區域23a、23b內的半導體材料14及主動層20。現將瞭解，閘極結構19a、19b各自包括一單獨的源極區域23a、23b，其可透過歐姆接點及佈線層連接或電耦合至場效電板22，如本文更詳細描述。
在實施例中，場效電板22可與接觸閘極結構19a、19b的閘極接點金屬26實體分離（例如，電隔離）。例如，形成在閘極接點金屬26的側壁上的側壁間隔物21可將閘極接點金屬26與相鄰場效電板22電隔離及實體隔離。閘極接點金屬26電連接（接觸）至閘極結構19a、19b，並且，更具體而言，電連接（接觸）至導電材料18。
層間介電材料24（例如，氧化物層及/或氮化物層）可形成在場效電板22上方。閘極接點金屬26可為例如TiAl或TiN或Al或TaN等，其藉由對層間介電材料24進行圖案化形成從而形成溝槽，並暴露於導電材料18（例如，TiN），隨後沉積導電材料（例如，TiN）。在實施例中，源極區域23a、23b中每一者的閘極接點金屬26及歐姆金屬26a、27可為在類似製程（例如，習知CMOS製程）中形成的相同金屬材料。在形成閘極接點金屬26之前，藉由一習知的沉積製程（例如，CVD），隨後習知的蝕刻製程，可將側壁間隔物21（例如，氮化物及/或氧化物材料）覆蓋沉積（例如，鑲襯）在介電材料24（及隔離體材料24a）中形成的溝槽中。
請即重新參考圖1，歐姆接點28a、28b可透過歐姆接點27接觸（例如，電連接）下方的半導體材料14（例如，主動半導體層20）。熟習該項技藝者應理解，省略歐姆接觸27，歐姆接觸28a、28b可直接連接到源極區域23a、23b（例如，半導體材料14）。線接點（例如，金屬通孔）32、歐姆接點26a及佈線結構34的後端製程可用來將場效電板22連接或耦合到閘極結構19a、19b兩者的源極區域23a、23b。
工作上，當閘極結構19a、19b兩者相對於其的源極區域23a、23b導通時，現在電流可從源極區域23a流到源極區域23b或者電流從源極區域23b流到源極區域23a。而且，在此組態中，現在可將閘極結構19a或閘極結構19b暴露於高電壓。例如，當閘極結構19b的電壓及源極區域23b的電壓為0V（Vg2 = Vs2 = 0V）時，源極區域23a的電壓可較高（Vg1 = Vs1 = HV）。在這種狀態下，裝置可阻可處於OFF狀態阻斷從源極區域23a到源極區域23b的電壓。同樣地，當閘極結構19a的電壓及源極區域23a的電壓為0V時，閘極結構19b的電壓及源極區域23b的電壓可較高。在這種狀態下，裝置可處於OFF狀態阻斷從源極區域23b到源極區域23a的電壓。再者，藉由使場效電板22緊密耦合至閘極結構19a、19b，由於改良閘極結構19a、19b的屏蔽，使得可提高閘極可靠性。
圖2示出根據本發明的多個態樣之雙向HEMT。在這結構10a中，閘極結構19a、19b完全環繞或環繞其相對的源極區域23a、23b。更具體而言，pGaN閘極結構19a、19b可環繞相對的源極區域23a、23b成迴圈並且保持在一主動層（例如，主動區域）20內部，使得pGaN閘極結構19a、19b完全環繞其相對的源極區域23a、23b。而且，場效電板22完全環繞並圍繞源極區域23a、23b及閘極結構19a、19b。場效電板22可鄰近閘極結構19a、19b並電耦合或連接到其相對的源極區域23a、23b。再者，隔離植入（例如，區域20）遠離閘極結構19a、19b置放，以避免閘極結構穿過隔離植入，進而提高閘極可靠性。
圖3A至圖3D示出根據本發明的多個態樣之用於製造圖1所示裝置的製程。在圖3A中，半導體材料14可形成在半導體基板12上。可使用任何習知沉積方法（例如，CVD或磊晶生長製程）將半導體材料14沉積在半導體基板12上。可藉由沉積或磊晶生長製程將主動半導體層20（例如，GaN及/或AlGaN）形成在半導體材料14上。
此外，藉由在主動層20上磊晶生長半導體材料16（例如，GaN）以在主動層20上形成閘極結構19a、19b。在實施例中，在磊晶生長製程期間可使用原位摻雜（例如，p型摻雜劑）。導電材料18可藉由沉積製程（例如，CVD）形成在半導體材料16（例如，GaN）上。可使用如本文所述的習知微影及蝕刻製程對導電材料18和半導體材料16（例如，GaN）進行圖案化，以形成閘極結構19a、19b。可使用習知沉積方法（例如，CVD）在閘極結構19上方形成隔離體材料24a。
在圖3B中，介電材料24可沉積在隔離體材料24a上，並且在形成場效電板22之前將該介電材料與隔離體材料24a一起圖案化。在圖案化製程中，可將介電材料24和隔離體材料24a蝕刻，使得場效電板22可沉積在半導體材料14（例如，有源層20）附近，以形成梯狀圖案。場效電板22可使用習知沉積方法（例如，CVD）覆蓋沉積在閘極結構19a、19b及介電材料24、24a上。可使用習知的圖案化製程對場效電板22進行圖案化，以在場效電板22中形成環繞源極接點28a、28b及閘極結構19a、19b的間隙。在對場效電板22進行圖案化之後，可將添加的介電材料24沉積在場效電板22上。
在圖3C中，可在介電材料24（及閘極結構上方的任何鈍化材料24a）中形成溝槽50，除了將源極區域23a、23b中的半導體材料14暴露出來之外，還將閘極結構19a、19b的導電材料18暴露出來。可透過圖案化的場效電板22而形成溝槽50。
可藉由熟習該項技藝者已知的習知微影和蝕刻方法形成溝槽50。例如，將形成在介電材料24上方的抗蝕劑暴露於能量（光）並利用習知抗蝕劑顯影劑進行顯影以形成圖案（開口）。取決於形成一或多個溝槽50的深度，將使用具有選擇性化學蝕刻製程（例如反應性離子蝕刻（RIE））將圖案轉移到介電材料24（及其他材料，例如，材料20）中。
如圖3D所示，在閘極結構19a、19b上方的溝槽50中形成側壁間隔物21。可藉由CVD製程沉積氮化物及/或氧化物，隨後再進行異向性蝕刻製程來形成側壁間隔物21。閘極接點金屬26可形成在側壁間隔物21上方。歐姆接點27也可形成在溝槽50中，接觸源極區域23a、23b中的半導體材料14（例如，主動層20）。在實施例中，在相同沉積製程中可形成閘極接點金屬26及歐姆接點27，隨後進行化學機械拋光（CMP）製程以去除介電材料24上任何冗餘的導電材料。
請即重新參考圖1，可使用習知沉積方法（例如，CVD）在層間介電材料24上方形成層間介電材料30。可使用本領域已知的習知微影、蝕刻及沉積製程來形成線接點32和歐姆接點28a、28b的後端製程。歐姆接點28a、28b可包含例如TiAl或TiN。源極區域23a、23b的金屬佈線結構34可透過本領域已知的線金屬處理的後端製程（例如，具有鎢填充的氮化鈦襯墊）來形成，使得不需進一步解釋即可完全理解本發明。
雙向裝置可用於系統單晶片（SoC）技術。SoC是一種積體電路（也稱為「晶片」），其將電子系統的所有組件集成在單晶片或基板上。由於這些組件集成在單基板上，因此與具有同等功能的多晶片設計相比，SoC的功率消耗和占用面積要少得多。因為如此，使得SoC正在成為行動運算（諸如智慧型手機）和邊緣運算市場的主導力量。SoC也用於嵌入式系統和物聯網。
如前述方法用於積體電路晶片的製造。業者可採用裸晶圓形式（亦即，作為具有多個未封裝晶片的單晶圓）、作為裸晶粒或採用封裝形式來流通所生成的積體電路晶片。在後者情況下，晶片安裝在單晶片封裝中（諸如塑膠載體，其引線固定到母板或其他更高等階的載體）或在多晶片封裝中（諸如具有表面互連或埋入式互連中的一者或兩者的陶瓷載體）。在任何情況下，晶片然後與其他晶片、分離電路元件及/或其他信號處理裝置集成，作為(a)中間產品（諸如母板）或(b)最終產品的一部分。最終產品可為包括積體電路晶片的任何產品，範圍從玩具及其他低階應用到具有顯示器、鍵盤或其他輸入裝置以及中央處理器的高階電腦產品。
為說明之目的提供本發明的各種實施例的描述，但並非旨在窮盡或限制所揭示的實施例。在不悖離所描述的實施例的範疇及精神的情況下，許多修改和變化對於熟習該項技藝者來說將是明白易懂。本文所使用的術語係選擇來最佳解釋實施例的原理、實際應用或對市場上現有技術的技術改良，或者使熟習該項技藝者能夠瞭解本文所揭示的實施例。
10:結構 10a:結構 12:半導體基板 14:半導體材料 16:半導體材料 18:導電材料 19a:閘極結構 19b:閘極結構 20:主動半導體層 21:側壁間隔物 22:相鄰場效電板 23a:源極區域 23b:源極區域 24:層間介電材料 24a:隔離體材料 26:閘極接點金屬 26a:歐姆金屬 27:歐姆金屬 28a:歐姆接點 28b:歐姆接點 32:線接點 34:佈線結構 50:溝槽
以下的詳細描述中，透過本發明的示例性實施例的非限制性實例，在結合參考所示多個圖式的實施方式中描述本發明。
圖1示出根據本發明的多個態樣的雙向HEMT裝置及相對的製程。
圖2示出根據本發明的附加態樣的雙向HEMT裝置。
圖3A至圖3D示出用於製造根據本發明的多個態樣之圖1所示裝置的製程。
10:結構
12:半導體基板
14:半導體材料
16:半導體材料
18:導電材料
19a:閘極結構
19b:閘極結構
20:主動半導體層
21:側壁間隔物
22:相鄰場效電板
23a:源極區域
23b:源極區域
24:層間介電材料
24a:隔離體材料
26:閘極接點金屬
26a:歐姆金屬
27:歐姆金屬
28a:歐姆接點
28b:歐姆接點
32:線接點
34:佈線結構

Claims (22)

  1. 一種雙向裝置之結構，包含： 一第一閘極結構，其相鄰於第一源極區域； 一第二閘極結構，其相鄰於第二源極區域；及 多個場效電板，其相鄰於該第一閘極結構、該第二閘極結構及該第一閘極結構與該第二閘極結構的主動層之表面； 其中該等場效電板不覆蓋該第一閘極結構及該第二閘極結構的頂部，以保護該等第一及第二閘極結構兩者的邊緣。
  2. 如請求項1所述之結構，其中該等場效電板電性耦合到其各自的源極區域。
  3. 如請求項1所述之結構，其中該第一閘極結構及該第二閘極結構包含雙向閘極結構。
  4. 如請求項3所述之結構，其中將該第一閘極結構及該第二閘極結構之任一者呈現高電壓。
  5. 如請求項3所述之結構，其中該主動層包含AlGaN/GaN材料。
  6. 如請求項1所述之結構，其中該等場效電板環繞該第一閘極結構及該第二閘極結構兩者。
  7. 如請求項6所述之結構，其中該等場效電板環繞該第一源極區域及該第二源極區域兩者。
  8. 如請求項7所述之結構，其中該等場效電板完全環繞該第一源極區域及該第二源極區域兩者。
  9. 如請求項1所述之結構，更包含多個延伸至該第一閘極結構的閘極接點；及多個位於該等閘極接點的側壁上之側壁間隔物。
  10. 如請求項9所述之結構，其中藉由該等側壁間隔物使該等場效電板與該等閘極接點予以電隔離。
  11. 一種雙向裝置之結構，包含： 一第一閘極結構，其位於一主動半導體材料上並且包含一第一源極區域； 一第二閘極結構，其位於該主動半導體材料上並且包含一第二源極區域； 該第一源極區域的一第一接點； 該第二源極區域的一第二接點；及 一場效電板，其環繞該第一接點及該第二接點； 其中該場效電板不覆蓋該第一閘極結構及該第二閘極結構的頂部，以保護該等第一及第二閘極結構兩者的邊緣。
  12. 如請求項11所述之結構，其中該場效電板電性耦合到其各自的源極區域。
  13. 如請求項11所述之結構，其中該第一閘極結構及該第二閘極結構包含GaN閘極結構。
  14. 如請求項11所述之結構，其中該第一閘極結構及該第二閘極結構包含雙向閘極結構。
  15. 如請求項14所述之結構，其中將該第一閘極結構及該第二閘極結構之任一者呈現為高電壓。
  16. 如請求項11所述之結構，其中該等場效電板環繞該第一閘極結構及該第二閘極結構兩者。
  17. 如請求項16所述之結構，其中該等場效電板環繞該第一源極區域及該第二源極區域兩者。
  18. 如請求項17所述之結構，其中該等場效電板完全環繞該第一接點及該第二接點。
  19. 如請求項13所述之結構，更包含多個延伸至該第一閘極結構及該第二閘極結構的閘極接點、及多個位於該等閘極接點的多個側壁上的側壁間隔物。
  20. 如請求項19所述之結構，其中藉由該側壁間隔物使該等場效電板與該第一閘極接點及該第二閘極接點予以電隔離。
  21. 如請求項11所述之結構，其中該等場效電板對準該第一閘極結構及該第二閘極結構。
  22. 一種雙向裝置之製造方法，包含： 形成一相鄰於第一源極區域的第一閘極結構； 形成一相鄰於第二源極區域的第二閘極結構； 形成多個場效電板，其相鄰於該第一閘極結構、該第二閘極結構、及該第一閘極結構與該第二閘極結構的一主動層之表面； 其中該場效電板不覆蓋該第一閘極結構及該第二閘極結構的頂部，以保護該等第一及第二閘極結構兩者的邊緣。
TW112143177A 2022-12-09 2023-11-09 雙向裝置之結構及雙向裝置之製造方法 TWI870092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/078,425 US20240194680A1 (en) 2022-12-09 2022-12-09 Bidirectional device
US18/078,425 2022-12-09

Publications (2)

Publication Number Publication Date
TW202437534A TW202437534A (zh) 2024-09-16
TWI870092B true TWI870092B (zh) 2025-01-11

Family

ID=88598785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112143177A TWI870092B (zh) 2022-12-09 2023-11-09 雙向裝置之結構及雙向裝置之製造方法

Country Status (5)

Country Link
US (1) US20240194680A1 (zh)
EP (1) EP4383344A3 (zh)
KR (1) KR102912258B1 (zh)
CN (1) CN118173593A (zh)
TW (1) TWI870092B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118969836B (zh) * 2024-10-14 2025-03-07 珠海镓未来科技有限公司 具有条状电极结构的半导体器件及其制作方法
CN119050138B (zh) * 2024-11-01 2025-03-07 珠海镓未来科技有限公司 具有环状电极结构的半导体器件及其制作方法
CN119153510B (zh) * 2024-11-11 2025-02-07 珠海镓未来科技有限公司 具有等电位电极结构的半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170229536A1 (en) * 2012-07-31 2017-08-10 Silanna Asia Pte Ltd Power device on bulk substrate
US20210050439A1 (en) * 2019-08-13 2021-02-18 Infineon Technologies Austria Ag Enhancement Mode Group III Nitride-Based Transistor Device
US20220093584A1 (en) * 2020-09-21 2022-03-24 United Microelectronics Corp. Resistor and resistor-transistor-logic circuit with gan structure and method of manufacturing the same
TW202228294A (zh) * 2021-01-08 2022-07-16 台灣積體電路製造股份有限公司 電晶體元件、積體晶片及其形成方法
TW202332052A (zh) * 2021-10-08 2023-08-01 美商高效電源轉換公司 具單閘極之雙向GaN場效電晶體

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
WO2019066878A1 (en) * 2017-09-28 2019-04-04 Intel Corporation GALLIUM NITRIDE TRANSISTORS WITH SOURCE FIELD AND DRAIN PLATES AND METHODS OF MAKING SAME
US11694954B2 (en) * 2018-01-19 2023-07-04 Rohm Co., Ltd. Semiconductor device and method for producing same
US11075271B2 (en) * 2019-10-14 2021-07-27 Cree, Inc. Stepped field plates with proximity to conduction channel and related fabrication methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170229536A1 (en) * 2012-07-31 2017-08-10 Silanna Asia Pte Ltd Power device on bulk substrate
US20210050439A1 (en) * 2019-08-13 2021-02-18 Infineon Technologies Austria Ag Enhancement Mode Group III Nitride-Based Transistor Device
US20220093584A1 (en) * 2020-09-21 2022-03-24 United Microelectronics Corp. Resistor and resistor-transistor-logic circuit with gan structure and method of manufacturing the same
TW202228294A (zh) * 2021-01-08 2022-07-16 台灣積體電路製造股份有限公司 電晶體元件、積體晶片及其形成方法
TW202332052A (zh) * 2021-10-08 2023-08-01 美商高效電源轉換公司 具單閘極之雙向GaN場效電晶體

Also Published As

Publication number Publication date
EP4383344A2 (en) 2024-06-12
EP4383344A3 (en) 2024-08-21
KR20240086548A (ko) 2024-06-18
TW202437534A (zh) 2024-09-16
TW202523117A (zh) 2025-06-01
US20240194680A1 (en) 2024-06-13
KR102912258B1 (ko) 2026-01-15
CN118173593A (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
TWI870092B (zh) 雙向裝置之結構及雙向裝置之製造方法
TW201924056A (zh) 具有汲極場板的氮化鎵電晶體及其製造方法
US12142686B2 (en) Field effect transistor
TWI906135B (zh) 雙向裝置之結構及雙向裝置之製造方法
WO2025001381A1 (zh) Soi半导体结构及其制造方法
US12538550B2 (en) High-electron-mobility transistor with field plate and sidewall spacers
KR102923286B1 (ko) 고 전자 이동도 트랜지스터
EP4535429A1 (en) High-electron-mobility transistor
EP4333042A2 (en) High-electron-mobility transistor
EP4354511A2 (en) Device with field plates
US20250072024A1 (en) Transistor with thermal plug
US20250248096A1 (en) Device with inner and outer spacers
US20250248095A1 (en) Device with inner spacer sidewall structures
US20250248097A1 (en) Device with outer conductive spacer
EP4550422A1 (en) High electron mobility transistor with regrown barrier structure
EP4550395A1 (en) Device with isolation structures
US20240178310A1 (en) High-electron-mobility transistor
US20240088242A1 (en) High electron mobility transistors
CN119835984A (zh) 高电子迁移率晶体管
CN115719761A (zh) 具有栅控集电极的横向双极型晶体管