[go: up one dir, main page]

TWI868705B - 快速瞬態緩衝器 - Google Patents

快速瞬態緩衝器 Download PDF

Info

Publication number
TWI868705B
TWI868705B TW112119125A TW112119125A TWI868705B TW I868705 B TWI868705 B TW I868705B TW 112119125 A TW112119125 A TW 112119125A TW 112119125 A TW112119125 A TW 112119125A TW I868705 B TWI868705 B TW I868705B
Authority
TW
Taiwan
Prior art keywords
mos transistor
terminal
coupled
fast transient
transient buffer
Prior art date
Application number
TW112119125A
Other languages
English (en)
Other versions
TW202349866A (zh
Inventor
陳岳民
王鼎洋
林育信
王文傑
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202349866A publication Critical patent/TW202349866A/zh
Application granted granted Critical
Publication of TWI868705B publication Critical patent/TWI868705B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5021—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一種快速瞬態緩衝器，包括：翻轉電壓跟隨器，耦接於該快速瞬態緩衝器的輸入端和輸出端之間；和第一MOS電晶體，耦接於該翻轉電壓跟隨器及該快速瞬變緩衝器的該輸出端，其中該第一MOS電晶體在與該翻轉電壓跟隨器對該輸出端的輸出電壓的調節方向相反的方向調節該輸出電壓。

Description

快速瞬態緩衝器
本發明涉及快速瞬態（fast-transient）緩衝器。
隨著半導體技術的發展，低功耗和低電壓電路設計需要快速瞬態緩衝器。
本發明提供快速瞬態緩衝器。
在一個實施例中，本發明提供一種快速瞬態緩衝器，包括：翻轉電壓跟隨器，耦接於該快速瞬態緩衝器的輸入端和輸出端之間；和第一MOS電晶體，耦接於該翻轉電壓跟隨器及該快速瞬變緩衝器的該輸出端，其中該第一MOS電晶體在與該翻轉電壓跟隨器對該輸出端的輸出電壓的調節方向相反的方向調節該輸出電壓。
下面的描述是為了說明本發明的一般原理，不應被理解為限制性的。 本發明的範圍最好參照所附申請專利範圍來確定。
圖1描繪了根據本發明示例性實施例的快速瞬態緩衝器100。
快速瞬態緩衝器100包括翻轉電壓跟隨器（flipped voltage follower）102、MOS電晶體（例如，金屬氧化物半導體場效應電晶體，也簡稱為MOSFET）104和偏置電路106。翻轉電壓跟隨器102耦接於快速瞬態緩衝器100的輸入端Vin與輸出端Vo之間。MOS電晶體104耦接於翻轉電壓跟隨器102以及快速瞬態緩衝器100的輸出端Vo。偏置電路106耦接於翻轉電壓跟隨器102，並且還能夠通過翻轉電壓跟隨器102偏置MOS電晶體104。
根據這樣的設計，MOS電晶體104在與翻轉電壓跟隨器102導致的輸出電壓（Vo）調節方向相反的方向調節快速瞬態緩衝器100的輸出電壓（也標記為Vo）。
在提供翻轉電壓跟隨器102以快速調節輸出電壓Vo的過衝（overshoot）的示例性實施例中，提供MOS電晶體104以快速調節輸出電壓Vo的下衝（undershoot）。
在提供翻轉電壓跟隨器102以快速調節輸出電壓Vo的下衝的示例性實施例中，提供MOS電晶體104以快速調節輸出電壓Vo的過衝。
與傳統的翻轉電壓跟隨器只能快速調節過衝（或下衝）問題相比，MOS電晶體104這種簡單的器件可以有效地調節輸出電壓Vo，從而彌補了傳統翻轉電壓跟隨器的不足。MOS電晶體104是低功率且快速的解決方案。
圖2描繪了根據本發明示例性實施例的快速瞬態緩衝器100的細節。
MOS電晶體104由第一MOS電晶體Ml（其為PMOS）實現。第一MOS電晶體M1包括耦接於翻轉電壓跟隨器102的閘極端，耦接於快速瞬態緩衝器的輸出端Vo的漏極端，以及耦接於電源端的源極端。
翻轉電壓跟隨器102包括第二MOS電晶體M2、第三MOS電晶體M3和第四MOS電晶體M4。第二MOS電晶體M2和第三MOS電晶體M3為兩個NMOS。第二MOS電晶體M2包括耦接於快速瞬態緩衝器102的輸入端Vin的閘極端，耦接於快速瞬態緩衝器102的輸出端Vo的源極端，以及耦接於第一MOS電晶體M1的閘極端的漏極端。第三MOS電晶體M3包括耦接於第二MOS電晶體M2的源極端的漏極端，通過第四MOS電晶體M4耦接於第二MOS電晶體M2的漏極端的閘極端，以及耦接於接地端的源極端。第四MOS電晶體M4為PMOS，其包括耦接於第二MOS電晶體M2的漏極端的源極端，以及耦接於第三MOS電晶體M3的閘極端的漏極端。翻轉電壓跟隨器102還包括第一電流源I1和第二電流源I2。第一電流源I1耦接於第一MOS電晶體M1的閘極端、第二MOS電晶體M2的漏極端及第四MOS電晶體M4的源極端之間的連接端，用於提供第一電流（也標記為 I1）。第二電流源I2耦接於第四MOS電晶體M4的漏極端與第三MOS電晶體M3的閘極端之間的連接端，用於吸收（sink）第二電流（也標記為I2）。除偏置電流I1和I2之外，在該示例中還提出了偏置電路106。
較佳地被偏置的（well biased）電路102和104對輸出電壓Vo的調節是快速的。
響應於輸出電壓Vo的過衝，通過第二MOS電晶體M2和第四MOS電晶體M4，該過衝被體現到（reflected to）第三MOS電晶體M3的閘極端。第三MOS電晶體（NMOS）M3因此導通以從輸出端Vo吸收電流。因此，輸出電壓Vo的過衝被快速調節。
響應於輸出電壓Vo的下衝，通過第二MOS電晶體M2，該下衝被體現到第一MOS電晶體Ml的閘極端。第一MOS電晶體（PMOS）M1因此導通以提供電流至輸出端Vo。因此，輸出電壓Vo的下衝被快速調節。
偏置電路106的更多細節呈現在圖2中，並在此討論。偏置電路106耦接於第四MOS電晶體M4的閘極端，可進一步通過第四MOS電晶體M4對第一MOS電晶體M1進行偏置。如圖所示，偏置電路106包括第五MOS電晶體M5（即二極管接法的PMOS）和第六MOS電晶體M6（即另一個二極管接法的PMOS）。第五MOS電晶體M5和第六MOS電晶體M6串聯連接在電源端和第四MOS電晶體M4的閘極端之間。偏置電路106還包括第三電流源I3，其耦接於第六電晶體M6的漏極端與第四電晶體M4的閘極端之間的連接端，以吸收第三電流（也標記為I3）。
偏置電路106將第四MOS電晶體M4的閘極端偏置在偏置電壓（VDD-2Vgs），其中VDD為電源端的電源電壓，Vgs為第五/第六MOS電晶體M5/M6的閘極端與源極端之間的電壓差（也即，閘極-源極電壓差）。在通過第四MOS電晶體M4的閘極-源極電壓差Vgs增加偏置電壓（VDD-2Vgs）之後，產生另一個偏置電壓（VDD-Vgs）並提供給第一MOS電晶體M1的閘極端。因此，第一MOS電晶體M1被較佳地偏置。流經第一MOS電晶體M1的靜態電流可以與第三電流I3相同。第三電流I3可被設置為遠遠低於第一電流I1。所提出的配備有第一個 MOS 電晶體 M1 的緩衝器是一種低功耗設計。
圖3描繪了根據本發明另一示例性實施例的快速瞬態緩衝器100的細節。
如圖3所示，第一MOS電晶體M1為NMOS，第一MOS電晶體M1的源極端連接到接地端。第二MOS電晶體M2和第三MOS電晶體M3為兩個PMOS。第三MOS電晶體M3的源極端耦接到電源端。第四MOS電晶體M4為NMOS。第一電流源I1耦接於第一MOS電晶體M1的閘極端、第二MOS電晶體M2的漏極端及第四MOS電晶體M4的源極端之間的連接端，用於吸收第一電流I1。第二電流源I2耦接於第四MOS電晶體M4的漏極端與第三MOS電晶體M3的閘極端之間的連接端，用於提供第二電流I2。較佳地被偏置的電路102和104（由於電流I1、I2和偏置電路106）快速調節輸出電壓Vo。
響應於輸出電壓Vo的下衝，通過第二MOS電晶體M2和第四MOS電晶體M4，該下衝被體現到第三MOS電晶體M3的閘極端。第三MOS電晶體（PMOS）M3因此導通以提供電流至輸出端Vo。因此，輸出電壓Vo的下衝被快速調節。
響應於輸出電壓Vo的過衝，通過第二MOS電晶體M2，該過衝被衝體現到第一MOS電晶體Ml的閘極端。因此，第一MOS電晶體（NMOS）M1導通以從輸出端Vo吸收電流。因此，輸出電壓Vo的過衝被快速調節。
在圖3中，第五MOS電晶體M5為二極管接法的NMOS，第六MOS電晶體M6為另一二極管接法的NMOS。第五MOS電晶體M5和第六MOS電晶體M6串聯連接在第四MOS電晶體M4的閘極端和接地端之間。第三電流源I3耦接於第六電晶體M6的漏極端與第四電晶體M4的閘極端之間的連接端以提供第三電流I3。這樣，偏置電路106將第四MOS電晶體M4的閘極端偏置為偏置電壓2Vgs。在將偏置電壓2Vgs降低第四MOS電晶體M4的閘極-源極電壓差Vgs之後，產生另一個偏置電壓Vgs並提供給第一MOS電晶體M1的閘極端。因此，第一MOS電晶體M1被較佳地偏置。流經第一MOS電晶體M1的靜態電流可以與第三電流I3相同。第三電流I3可被設置為遠低於第一電流I1。所提出的配備有第一MOS電晶體M1的緩衝器是低功耗設計。
為了實現低壓降穩壓器（Low-Dropout Regulator，LDO），對圖2和圖3所示的電路進行了一些修改。
圖4描繪了根據本發明示例性實施例的另一種緩衝器，其是從圖3所示的電路修改而來的低壓降穩壓器（LDO）。
圖4所示的LDO還包括第七MOS電晶體M7。第七MOS電晶體M7是連接在輸入端Vin和第二MOS電晶體M2的閘極端之間的二極管接法的NMOS，以便利用第七電晶體M7的閘極-源極差Vgs升高輸入電壓Vin。因此，第二MOS電晶體M2的閘極電壓電平為（Vin+Vgs）。當將第二MOS電晶體M2的閘極電壓電平（Vin+Vgs）降低第二MOS電晶體M2的閘極-源極差Vgs後，輸出電壓Vo跟隨Vin。
圖4還示出了第四電流源I4，其耦接至第七MOS電晶體M7的漏極端以提供第四電流（也標記為I4）。在示例性實施例中，第四電流I4等於第一電流I1，並且第七MOS電晶體M7與第二MOS電晶體M2的尺寸相同。
圖5描繪了根據本發明示例性實施例的另一種緩衝器，其是從圖4所示的電路修改而來的低壓降穩壓器（LDO）。
參考圖5中所示的LDO，第七MOS電晶體M7是連接在輸入端Vin和第二MOS電晶體M2的閘極端之間的二極管接法的PMOS，以便利用M7的閘極-源極差Vgs降低輸入電壓Vin。因此，第二MOS電晶體M2的閘極電壓電平為（Vin-Vgs）。當將第二MOS電晶體M2的閘極電壓（Vin-Vgs）增加第二MOS電晶體M2的閘極-源極差Vgs後，輸出電壓Vo跟隨Vin。
在圖5中，第四電流源I4耦接至第七MOS電晶體M7的漏極端以吸收第四電流I4。在示例性實施例中，第四電流I4等於第一電流I1，並且第七MOS電晶體M7與第二MOS電晶體M2的尺寸相同。
包括配備有所提出的第一MOS電晶體Ml的翻轉電壓跟隨器的任何緩衝器或穩壓器都應被認為在本發明的範圍內。
雖然本發明已經通過示例的方式並根據優選實施例進行了描述，但是應當理解本發明不限於所公開的實施例。相反，它旨在涵蓋各種修改和類似的佈置（如所屬技術領域具有通常知識者顯而易見的那樣）。因此，所附申請專利範圍的範圍應給予最廣泛的解釋，以涵蓋所有此類修改和類似安排。
100:快速瞬態緩衝器 106:偏置電路 102:翻轉電壓跟隨器 104:MOS電晶體
圖1描繪了根據本發明示例性實施例的快速瞬態緩衝器100。 圖2描繪了根據本發明示例性實施例的快速瞬態緩衝器100的細節。 圖3描繪了根據本發明另一示例性實施例的快速瞬態緩衝器100的細節。 圖4描繪了根據本發明示例性實施例的另一種緩衝器。 圖5描繪了根據本發明示例性實施例的另一種緩衝器。
100:快速瞬態緩衝器 106:偏置電路 102:翻轉電壓跟隨器 104:MOS電晶體

Claims (17)

  1. 一種快速瞬態緩衝器，包括：翻轉電壓跟隨器，耦接於該快速瞬態緩衝器的輸入端和輸出端之間；和第一MOS電晶體，耦接於該翻轉電壓跟隨器及該快速瞬變緩衝器的該輸出端，其中該第一MOS電晶體在與該翻轉電壓跟隨器對該輸出端的輸出電壓的調節方向相反的方向調節該輸出電壓；其中該第一MOS電晶體的閘極端耦接於該翻轉電壓跟隨器，漏極端耦接於該快速瞬變緩衝器的該輸出端；該翻轉電壓跟隨器包括第二MOS電晶體和第三MOS電晶體；該第二MOS電晶體的閘極端耦接於該快速瞬態緩衝器的該輸入端，該第二MOS電晶體的源極端耦接於該快速瞬態緩衝器的該輸出端，該第二MOS電晶體的漏極端耦接於該第一MOS電晶體的該閘極端；和該第三MOS電晶體的漏極端耦接於該第二MOS電晶體的該源極端，該第三MOS電晶體的閘極端耦接於該第二MOS電晶體的該漏極端。
  2. 如請求項1所述的快速瞬態緩衝器，進一步包括：偏置電路，耦接於該翻轉電壓跟隨器。
  3. 如請求項2所述的快速瞬態緩衝器，其中：該翻轉電壓跟隨器還包括第四MOS電晶體，耦接於該第二MOS電晶體的該漏極端和該第三MOS電晶體的該閘極端之間；該第四MOS電晶體的源極端耦接於該第二MOS電晶體的該漏極端，該第四MOS電晶體的漏極端耦接於該第三MOS電晶體的該閘極端；和該偏置電路耦接於該第四MOS電晶體的該閘極端，以通過該第四MOS電晶體進一步偏置該第一MOS電晶體。
  4. 如請求項3所述的快速瞬態緩衝器，其中：該第一MOS電晶體為PMOS，該第一MOS電晶體的源極端耦接於電源端；該第二MOS電晶體為NMOS；該第三MOS電晶體為NMOS，該第三MOS電晶體的源極端耦接於接地端；和該第四MOS電晶體為PMOS。
  5. 如請求項4所述的快速瞬態緩衝器，其中該翻轉電壓跟隨器還包括：第一電流源，耦接於該第一MOS電晶體的該閘極端、該第二MOS電晶體的該漏極端和該第四MOS電晶體的該源極端之間的連接端，以提供第一電流；和第二電流源，耦接於該第四MOS電晶體的該漏極端與該第三MOS電晶體的閘極端之間的連接端，以吸收第二電流。
  6. 如請求項5所述的快速瞬態緩衝器，其中該偏置電路包括：第五MOS電晶體，該第五MOS電晶體為二極管接法的PMOS；和第六MOS電晶體，該第六MOS電晶體為二極管接法的PMOS；其中該第五MOS電晶體和該第六MOS電晶體串聯耦接於該第四MOS電晶體的閘極端與電源端之間。
  7. 如請求項6所述的快速瞬態緩衝器，其中該偏置電路還包括：第三電流源，耦接於該第六MOS電晶體的漏極端與該第四MOS電晶體的閘極端之間的連接端，以吸收第三電流。
  8. 如請求項5所述的快速瞬態緩衝器，進一步包括：第七MOS電晶體，為二極管連接的NMOS，耦接於該快速瞬變緩衝器的該輸入端和該第二MOS電晶體的該閘極端之間，用於升高該快速瞬變緩衝器經由 該輸入端接收的輸入電壓。
  9. 如請求項5所述的快速瞬態緩衝器，還包括：第四電流源，耦接於該第七MOS電晶體的漏極端，以提供第四電流。
  10. 如請求項9所述的快速瞬態緩衝器，其中：該第四電流等於該第一電流；和該第七MOS電晶體與該第二MOS電晶體的尺寸相同。
  11. 如請求項3所述的快速瞬態緩衝器，其中：該第一MOS電晶體為NMOS，該第一MOS電晶體的源極端耦接於接地端；該第二MOS電晶體為PMOS；該第三MOS電晶體為PMOS，該第三MOS電晶體的源極端耦接於電源端；和該第四MOS電晶體為NMOS。
  12. 如請求項11所述的快速瞬態緩衝器，其中該翻轉電壓跟隨器還包括：第一電流源，耦接於該第一MOS電晶體的該閘極端、該第二MOS電晶體的該漏極端和該第四MOS電晶體的該源極端的連接端，以吸收第一電流；和第二電流源，耦接於該第四MOS電晶體的該漏極端與該第三MOS電晶體的該閘極端之間的連接端，以提供第二電流。
  13. 如請求項12所述的快速瞬態緩衝器，其中該偏置電路包括：第五MOS電晶體，該第五MOS電晶體為二極管接法的NMOS；和第六MOS電晶體，該第六MOS電晶體為二極管接法的NMOS；其中該第五MOS電晶體和該第六MOS電晶體串聯耦接於該第四MOS電晶體的閘極端與接地端之間。
  14. 如請求項13所述的快速瞬態緩衝器，其中該偏置電路還包括 ：第三電流源，耦接於該第六MOS電晶體的漏極端與該第四MOS電晶體的閘極端之間的連接端，以提供第三電流。
  15. 如請求項13所述的快速瞬態緩衝器，還包括：第七MOS電晶體，為二極管連接的PMOS，耦接於該快速瞬變緩衝器的該輸入端和該第二MOS電晶體的該閘極端之間，用於降低該快速瞬變緩衝器經由該輸入端接收的輸入電壓。
  16. 如請求項12所述的快速瞬態緩衝器，還包括：第四電流源，耦接於該第七MOS電晶體的漏極端，以吸收第四電流。
  17. 如請求項16所述的快速瞬態緩衝器，其中：該第四電流等於該第一電流；和該第七MOS電晶體與該第二MOS電晶體的尺寸相同。
TW112119125A 2022-06-01 2023-05-23 快速瞬態緩衝器 TWI868705B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263347599P 2022-06-01 2022-06-01
US63/347,599 2022-06-01
US18/299,852 2023-04-13
US18/299,852 US12224739B2 (en) 2022-06-01 2023-04-13 Fast-transient buffer

Publications (2)

Publication Number Publication Date
TW202349866A TW202349866A (zh) 2023-12-16
TWI868705B true TWI868705B (zh) 2025-01-01

Family

ID=86425967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112119125A TWI868705B (zh) 2022-06-01 2023-05-23 快速瞬態緩衝器

Country Status (3)

Country Link
US (1) US12224739B2 (zh)
EP (1) EP4286977A1 (zh)
TW (1) TWI868705B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12224739B2 (en) 2022-06-01 2025-02-11 Mediatek Inc. Fast-transient buffer
US12422872B2 (en) * 2023-03-29 2025-09-23 Advanced Micro Devices, Inc. Fast settling voltage regulator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160259354A1 (en) * 2015-03-04 2016-09-08 Intel Corporation Mixed signal low dropout voltage regulator with low output impedance
EP3104523A1 (en) * 2015-06-09 2016-12-14 MediaTek, Inc Wideband highly-linear low output impedance d2s buffer circuit
US9746864B1 (en) * 2016-08-11 2017-08-29 Xilinx, Inc. Fast transient low drop-out voltage regulator for a voltage-mode driver
CN112769429A (zh) * 2020-12-24 2021-05-07 中国人民解放军国防科技大学 一种用于低电平复位电路的抗单粒子瞬态缓冲器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12224739B2 (en) 2022-06-01 2025-02-11 Mediatek Inc. Fast-transient buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160259354A1 (en) * 2015-03-04 2016-09-08 Intel Corporation Mixed signal low dropout voltage regulator with low output impedance
EP3104523A1 (en) * 2015-06-09 2016-12-14 MediaTek, Inc Wideband highly-linear low output impedance d2s buffer circuit
US9746864B1 (en) * 2016-08-11 2017-08-29 Xilinx, Inc. Fast transient low drop-out voltage regulator for a voltage-mode driver
CN112769429A (zh) * 2020-12-24 2021-05-07 中国人民解放军国防科技大学 一种用于低电平复位电路的抗单粒子瞬态缓冲器

Also Published As

Publication number Publication date
TW202349866A (zh) 2023-12-16
US12224739B2 (en) 2025-02-11
EP4286977A1 (en) 2023-12-06
US20230396246A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
US7119604B2 (en) Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage
JP3575453B2 (ja) 基準電圧発生回路
US6653891B1 (en) Voltage regulation
US6452766B1 (en) Over-current protection circuit
TWI868705B (zh) 快速瞬態緩衝器
JP6545692B2 (ja) バッファ回路および方法
US10585447B1 (en) Voltage generator
US6169456B1 (en) Auto-biasing circuit for current mirrors
TWI697752B (zh) 具製程及溫度追蹤機制的參考電壓產生器
CN109308089B (zh) 具有适应电压的参考电压发生器及集成电路芯片
US20120126873A1 (en) Constant current circuit and reference voltage circuit
US9767861B2 (en) Regulated voltage supply with low power consumption and small chip area
US7304540B2 (en) Source follower and current feedback circuit thereof
CN116088620B (zh) 参考电压产生系统及其启动电路
CN110858082B (zh) 单一晶体管控制的稳压器及应用此稳压器的集成电路
US10310529B1 (en) Linear voltage regulator for low-power digital circuit of chip
CN110389614B (zh) 高效低压差稳压器
US20070194838A1 (en) Current mirror with improved output impedance at low power supplies
JP7522176B2 (ja) 定電流回路
JP6672067B2 (ja) 安定化電源回路
CN117155373A (zh) 快速瞬态缓冲器
CN117111679A (zh) 低压差线性稳压器
TWI667563B (zh) 電壓調節電路
TWI891141B (zh) 電壓參考電路、基於其的電源供應電路及方法
CN118466664B (zh) 应用于ldo的限流电路及ldo、芯片、电子设备