[go: up one dir, main page]

TWI868664B - 印刷電路板的電路布局 - Google Patents

印刷電路板的電路布局 Download PDF

Info

Publication number
TWI868664B
TWI868664B TW112113915A TW112113915A TWI868664B TW I868664 B TWI868664 B TW I868664B TW 112113915 A TW112113915 A TW 112113915A TW 112113915 A TW112113915 A TW 112113915A TW I868664 B TWI868664 B TW I868664B
Authority
TW
Taiwan
Prior art keywords
pads
bridge
transmission lines
circuit layout
module
Prior art date
Application number
TW112113915A
Other languages
English (en)
Other versions
TW202444165A (zh
Inventor
王家龍
黃名宏
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW112113915A priority Critical patent/TWI868664B/zh
Priority to US18/415,699 priority patent/US12538418B2/en
Publication of TW202444165A publication Critical patent/TW202444165A/zh
Application granted granted Critical
Publication of TWI868664B publication Critical patent/TWI868664B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H10W70/611—
    • H10W70/641—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

一種印刷電路板的電路布局，能夠避免殘線。該電路布局包含：從中央處理器（CPU）經由第一套焊墊至第一模塊的第一布線；從第一布線之第一套橋接焊墊經由第二套焊墊與第二套橋接焊墊至第二模塊的第二布線；從第三套焊墊至第三模塊的第三布線；以及連接元件，其中每套焊墊是由分離的焊墊構成。在該電路布局的第一用途下，該連接元件連接第一套焊墊的複數個焊墊，以電性連接CPU與第一模塊。在該電路布局的第二用途下，該連接元件連接第一套焊墊與第一套橋接焊墊並連接第二套焊墊與第二套橋接焊墊，以電性連接CPU與第二模塊。在該電路布局的第三用途下，該連接元件連接第一套焊墊與第一套橋接焊墊並連接第二套焊墊與第三套焊墊，以電性連接CPU與第三模塊。

Description

印刷電路板的電路布局
本發明是關於印刷電路板的電路布局，尤其是關於能夠避免殘線之印刷電路板的電路布局。
視應用需求，一中央處理單元(central processing unit(CPU))須電性連接複數個模塊(module)的其中之一。因此，為便於生產或使用，一印刷電路板(printed circuit board(PCB))上會形成有複數個布線(routing)，其分別用於電性連接該CPU與該複數個模塊；同時，該PCB上也會保留空間用於設置該CPU以及設置該複數個模塊的其中之一。
圖1顯示一先前技術的電路布局，其可讓一CPU經由複數個布線的其中之一電性連接到複數個模塊的其中之一。如圖1所示，在一PCB 10上，電路布局110包含一CPU的設置空間112、一第一模塊的設置空間114、一第二模塊的設置空間116以及一第三模塊的設置空間118。電路布局110另包含一第一布線122(亦即：圖1的黑色細線)、一第二布線124(亦即：圖1的黑色粗線)與一第三布線126(亦即：圖1的黑色點虛線)。第一布線122耦接於CPU的設置空間112與第一模塊的設置空間114之間；第二布線124耦接於第三布線126與第二模塊的設置空間116之間；第三布線126耦接於第一布線122與第三模 塊的設置空間118之間，其中每一布線包含電性分離的焊墊(亦即：圖1的淺灰色小方塊)。值得注意的是，第三布線126(亦即：圖1的點虛線)是位於PCB 10的背面，其餘布線位於PCB 10的正面，位於正面的布線與位於背面的布線可透過導通孔(vias)(未顯示)來連接。
請參閱圖1。實務上，一CPU只需耦接複數個模塊的其中之一，而非耦接該複數個模塊，因此，圖1的第一布線122、第二布線124與第三布線126只有其中之一須導通。當電路布局110用於耦接一CPU與一第一模塊時，第一布線122之電性分離的焊墊會藉由零歐姆電阻(未顯示)的上件(bonding/mounting/attachment)來連接，此時耦接於第一布線122與第三布線126之焊墊之間的傳輸線會形成殘線(bridge taps)，且耦接於第三布線126與第二布線124之焊墊之間的傳輸線也會形成殘線。類似地，當電路布局110用於耦接該CPU與一第二模塊/第三模塊時，第二布線124/第三布線126之電性分離的焊墊會藉由零歐姆電阻的上件來連接，此時通往其它二模塊的布線會形成殘線。上述殘線會顯著影響高速訊號的傳輸，並可能造成功能異常。
本揭露的目的之一在於提供一種印刷電路板的電路布局，以避免殘線。
本揭露之印刷電路板的電路布局的一實施例包含一第一布線、一第二布線以及至少一套連接元件。該第一布線包含一第一套前端傳輸線、一第一套焊墊、一第一套橋接焊墊以及一第一套後端傳輸線，其中：該第一套前端傳輸線用於耦接一中央處理單元傳輸介面，並耦接該第一套焊墊；該第一套 焊墊包含複數個第一焊墊，該複數個第一焊墊的任二個是分開的；該第一套橋接焊墊包含複數個第一橋接焊墊，該複數個第一橋接焊墊的任二個是分開的，且該複數個第一橋接焊墊的任一個與該複數個第一焊墊的任一個是分開的；以及於該電路布局的一第一用途下，該第一套後端傳輸線耦接該第一套焊墊與一第一模塊傳輸介面。該第二布線包含一第二套前端傳輸線、一第二套前端焊墊、一第二套橋接焊墊以及一第二套傳輸電路，其中：該第二套前端傳輸線耦接該第一套橋接焊墊與該第二套前端焊墊；該第二套前端焊墊包含複數個第二前端焊墊，該複數個第二前端焊墊的任二個是分開的；該第二套橋接焊墊包含複數個第二橋接焊墊，該複數個第二橋接焊墊的任二個是分開的，且該複數個第二橋接焊墊的任一個與該複數個第二前端焊墊的任一個是分開的；以及於該電路布局的一第二用途下，該第二套傳輸電路耦接該第二套橋接焊墊與一第二模塊傳輸介面。於該電路布局的該第一用途下，該至少一套連接元件包含一第一套連接元件，該第一套連接元件連接該複數個第一焊墊的複數個焊墊，以電性連接該第一套前端傳輸線與該第一套後端傳輸線，從而電性連接該中央處理單元傳輸介面與該第一模塊傳輸介面，此時該第一套焊墊與該第一套橋接焊墊是電性分離的。於該電路布局的該第二用途下，該至少一套連接元件包含一第二套連接元件以及一第三套連接元件，該第二套連接元件連接該第一套焊墊與該第一套橋接焊墊，以電性連接該第一套前端傳輸線與該第二套前端傳輸線，該第三套連接元件連接該第二套前端焊墊與該第二套橋接焊墊，以電性連接該第二套前端傳輸線與該第二套傳輸電路，從而電性連接該中央處理單元傳輸介面與該第二模塊傳輸介面，此時該複數個第一焊墊的任二個是電性分離的。
本揭露之印刷電路板的電路布局的另一實施例包含一第一布線、一第二布線與至少一套連接元件。該一第一布線包含一第一套前端傳輸線、一第一套焊墊、一第一套橋接焊墊以及一第一套後端傳輸線，其中：該第一套前端傳輸線用於耦接一中央處理單元傳輸介面，並耦接該第一套焊墊；該第一套焊墊包含複數個第一焊墊，該複數個第一焊墊的任二個是分開的；該第一套橋接焊墊包含複數個第一橋接焊墊，該複數個第一橋接焊墊的任二個是分開的，且該複數個第一橋接焊墊的任一個與該複數個第一焊墊的任一個是分開的；以及於該電路布局的一第一用途下，該第一套後端傳輸線耦接該第一套焊墊與一第一模塊傳輸介面。該第二布線包含一第二套傳輸電路，其中於該電路布局的一第二用途下，該第二套傳輸電路耦接該第一套橋接焊墊與一第二模塊傳輸介面。於該電路布局的該第一用途下，該至少一套連接元件包含一第一套連接元件，該第一套連接元件連接該複數個第一焊墊的複數個焊墊，以電性連接該第一套前端傳輸線與該第一套後端傳輸線，從而電性連接該中央處理單元傳輸介面與該第一模塊傳輸介面，此時該第一套焊墊與該第一套橋接焊墊是電性分離的。於該電路布局的該第二用途下，該至少一套連接元件包含一第二套連接元件，該第二套連接元件連接該第一套焊墊與該第一套橋接焊墊，以電性連接該第一套前端傳輸線與該第二套傳輸電路，從而電性連接該中央處理單元傳輸介面與該第二模塊傳輸介面，此時該複數個第一焊墊的任二個是電性分離的。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本說明書揭露一種印刷電路板(PCB)的電路布局，該電路布局能夠視需求將中央處理單元(CPU)連接至複數個模塊(module)的其中之一，同時能避免殘線(bridge taps)，以避免對高速訊號的傳輸造成不利影響。
圖2a顯示本揭露之印刷電路板的電路布局的一實施例。圖2a的電路布局200設置於一PCB 20上，並包含一第一布線(亦即：圖2a中的黑色細線)、一第二布線(亦即：圖2a中的黑色複合虛線與黑色複合線)、一第三布線(亦即：圖2a中的灰色點虛線)以及至少一套連接元件(如圖2b~2d所示)。PCB 20上保留有：一CPU的設置空間22，用於設置一CPU；一第一模塊 的設置空間24，用於設置一第一模塊；一第二模塊的設置空間26，用於設置一第二模塊；與一第三模塊的設置空間28，用於設置一第三模塊。該第一布線用來電性連接該CPU的傳輸介面與該第一模塊的傳輸介面；該第二布線用來電性連接該CPU的傳輸介面與該第二模塊的傳輸介面；該第三布線用來電性連接該CPU的傳輸介面與該第三模塊的傳輸介面，上述傳輸介面之每一個的一非限制性實施例為一序列器/解序列器(Serializer/Deserializer(SerDes))介面。該第一、第二與第三布線中，位於PCB 20之一第一表面(例如：正面)的布線是以實線表示，位於PCB 20之一第二表面(例如：背面)的布線是以虛線表示。該第一、第二與第三布線的細節說明於底下的段落。
請參閱圖2a。該第一布線包含一第一套前端傳輸線212、一第一套焊墊214(亦即：圖2a中第一布線的白色小方塊)、一第一套橋接焊墊216(亦即：圖2a中第一布線的灰色小方塊)以及一第一套後端傳輸線218。第一套前端傳輸線212用於耦接該CPU的傳輸介面，並耦接第一套焊墊214。第一套焊墊214包含複數個第一焊墊，該複數個第一焊墊的任二個是分開的。第一套橋接焊墊216包含複數個第一橋接焊墊，該複數個第一橋接焊墊的任二個是分開的，且該複數個第一橋接焊墊的任一個與該複數個第一焊墊的任一個是分開的。第一套後端傳輸線218耦接第一套焊墊214，並於電路布局200的一第一用途下耦接該第一模塊的傳輸介面。值得注意的是，該第一布線位於PCB 20的第一表面。
請參閱圖2a。該第二布線包含一第二套前端傳輸線222、一第二套前端焊墊224(亦即：圖2a中第二布線的白色小方塊)、一第二套橋接焊墊(亦即：圖2a中第二布線的灰色小方塊)226以及一第二套傳輸電路228。第二 套前端傳輸線222耦接第一套橋接焊墊216與第二套前端焊墊224。第二套前端焊墊224包含複數個第二前端焊墊，該複數個第二前端焊墊的任二個是分開的。第二套橋接焊墊226包含複數個第二橋接焊墊，該複數個第二橋接焊墊的任二個是分開的，且該複數個第二橋接焊墊的任一個與該複數個第二前端焊墊的任一個是分開的。第二套傳輸電路228耦接第二套橋接焊墊226，並於電路布局200的一第二用途下耦接該第二模塊的傳輸介面。值得注意的是，該第二布線的一部分(從第一套橋接焊墊216至第二套前端焊墊224)位於PCB 20的第二表面，該第二布線的另一部分(從第二套橋接焊墊226至第二模塊的傳輸介面)位於PCB 20的第一表面，因此，該第二布線進一步包含複數個導通孔(vias)(亦即：圖2的深灰色圓點)，該複數個導通孔用於耦接位於該第一表面的第二布線與位於該第二表面的第二布線。
請參閱圖2a。該第三布線包含一第三套焊墊232(亦即：圖2a中第三布線的深灰色小方塊)以及一第三套傳輸線234。第三套傳輸線234耦接第三套焊墊232，並於電路布局200的一第三用途下耦接該第三模塊的傳輸介面。值得注意的是，圖2a的傳輸線的一非限制性的實施例為走線(traces)，或是其它可作為傳輸線的已知的/自行開發的訊號傳輸手段。
圖2b顯示在電路布局200的第一用途下，如何設置至少一套連接元件。如圖2b所示，至少一套連接元件包含一第一套連接元件242。第一套連接元件242連接第一套焊墊214的焊墊，以電性連接第一套前端傳輸線212與第一套後端傳輸線218，從而電性連接該CPU的傳輸介面與該第一模塊的傳輸介面，此時第一套焊墊214與第一套橋接焊墊216是電性分離的，也就是說從該CPU到該第二模塊的路徑以及從該CPU到該第三模塊的路徑都是不導通的。至 少一套連接元件的一非限制的實施例包含下列至少其中之一：一零歐姆電阻；一跳線(jumper)；以及一指撥開關(DIP(dual in-line package)switch)。
圖2c顯示在電路布局200的第二用途下，如何設置至少一套連接元件。如圖2c所示，至少一套連接元件包含一第二套連接元件244以及一第三套連接元件246。第二套連接元件244連接第一套焊墊214與第一套橋接焊墊216，以電性連接第一套前端傳輸線212與第二套前端傳輸線222；第三套連接元件246連接第二套前端焊墊224與第二套橋接焊墊226，以電性連接第二套前端傳輸線222與第二套傳輸電路228，從而電性連接該CPU的傳輸介面與該第二模塊的傳輸介面，此時第一套焊墊214的任二個焊墊是電性分離的，且第二套前端焊墊224與第三套焊墊232是電性分離的，也就是說從該CPU到該第一模塊的路徑以及從該CPU到該第三模塊的路徑都是不導通的。
圖2d顯示在電路布局200的第三用途下，如何設置至少一套連接元件。如圖2d所示，至少一套連接元件包含第二套連接元件244與一第四套連接元件248。如前所述，第二套連接元件244連接第一套焊墊214與第一套橋接焊墊216；第四套連接元件248連接第二套前端焊墊224與第三套焊墊232，以電性連接第二套前端傳輸線222與第三套傳輸線234，從而電性連接該CPU的傳輸介面與該第三模塊的傳輸介面，此時第一套焊墊214的任二個焊墊是電性分離的，且第二套前端焊墊224與第二套橋接焊墊226是電性分離的，也就是說從該CPU到該第一模塊的路徑以及從該CPU到該第二模塊的路徑都是不導通的。
圖3顯示圖2a之第二套傳輸電路228的一第一實施例。如圖3所示，第二套傳輸電路228包含一第二套中間傳輸線310、一第二套後端焊墊320以及一第二套後端傳輸線330。第二套中間傳輸線310耦接第二套橋接焊墊226 與第二套後端焊墊320，其中第二套後端焊墊320包含複數個第二後端焊墊，該複數個第二後端焊墊的任二個是分開的。第二套後端傳輸線330耦接第二套後端焊墊320，並於該電路布局200的第二用途下耦接該第二模塊的傳輸介面。於圖3的實施例中，在電路布局200的第二用途下，至少一套連接元件進一步包含一套連接元件340，該套連接元件340連接第二套後端焊墊320的焊墊，以電性連接第二套中間傳輸線310與第二套後端傳輸線330。
圖4顯示圖2a之第二套傳輸電路228的一第二實施例。如圖4所示，第二套傳輸電路228包含一第二套後端傳輸線410。第二套後端傳輸線410耦接第二套橋接焊墊226，並於電路布局200的第二用途下耦接該第二模塊的傳輸介面。
於一替代實施例中，圖2a的電路布局200僅設計來電性連接該CPU與該第一模塊及該第二模塊的其中之一，如圖5所示。在圖5的實施例中：第三布線被省略，且第三模塊的設置空間28也被省略。於一替代實施例中，圖2a的電路布局200僅設計來電性連接該CPU與該第一模塊及該第三模塊的其中之一，如圖6a所示。在圖6a的實施例中：從第二套橋接焊墊226至該第二模塊的傳輸介面之間的第二布線被省略，且第二模塊的設置空間26也被省略；此時，從第一套橋接焊墊216至第二套前端焊墊224之間的第二套前端傳輸線222仍是需要的，並作為該CPU至該第三模塊的傳輸介面之間的路徑的一部分。於一替代實施例中，圖2a的電路布局200僅用於電性連接該CPU與該第一模塊及該第三模塊的其中之一，如圖6b所示。在圖6b實施例中：第二布線可省略，而第三布線包含一套傳輸線610用來耦接第一套橋接焊墊216與該第三模塊的傳輸介面。
由於本領域具有通常知識者能夠參酌圖2a~4之實施例的揭露來瞭解上述替代實施例的細節與變化，重複及冗餘的說明在此省略。
值得注意的是，在實施為可行的前提下，本技術領域具有通常知識者可選擇性地實施前述任一實施例的部分或全部技術特徵，或選擇性地實施前述複數個實施例的部分或全部技術特徵；換言之，基於本揭露，實施本發明的方式是彈性的。
綜上所述，本揭露之PCB的電路布局能夠視需求將CPU連接至複數個模塊的其中之一，同時能避免殘線，以避免對高速訊號的傳輸造成不利影響。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
10:印刷電路板
110:電路布局
112:中央處理單元的設置空間
114:第一模塊的設置空間
116:第二模塊的設置空間
118:第三模塊的設置空間
122:第一布線
124:第二布線
126:第三布線
20:印刷電路板
22:中央處理單元的設置空間
24:第一模塊的設置空間
26:第二模塊的設置空間
28:第三模塊的設置空間
200:電路布局
212:第一套前端傳輸線
214:第一套焊墊
216:第一套橋接焊墊
218:第一套後端傳輸線
222:第二套前端傳輸線
224:第二套前端焊墊
226:第二套橋接焊墊
228:第二套傳輸電路
232:第三套焊墊
234:第三套傳輸線
242:第一套連接元件
244:第二套連接元件
246:第三套連接元件
248:第四套連接元件
310:第二套中間傳輸線
320:第二套後端焊墊
330:第二套後端傳輸線
340:連接元件
410:第二套後端傳輸線
610:傳輸線
〔圖1〕顯示一先前技術的電路布局；〔圖2a〕顯示本揭露之印刷電路板的電路布局的一實施例；〔圖2b〕顯示在圖2a之電路布局的第一用途下如何設置至少一套連接元件；〔圖2c〕顯示在圖2a之電路布局的第二用途下如何設置至少一套連接元件；〔圖2d〕顯示在圖2a之電路布局的第三用途下如何設置至少一套連接元件；〔圖3〕顯示圖2a之第二套傳輸電路的一第一實施例；〔圖4〕顯示圖2a之第二套傳輸電路的一第二實施例；〔圖5〕顯示圖2a之實施例的一變型；〔圖6a〕顯示圖2a之實施例的一變型；以及〔圖6b〕顯示圖2a之實施例的一變型。
20:印刷電路板 22:中央處理單元的設置空間 24:第一模塊的設置空間 26:第二模塊的設置空間 28:第三模塊的設置空間 200:電路布局 212:第一套前端傳輸線 214:第一套焊墊 216:第一套橋接焊墊 218:第一套後端傳輸線 222:第二套前端傳輸線 224:第二套前端焊墊 226:第二套橋接焊墊 228:第二套傳輸電路 232:第三套焊墊 234:第三套傳輸線

Claims (10)

  1. 一種一印刷電路板(printed circuit board(PCB))的電路布局，能夠避免一殘線(bridge tap)，該電路布局包含：一第一布線(routing)，包含一第一套前端傳輸線、一第一套焊墊、一第一套橋接焊墊以及一第一套後端傳輸線，其中：該第一套前端傳輸線用於耦接一中央處理單元(CPU)傳輸介面，並耦接該第一套焊墊；該第一套焊墊包含複數個第一焊墊，該複數個第一焊墊的任二個是分開的；該第一套橋接焊墊包含複數個第一橋接焊墊，該複數個第一橋接焊墊的任二個是分開的，且該複數個第一橋接焊墊的任一個與該複數個第一焊墊的任一個是分開的；以及於該電路布局的一第一用途下，該第一套後端傳輸線耦接該第一套焊墊與一第一模塊(module)傳輸介面；一第二布線，包含一第二套前端傳輸線、一第二套前端焊墊、一第二套橋接焊墊以及一第二套傳輸電路，其中：該第二套前端傳輸線耦接該第一套橋接焊墊與該第二套前端焊墊；該第二套前端焊墊包含複數個第二前端焊墊，該複數個第二前端焊墊的任二個是分開的；該第二套橋接焊墊包含複數個第二橋接焊墊，該複數個第二橋接焊墊的任二個是分開的，且該複數個第二橋接焊墊的任一個與該複數個第二前端焊墊的任一個是分開的；以及 於該電路布局的一第二用途下，該第二套傳輸電路耦接該第二套橋接焊墊與一第二模塊傳輸介面；以及至少一套連接元件，其中於該電路布局的該第一用途下，該至少一套連接元件包含一第一套連接元件，該第一套連接元件連接該複數個第一焊墊的複數個焊墊，以電性連接該第一套前端傳輸線與該第一套後端傳輸線，從而電性連接該中央處理單元傳輸介面與該第一模塊傳輸介面，此時該第一套焊墊與該第一套橋接焊墊是電性分離的；於該電路布局的該第二用途下，該至少一套連接元件包含一第二套連接元件以及一第三套連接元件，該第二套連接元件連接該第一套焊墊與該第一套橋接焊墊，以電性連接該第一套前端傳輸線與該第二套前端傳輸線，該第三套連接元件連接該第二套前端焊墊與該第二套橋接焊墊，以電性連接該第二套前端傳輸線與該第二套傳輸電路，從而電性連接該中央處理單元傳輸介面與該第二模塊傳輸介面，此時該複數個第一焊墊的任二個是電性分離的。
  2. 如請求項1之電路布局，其中該第二套傳輸電路包含一第二套中間傳輸線、一第二套後端焊墊以及一第二套後端傳輸線；該第二套中間傳輸線耦接該第二套橋接焊墊與該第二套後端焊墊；該第二套後端焊墊包含複數個第二後端焊墊，該複數個第二後端焊墊的任二個是分開的；該第二套後端傳輸線耦接該第二套後端焊墊，並於該電路布局的該第二用途下耦接該第二模塊傳輸介面；於該電路布局的該第二用途下，該至少一套連接元件進一步包含一第四套連接元件，該第四套連接元件連接該複數個第二後端焊墊的複數個焊墊，以電性連接該第二套中間傳輸線與該第二套後端傳輸線。
  3. 如請求項1之電路布局，其中該第二套傳輸電路包含一第二套後端傳輸線，該第二套後端傳輸線耦接該第二套橋接焊墊，並於該電路布局的該第二用途下耦接該第二模塊傳輸介面。
  4. 如請求項1之電路布局，進一步包含：一第三布線，包含一第三套焊墊以及一第三套傳輸線，其中：該第三套傳輸線耦接該第三套焊墊，並於該電路布局的一第三用途下耦接一第三模塊傳輸介面；以及於該電路布局的該第三用途下，該至少一套連接元件包含該第二套連接元件與一第四套連接元件；該第二套連接元件連接該第一套焊墊與該第一套橋接焊墊，以電性連接該第一套前端傳輸線與該第二套前端傳輸線；該第四套連接元件連接該第二套前端焊墊與該第三套焊墊，以電性連接該第二套前端傳輸線與該第三套傳輸線，從而電性連接該中央處理單元傳輸介面與該第三模塊傳輸介面。
  5. 如請求項1之電路布局，其中該第一布線位於該印刷電路板的一第一表面，該第二布線的一部分位於該印刷電路板的該第一表面，該第二布線的另一部分位於該印刷電路板的一第二表面，該第二布線進一步包含複數個導通孔，該複數個導通孔用於耦接位於該第一表面的該第二布線與位於該第二表面的該第二布線。
  6. 如請求項1之電路布局，其中該至少一套連接元件包含下列至少其中之一：一零歐姆電阻；一跳線(jumper)；以及一指撥開關(DIP(dual in-line package)switch)。
  7. 一種一印刷電路板的電路布局，能夠避免一殘線，該電路布局包含：一第一布線，包含一第一套前端傳輸線、一第一套焊墊、一第一套橋接焊墊以及一第一套後端傳輸線，其中：該第一套前端傳輸線用於耦接一中央處理單元傳輸介面，並耦接該第一套焊墊；該第一套焊墊包含複數個第一焊墊，該複數個第一焊墊的任二個是分開的；該第一套橋接焊墊包含複數個第一橋接焊墊，該複數個第一橋接焊墊的任二個是分開的，且該複數個第一橋接焊墊的任一個與該複數個第一焊墊的任一個是分開的；以及於該電路布局的一第一用途下，該第一套後端傳輸線耦接該第一套焊墊與一第一模塊傳輸介面；一第二布線，包含一第二套傳輸電路，其中於該電路布局的一第二用途下，該第二套傳輸電路耦接該第一套橋接焊墊與一第二模塊傳輸介面；以及至少一套連接元件，其中於該電路布局的該第一用途下，該至少一套連接元件包含一第一套連接元件，該第一套連接元件連接該複數個第一焊墊的複數個焊墊，以電性連接該第一套前端傳輸線與該第一套後端傳輸線，從而電性連接該中央處理單元傳輸介面與該第一模塊傳輸介面，此時該第一套焊墊與該第一套橋接焊墊是電性分離的；於該電路布局的該第二用途下，該至少一套連接元件包含一第二套連接元件，該第二套連接元件連接該第一套焊墊與該第一套橋 接焊墊，以電性連接該第一套前端傳輸線與該第二套傳輸電路，從而電性連接該中央處理單元傳輸介面與該第二模塊傳輸介面，此時該複數個第一焊墊的任二個是電性分離的。
  8. 如請求項7之電路布局，其中：該第二套傳輸電路包含一第二套前端傳輸線、一第二套焊墊以及一第二套後端傳輸線，其中：該第二套前端傳輸線耦接該第一套橋接焊墊與該第二套焊墊；該第二套焊墊包含複數個第二焊墊，該複數個第二焊墊的任二個是分開的；以及該第二套後端傳輸線耦接該第二套焊墊，並於該電路布局的該第二用途下耦接該第二模塊傳輸介面，其中於該電路布局的該第二用途下，該至少一套連接元件進一步包含一第三套連接元件，該第三套連接元件連接該複數個第二焊墊的複數個焊墊，以電性連接該第二套前端傳輸線與該第二套後端傳輸線。
  9. 如請求項7之電路布局，其中該第二套傳輸電路包含一第二套傳輸線，該第二套傳輸線耦接該第一套橋接焊墊，並於該電路布局的該第二用途下耦接該第二模塊傳輸介面。
  10. 如請求項7之電路布局，其中該至少一套連接元件包含下列至少其中之一：一零歐姆電阻；一跳線；以及一指撥開關。
TW112113915A 2023-04-13 2023-04-13 印刷電路板的電路布局 TWI868664B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112113915A TWI868664B (zh) 2023-04-13 2023-04-13 印刷電路板的電路布局
US18/415,699 US12538418B2 (en) 2023-04-13 2024-01-18 Circuit layout of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112113915A TWI868664B (zh) 2023-04-13 2023-04-13 印刷電路板的電路布局

Publications (2)

Publication Number Publication Date
TW202444165A TW202444165A (zh) 2024-11-01
TWI868664B true TWI868664B (zh) 2025-01-01

Family

ID=93016382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113915A TWI868664B (zh) 2023-04-13 2023-04-13 印刷電路板的電路布局

Country Status (2)

Country Link
US (1) US12538418B2 (zh)
TW (1) TWI868664B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784291A (en) * 1994-12-22 1998-07-21 Texas Instruments, Incorporated CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods
TW201212748A (en) * 2010-07-16 2012-03-16 Mediatek Inc Electronic device and circuit board
TW201308897A (zh) * 2011-08-09 2013-02-16 Htc Corp 電子裝置的控制電路以及顯示裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
US7858423B2 (en) * 2008-06-02 2010-12-28 Fouladi Azarnaminy Siamak MEMS based RF components with vertical motion and parallel-plate structure and manufacture thereof using standard CMOS technologies
US9317645B2 (en) * 2013-07-31 2016-04-19 GlobalFoundries, Inc. Methods for modifying an integrated circuit layout design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784291A (en) * 1994-12-22 1998-07-21 Texas Instruments, Incorporated CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods
TW201212748A (en) * 2010-07-16 2012-03-16 Mediatek Inc Electronic device and circuit board
TW201308897A (zh) * 2011-08-09 2013-02-16 Htc Corp 電子裝置的控制電路以及顯示裝置

Also Published As

Publication number Publication date
TW202444165A (zh) 2024-11-01
US20240349421A1 (en) 2024-10-17
US12538418B2 (en) 2026-01-27

Similar Documents

Publication Publication Date Title
US6456502B1 (en) Integrated circuit device/circuit board connection apparatus
US7679168B2 (en) Printed circuit board with differential pair arrangement
JPH10190204A (ja) トランジスタ／抵抗器用のプリント回路板
US7282649B2 (en) Printed circuit board
JP2011249215A (ja) 基板及びｉｃソケット
US20090253278A1 (en) Printed circuit board
US20020108240A1 (en) Low cost and high speed 3 load printed wiring board bus topology
US8253031B2 (en) Printed circuit board
TWI868664B (zh) 印刷電路板的電路布局
US20040048518A1 (en) Connector for a plurality of switching assemblies with compatible interfaces
US7211736B2 (en) Connection pad layouts
CN101636040A (zh) 印刷电路板
US20110011634A1 (en) Circuit package with integrated direct-current (dc) blocking capacitor
CN118829065B (zh) 印刷电路板的电路布局
CN113179579A (zh) 电路板和电子设备
KR100632469B1 (ko) 반도체 칩 패키지
CN102401846A (zh) 多电源电路板及其应用探针卡
TW201611675A (zh) 電路板結構之改良方法
US20230246353A1 (en) Dual-path high-speed interconnect pcb layout solution
CN110611990A (zh) 印刷电路板组合及应用所述印刷电路板组合的电子装置
JP4963051B2 (ja) 信号伝送ケーブルのコネクタ
US6601125B1 (en) Minimizing signal stub length for high speed busses
CN103313507B (zh) 印刷电路板和芯片系统
TW201839620A (zh) 用於多工處理多徑多模資料傳輸的裝置與方法
US20090032922A1 (en) Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus