[go: up one dir, main page]

TWI868539B - 控制裝置及其操作方法與電子裝置 - Google Patents

控制裝置及其操作方法與電子裝置 Download PDF

Info

Publication number
TWI868539B
TWI868539B TW111149146A TW111149146A TWI868539B TW I868539 B TWI868539 B TW I868539B TW 111149146 A TW111149146 A TW 111149146A TW 111149146 A TW111149146 A TW 111149146A TW I868539 B TWI868539 B TW I868539B
Authority
TW
Taiwan
Prior art keywords
registers
control module
line signal
horizontal line
pixels
Prior art date
Application number
TW111149146A
Other languages
English (en)
Other versions
TW202427452A (zh
Inventor
郭盟煌
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111149146A priority Critical patent/TWI868539B/zh
Priority to CN202311394019.4A priority patent/CN118227064A/zh
Priority to US18/511,057 priority patent/US12347401B2/en
Publication of TW202427452A publication Critical patent/TW202427452A/zh
Application granted granted Critical
Publication of TWI868539B publication Critical patent/TWI868539B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

一種控制裝置包括儲存模組與控制模組。儲存模組包括多個暫存器。控制模組依據水平解析度，設定暫存器的緩衝器寬度、暫存器的使用數量及水平線信號占用暫存器的占用數量，接收水平線信號，並將水平線信號的多個像素分配至暫存器，且依序從暫存器輸出水平線信號的像素。

Description

控制裝置及其操作方法與電子裝置
本發明是關於一種控制裝置，特別是關於一種控制裝置及其操作方法與電子裝置。
一般來說，控制裝置(例如微控制器)會設置有暫存器，以便將顯示裝置所需資料透過暫存器暫存及輸出。然而，由於暫存器的數量及緩衝器寬度固定，因此當顯示裝置的水平解析度大於暫存器的最大緩衝器寬度，會造成控制裝置無法支援顯示裝置的情況發生，或是系統匯流排頻寬有限時，導致資料無法及時傳輸而造成影像顯示錯誤的情況發生，而降低使用上的便利性。
因此，如何有效地設計控制裝置是當前重要的課題。
本發明提供一種控制裝置及其操作方法與電子裝置，使得控制裝置與電子裝置可以具有可變數量之暫存器的架構，以避免顯示裝置的水平解析度大於暫存器的最大緩衝器寬度而造成 控制裝置無法支援顯示裝置的情況發生或是系統匯流排頻寬有限時導致資料無法及時傳輸而造成影像顯示錯誤的情況發生，並增加使用上的便利性。
本發明提供一種控制裝置，包括儲存模組與控制模組。儲存模組包括多個暫存器。控制模組依據水平解析度，設定暫存器的緩衝器寬度、暫存器的使用數量及水平線信號占用暫存器的占用數量，接收水平線信號，並將水平線信號的多個像素分配至暫存器，且依序從暫存器輸出水平線信號的像素。
本發明提供一種控制裝置的操作方法，包括下列步驟。提供儲存模組包括多個暫存器。透過控制模組，依據水平解析度，設定暫存器的緩衝器寬度、暫存器的使用數量及水平線信號占用暫存器的占用數量，接收水平線信號，並將水平線信號的多個像素分配至暫存器，且依序從暫存器輸出水平線信號的像素。
本發明提供一種電子裝置，包括顯示裝置與控制裝置。控制裝置耦接顯示裝置。控制裝置包括儲存模組與控制模組。儲存模組包括多個暫存器。控制模組依據一水平解析度，設定暫存器的緩衝器寬度、暫存器的使用數量及水平線信號占用暫存器的占用數量，接收水平線信號，並將水平線信號的多個像素分配至暫存器，且依序從暫存器輸出水平線信號的像素。
本發明所揭露之控制裝置及其操作方法與電子裝置，透過控制模組依據水平解析度，設定儲存模組之暫存器的緩衝器寬度、暫存器的使用數量及水平線信號占用暫存器的占用數量，接收水平線信號，並將水平線信號的多個像素分配至暫存器。如此 一來，控制裝置及電子裝置可以具有可變數量之暫存器的架構，以避免顯示裝置的水平解析度大於暫存器的最大緩衝器寬度而造成控制裝置無法支援顯示裝置的情況發生或是系統匯流排頻寬有限時導致資料無法及時傳輸而造成影像顯示錯誤的情況發生，並增加使用上的便利性。
100:電子裝置
110:顯示裝置
130:控制裝置
140:儲存模組
141_1~141_N:暫存器
150:控制模組
HSYNC:水平同步信號
CLK:表示時脈信號
TH:水平同步期間
THDP:水平顯示期間
THFP:水平結束時序
THBP:水平開始時序
S602~S608,S702~S716,S802:步驟
第1圖為依據本發明之一實施例之電子裝置的示意圖。
第2圖為依據本發明之一實施例之暫存器的操作示意圖。
第3圖為依據本發明之一實施例之暫存器的操作示意圖。
第4圖為依據本發明之一實施例之暫存器的操作示意圖。
第5圖為依據本發明之一實施例之水平同步信號、時脈信號、水平顯示期間、水平結束時序及水平開始時序的對應關係示意圖。
第6圖為依據本發明之一實施例之控制裝置的操作方法的流程圖。
第7圖為第6圖之步驟S608的詳細流程圖。
第8圖為第6圖之步驟S608的另一詳細流程圖。
在以下所列舉的各實施例中，將以相同的標號代表相同或相似的元件或組件。
第1圖為依據本發明之一實施例之電子裝置的示意圖。請參考第1圖，電子裝置100可以包括顯示裝置110與控制裝置 130。在本實施例中，顯示裝置110例如為液晶顯示器(liquid crystal display,LCD)，控制裝置130例如為微控制器(micro control unit,MCU)、微處理器(microprocessor)或中央處理器(central processing unit,CPU)，但本發明實施例不限於此。
控制裝置130可以耦接顯示裝置110。控制裝置130可以包括儲存模組140與控制模組150。儲存模組140可以包括多個暫存器141_1~141_N，N為大於1的正整數。在本實施例中，儲存模組140例如為靜態隨機存取記憶體(static random access memory,SRAM)，但本發明實施例不限於此。
控制模組150可以耦接儲存模組140。控制模組150可以依據顯示裝置110的水平解析度，設定暫存器141_1~141_N的緩衝器寬度、暫存器141_1~141_N的使用數量及水平線信號占用暫存器141_1~141_N的占用數量。在本實施例中，上述占用數量與上述使用數量可以相同或不同。另外，上述占用數量可以依據水平解析度的不同而改變。此外，上述暫存器的緩衝器寬度相同。再者，控制模組150更可以將水平線信號的像素平均地分配至暫存器141_1~141_N。
舉例來說，在一些實施例中，假設顯示裝置110的解析度為800*480，其中水平解析度為800，水平線的數量為480條。控制模組150可以依據800的水平解析度，將暫存器141_1~141_N的緩衝器寬度設定為400，暫存器141_1~141_N的使用數量設定為2個(例如暫存器141_1、暫存器141_2)及水平線信號占用暫存器141_1~141_N的占用數量設定為2個(亦即 400*2=800)，如第2圖所示。另外，在一些實施例中，控制模組150也可以上述使用數量設定為4個(例如暫存器141_1、暫存器141_2、暫存器141_3、暫存器141_4)及占用數量設定為2個(亦即400*2=800)，亦即使用數量可以與占用數量不同。
在一些實施例中，假設顯示裝置110的解析度為900*600，其中水平解析度為900，水平線的數量為600條。控制模組150可以依據900的水平解析度，將暫存器141_1~141_N的緩衝器寬度設定為300，暫存器141_1~141_N的使用數量設定為3個(例如暫存器141_1、暫存器141_2、暫存器141_3)及水平線信號占用暫存器141_1~141_N的占用數量設定為3個(亦即300*3=900)，如第3圖所示。
在一些實施例中，假設顯示裝置110的解析度為2048*1024，其中水平解析度為2048，水平線的數量為1024條，則控制模組150可以依據2048的水平解析度，將暫存器141_1~141_N的緩衝器寬度設定為512，暫存器141_1~141_N的使用數量設定為4個(例如暫存器141_1、暫存器141_2、暫存器141_3、暫存器141_4)及水平線信號占用暫存器141_1~141_N的占用數量設定為4個(亦即512*4=2048)，如第4圖所示。
接著，控制模組150可以接收水平線信號，並將水平線信號的多個像素分配至暫存器141_1~141_N。舉例來說，在一些實施例中，假設顯示裝置110的解析度為800*480，其中每一條水平線信號可以包括800個像素，則控制模組150可以將800個像素平均地分配至暫存器141_1及暫存器141_2，亦即暫存器141_1 及暫存器141_2各自包括400個像素，如第2圖所示。另外，暫存器141_1及暫存器141_2所包括的800個像素例如對應如第5圖所示之水平同步信號(horizontal synchronization signal,HSYNC signal)HSYNC的水平顯示期間(horizontal display period,HDP)THDP，其中水平顯示期間THDP表示水平同步信號HSYNC的有效像素開始到結束的期間。
在第5圖中，標號“TH”表示水平同步信號HSYNC的水平同步期間(例如包括水平同步信號HSYNC的致能期間(例如低邏輯準位)與禁能期間(例如高邏輯準位))，標號“CLK”表示時脈信號，標號“THDP”表示水平同步信號HSYNC的水平顯示期間，標號“THFP”表示水平同步信號HSYNC的水平結束時序(horizontal front porch,HFP)，標號“THBP”表示水平同步信號HSYNC的水平開始時序(horizontal back porch,HBP)。
在一些實施例中，假設顯示裝置110的解析度為900*600，其中每一條水平線信號可以包括900個像素，則控制模組150可以將900個像素平均地分配至暫存器141_1、暫存器141_2、暫存器141_3，亦即暫存器141_1、暫存器141_2、暫存器141_3各自包括300個像素，如第3圖所示。另外，暫存器141_1、暫存器141_2、暫存器141_3所包括的900個像素例如對應如第5圖所示之水平同步信號HSYNC的水平顯示期間THDP。
在一些實施例中，假設顯示裝置110的解析度為2048*1024，其中每一條水平線信號可以包括2048個像素，則控制模組150可以將2048個像素平均地分配至暫存器141_1、暫存器 141_2、暫存器141_3、暫存器141_4，亦即暫存器141_1、暫存器141_2、暫存器141_3、暫存器141_4各自包括512個像素，如第4圖所示。另外，暫存器141_1、暫存器141_2、暫存器141_3、暫存器141_4所包括的2048個像素例如對應如第5圖所示之水平同步信號HSYNC的水平顯示期間THDP。
之後，控制模組150可以依序從暫存器141_1~141_N輸出水平線信號的像素至顯示裝置110，以便顯示裝置110對應將水平線信號的像素進行顯示。如此一來，控制裝置130及電子裝置100可以具有可變數量之暫存器的架構，以避免顯示裝置110的水平解析度大於暫存器的最大緩衝器寬度而造成控制裝置130無法支援顯示裝置110的情況發生，並增加使用上的便利性。
進一步來說，假設以第2圖為例進行說明。控制模組150可以從暫存器141_1~141_2的其中之一輸出水平線信號的像素。例如，控制模組150可以從暫存器141_1輸出暫存器141_1的400個像素。接著，控制模組150可以確認暫存器141_1~141_2的其中之一(即暫存器141_1)是否完成資料輸出。也就是說，控制模組150可以確認暫存器141_1的400個像素是否完成輸出。
之後，當確認暫存器141_1~141_2的其中之一(即暫存器141_1)完成資料輸出，控制模組150將暫存器的輸出數量進行累加，例如輸出數量加“1”，亦即“0+1=1”。接著，控制模組150可以確認輸出數量是否符合占用數量。也就是說，控制模組150可以確認輸出數量“1”是否符合占用數量“2”。
當確認輸出數量“1”不符合占用數量“2”時，控 制模組150可以確認輸出數量是否符合使用數量。也就是說，控制模組150可以確認輸出數量“1”是否符合使用數量“2”。當控制模組150確認輸出數量“1”不符合使用數量“2”時，控制模組150可以選擇暫存器141_1~141_N的其中另一作為暫存器141_1~141_N的其中之一，並再次輸出水平線信號的像素。也就是說，控制模組150可以選擇暫存器141_2，並從暫存器141_2輸出暫存器141_2的400個像素。
接著，控制模組150可以確認暫存器141_1~141_2的其中之一(即暫存器141_2)是否完成資料輸出。也就是說，控制模組150可以確認暫存器141_2的400個像素是否完成輸出。
之後，當確認暫存器141_1~141_2的其中之一(即暫存器141_2)完成資料輸出，控制模組150將暫存器的輸出數量進行累加，例如輸出數量加“1”，亦即“1+1=2”。接著，控制模組150可以確認輸出數量是否符合占用數量。也就是說，控制模組150可以確認輸出數量“2”是否符合占用數量“2”。
當確認輸出數量“2”符合占用數量“2”時，表示控制模組150已輸出此水平線信號的最後一個像素，則控制模組150可以輸出對應水平線信號的結束像素時鐘及起始像素時鐘。在本實施例中，結束像素時鐘例如對應如第5圖所示之水平同步信號HSYNC的水平結束時序THFP，其中水平結束時序THFP表示水平同步信號HSYNC的有效像素開始結束後到下一筆水平線信號開始前的一段期間。起始像素時鐘例如對應如第5圖所示之水平同步信號HSYNC的水平開始時序THBP，其中水平開始時序THBP表示下 一筆水平同步信號HSYNC開始到有效像素開始前的一段期間。
之後，控制模組150可以確認輸出數量是否符合使用數量。也就是說，控制模組150可以確認輸出數量“2”是否符合使用數量“2”。當控制模組150確認輸出數量“2”符合使用數量“2”時，控制模組150對輸出數量進行重置，例如將輸出數量清除為“0”。
另外，承接上述當控制模組150確認暫存器141_1~141_2的其中之一(即暫存器141_1)完成資料輸出時，控制模組150除了將暫存器的輸出數量進行累加(即“0+1=1”)外，控制模組150更可以對暫存器141_1~141_2的其中之一(即暫存器141_1)進行清除，例如將暫存器141_1之水平信號線的400個像素清除。
接著，控制模組150可以接收下一筆水平線信號，且將下一筆水平線信號的多個像素的一部分分配至暫存器的其中之一。也就是說，控制模組150可以將下一筆水平線信號的前400個像素分配至暫存器141_1，使得控制模組150可以對下一筆水平線信號的前400個像素進行後續的輸出操作。
此外，承接上述當控制模組150確認暫存器141_1~141_2的其中之一(即暫存器141_2)完成資料輸出時，控制模組150除了將暫存器的輸出數量進行累加(即“1+1=2”)外，控制模組150更可以對暫存器141_1~141_2的其中之一(即暫存器141_2)進行清除，例如將暫存器141_2之水平信號線的400個像素清除。
接著，控制模組150可以接收下一筆水平線信號，且將下一筆水平線信號的多個像素的一部分分配至暫存器的其中之一。也就是說，控制模組150可以將下一筆水平線信號的後400個像素分配至暫存器141_2，使得控制模組150可以對下一筆水平線信號的後400個像素進行後續的輸出操作。
另外，控制模組150控制如第3圖所示之暫存器141_1~141_3之像素的輸出操作以及控制模組150控制如4圖所示之暫存器141_3~141_4之像素的輸出操作與控制模組150控制如第2圖所示之暫存器141_1~141_2之像素的輸出操作相同或相似，可參考上述實施例的說明，故在此不再贅述。
第6圖為依據本發明之一實施例之控制裝置的操作方法的流程圖。在步驟S602中，提供儲存模組，包括多個暫存器。在步驟S604中，透過控制模組，依據水平解析度，設定暫存器的緩衝器寬度、暫存器的使用數量及水平線信號占用暫存器的占用數量。在步驟S606中，透過控制模組，接收水平線信號，並將水平線信號的多個像素分配至暫存器。在步驟S608中，透過控制模組，依序從暫存器輸出水平線信號的像素。
在一些實施例中，占用數量與使用數量相同或不同。在一些實施例中，占用數量依據水平解析度的不同而改變。在一些實施例中，暫存器的緩衝器寬度相同。在一些實施例中，控制模組更將水平線信號的像素平均地分配至暫存器。
第7圖為第6圖之步驟S608的詳細流程圖。在步驟S702中，控制模組從暫存器的其中之一輸出水平線信號的像素。在 步驟S704中，控制模組確認暫存器的其中之一是否完成資料輸出。當確認暫存器的其中之一未完成資料輸出，則回到步驟S702，控制模組150持續從暫存器的其中之一輸出水平線信號的像素，直到控制模組150確認暫存器的其中之一完成資料輸出為止。
當確認暫存器的其中之一完成資料輸出時，進入步驟S706，控制模組將暫存器的輸出數量進行累加。在步驟S708中，確認輸出數量是否符合占用數量。當確認輸出數量符合占用數量時，進入步驟S710，控制模組輸出對應水平線信號的起始像素時鐘及結束像素時鐘。
當確認輸出數量不符合占用數量時，進入步驟S712，控制模組確認輸出數量是否符合使用數量。當控制模組確認輸出數量不符合使用數量時，進入步驟S714，控制模組選擇暫存器的其中另一作為暫存器的其中之一，並回到步驟S702，控制模組再次從暫存器的其中之一輸出水平線信號的像素。接著，可以執行步驟S704~S714，直到控制模組確認輸出數量符合使用數量為止。
當控制模組確認輸出數量符合使用數量時，進入步驟S716，控制模組對輸出數量進行重置。接著，操作方法可以回到第6圖之步驟S606，以便對下一筆水平線資料進行後續的操作。
第8圖為第6圖之步驟S608的另一詳細流程圖。在本實施例中，步驟S702~S716與第7圖之步驟S702~S716相同或相似，可參考第7圖之實施例的說明，故在此不再贅述。在步驟S802中，控制模組對暫存器的其中之一進行清除，並接收下一筆水平線信號，且將下一筆水平線信號的多個像素的一部分分配至暫存器的 其中之一。
在執行步驟S716之後，操作方法可以回到步驟S702，以便對下一筆水平線資料進行後續的操作。如此一來，可以預先將下一筆水平線資料分配至對應的暫存器，以避免系統匯流排頻寬有限時導致資料無法及時傳輸而造成影像顯示錯誤的情況發生，並增加使用上的便利性。
綜上所述，本發明所揭露之控制裝置及其操作方法與電子裝置，透過控制模組依據水平解析度，設定儲存模組之暫存器的緩衝器寬度、暫存器的使用數量及水平線信號占用暫存器的占用數量，接收水平線信號，並將水平線信號的多個像素分配至暫存器。另外，當控制模組確認當前暫存器完成資料輸出時，控制模組可以對當前暫存器進行清除，並接收下一筆水平線信號，且將下一筆水平線信號的多個像素的一部分分配至當前暫存器。如此一來，控制裝置及電子裝置可以具有可變數量之暫存器的架構，以避免顯示裝置的水平解析度大於暫存器的最大緩衝器寬度而造成控制裝置無法支援顯示裝置的情況發生或是系統匯流排頻寬有限時導致資料無法及時傳輸而造成影像顯示錯誤的情況發生，並增加使用上的便利性。
本發明雖以實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電子裝置
110:顯示裝置
130:控制裝置
140:儲存模組
141_1~141_N:暫存器
150:控制模組

Claims (9)

  1. 一種控制裝置，包括：一儲存模組，包括多個暫存器；以及一控制模組，依據一水平解析度，設定該些暫存器的一緩衝器寬度、該些暫存器的一使用數量及一水平線信號占用該些暫存器的一占用數量，接收該水平線信號，並將該水平線信號的多個像素分配至該些暫存器，且依序從該些暫存器輸出該水平線信號的該些像素；其中，該占用數量依據該水平解析度的不同而改變。
  2. 如請求項1之控制裝置，其中該控制模組從該些暫存器的其中之一輸出該水平線信號的該些像素，該控制模組確認該暫存器的其中之一是否完成一資料輸出，當確認該暫存器的其中之一完成該資料輸出，該控制模組將該暫存器的一輸出數量進行累加，並確認該輸出數量是否符合該占用數量，當確認該輸出數量符合該占用數量時，該控制模組輸出對應該水平線信號的一起始像素時鐘及一結束像素時鐘，當確認該輸出數量不符合該占用數量時，該控制模組確認該輸出數量是否符合該使用數量，當該控制模組確認該輸出數量不符合該使用數量時，該控制模組選擇該些暫存器的其中另一作為該些暫存器的其中之一，並再次輸出該水平線信號的該些像素，當控制模組確認該輸出數量符合該使用數量時，該控制模組對該輸出數量進行重置。
  3. 如請求項2之控制裝置，其中當確認該暫存器的其中之一完成該資料輸出，該控制模組更對該些暫存器的其中之一進 行清除，並接收下一筆水平線信號，且將該下一筆水平線信號的多個像素的一部分分配至該些暫存器的其中之一。
  4. 如請求項1之控制裝置，其中該控制模組更將該水平線信號的該些像素平均地分配至該些暫存器。
  5. 一種控制裝置的操作方法，包括：提供一儲存模組，包括多個暫存器；透過一控制模組，依據一水平解析度，設定該些暫存器的一緩衝器寬度、該些暫存器的一使用數量及一水平線信號占用該些暫存器的一占用數量；透過該控制模組，接收該水平線信號，並將該水平線信號的多個像素分配至該些暫存器；以及透過該控制模組，依序從該些暫存器輸出該水平線信號的該些像素；其中，該占用數量依據該水平解析度的不同而改變。
  6. 如請求項5之控制裝置的操作方法，其中依序從該些暫存器輸出該水平線信號的該些像素的步驟包括：該控制模組從該些暫存器的其中之一輸出該水平線信號的該些像素；該控制模組確認該暫存器的其中之一是否完成一資料輸出；當確認該暫存器的其中之一完成該資料輸出，該控制模組將該暫存器的一輸出數量進行累加；確認該輸出數量是否符合該占用數量；當確認該輸出數量符合該占用數量時，該控制模組輸出對應該水 平線信號的一起始像素時鐘及一結束像素時鐘；當確認該輸出數量不符合該占用數量時，該控制模組確認該輸出數量是否符合該使用數量；當該控制模組確認該輸出數量不符合該使用數量時，該控制模組選擇該些暫存器的其中另一作為該些暫存器的其中之一，並回到該控制模組從該些暫存器的其中之一輸出該水平線信號的該些像素的步驟；以及當控制模組確認該輸出數量符合該使用數量時，該控制模組對該輸出數量進行重置。
  7. 如請求項6之控制裝置的操作方法，其中當確認該暫存器的其中之一完成該資料輸出的步驟之後更包括：該控制模組對該些暫存器的其中之一進行清除，並接收下一筆水平線信號，且將該下一筆水平線信號的多個像素的一部分分配至該些暫存器的其中之一。
  8. 一種電子裝置，包括：一顯示裝置；以及一控制裝置，耦接該顯示裝置，該控制裝置包括：一儲存模組，包括多個暫存器；以及一控制模組，依據該顯示裝置的一水平解析度，設定該些暫存器的一緩衝器寬度、該些暫存器的一使用數量及一水平線信號占用該些暫存器的一占用數量，接收該水平線信號，並將該水平線信號的多個像素分配至該些暫存器，且依序從該些暫存器輸出該水平線信號的該些像素至該顯示裝置； 其中，該占用數量依據該水平解析度的不同而改變。
  9. 如請求項8之電子裝置，其中該控制模組從該些暫存器的其中之一輸出該水平線信號的該些像素，該控制模組確認該暫存器的其中之一是否完成一資料輸出，當確認該暫存器的其中之一完成該資料輸出，該控制模組將該暫存器的一輸出數量進行累加，並確認該輸出數量是否符合該占用數量，當確認該輸出數量符合該占用數量時，該控制模組輸出對應該水平線信號的一起始像素時鐘及一結束像素時鐘，當確認該輸出數量不符合該占用數量時，該控制模組確認該輸出數量是否符合該使用數量，當該控制模組確認該輸出數量不符合該使用數量時，該控制模組選擇該些暫存器的其中另一作為該些暫存器的其中之一，並再次輸出該水平線信號的該些像素，當控制模組確認該輸出數量符合該使用數量時，該控制模組對該輸出數量進行重置。
TW111149146A 2022-12-21 2022-12-21 控制裝置及其操作方法與電子裝置 TWI868539B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111149146A TWI868539B (zh) 2022-12-21 2022-12-21 控制裝置及其操作方法與電子裝置
CN202311394019.4A CN118227064A (zh) 2022-12-21 2023-10-25 控制装置及其操作方法与电子装置
US18/511,057 US12347401B2 (en) 2022-12-21 2023-11-16 Control device and operation method thereof and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111149146A TWI868539B (zh) 2022-12-21 2022-12-21 控制裝置及其操作方法與電子裝置

Publications (2)

Publication Number Publication Date
TW202427452A TW202427452A (zh) 2024-07-01
TWI868539B true TWI868539B (zh) 2025-01-01

Family

ID=91506798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149146A TWI868539B (zh) 2022-12-21 2022-12-21 控制裝置及其操作方法與電子裝置

Country Status (3)

Country Link
US (1) US12347401B2 (zh)
CN (1) CN118227064A (zh)
TW (1) TWI868539B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146076A1 (en) * 2004-12-08 2006-07-06 Chung-Hsun Huang Image processing module with less line buffers
TW201044869A (en) * 2009-06-11 2010-12-16 Novatek Microelectronics Corp Image processing circuit and method thereof
US20140063069A1 (en) * 2012-09-04 2014-03-06 Vijay G. Prabakaran Frame Timing Synchronization for an Inline Scaler Using Multiple Buffer Thresholds
TW201728153A (zh) * 2015-12-17 2017-08-01 豪威科技股份有限公司 框時序

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736443B2 (ja) * 1989-08-10 1995-04-19 インダストリアル テクノロジー リサーチ インスチチュート 反転共面薄膜トランジスタ及び製造法
JP3568555B2 (ja) * 1993-06-28 2004-09-22 富士通株式会社 ディスプレイ装置
JP2007036443A (ja) * 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd Ｉｐ電話システム
KR101650779B1 (ko) * 2010-02-01 2016-08-25 삼성전자주식회사 단일 칩 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146076A1 (en) * 2004-12-08 2006-07-06 Chung-Hsun Huang Image processing module with less line buffers
TW201044869A (en) * 2009-06-11 2010-12-16 Novatek Microelectronics Corp Image processing circuit and method thereof
US20140063069A1 (en) * 2012-09-04 2014-03-06 Vijay G. Prabakaran Frame Timing Synchronization for an Inline Scaler Using Multiple Buffer Thresholds
TW201728153A (zh) * 2015-12-17 2017-08-01 豪威科技股份有限公司 框時序

Also Published As

Publication number Publication date
CN118227064A (zh) 2024-06-21
TW202427452A (zh) 2024-07-01
US20240212640A1 (en) 2024-06-27
US12347401B2 (en) 2025-07-01

Similar Documents

Publication Publication Date Title
US6877106B2 (en) Image display method, image display system, host device, image display device and display interface
US10096304B2 (en) Display controller for improving display noise, semiconductor integrated circuit device including the same and method of operating the display controller
US20160189683A1 (en) Display panel
CN100517452C (zh) 控制器驱动器和使用该控制器驱动器的液晶显示装置
CN103928004A (zh) 显示驱动电路和在显示驱动电路中的传输数据的方法
CN111402772B (zh) 触摸显示驱动器系统及其时序控制方法
JP6632876B2 (ja) バッファメモリ装置及び表示駆動デバイス
US8619066B2 (en) Liquid crystal display
US20110153923A1 (en) High speed memory system
CN104700800B (zh) 伽玛电压产生电路以及伽玛电压产生方法
US20080186292A1 (en) Timing controller, liquid crystal display device having the same, and method of operating a timing controller
TWI868539B (zh) 控制裝置及其操作方法與電子裝置
US11132957B2 (en) Method and apparatus for performing display control of an electronic device with aid of dynamic refresh-rate adjustment
CN114428753B (zh) 显示数据传输装置和显示数据传输方法
CN113050385B (zh) 一种dmd光刻机中灰度图像数据存储方法
CN107978285B (zh) 用于响应显示数据而驱动显示面板的装置和方法
US20120169745A1 (en) Method and System for Selecting Data for Display in a Plurality of Displays
CN117676064B (zh) 一种基于spi通讯的视频信号传输方法、设备和存储介质
CN102054425A (zh) 显示驱动器、操作显示驱动器的方法和显示装置
TWI662329B (zh) 顯示面板
CN115119532B (zh) 信号处理方法及装置、显示装置
US10262624B2 (en) Separating a compressed stream into multiple streams
WO2005059821A2 (en) System and method for processing image data
CN114968151B (zh) 多屏显示系统
CN115842940B (zh) 显示装置的数据处理方法、装置、设备、系统及介质