TWI867500B - 具散熱效果的半導體封裝元件及製法 - Google Patents

Abstract

一種具散熱效果的半導體封裝元件及製法，該封裝元件的外觀為表面黏著式的一扁平矩形封裝體，該封裝元件內部包含有一晶粒、一導電塊、複數金屬塊、一塑封層及一重佈線層，其中，該晶粒的一第一接點係電性連接一第一接腳，該第一接腳露出於該封裝體的底面且彎折延伸覆蓋至該封裝體的其中一個側面；該晶粒的一第二接點係透過該重佈線層及該導電塊電性連接至一第二接腳，該第二接腳露出於該封裝體的底面且彎折延伸覆蓋至該封裝體的另一個側面，其中，該導電塊及該複數金屬塊係由相同的一導接板切割後形成，該晶粒在工作時產生的熱能可透過該第一接腳、第二接腳及導電塊等對外散熱，提供較佳的散熱功效。

Description

具散熱效果的半導體封裝元件及製法

本發明關於一種半導體封裝元件及其製法，尤指一種具有良好散熱及電氣特性的半導體封裝元件及其製法。

請參考圖11所示，為現有一種半導體封裝元件的剖面示意圖，該半導體封裝元件以具有雙引腳的產品為例，其結構包含有一第一引腳201、一第二引腳202、一晶粒203，其中該第一引腳201由一第一導線架(lead frame)構成，該晶粒203的下表面貼合在該第一引腳201的表面，該第二引腳202可以是用一第二導線架(clip/jumper)構成，該第二引腳202的一端電性接合在該晶粒203的上表面。該第一引腳201、該第二引腳202以及該晶粒203利用介電材料構成的一塑封層204包覆，其中，該第一引腳201與該第二引腳202的外端延伸凸出在該塑封層204的外部，供銲接於外部電路板上。

但圖11所示的半導體封裝元件並不適合運用於大電流，而且晶粒203上下表面及周圍皆受到較多的介電材料所包覆，因此散熱效果亦較不理想。

有鑑於此，本發明係提出一種「具良好散熱效果的半導體封裝元件及製法」，以薄型化的封裝元件增進散熱效果，並可適用於大電流的應用。

為達成前述目的，本發明具散熱效果的半導體封裝元件，其外觀為一扁平矩形狀的封裝體，該封裝體具有一頂面、一底面及四個側面，其中半導體封裝元件包含有：一晶粒，在其相對的兩面係分別設有一第一接點及一第二接點；一導電塊，係位在該晶粒的一側且與該晶粒相隔一間距，其中該導電塊具有相對的一第一接觸面及一第二接觸面；複數金屬塊，係排列在該晶粒的周圍，且未電性連接該晶粒，其中各金屬塊的一切割表面係露出於該封裝體的側面；一塑封層，係包覆該晶片、該導電塊及該複數金屬塊，且露出於該封裝體的該四個側面；一第一重佈線層，包含一第一接腳及一第二接腳，其中：該第一接腳係電性接觸該晶粒的該第一接點，且露出於該封裝體的底面轉折延伸覆蓋至該封裝體的其中一個側面；該第二接腳係電性接觸該導電塊的第二接觸面，且該第二接腳係露出於該封裝體的底面並彎折延伸覆蓋至該封裝體的另一個側面；一第二重佈線層，係電性連接該晶粒該第二接點及該導電塊的該第一接觸面；一阻焊層，係分別形成在該封裝體的該底面及該頂面，其中，位在該底面的該阻焊層係絕緣分隔該第一接腳及該第二接腳；位在該底面的該阻焊層係覆蓋該第二重佈線層。

本發明之另一目的係提供一種具散熱效果的半導體封裝元件製法，包含： 提供一導接板，該導接板為一金屬基板且具有一第一表面及一第二表面，其中，該導接板劃分為複數個相鄰的元件單元，每一個元件單元包含一容晶開口、以及位在該容晶開口側邊的一標識部，其中相鄰的該元件單元之間形成一切割道，該切割道的厚度小於該標識部的厚度；在各該元件單元該容晶開口內部設置一晶粒，其中該晶粒的相對兩面上分別設有一第一接點及一第一二接點；形成一塑封層以包覆該導接板及該些晶粒；在各元件單元中形成一第一重佈線層，該第一重佈線層包含絕緣分隔的一第一接腳及一第二接腳，其中該第一接腳電性連接該晶粒之第一接點，該第二接腳電性連接該導接板的該第二表面；在各元件單元中形成一第二重佈線層，該第二重佈線層電性連接該晶粒之第二接點及該導接板的該第一表面；形成一阻焊層，該阻焊層係分佈在該第一接腳及該第二接腳之間，以及覆蓋該第二重佈線層及該導接板之第一表面；形成一表面保護層以覆蓋各該元件單元中的該第一接腳及該第二接腳；沿著各元件單元周圍的該切割道，對該導接板進行切割，以獲得獨立的半導體封裝元件。

本發明半導體封裝元件的外觀為一扁平矩形的封裝體，可作為表面黏著式的封裝件，該晶粒其中一面的接點係電性連接至該第一接腳(S1)，該晶粒另一相對面的接點係透過第二重佈線層電性連接至該導電塊，該導電塊電性連接至該第二接腳(S2)，該第一接腳(S1)、第二接腳(S2)係分佈在封裝體的一底面且各自轉折延伸到封裝體的兩相對側面；本發明導體封裝元件可利用底 面之該第一接腳(S1)、第二接腳(S2)焊接於一電路板，而延伸相對兩側面之該第一接腳(S1)、第二接腳(S2)可供焊錫附著，藉此檢視焊接品質。

由於晶粒可透過該第一接腳、第二接腳及導電塊將熱能對外傳導，提供較好的散熱功效；而且該半導體封裝元件具有較佳的電氣特性，可應用於較大電流的元件設計。

10:導接板

10’:導電塊

10”:金屬塊

10T:第一表面

10B:第二表面

10U:元件單元

11:容晶開口

12:標識部

13:標識碼

14:切割道

140:開孔

20:晶粒

21:第一接點

22:第二接點

30:塑封層

41,41’:第一導電層

42:第二導電層

51:第一介電層

61,62,61’,62’:接腳開口

63,64:連接件開口

70:種子層

81:第一線路層

82:第二線路層

90:遮罩層

100:表面保護層

S1:第一接腳

S2:第二接腳

T:貼合膜

G1,G2:間隙

G3:電鍍空隙

SM:阻焊層

201:第一引腳

202:第二引腳

203:晶粒

204:塑封層

圖1：本發明製程中所使用一導接板的局部平面示意圖。

圖2：本發明導接板的局部放大平面示意圖。

圖3A：本發明導接板的局部仰視立體外觀圖。

圖3B：本發明導接板的局部俯視立體外觀圖。

圖4A~圖4O：本發明半導體封裝元件製法第一實施例的步驟示意圖。

圖5：根據圖4A~圖4O之製程所完成之第一實施例半導體封裝元件的剖面示意圖。

圖6：本發明之第二實施例半導體封裝元件的剖面示意圖。

圖7：本發明之第三實施例半導體封裝元件的剖面示意圖。

圖8A~圖8O：本發明半導體封裝元件製法第二實施例的步驟示意圖。

圖9：根據圖8A~圖8O之製程所完成之半導體封裝元件的剖面示意圖。

圖10：本發明半導體封裝元件的立體外觀示意圖。

圖11：現有半導體封裝元件的剖視示意圖。

請參考圖1~圖3A、3B所示，本發明在一實施例中係使用一導接板(Vertical Connection Board,VCB)10於半導體封裝製法中，作為與晶粒電性連接的傳導元件，該導接板10為一金屬基板(例如銅基板)，具有一第一表面10T及一第二表面10B，為便於理解，該第一表面10T可視為是上表面，該第二表面10B可視為是下表面。如圖1所示，該導接板10被劃分為複數個規則排列的元件單元10U。

如圖2所示，每一個元件單元10U的區域內部係形成一容晶開口11，該容晶開口11係貫穿該導接板10的第一表面10T及第二表面10B，可藉由完全蝕刻(full etching)該導接板10而形成該容晶開口11。在一實施例中，該導接板10在該容晶開口11的其中一側係具有一標識部12，該標識部12的厚度未被蝕刻減薄(如深灰階區塊所示)，其中，該標識部12的表面上還形成一標識碼13，不同元件單元10U可分別具有不同的標識碼13，該標識碼13的其中一種用途能作為查核碼，例如當發現有封裝元件產生瑕疵問題時，可藉由該標識碼13作為參考依據回溯檢查該封裝元件當時的製程參數，或是藉此辨識出同批號的成品，在此實施中，該標識碼13係形成在該第二表面10B上。

該導接板10在兩個相鄰元件單元10U之間的鄰接區域則是作為一切割道14，該切割道14係對該導接板10進行減薄而形成，使該切割道14所在區域(如淺灰階區塊所示)的厚度小於該標識部12的厚度，本實施例中係對導接板10的第二表面10B進行部分蝕刻(如半蝕刻)而達到減薄目的；進一步的，還可沿著該切割道14形成複數個貫穿的開孔140，使切割刀具更容易沿著該切割道14進行切割。

圖4A~圖4O係為本發明半導體封裝元件製作流程第一實施例的示意圖，各圖示的方向係根據圖1中所標註的4-4線段的位置觀看，惟圖1是導接板10的第二表面10B。首先參考圖4A及圖4B，該導接板10以第二表面10B貼 合到一貼合膜T的表面，該貼合膜T係具有一黏合層，再將複數個晶粒(半導體晶粒、晶片)20分別置入在該導接板10的容晶開口11內部。在本實施例中，該晶粒20的整體高度大致與該導接板10的厚度一致，各個晶粒20的正面及背面分別具有用於傳遞信號或電力的接點，例如在正面設有一第一接點21，在背面設有一第二接點22，該晶粒20以設置有第一接點21的正面黏著在該貼合膜T，但在其它實施例中，該晶粒20也可以改為以設置有第二接點22的背面黏著在該貼合膜T。當晶粒20放置在該容晶開口11內部後，該晶粒20的四周面與容晶開口11的側壁表面係仍維持有一間距。

如圖4C所示，在該導接板10的表面提供以介電材料(例如Epoxy Molding Compound；EMC)組成的一塑封層30，該塑封層包覆該晶粒20的四周圍以及該導接板10。圖4D顯示對該塑封層30的厚度進行減薄，透過對該塑封層30的表面進行研磨製程，使晶粒20背面的第二接點22、該導接板10的第一表面10T露出於塑封層30。

如圖4E所示，在已露出晶粒20背面的塑封層30表面上形成一第一導電層41，使該晶粒20背面的第二接點22透過該第一導電層41電性連接到該導接板10的第一表面10T，其中，該第一導電層41可以透過濺鍍鈦銅而形成。完成該第一導電層41之後，即如圖4F所示移除該貼合膜T。

參考圖4G所示，於移除該貼合膜T之後，轉為對該晶粒20正面進行後續製程，依序將一第一介電層51及一第二導電層42層疊壓合(lamination)至該導接板10的第二表面10B與該晶粒20的正面，其中該第一介電層51具有絕緣特性，而該第二導電層42可為一銅箔層。如圖4H所示，經壓合該第二導電層42之後，在層疊狀的第一介電層51及第二導電層42進行雷射鑽孔製程以形成複數個接腳開口61,62，該接腳開口61,62的位置即為封裝元件其規劃的接腳位 置，例如一部分的接腳開口61可對應露出該晶粒20正面的第一接點21，另一部分的接腳開口62可對應露出該導接板10的第二表面10B。

參考圖4I所示，形成該接腳開口61,62之後，分別在該第一導電層41以及各接腳開口61,62的內壁面形成一種子層70，以及在該第二導電層42的表面形成另一種子層70，圖面上方的該種子層70覆蓋從該接腳開口61露出的第一接點21、以及從接腳開口62露出的該導接板10的第二表面10B。該種子層70係供用於後續的電鍍製程，可採用目前所熟知的無電電鍍、濺鍍等方式形成以銅、鈦等材料的種子層70。如圖4J所示，在各種子層70的表面上係再電鍍形成一第一線路層81及一第二線路層82，該第一線路層81及第二線路層82的材料可選用銅且厚度大於該第一導電層41、第二導電層42，其中，晶粒20正面上方的該第二線路層82係填入各個接腳開口61,62。

參考圖4K所示，分別在該第一線路層81及該第二線路82層的表面各自形成一圖案化的遮罩層90。在一實施例中，係藉由貼合光阻乾膜在該第一線路層81及該第二線路82層的表面，並分別再對其進行圖案化而形成不同圖案的該遮罩層90。該遮罩層90覆蓋的位置即是預計作為封裝元件之接點的位置。

請再參考圖4L所示，針對未覆蓋遮罩層90的位置進行蝕刻，去除多餘的第一線路層81、第二線路層82、第一導電層41、第二導電層42及種子層70等，直到露出該導接板10之第二表面10B的介電層51，以及露出該導接板10之第一表面10T。保留在晶粒20正面的第二線路層82、種子層70及第二導電層42可視作是一第一重佈線層(RDL)，構成半導體封裝元件的接點。在本實施例中，每一個元件單元10U中係包含有電性連接該第一接點21的第一接腳S1，以及連接該導接板10其第二表面10B的第二接腳S2，該第一接腳S1及該第二接腳S2之間形成一間隙G1，避免第一接腳S1及第二接腳S2短路相接；而相鄰元件 單元10U中則形成另一間隙G2，該間隙G2對應於切割道14的位置。另一方面，保留在晶粒20背面的第一線路層81、種子層70及第一導電層41可視作是一第二重佈線層，用於將晶粒20背面的第二接點22電性連接至導接板10。

參考圖4M所示，在該導接板10之第二表面10B的介電層51上形成一阻焊層SM(solder mask)，該阻焊層SM填充在該第一接腳S1、第二接腳S2之間的間隙G1處，但該阻焊層SM不填充在相鄰元件單元10U之間的另一間隙G2。位在該導接板10最外圍的該阻焊層SM與該第一接腳S1或第二接腳S2的側面之間維持一電鍍空隙G3。而在該導接板10的第一表面10T，於該第一表面10T及塑封層30上亦全面覆蓋該阻焊層SM，在另一實施例中，在形成此側的該阻焊層SM時可進一步對該阻焊層SM圖案化而定義出一圖案區P，該圖案區P用以表現出如產品型號、或生產者名稱等文字或標記。

參考圖4N所示，在該第一接腳S1、該第二接腳S2的表面上進一步形成一表面保護層100，在本實施例中，該表面保護層100係為一金屬層，可使用無電電鍍或濺鍍方式形成。因為已預留有該電鍍空隙G3及相鄰元件單元10U之間的間隙G2，該表面保護層100可形成在該電鍍空隙G3及間隙G2內部。而在該導接板10的另外一側，該表面保護層100還填入在該圖案區P而形成預設的文字或標記。

參考圖4O所示，完成該表面保護層100的製作之後，後續進行單體化(singulation)製程，即沿著各元件單元10U周圍的切割道14(如虛線位置所標示)對該導接板10進行切割，該切割道14的位置即為該導接板10已部分蝕刻的減薄位置，在切割時係控制刀具或雷射的位置，保留在導接板10最外圍的該第一接腳S1、該第二接腳S2側面上的該表面保護層100。

根據前述圖4A~圖4O製程製作完成後，即形成圖5本發明的半導體封裝元件，該導接板10經切割後係形成一導電塊10’，用於電性連接該第二接 腳S2及該晶粒20的第二接點22，此實施例中晶粒20的高度、塑封層30的厚度以及該導電塊10’的厚度三者大致等同；在其它實施例中，如圖6所示，塑封層30的厚度以及該導電塊10’的厚度相同，但晶粒20的高度小於前述塑封層30的厚度，又或者如圖7所示，晶粒20的高度與導電塊10’的厚度大致等同，但塑封層30的厚度大於晶粒20的高度。

圖8A~圖8O係為本發明半導體封裝元件製作流程第二實施例的示意圖，其中，圖8A~8D的各個步驟大致與圖4A~4D的步驟相同，差異處在於該晶粒20是以設置有第二接點22的背面貼合於該貼合膜T，在圖8D的研磨步驟中，係在晶粒20的正面及導接板10的第一表面10T上保留部分的塑封層30，令塑封層30的整體厚度大於晶粒20的高度及導接板10的厚度。

如圖8E所示，係該塑封層30表面上形成一第一導電層41’，其中，該第一導電層41’可以透過濺鍍鈦銅而形成。完成該第一導電層41’之後，即可如圖8F所示移除該貼合膜T。

參考圖8G所示，於移除該貼合膜T之後，轉為對該晶粒20背面及該導接板10的第二表面10B進行後續製程，依序將一第一介電層51及一第二導電層42完整地層疊壓合(lamination)至該導接板10的第二表面10B，其中該第一介電層51具有絕緣特性，而該第二導電層42可以為一銅箔層。如圖8H所示，經壓合該第二導電層42之後進行雙面開孔的製程。在該導接板10的第二表面10B，對已經層疊的第一介電層51及第二導電層42進行雷射鑽孔形成複數個連接件開口63,64，部分的連接件開口63對應露出該晶粒20背面的第二接點22，另一部分的連接件開口64對應露出該導接板10的第二表面10B。另一方面，在該導接板10的第一表面10T的一側，對第一導電層41’、該塑封層30透過雷射鑽孔形成複數個接腳開口61’,62’；該接腳開口61’,62’的位置即為封裝元件的接點 位置，例如一部分的接腳開口61’對應露出該晶粒20正面的第一接點21，另一部分的接腳開口62’可對應露出該導接板10的第一表面10T。

參考圖8I所示，形成該接腳開口61’,62’、連接件開口63,64之後，分別在該第一導電層41’上以及各接腳開口61’,62’的內壁面形成一種子層70，以及在第二導電層42’與連接件開口63,64的內壁面形成另一種子層70。圖面上方的該種子層70覆蓋該晶粒20的第二接點22及該導接板10的第二表面10B；圖面下方的該種子層70覆蓋該晶粒20正面的第一接點21與該導接板10的第一表面10T。如圖8J所示，分別在該種子層70的表面上再電鍍形成一第一線路層81及一第二線路層82，該第一線路層81及第二線路層82的材料可選用銅，且厚度大於該第一導電層41’、第二導電層42，其中，該第一線路層81填充至各個接腳開口61’,62’，該第二線路層82係填充至各個連接件開口63,64。

參考圖8K所示，在該第一線路層81及該第二線路82層的表面係分別形成一圖案化的遮罩層90。在一實施例中，係藉由貼合光阻乾膜在該第一線路層81及該第二線路82層的表面，並再對其進行圖案化而形成具有預定圖案的該遮罩層90；覆蓋該第一線路層81的遮罩層90所在處，即是預計作為封裝元件之接腳位置，覆蓋該第二線路層82的遮罩層90所在處，是預計電性連接第二接點22至之導接板10的線路位置。

請再參考圖8L所示，針對未覆蓋遮罩層90的位置進行蝕刻，去除多餘的第一線路層81與第一導電層41’以露出該塑封層30之表面；對未覆蓋另一遮罩層90的第二線路層82、第二導電層42及種子層70等進行蝕刻，直到露出該導接板10之第二表面10B的介電層51。而保留在晶粒20正面的第一線路層81、種子層70及第一導電層41’可視作是一第一重佈線層(RDL)，構成半導體封裝元件的接腳，在本實施例中，每一個元件單元10U中係包含有電性連接該第一接點21的第一接腳S1，以及連接該導接板10之第二接腳S2，該第一接腳S1及 該第二接腳S2之間形成一間隙G1，避免第一接腳S1及第二接腳S2短路相接；相鄰元件單元10U之間形成另一間隙G2。另一方面，保留在晶粒20背面的第二線路層82、種子層70及第二導電層42可視作是一第二重佈線層(RDL)，用於將晶粒20背面的第二接點22電性連接至導接板10的第二表面10B。

參考圖8M所示，在該導接板10之第一表面10T的塑封層上形成一阻焊層SM(solder mask)，該阻焊層SM填充在該第一接腳S1與第二接腳S2之間的間隙G1，但該阻焊層SM不填充在相鄰元件單元10U之間的間隙G2，且位在該導接板10最外圍的該阻焊層SM亦不會接觸該第一接腳S1或第二接腳S2的側面，與該側面之間維持一電鍍空隙G3。而在該導接板10的另外一側，於其第二表面10B及上的介電層51亦全面覆蓋該阻焊層SM，在另一實施例中，在覆蓋此側的該阻焊層SM時，可以進一步對每一個元件單元10U中的阻焊層SM進行圖案化而定義出一圖案區P，該圖案區P用以表現出如產品型號、或生產者名稱等文字或標記。

參考圖8N所示，在該第一接腳S1、該第二接腳S2的表面上進一步形成一表面保護層100，在本實施例中，該表面保護層100係為一金屬層，可使用無電電鍍或濺鍍方式形成。因為已預留有該電鍍空隙G3及相鄰元件單元10U之間的間隙G2，該表面保護層100可形成在該電鍍空隙G3及間隙G2內部。而在該導接板10的另外一側，該表面保護層100亦覆蓋在該圖案區P而形成預設金屬層構成的文字或標記。

參考圖8O所示，完成該表面保護層100的製作之後，後續進行單體化(singulation)製程，即沿著各元件單元10U周圍的切割道14(如虛線位置所標示)對該導接板10進行切割，該切割道14的位置即為該導接板10已部分蝕刻的位置，在切割時係控制刀具或雷射的位置，以保留在該第一接腳S1、該第二接腳S2側面上的該表面保護層100。

根據前述圖8A~圖8O製程製作完成後，即形成圖9本發明的半導體封裝元件，該導接板10經切割後係形成一導電塊10’，用於電性連接該第二接腳S2及該晶粒20的第二接點22。圖9的結構大致與圖5所示的實施例相同，其中一個差異點在於導電塊10’的方向，圖9的導電塊10’是以其第一表面10T電性連接第二接腳S2，但圖5的導電塊10’是以其第二表面10B電性連接第二接腳S2。

請參考圖10所示，依據前述製法完成的半導體封裝元件的外觀呈現一扁平矩形的封裝體，可作為一種表面黏著式的封裝元件，該封裝體具有相對的一底面及一頂面，以及四個側面，在此以露出有該第一接腳S1、第二接腳S2的一面作為底面。配合圖5~7或是圖9的剖面示意圖，該半導體封裝元件內部包含有一導電塊10’及複數金屬塊10”，該導電塊10’及金屬塊10”係藉由切割該導接板10所形成，其中，該導電塊10’具有一T形的剖面，該導電塊10’在相對的表面分別作為一第一接觸面及一第二接觸面，導電塊10’與複數金屬塊10”係圍繞在該晶粒20四周，但該些金屬塊10”未與該晶粒20電性連接。

該晶粒20其中一面的第一接點21電性連接第一接腳S1，該晶粒20另一面上的第二接點22則是透過一第二重佈線層電性連接至導電塊10’的第一接觸面(如圖5的第一表面10T)，該導電塊10’的第二接觸面(如圖5的第二表面10B)電性連接該第二接腳S2。該第一接腳S1、該第二接腳S2皆露出在封裝元件的底面，且分別延伸覆蓋至封裝元件的相對兩側面。

該第一接腳S1、第二接腳S2的表面都已經具有金屬材的表面保護層100，當封裝元件以其底面焊接至一電路板上時，焊錫可以爬附在該第一接腳S1、第二接腳S2延伸至封裝元件兩相對側面的表面上，以供檢視焊錫附著情況是否良好。另一方面，該封裝元件在各個側面上雖然都會露出導接板10切割後的多個切削表面，但該些切削表面並未進行表面保護處理，所以導接板10形成的各個切削表面會形成一氧化層(如氧化銅)，該氧化層可以防止焊錫附 著，因此在焊錫過程中可防止有額外焊錫附著而與該第一接腳S1、第二接腳S2短路相連。

在上述半導體封裝元件中，晶粒20可透過該第一接腳S1、第二接腳S2及導電塊10’等，將熱能對外傳導出去，提供較好的散熱功效；而且該半導體封裝元件具有較佳的電氣特性，可應用於較大電流的元件設計。

10”:金屬塊 30:塑封層 100:表面保護層 SM:阻焊層 S1:第一接腳 S2:第二接腳

Claims (14)

1. 一種具散熱效果的半導體封裝元件，其外觀為一扁平矩形狀的封裝體，該封裝體具有一頂面、一底面及四個側面，其中半導體封裝元件包含有： 一晶粒，在其相對的兩面係分別設有一第一接點及一第二接點； 一導電塊，係位在該晶粒的一側且與該晶粒相隔一間距，其中該導電塊具有相對的一第一接觸面及一第二接觸面； 複數金屬塊，係排列在該晶粒的周圍，且未電性連接該晶粒，其中各金屬塊的一切割表面係露出於該封裝體的側面； 一塑封層，係包覆該晶片、該導電塊及該複數金屬塊，且露出於該封裝體的該四個側面； 一第一重佈線層，包含一第一接腳及一第二接腳，其中： 該第一接腳係電性接觸該晶粒的該第一接點，且露出於該封裝體的底面轉折延伸覆蓋至該封裝體的其中一個側面； 該第二接腳係電性接觸該導電塊的第二接觸面，且該第二接腳係露出於該封裝體的底面並彎折延伸覆蓋至該封裝體的另一個側面； 一第二重佈線層，係電性連接該晶粒該第二接點及該導電塊的該第一接觸面； 一阻焊層，係分別形成在該封裝體的該底面及該頂面，其中，位在該底面的該阻焊層係絕緣分隔該第一接腳及該第二接腳；位在該底面的該阻焊層係覆蓋該第二重佈線層。
2. 如請求項1所述具散熱效果的半導體封裝元件，其中，該第一接腳及該第二接腳係為多層導電材料層疊構成；該第一接腳及該第二接腳的最外層表面係為一金屬材質的表面保護層。
3. 如請求項2所述具散熱效果的半導體封裝元件，其中，該第一重佈線層、該第二重佈線層係由相同的該多層導電材料堆疊構成。
4. 如請求項1所述具散熱效果的半導體封裝元件，其中，該導電塊在該第一接觸面及該第二接觸面之間的厚度，係大於各該金屬塊的厚度。
5. 如請求項1所述具散熱效果的半導體封裝元件，其中，露出於該封裝體的側面的該複數個金屬塊，係未與該第一接腳及該第二接腳電氣接觸。
6. 如請求項2所述具散熱效果的半導體封裝元件，其中，位在該底面的該阻焊層係形成一圖案區，該圖案區係填入有與表面保護層相同的金屬材質。
7. 如請求項1所述具散熱效果的半導體封裝元件，其中，在該導電塊的該第一接觸面或該第二接觸面上具有一標識碼。
8. 如請求項1所述具散熱效果的半導體封裝元件，其中，該導電塊與該複數金屬塊係由同一個金屬基板切削後形成，該導電塊係具有一T形截面。
9. 一種具散熱效果的半導體封裝元件製法，包含： 提供一導接板，該導接板為一金屬基板且具有一第一表面及一第二表面，其中，該導接板劃分為複數個相鄰的元件單元，每一個元件單元包含一容晶開口、以及位在該容晶開口側邊的一標識部，其中相鄰的該元件單元之間形成一切割道，該切割道的厚度小於該標識部的厚度； 在各該元件單元該容晶開口內部設置一晶粒，其中該晶粒的相對兩面上分別設有一第一接點及一第一二接點； 形成一塑封層以包覆該導接板及該些晶粒； 在各元件單元中形成一第一重佈線層，該第一重佈線層包含絕緣分隔的一第一接腳及一第二接腳，其中該第一接腳電性連接該晶粒之第一接點，該第二接腳電性連接該導接板的該第二表面； 在各元件單元中形成一第二重佈線層，該第二重佈線層電性連接該晶粒之第二接點及該導接板的該第一表面； 形成一阻焊層，該阻焊層係分佈在該第一接腳及該第二接腳之間，以及覆蓋該第二重佈線層及該導接板之第一表面； 形成一表面保護層以覆蓋各該元件單元中的該第一接腳及該第二接腳； 沿著各元件單元周圍的該切割道，對該導接板進行切割，以獲得獨立的半導體封裝元件。
10. 如請求項9所述具散熱效果的半導體封裝元件製法，在提供該導接板之步驟中，係對該導接板上之切割道的位置進行部分蝕刻，以縮減該切割道的厚度。
11. 如請求項9所述具散熱效果的半導體封裝元件製法，在提供該導接板之步驟中，係對該導接板上各元件單元之標識部的表面形成一標識碼。
12. 如請求項9所述具散熱效果的半導體封裝元件製法，在形成該第一重佈線層及該第二重佈線層之步驟中，係藉由電鍍多層的導電材料而構成該第一重佈線層及該第二重佈線層。
13. 如請求項9所述具散熱效果的半導體封裝元件製法，在形成該表面保護層之步驟中，該表面保護層係覆蓋各元件單元中之該第一接腳的側面及該第二接腳的側面，且該表面保護層亦覆蓋相鄰元件單元中之切割道。
14. 如請求項9所述具散熱效果的半導體封裝元件製法，在形成該阻焊層之步驟中，該覆蓋於該第二重佈線層及該導接板之第一表面的該阻焊層係形成有一圖案區，該圖案區係填充有該表面保護層。

Images