[go: up one dir, main page]

TWI866285B - 增益均衡器和控制增益均衡器的可調增益的方法 - Google Patents

增益均衡器和控制增益均衡器的可調增益的方法 Download PDF

Info

Publication number
TWI866285B
TWI866285B TW112122413A TW112122413A TWI866285B TW I866285 B TWI866285 B TW I866285B TW 112122413 A TW112122413 A TW 112122413A TW 112122413 A TW112122413 A TW 112122413A TW I866285 B TWI866285 B TW I866285B
Authority
TW
Taiwan
Prior art keywords
transistor
input
gain
switch
cascode
Prior art date
Application number
TW112122413A
Other languages
English (en)
Other versions
TW202401978A (zh
Inventor
志明 鄧
仲潛
高立
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202401978A publication Critical patent/TW202401978A/zh
Application granted granted Critical
Publication of TWI866285B publication Critical patent/TWI866285B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/165—Equalizers; Volume or gain control in limited frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H03F3/45242—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45376—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors as shunts between collectors or drains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/02—Manually-operated control
    • H03G5/025—Equalizers; Volume or gain control in limited frequency bands

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

提供了一種增益均衡器和用於控制增益均衡器的可調增益的方法。增益均衡器包括共源極級和開關陣列。共源極級被配置為將可調增益施加到輸入信號，以便生成放大信號。共源極級包括輸入電晶體和級聯電晶體，其中級聯電晶體各自耦接至輸入電晶體。輸入電晶體被配置為分別通過輸入電晶體的閘極端接收輸入信號，級聯電晶體被配置為分別通過級聯電晶體的汲極端輸出放大信號。此外，開關陣列耦接於級聯電晶體的對應源極端之間，其中可調增益是根據開關陣列的等效阻抗控制的。

Description

增益均衡器和控制增益均衡器的可調增益的方法
本發明涉及增益均衡，更具體地，涉及增益均衡器和用於控制增益均衡器的可調增益的方法。
增益均衡器(gain equalizer)通常放置在並行信號路徑中，用於補償由一些路徑設置和相移(phase-shifting)操作引起的增益變化。最好設計一個具有精細增益步長解析度(fine gain step resolution)、寬增益調諧範圍和小相位變化的增益均衡器，以用於不同增益設置。實際上，當在增益均衡器中加入一些模組來實現上述設計要求時，增益均衡器的設計可能面臨幾個挑戰。例如，這些塊可能導致絕對增益值、頻率上的增益平坦度、線性雜訊相關性能等對工藝變化(process variation)敏感，並且可能會大大增加整體功耗，以確保上述設計要求可以在所有工藝角(process corner)下能夠實現。
因此，需要一種新穎的增益均衡器架構和相關方法，其可以使增益均衡器滿足設計要求而不引入任何副作用或以不太可能引入副作用的方式。
本發明的一個目的是提供一種增益均衡器和一種用於控制增益均衡器的可調增益的方法，以優化增益均衡器的整體性能(包括關於不同增益設置的增益步長解析度、增益調諧範圍、最小的相位變化等)，而不會惡化與增益精度、增益平坦度、線性度、雜訊等相關的性能。
本發明的至少一個實施例提供了一種增益均衡器。增益均衡器包括第一共源極級(common source stage)和第一開關陣列。第一共源極級被配置為將可調增益施加到輸入信號，以便生成放大信號。第一共源極級包括第一輸入電晶體、第二輸入電晶體、第一級聯(cascode)電晶體和第二級聯電晶體，其中第一級聯電晶體和第二級聯電晶體分別耦接至第一輸入電晶體和第二輸入電晶體。第一輸入電晶體和第二輸入電晶體被配置為分別通過第一輸入電晶體和第二輸入電晶體的閘極端接收輸入信號，並且第一級聯電晶體和第二級聯電晶體被配置為分別通過第一級聯電晶體和第二級聯電晶體的汲極端輸出放大信號。此外，第一開關陣列耦接於第一級聯電晶體的源極與第二級聯電晶體的源極之間，其中可調增益是根據第一開關陣列的等效阻抗控制的。
本發明的至少一個實施例提供了一種用於控制增益均衡器的可調增益的方法。該方法包括：利用增益均衡器的第一共源極級分別通過第一共源極級內的第一輸入電晶體的閘極端和第二輸入電晶體的閘極端接收輸入信號。利用第一共源極級將可調增益施加到輸入信號以分別在第一共源極級內的第一級聯電晶體的汲極端和第二級聯電晶體的汲極端上產生放大信號，其中第一級聯電晶體和第二級聯電晶體分別耦接第一輸入電晶體與第二輸入電晶體。利用增益均衡器的第一開關陣列，以根據增益均衡器的第一開關陣列的等效阻抗來控制可調增益，其中第一開關陣列耦接在第一級聯電晶體的源極與第二級聯電晶體的源極之間。
本發明實施例提供的增益均衡器及方法利用開關陣列分流(split)輸出電流以控制可調增益。由於開關陣列沒有放置在增益均衡器的增益級的輸出節點，所以增益均衡器的頻率響應不會受到開關陣列的很大影響。此外，開關陣列不耦接到額外的電源供應端，因此避免了重調製(re-modulation)問題。
本領域的普通技術人員在閱讀了以下各圖和附圖中所示的優選實施 例的詳細描述後，本發明的這些和其他目標無疑將變得顯而易見。
10:射頻相移相控陣
100-1,100-2,......,100-N:信號路徑
20:增益均衡器
120N:開關陣列
110N:共源極級
130:Balun變壓器
30:增益均衡器
120P:開關陣列
110P:共源極級
120-1,120-2,......,120-K:開關子陣列
120N':開關陣列
S610,S620,S630:步驟
第1圖是示出本發明實施例的相控陣(phased array)的示意圖。
第2圖是根據本發明實施例的增益均衡器的示意圖。
第3圖為根據本發明另一實施例的增益均衡器的示意圖。
第4圖為根據本發明又一實施例的增益均衡器的示意圖。
第5圖為根據本發明又一實施例的增益均衡器的示意圖。
第6圖為根據本發明實施例的增益均衡器的可調增益控制方法的工作流程圖。
以下描述和請求項使用某些術語，以指代特定組件。本領域的技術人員將會理解，電子設備製造商可以用不同的名稱來指代組件。本申請無意區分名稱不同但功能相同的組件。在以下描述和請求項中，術語“包括”和“包含”以開放式方式使用，因此應被解釋為表示“包括但不限於......”。此外，術語“耦接”旨在表示間接或直接電連接。因此，如果一個設備耦接到另一個設備，則該連接可以是直接電連接，或經由其他設備和連接的間接電連接。
第1圖是示出根據本發明實施例的諸如射頻(RF)相移相控陣(phase-shifting phased array)10的相控陣的示意圖。如第1圖所示，射頻相移相控陣10可以包括並聯設置的多個信號路徑，例如信號路徑100-1、100-2、……、100-N，其中N可以為正整數。在本實施例中，信號路徑100-1可包括提供相移Φ1的移相器PS1和提供可調增益G1的增益均衡器GE1，信號路徑100-2可包括提供 相移Φ2的移相器PS2和提供可調增益G2的增益均衡器GE2，其餘類推，例如信號路徑100-N可以包括提供相移ΦN的移相器PSN和提供可調增益GN的增益均衡器GEN。實際上，除了不同的相移Φ1、Φ2、...和ΦN，移相器PS1、PS1、...和PSN還可以提供不同的增益。因此，增益均衡器GE1、GE1、...和GEN被配置為將相應的增益應用於路徑100-1、100-2、...和100-N上的信號，以補償移相器PS1、PS1、......和PSN提供的增益。因此，需要優化每個增益均衡器GE1、GE1、......、GEN的增益精度、增益步長解析度和增益調諧範圍，以使路徑100-1、100-2、......、和100-N的總增益盡可能相等。實際上，增益均衡器GE1、GE1、......和GEN也提供相移。因此，最好是使增益均衡器GE1、GE1、......和GEN提供的相移最小，以防止增益均衡器GE1、GE1、......和GEN以及移相器PS1、PS1、和PSN設計被反復修改。
第2圖為根據本發明實施例的增益均衡器20的示意圖。如第2圖所示，增益均衡器20可以包括共源極級(common source stage)110N和諸如平衡到不平衡(Balun)變壓器130的變壓器(transformer)。共源極級110N被配置為將可調增益施加到輸入信號VIN，以便生成放大信號，Balun變壓器130被配置為將放大信號轉換成在下一級的負載(為了更好的理解，在圖中以電阻器示出)上的輸出信號，例如將差分結構的共源極級110N產生的差分放大信號轉換成單端輸出信號。詳細而言，共源極級110N可以包含第一輸入電晶體與第二輸入電晶體，例如輸入電晶體MN1與MN2，其中輸入電晶體MN1與MN2用於分別經由輸入電晶體MN1和MN2的閘極端接收輸入信號VIN，以及輸入電晶體的源極端耦接到參考端，例如地電壓端。共源極級110N還可以包括第一級聯電晶體和第二級聯電晶體，例如級聯電晶體MN3和MN4，級聯電晶體MN3的源極端耦接輸入電晶體MN1的汲極端，級聯電晶體MN4的源極端耦接輸入電晶體MN2的汲極端。級聯電晶體MN3和MN4的汲極端耦接Balun變壓器130，級聯電晶體MN3和MN4 被配置為通過其汲極端輸出放大信號。
在一些實施例中，開關電阻器陣列(bank)可以耦接在MN1和MN2的汲極端之間。通過改變開關電阻器陣列的總電阻以改變共源極級110N的總輸出負載，可以改變可調增益。Balun變壓器130由電感器實現。開關電阻器陣列內的電阻器和Balun變壓器內的電感器是不同類型的組件，這意味著Balun變壓器130導致的負載與開關電阻器陣列導致的負載無法相互跟蹤，從而使共源極級110N的可調增益對工藝變化敏感。此外，增益步長解析度和可調增益的調諧範圍可能隨頻率變化，因為電阻器和電感器具有不同的頻率響應，從而影響增益平坦度。因此，在採用開關電阻器陣列時，可能需要對增益解析度和調諧範圍進行過度設計(over design)，從而導致功耗增加。
在一些實施例中，一個或多個控制電流導向的(current-steering)電晶體可以耦接在級聯電晶體MN3的汲極端和級聯電晶體MN4的源極端之間，並且一個或多個控制電流導向的電晶體可以耦接在級聯電晶體MN4的汲極端和級聯電晶體MN3的源極端之間。通過改變這些控制電流導向的電晶體中啟用的電晶體的數量，可以改變可調增益。這些控制電流導向的電晶體是非線性組件，可能會惡化增益均衡器10的整體線性度。此外，這些控制電流導向的電晶體的汲極電容會導致共源極級110N的整體輸出容性負載(capacitive load)增加，這可能會進一步惡化增益均衡器10的整體線性度，並且與不使用這些控制電流導向的電晶體的架構相比，可能需要增加整體功耗以滿足相似的線性度性能。
在一些實施例中，控制電流導向的電晶體的源極端可以耦接到級聯電晶體MN3和MN4的源極端，並且這些控制電流導向的電晶體的汲極端可以耦接到參考端。通過改變這些控制電流導向的電晶體中啟用的電晶體的數量，以改變流過共源極級110N的輸出的電流，可以改變可調增益。由於這些控制電流導向的電晶體沒有直接連接到電晶體MN3和MN4的汲極端，所以共源極級110N 的整體輸出負載受到的影響較小。然而，仍然存在一些缺點。在實際應用中，參考端不可能是理想的交流(alternating current，AC)地，這些控制電流導向的電晶體的被導入電流流向該參考端可能會導致重調製，使該參考端成為干擾源。
在第2圖的實施例中，增益均衡器20可以包括耦接在級聯電晶體MN3的源極端和級聯電晶體MN4的源極端之間的開關陣列120N，其中可調增益可以根據開關陣列120N的等效阻抗來控制。具體地，開關陣列120N可以包括多個開關，例如SN0、SN1、......、SNM，開關SN0、SN1、......、SNM並聯在級聯電晶體MN3的源極端和MN4的源極端之間，其中M可以表示正整數。在本實施例中，開關陣列120N的等效阻抗可以通過控制開關SN0、SN1、......、SNM中的任一個開關的導通(turne on)或關斷(turn off)來確定。例如，每個開關SN0、SN1、......、SNM可以由一個數位代碼的對應位元來控制，該數位代碼的不同值可以對應於開關SN0、SN1,...,和SNM中不同的導通開關組合，從而分別導致開關陣列120N的不同的等效阻抗。由於開關陣列120N的等效阻抗是可調的，所以流經開關陣列120N的轉向電流(steered-away current)是可調的，而流向Balun變壓器130的共源極級110N的輸出電流也是可調的，從而使得增益均衡器20的可調增益是可調的。
在一些實施例中，開關SN0、SN1、...和SNM可以具有相同的導通電阻(例如，開關SN0、SN1、...和SNM由相同尺寸的電晶體實現)。在一些實施例中，開關SN0、SN1、...和SNM可以具有不同的導通電阻(例如，開關SN0、SN1、...和SNM由不同尺寸的電晶體實現)。在一些實施例中，數位代碼可以是二進位碼或溫度計(thermometer)碼。
應注意，開關陣列120N內的所有器件均為有源器件(active device)。詳細地，輸入電晶體MN1和MN2以及級聯電晶體MN3和MN4中的每一個都是N型電晶體，例如N型金屬氧化物半導體場效應電晶體(N-type Metal-Oxide-Semiconductor Field-Effect Transistor，NMOS)，並且SN0、SN1、...和SNM中的每一個開關可以包括N型電晶體，例如NMOS。由於開關陣列120N內的所有器件與共源極級110N內的所有器件均以相同類型的器件(例如N型電晶體)實施，因此開關陣列120N的電子行為在工藝變化(process variation)上可追蹤共源極級110N的電子行為。因此，由開關陣列120N引導的電流基本上是基於開關陣列120N內的電晶體與共源極級110N內的電晶體(例如級聯電晶體MN3和MN4)的器件比例來確定的，因此對工藝變化不太敏感。此外，由於配置用於實施增益調諧功能的開關陣列120N被放置在共源極級110N的級聯源節點處(即級聯電晶體MN3和MN4的源極端)，與共源極級110N的輸出節點(即級聯電晶體MN3和MN4的汲極端)相比具有相對低的阻抗，增益均衡器20的在增益檔位(gain gear)上(例如，在可調增益的不同增益設置上)的頻率響應變化可以被最小化。由於開關陣列120N並沒有增加在共源極級110N的輸出節點處的有源器件的數量，因此開關陣列120N引起的對增益均衡器20的線性度的影響可以被最小化。此外，流過開關陣列120N的轉向電流從共源極級110N的差分架構的一側轉向到共源極級110N的差分架構的另一側，而不是轉向到專用參考端，可以避免專用參考端引起的重調製問題。
第3圖為依據本發明另一實施例的增益均衡器30的示意圖。與第2圖所示的增益均衡器20相比，第3圖中的共源極級110P與開關陣列120P可以分別是共源極級110N和開關陣列120N的替代設計。如第3圖所示，共源極級110P可以包括輸入電晶體MP1和MP2以及級聯電晶體MP3和MP4。共源極級110N和110P之間的主要區別在於輸入電晶體MP1和MP2以及級聯電晶體MP3和MP4中的每一個電晶體可以是P型電晶體，例如P型金屬氧化物半導體場效應電晶體(P-type Metal-Oxide-Semiconductor Field-Effect Transistor，PMOS)，輸入電晶體MP1和MP2的源極端耦接到供電電壓端VDD。開關陣列120P可以包括多個開關，例如 SP1、SP2、......、SPM，其中開關陣列120N和120P的主要區別在於開關SP1、SP2、......、SPM中的每一個可以包括P型電晶體，例如PMOS。增益均衡器30的操作及優點與增益均衡器20相似，相關細節不再贅述。
第4圖為本發明又一實施例的增益均衡器40的示意圖。如第4圖所示，增益均衡器40可包括共源極級110N和110P、開關陣列120N和120P以及Balun變壓器130。在本實施例中，所有輸入電晶體MN1、MN2、MP1和MP2被配置為分別通過其閘極端接收輸入信號VIN，級聯電晶體MP3耦接在輸入電晶體MP1和級聯電晶體MN3的汲極端之間，級聯電晶體MP4耦接在輸入電晶體MP2和級聯電晶體MN4的汲極端之間。因此，共源極級110N和110P可以形成推挽增益級，與利用單個共源極級(例如第2圖和第3圖的實施例)相比，這可以提高增益均衡器40的驅動效率。基於推挽增益級的架構，開關陣列120N耦接於級聯電晶體MN3的源極端與MN4的源極端之間，而開關陣列120P耦接於級聯電晶體MP3的源極端與MP4的源極端之間。因此，增益均衡器40的可調增益可根據開關陣列120N和120P的等效阻抗來控制。
在本實施例中，由於輸入電晶體MN1和MN2以及級聯電晶體MN3和MN4中的每個電晶體都是N型電晶體，並且開關陣列120N內的每個開關可以包括N型電晶體，因此由開關陣列120N導向的電流基本上是根據開關陣列120N內的電晶體與共源極級110N內的電晶體(例如級聯電晶體MN3及MN4)的器件比例來決定。此外，由於輸入電晶體MP1、MP2與級聯電晶體MP3、MP4中每個電晶體為P型電晶體，且開關陣列120P內的各開關可以包括P型電晶體，因此由開關陣列120P導向的電流基本上是根據開關陣列120P內的電晶體與共源極級110P內的電晶體(例如級聯電晶體MP3和MP4)的器件比例來確定。由於增益均衡器40可視為增益均衡器20與30的組合架構，因此增益均衡器20與30的優點可包含在增益均衡器40中，相關細節在此不再贅述。
第5圖為本發明又一實施例的增益均衡器50的示意圖。增益均衡器50是在第2圖所示的增益均衡器20的基礎上改變開關陣列120N的實施方式而得到的特殊架構。具體而言，開關陣列120N可以由開關陣列120N'代替，開關陣列120N'包括多個開關子陣列，例如串聯的開關子陣列120-1、120-2、...和120-K(標記為“開關子陣列”)，開關子陣列120-1、120-2、……、120-K的每個開關子陣列的等效阻抗是可調的，K可以表示正整數。例如，開關子陣列120-1、120-2、...和120-K的每個開關子陣列可以包括並聯連接在每個開關子陣列的第一端(例如第5圖中所示的右側端)和所述每個開關子陣列的第二端(例如第5圖中的左側端)之間的多個開關，開關子陣列120-1、120-2、...、120-K經由所述每個開關子陣列的第一端和第二端串聯，其中開關陣列120N可以是開關子陣列120-1、120-2、...和120-K中的任一個的示例。如第1圖所示，開關子陣列120-1的第一端(例如右側端)耦接到級聯電晶體MN3的源極端，開關子陣列120-2的第一端(例如右側端)耦接到開關子陣列120-1的第二端(例如左側端)，其餘以此類推，其中開關子陣列120-K的第二端(例如左側端)耦接級聯電晶體MN4的源極端。基於包括串聯連接的開關子陣列120-1、120-2、...和120-K的開關陣列的架構，與第2圖的實施例相比較，調諧開關陣列120N'的整體等效阻抗的步長(step)解析度被改進，從而提高增益均衡器50的可調增益的增益步長解析度。
在一些實施例中，每個開關子陣列120-1、120-2、...和120-K內的開關數量可以相同。在一些實施例中，每個開關子陣列120-1、120-2、...和120-K內的開關數量可以彼此不同。應該注意的是第5圖的實施例以利用N型電晶體的架構為例進行說明，但本發明不限於此。更具體地說，在N型共源極級架構(例如第2圖所示的共源極級110N)，P型共源極級架構(例如第3圖所示的共源極級110P)和推挽增益級架構(例如包含共源極級110N與110P的推挽增益級，如第4圖所示)中可採用上述通過串聯多個開關子陣列來提高增益步長解析度的技 術。本領域的技術人員根據以上描述應該理解如何在不同的拓撲結構中採用該技術，相關細節在此不再贅述。
第6圖為根據本發明實施例的增益均衡器的可調增益控制方法的工作流程示意圖，該方法適用於增益均衡器10、20、30、40和50中的任意一個增益均衡器。需要說明的是，第6圖所示的工作流程僅供說明的目的，並非對本發明的限制。例如，可以在第1圖所示的工作流程中增加、刪除或修改一個或多個步驟。另外，如果不影響整體結果，則這些步驟不必按照第6圖所示的確切順序執行。
在步驟S610中，增益均衡器可利用其共源極級分別經由共源極級內的第一輸入電晶體的閘極端和第二輸入電晶體的閘極端接收輸入信號。
在步驟S620中，增益均衡器可利用共源極級將可調增益施加於輸入信號，以分別在共源極級內的第一級聯電晶體的汲極端和第二級聯電晶體的汲極端上產生放大信號，其中第一級聯電晶體耦接至第一輸入電晶體，第二級聯電晶體耦接至第二輸入電晶體。
在步驟S630中，增益均衡器可以利用其開關陣列以根據開關陣列的等效阻抗來控制可調增益，其中開關陣列耦接於第一級聯電晶體的源極端與第二級聯電晶體的源極端之間。
綜上所述，本發明實施例提供的增益均衡器及其相關方法通過配置在增益均衡器內耦接在共源放大器的級聯源節點之間的開關陣列實現了控制增益均衡器的可調增益的功能，可以使增益均衡器滿足增益步長解析度和增益調諧範圍的要求，而不會引入任何副作用，或者以不太可能引入副作用的方式，副作用如線性問題、與工藝變化相關的靈敏度問題以及增益檔位上的頻率響應變化。
本領域的技術人員將容易地發現，在保留本發明的教導的同時，可 以對裝置和方法進行多種修改和改變。因此，上述公開內容應被解釋為僅受所附請求項的限制。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
20:增益均衡器
120N:開關陣列
110N:共源極級
130:Balun變壓器

Claims (18)

  1. 一種增益均衡器，包括：第一共源極級，被配置為將可調增益施加到輸入信號，以生成放大信號，其中，所述第一共源極級包括：第一輸入電晶體和第二輸入電晶體，被配置為分別通過所述第一輸入電晶體的閘極端和所述第二輸入電晶體的閘極端接收輸入信號；以及耦接所述第一輸入電晶體的第一級聯電晶體和耦接所述第二輸入電晶體的第二級聯電晶體，用於分別通過所述第一級聯電晶體的汲極端和所述第二級聯電晶體的汲極端輸出所述放大信號，以及第一開關陣列，耦接於所述第一級聯電晶體的源極端和所述第二級聯電晶體的源極端之間，其中所述可調增益是根據所述第一開關陣列的等效阻抗控制的；第二共源極級，其中，所述第二共源極級包括：第三輸入電晶體和第四輸入電晶體，被配置為分別通過所述第三輸入電晶體的閘極端和所述第四輸入電晶體的閘極端接收所述輸入信號；以及第三級聯電晶體與第四級聯電晶體，其中所述第三級聯電晶體耦接於所述第三輸入電晶體與所述第一級聯電晶體的汲極端之間，所述第四級聯電晶體耦接於所述第四輸入電晶體與所述第二級聯電晶體的汲極端之間；以及第二開關陣列，耦接於所述第三級聯電晶體的源極端和所述第四級聯電晶體的源極端之間，其中所述可調增益是還根據所述第二開關陣列的等效阻抗控制的。
  2. 如請求項1所述的增益均衡器，其中，所述第一開關陣列包括多個開關，所述多個開關並聯連接在所述第一級聯電晶體的源極端和所述第二級聯電晶體的源極端之間。
  3. 如請求項2所述的增益均衡器，其中，所述第一開關陣列的等效阻抗是通過控制所述多個開關中的開關的導通或關斷確定的。
  4. 如請求項2所述的增益均衡器，其中，所述第一輸入電晶體、第二輸入電晶體、第一級聯電晶體和第二級聯電晶體中每個電晶體為N型電晶體，所述多個開關中的每個開關包括N型電晶體。
  5. 如請求項2所述的增益均衡器，其中，所述第一輸入電晶體、第二輸入電晶體、第一級聯電晶體和第二級聯電晶體中每個電晶體為P型電晶體，所述多個開關中的每個開關包括P型電晶體。
  6. 如請求項1所述的增益均衡器，其中，所述第一輸入電晶體、第二輸入電晶體、第一級聯電晶體和第二級聯電晶體中每個級聯電晶體是N型電晶體，所述第一開關陣列中的各開關包括N型電晶體，所述第三輸入電晶體、所述第四輸入電晶體、所述第三級聯電晶體和所述第四級聯電晶體中每個電晶體為P型電晶體，以及所述第二開關陣列中的每個開關包括P型電晶體。
  7. 如請求項1所述的增益均衡器，其中，所述第一開關陣列包括多 個串聯的開關子陣列，所述多個開關子陣列中的每個開關子陣列的等效阻抗是可調的。
  8. 如請求項7所述的增益均衡器，其中，所述每個開關子陣列包括並聯在所述每個開關子陣列的第一端和第二端之間的多個開關，所述多個開關子陣列經由每個開關子陣列的所述第一端和所述第二端串聯連接。
  9. 如請求項1所述的增益均衡器，其中，還包括：變壓器，耦接所述第一級聯電晶體的汲極端和所述第二級聯電晶體的汲極端，用於將所述放大信號轉換為輸出信號。
  10. 一種增益均衡器可調增益的控制方法，包括：利用所述增益均衡器的第一共源極級分別通過第一共源極級內的第一輸入電晶體的閘極端和第二輸入電晶體的閘極端接收輸入信號；利用所述第一共源極級將可調增益施加到所述輸入信號以分別在第一共源極級內的第一級聯電晶體的汲極端和第二級聯電晶體的汲極端上產生放大信號，其中所述第一級聯電晶體耦接所述第一輸入電晶體，所述第二級聯電晶體耦接所述第二輸入電晶體；以及利用所述增益均衡器的第一開關陣列以根據所述第一開關陣列的等效阻抗控制可調增益，其中，所述第一開關陣列耦接於所述第一級聯電晶體的源極端與所述第二級聯電晶體的源極端之間；分別經由第二共源極級內的第三輸入電晶體的閘極端和第四輸入電晶體的閘極端接收輸入信號，其中所述第二共源極級內的第三級聯電晶體耦接在所述第三輸入電晶體和所述第一級聯電晶體的汲極端之間，以 及第二共源極級內的第四級聯電晶體耦接於所述第四輸入電晶體與所述第二級聯電晶體的汲極端之間；以及利用所述增益均衡器的第二開關陣列以根據所述第二開關陣列的等效阻抗控制所述可調增益，其中所述第二開關陣列耦接於所述第三級聯電晶體的源極端與所述第四級聯電晶體的源極端之間，其中，所述可調增益是還根據所述第二開關陣列的等效阻抗控制的。
  11. 如請求項10所述的方法，其中，所述第一開關陣列包括多個開關，所述多個開關並聯連接在所述第一級聯電晶體的源極端和所述第二級聯電晶體的源極端之間。
  12. 如請求項11所述的方法，其中，所述第一開關陣列的等效阻抗是通過控制所述多個開關中的任一個開關的導通或關斷確定的。
  13. 如請求項11所述的方法，其中，所述第一輸入電晶體、第二輸入電晶體、第一級聯電晶體和第二級聯電晶體中每個電晶體為N型電晶體，所述多個開關中的每個開關包括N型電晶體。
  14. 如請求項11所述的方法，其中，所述第一輸入電晶體、第二輸入電晶體、第一級聯電晶體和第二級聯電晶體中每個電晶體為P型電晶體，所述多個開關中的每個開關包括P型電晶體。
  15. 如請求項10所述的方法，其中，所述第一輸入電晶體、所述第二輸入電晶體、所述第一級聯電晶體和所述第二級聯電晶體中的每個電晶體是 N型電晶體，所述第一開關陣列內的每個開關包括N型電晶體，所述第三輸入電晶體、所述第四輸入電晶體、所述第三級聯電晶體和所述第四級聯電晶體中的電晶體為P型電晶體，所述第二開關陣列內的每個開關包括P型電晶體。
  16. 如請求項10所述的方法，其中，所述第一開關陣列包括多個串聯的開關子陣列，所述多個開關子陣列中的每個開關子陣列的等效阻抗是可調的。
  17. 如請求項16所述的方法，其中，所述每個開關子陣列包括並聯在所述每個開關子陣列的第一端和第二端之間的多個開關，所述多個開關子陣列經由每個開關子陣列的所述第一端和所述第二端串聯連接。
  18. 如請求項10所述的方法，還包括：利用耦接到所述第一級聯電晶體的汲極端和所述第二級聯電晶體的汲極端的變壓器將所述放大信號轉換成輸出信號。
TW112122413A 2022-06-15 2023-06-15 增益均衡器和控制增益均衡器的可調增益的方法 TWI866285B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263352342P 2022-06-15 2022-06-15
US63/352,342 2022-06-15
US18/086,600 US20230412136A1 (en) 2022-06-15 2022-12-21 Gain equalizer and method for controlling tunable gain of gain equalizer
US18/086,600 2022-12-21

Publications (2)

Publication Number Publication Date
TW202401978A TW202401978A (zh) 2024-01-01
TWI866285B true TWI866285B (zh) 2024-12-11

Family

ID=85158711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112122413A TWI866285B (zh) 2022-06-15 2023-06-15 增益均衡器和控制增益均衡器的可調增益的方法

Country Status (3)

Country Link
US (1) US20230412136A1 (zh)
EP (1) EP4293903A1 (zh)
TW (1) TWI866285B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071712A1 (en) * 2004-10-04 2006-04-06 Samsung Electronics Co.,Ltd. Variable gain amplifier
US20180302051A1 (en) * 2017-04-13 2018-10-18 Futurewei Technologies, Inc. Programmable gain stage based on width ratio of two mosfets
US10110177B1 (en) * 2017-07-28 2018-10-23 Silicon Laboratories Inc. Programmable impedance control for a transformer
TW202042496A (zh) * 2019-05-13 2020-11-16 聯發科技股份有限公司 包絡跟蹤電源調製器及相關的方法和系統
US20220021363A1 (en) * 2019-03-30 2022-01-20 Huawei Technologies Co., Ltd. Variable Gain Amplifier And Phased Array Transceiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292102B2 (en) * 2004-09-10 2007-11-06 Broadcom Corporation Gain control scheme independent of process, voltage and temperature
US7586458B2 (en) * 2007-03-19 2009-09-08 Ahmadreza Rofougaran Method and system for using a transformer for FM transmit and FM receive functionality

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071712A1 (en) * 2004-10-04 2006-04-06 Samsung Electronics Co.,Ltd. Variable gain amplifier
US20180302051A1 (en) * 2017-04-13 2018-10-18 Futurewei Technologies, Inc. Programmable gain stage based on width ratio of two mosfets
US10110177B1 (en) * 2017-07-28 2018-10-23 Silicon Laboratories Inc. Programmable impedance control for a transformer
US20220021363A1 (en) * 2019-03-30 2022-01-20 Huawei Technologies Co., Ltd. Variable Gain Amplifier And Phased Array Transceiver
TW202042496A (zh) * 2019-05-13 2020-11-16 聯發科技股份有限公司 包絡跟蹤電源調製器及相關的方法和系統

Also Published As

Publication number Publication date
TW202401978A (zh) 2024-01-01
EP4293903A1 (en) 2023-12-20
US20230412136A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US7782136B2 (en) Digitally adjusted variable gain amplifier (VGA) using switchable differential pairs
US9288085B2 (en) Continuous-time linear equalizer for high-speed receiving unit
TWI342668B (en) Db-linear analog variable gain amplifier (vga) realization system and method
US7639076B2 (en) Gain controlled amplifier and cascoded gain controlled amplifier based on the same
CN1541443B (zh) 施加复制增益单元的开环可变增益放大器与信号放大方法
CN108694962B (zh) 放大器及使用其的半导体装置
CN103329429A (zh) 用于多级放大器的米勒补偿的装置和方法
US7649411B2 (en) Segmented power amplifier
US10944417B1 (en) Radio frequency DAC with improved linearity using shadow capacitor switching
CN113612449A (zh) 一种运算放大器电路
CN101521489B (zh) 放大器和ab类放大器
JP2011124647A (ja) 可変利得増幅器
TWI866285B (zh) 增益均衡器和控制增益均衡器的可調增益的方法
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
JP4907395B2 (ja) 可変利得増幅回路
US8576006B1 (en) Wideband variable gain amplifier
CN117240221A (zh) 增益均衡器和控制增益均衡器的可调增益的方法
RU2310268C1 (ru) Каскодный дифференциальный усилитель с низковольтным питанием
KR20110040589A (ko) 프로그램머블 가변 이득 증폭기
CN118694335A (zh) 一种移相器及其控制模块
JP2007221402A (ja) 可変利得増幅器及びその半導体集積装置
JP2023126671A (ja) ドライバ回路
CN111988000B (zh) 运算放大器
JPWO2009078112A1 (ja) 演算増幅器，パイプライン型ａｄ変換器
JP6615408B1 (ja) 可変利得増幅器