TWI866152B - 射頻電路 - Google Patents

Abstract

提供一種射頻電路。射頻電路包括：第一終端、第二終端、功率放大器以及耦合電路。功率放大器耦接於第一終端與第二終端之間。功率放大器接收第一訊號。耦合電路包括第一耦合端、第二耦合端以及至少一電晶體。第一耦合端耦接於功率放大器與第二終端。至少一電晶體串聯於第一耦合端與第二耦合端之間。在耦合模式下，至少一電晶體為至少部分截止狀態，且至少一電晶體透過電容性耦合而在第二耦合端提供耦合訊號。第一訊號依據耦合訊號而受到控制。

Description

射頻電路

本發明是有關於一種用於無線電通訊的電路結構技術，且特別是有關於一種射頻電路。

射頻電路可透過天線設備收發無線電訊號。若是能獲知射頻電路向天線設備所提供的訊號功率強度的話，射頻電路自身便能夠利用反饋的功率強度來進行功率控制。

以往的射頻電路可在天線的輸出端及射頻電路之間透過耦合線(coupling line)所構成的回環路徑(loopback path)進行功率控制。然而，前述耦合線的技術容易產生耦合方向性(directivity)的問題，並且會增加功率耗損及走線長度。

本發明提供一種射頻電路，可減少耦合電路的功率耗損及走線長度，並提供可編程的回環功率控制(programmable loopback power control)。

本發明的射頻電路包括第一終端、第二終端、功率放大 器以及耦合電路。功率放大器耦接於第一終端與第二終端之間，用以接收第一訊號。耦合電路包括第一耦合端、第二耦合端以及至少一電晶體。第一耦合端耦接於功率放大器與第二終端。至少一電晶體串聯於第一耦合端第二耦合端之間。在耦合模式下，至少一電晶體為部分截止狀態，且至少一電晶體透過電容性耦合而在第二耦合端提供耦合訊號。第一訊號依據耦合訊號而受到控制。

基於上述，本發明的射頻電路可在第一耦合端與第二耦合端之間利用至少一電晶體作為耦合電路。該至少一電晶體在截止的狀況下可作為關斷電容，據此可藉由將該至少一電晶體設置為至少有部分是截止的狀態，以使耦合電路達成電容串聯耦合。如此一來，本發明的耦合電路即可取代習知的耦合線，減少走線長度及功率耗損。

100、300、400、500、600、700、800、900、1000:射頻電路

110、310、410、510、610、710、810、910、1100:耦合電路

120、320、420、520、620、720、820、920、1200:功率放大器

521:第一級放大器

522:第二級放大器

730、830、930、1300:低雜訊放大器

740、840、940、1400:旁路電路

350、550、650:控制裝置

ant:天線

A1:第一端

A2:第二端

C1、C2:電容

E1~E3:終端

M1~Mn、Mb1~Mbn、Mx1~Mx3:電晶體

Ms:分流電晶體

N1、N2:耦合端

N3、N4:分支節點

P1、P2:輸出功率

S1、S2:訊號

Sc:耦合訊號

Vcon1~Vconn:控制電壓

Vref:參考電壓端

圖1繪示本發明第一實施例的射頻電路的示意圖。

圖2繪示本發明第一實施例的耦合訊號的輸出功率與訊號的輸出功率的關係圖。

圖3繪示本發明第二實施例的射頻電路的示意圖。

圖4繪示本發明第三實施例的射頻電路的示意圖。

圖5繪示本發明第四實施例的射頻電路的示意圖。

圖6繪示本發明第五實施例的射頻電路的示意圖。

圖7繪示本發明第六實施例的射頻電路的示意圖。

圖8繪示本發明第七實施例的射頻電路的示意圖。

圖9繪示本發明第八實施例的射頻電路的示意圖。

圖10繪示本發明第九實施例的射頻電路的示意圖。

本發明的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份，並未揭示所有本發明的可實施方式。更確切的說，這些實施例只是本發明的專利申請範圍中的範例。

圖1繪示本發明第一實施例的射頻電路100的示意圖。圖1中的射頻電路100例如可用於功率放大器模組(Power Amplifier Module，PAM)，或者可用於前端模組(Front-End Module，FEM)。請參照圖1，射頻電路100包括終端E1、終端E2、耦合電路110以及功率放大器120。功率放大器120耦接於終端E1與終端E2之間。耦合電路110耦接於功率放大器120與終端E2。詳細來說，功率放大器120的輸入端耦接終端E1，功率放大器120的輸出端則同時耦接至耦合電路110與終端E2。功率放大器120可用以接收來自於終端E1的訊號S1。耦合電路110包括耦合端N1、耦合端N2以及電晶體M1~Mn。耦合端N1耦接於功率放大 器120與終端E2。電晶體M1~Mn的電晶體數量可以為一個或是一個以上。本實施例中電晶體M1~Mn的電晶體數量例如是以至少5個來實現，本發明並不限制。

在耦合模式下，電晶體M1~Mn為至少部分截止狀態，並且電晶體M1~Mn可透過電容性耦合而在耦合端N2提供耦合訊號Sc。具體來說，每個電晶體M1~Mn在截止狀態下可作為關斷電容。『部分截止狀態』可用以表示，電晶體M1~Mn中至少有一個為截止狀態(意即，關斷狀態)，此截止狀態的電晶體可作為關斷電容。或者，當電晶體M1~Mn的數量為一個時，亦即，僅使用電晶體M1時，『部分截止狀態』可用以表示，電晶體M1不是完全導通的程度，而是至少部分截止的程度。若電晶體M1~Mn為部分截止狀態的話，耦合電路110即可透過電容性耦合而在耦合端N2提供耦合訊號Sc。進一步地，訊號S1可依據耦合訊號Sc而受到控制，並且訊號S1可通過終端E2而被輸出至天線ant。另一方面，每個電晶體M1~Mn在完全導通狀態下則可被視為導通電阻。

圖2繪示本發明第一實施例中耦合訊號Sc的輸出功率與訊號S1的輸出功率的關係圖。換句話說，圖2為圖1的射頻電路100經模擬而產生的耦合訊號Sc的輸出功率與訊號S1的輸出功率的關係圖。請參照圖1以及圖2。耦合訊號Sc的輸出功率P2與訊號S1的輸出功率P1成正相關。具體來說，在耦合模式下，耦合電路110中的電晶體M1~Mn可透過電容性耦合將訊號S1的一部分經由耦合端N1耦合至耦合電路110，並且，耦合電路110在 耦合端N2提供耦合訊號Sc。在圖2所示的實施例(意即，第一實施例)中，訊號S1的輸出功率P1在經過耦合電路110後衰減了25.5(dBm)。換句話說，訊號S1的輸出功率P1比耦合訊號Sc的輸出功率P2高25.5(dBm)。如此一來，即可利用耦合訊號Sc來對應地偵測訊號S1的輸出功率。

在射頻電路100中，由於使用耦合電路110來取代習知的耦合線，可省去耦合線所使用的走線，也可降低使用耦合線所導致的耦合方向性問題及功率損耗。此外，在射頻電路100用於前端模組的情況下，搭配的積體電路不需要具有供耦合線使用的接腳，耦合電路110可與射頻訊號輸出端共用接腳，因此可省去一個接腳，使接腳配置更有彈性，進而使積體電路封裝的體積縮小。

圖3繪示本發明第二實施例的射頻電路300的示意圖。圖3中的射頻電路300可為功率放大器控制系統。請參照圖3，射頻電路300除了包括前述圖1的電路結構以外，還包括電容C1、電容C2，以及控制裝置350。控制裝置350耦接於終端E1與耦合端N2之間。電容C1串聯於耦合端N1與電晶體M1~Mn之間。電容C2串聯於耦合端N2與電晶體M1~Mn之間。耦合電路310可藉由電容C1以及電容C2的充放電來吸收或釋放來自外部的電流，以使耦合電路310內部的電晶體M1~Mn不受到影響。在圖3的實施例中，終端E1例如為訊號輸入端，終端E2例如為訊號輸出端。

以圖3為例，控制裝置350可接收耦合訊號Sc，並根據耦合訊號Sc以經由終端E1輸出訊號S1至功率放大器320，並且 訊號S1的輸出功率依據耦合訊號Sc而受到控制。在圖3的第二實施例中，訊號S1的輸出功率與耦合訊號Sc的輸出功率成正相關。若控制裝置350經由終端E1輸出至功率放大器320的訊號S1的輸出功率愈高，控制裝置350所接收到的耦合訊號Sc的輸出功率也愈高。在耦合模式下，訊號S1的一部分會由耦合端N1通過耦合電路310，並使耦合訊號Sc於耦合端N2輸出至控制裝置350。控制裝置350可依據所接收到的耦合訊號Sc來調整訊號S1的輸出功率，並且控制裝置350再經由終端E1輸出經調整的訊號S1至功率放大器320。

接下來，訊號S1的輸出功率藉由功率放大器320放大後，訊號S1再經由終端E2輸出。具體來說，訊號S1的輸出功率可藉由功率放大器320來進行放大，並且經放大後的訊號S1再經由終端E2而被輸出至天線ant。如此一來，射頻電路300可藉由耦合訊號Sc來調整輸出至天線ant的訊號S1的輸出功率，意即射頻電路300自身便能夠利用反饋的功率強度來進行功率控制。

進一步說明，在耦合模式下，每個電晶體M1~Mn可依據對應的控制電壓Vcon1~Vconn來改變其自身截止的程度，以調整耦合訊號Sc的輸出功率。具體來說，耦合電路310例如可藉由控制裝置350來調整控制電壓Vcon1~Vconn的值，以調整對應的電晶體M1~Mn的阻抗，藉此耦合電路310可調整耦合訊號Sc的輸出功率。如此一來，耦合電路310可藉由調整電晶體M1~Mn所對應的控制電壓Vcon1~Vconn來提供可編程的回環功率控制。

值得一提的是，由於每個電晶體M1~Mn在截止狀態下可作為關斷電容來使用。因此，在耦合模式下，電晶體M1~Mn中的至少一個需為截止狀態(意即，電晶體M1~Mn中至少有一個作為關斷電容)。如此一來，耦合電路310即可透過電容性耦合而在耦合端N2提供耦合訊號Sc。

在一實施例中，電晶體M1~Mn的數量為複數個，複數個電晶體中的每個電晶體依據個別獨立的控制電壓Vcon1~Vconn而受到控制。具體來說，在耦合模式下，複數個電晶體中的N個電晶體為截止，其中N為大於1的正整數，並且耦合訊號Sc的輸出功率依據N而被改變。由於每個電晶體M1~Mn在截止狀態下可作為關斷電容來使用，並且每個電晶體M1~Mn在完全導通的狀態下則作為導通電阻來使用。因此，可藉由個別獨立的控制電壓Vcon1~Vconn來分別控制電晶體M1~Mn的截止狀態。如此一來，可藉由調整N值(意即調整截止狀態的電晶體的數量)來改變耦合訊號Sc的輸出功率。換句話說，耦合電路110可透過控制電壓Vcon1~Vconn來開啟或關閉其對應的電晶體M1~Mn，以對耦合訊號Sc完成更簡單且多樣的控制，進而提供可編程的回環功率控制。另外，在一實施例中，電晶體M1~Mn的數量為至少5個，本發明並不限制。

圖4繪示本發明第三實施例的射頻電路400的示意圖。圖4的射頻電路400例如可用於前端模組。射頻電路400除了包括前述圖1的電路結構以外，還包括分流電晶體Ms。分流電晶體 Ms的第一端耦接於耦合端N1與耦合端N2之間，並且分流電晶體Ms的第二端耦接於參考電壓端Vref，參考電壓端Vref例如為地端。

在耦合模式下，分流電晶體Ms截止。具體來說，圖4的射頻電路400亦可搭配後續圖6的前端控制系統實施例中的控制裝置650使用，同時參考圖4及圖6，電晶體M1~Mn可透過電容性耦合將訊號S1的一部分耦合至耦合電路410，並於耦合端N2提供耦合訊號Sc至控制裝置650。控制裝置650再根據所接收到的耦合訊號Sc以經由終端E1輸出訊號S1至功率放大器620。在此情況下，電晶體M1~Mn所耦合出來的訊號S1的此一部分用以提供耦合訊號Sc，訊號S1的此一部分並不會經由分流電晶體Ms傳輸至參考電壓端Vref。

在關斷模式下，電晶體M1~Mn皆為截止狀態，分流電晶體Ms導通。具體來說，例如可藉由控制裝置650來控制電晶體M1~Mn為截止狀態，並控制分流電晶體Ms為導通狀態，在此情況下，射頻電路400不需透過耦合電路410所提供的耦合訊號Sc來調整訊號S1的輸出功率。因此，分流電晶體Ms可導通，並將流經耦合電路410的電流傳輸至參考電壓端Vref。如此一來，即可避免耦合電路410經由耦合端N2傳輸耦合訊號Sc至控制裝置650，以增加訊號的隔離度。

圖5繪示本發明第四實施例的射頻電路500的示意圖。圖5的射頻電路500例如可為前端控制系統。請參照圖5，射頻電 路500的功率放大器520包括第一級放大器521以及第二級放大器522。耦合電路510的耦合端N1耦接於第一級放大器521與第二級放大器522之間。在一實施例中，功率放大器520可包括多級放大器，並且每一級放大器都具備對應的輸出端。在耦合模式下，耦合電路510的電晶體M1~Mn為至少部分截止狀態，進而可透過電容性耦合從第一級放大器521的輸出端耦合出訊號S1的一部分，並於耦合端N2提供耦合訊號Sc至控制裝置550。接下來，控制裝置550可依據所接收到的耦合訊號Sc來調整訊號S1的輸出功率，並且控制裝置550再經由終端E1輸出經調整的訊號S1至第一級放大器521以及第二級放大器522來進行放大。最後，經放大的訊號S1再經由終端E2而被輸出。

圖6繪示本發明第五實施例的射頻電路的示意圖。圖6中的射頻電路600例如可為前端控制系統。請參照圖6，射頻電路600除了包括前述圖1的電路結構外還包括終端E3、低雜訊放大器630以及控制裝置650。低雜訊放大器630耦接於終端E2與終端E3之間。在本實施例中，終端E1例如是功率放大器620的訊號輸入端，終端E3例如是低雜訊放大器630的訊號輸出端，終端E2例如為訊號共同端。

在圖6的實施例中，在低雜訊放大模式下，電晶體M1~Mn截止，訊號S2由終端E2傳輸至低雜訊放大器630，低雜訊放大器630致能，功率放大器620失能。具體來說，由天線ant輸入的訊號S2可經由終端E2傳輸至低雜訊放大器630，低雜訊放大器 630被致能，而訊號S2被低雜訊放大器630放大，並且，經放大的訊號S2再輸出至控制裝置650的接收端(意即，終端E3)，以確保接收品質。另一方面，在耦合模式下，耦合電路610中的電晶體M1~Mn為至少部分截止狀態，進而可透過電容性耦合從功率放大器620的輸出端耦合出訊號S1的一部分，並於耦合端N2提供耦合訊號Sc至終端E3，低雜訊放大器630失能，功率放大器620致能。接下來，控制裝置650可依據耦合訊號Sc來調整訊號S1的輸出功率，並且控制裝置650再經由終端E1輸出經調整的訊號S1至功率放大器620來進行放大。最後，經放大的訊號S1再經由終端E2而被輸出至天線ant。如此一來，射頻電路600可藉由耦合訊號Sc來調整輸出至天線ant的訊號S1的輸出功率，意即射頻電路600自身便能夠利用反饋的功率強度來進行功率控制。另外，每個電晶體M1~Mn可依據控制電壓Vcon1~Vconn來改變其自身截止的程度，以調整耦合訊號Sc的輸出功率。據此，射頻電路600可藉由調整電晶體M1~Mn所對應的控制電壓Vcon1~Vconn來提供可編程的回環功率控制。

在圖6的實施例中，在旁路模式下，電晶體M1~Mn導通，訊號S2由終端E2經耦合電路610而傳輸至終端E3，且訊號S2不被低雜訊放大器630放大，低雜訊放大器630失能，功率放大器620失能。具體來說，每個電晶體M1~Mn在導通狀態下可被視為導通電阻，故在旁路模式下，耦合電路610可作為由多個電阻串聯組成的旁路電路。因此，在旁路模式(意即，電晶體M1~Mn 皆為導通狀態)下，天線ant從終端E2輸入的訊號S2可經由耦合端N1通過耦合電路610，再經由耦合端N2而傳輸至終端E3。如此一來，訊號S2可不被低雜訊放大器630放大而被傳輸至控制裝置650。需注意的是，訊號S2不被低雜訊放大器630放大的情況例如可包括：訊號S2不通過低雜訊放大器630、訊號S2通過低雜訊放大器630的量遠小於訊號S2通過耦合電路610的量、或低雜訊放大器630失能等情況。此外，在上述低雜訊放大模式、耦合模式及旁路模式中，功率放大器620與低雜訊放大器630的致能狀態或失能狀態例如可藉由控制裝置650來進行控制。

在另一實施例中，旁路電路也可如圖7所示而被額外設置，而與耦合電路610的整體架構不同。圖7繪示本發明第六實施例的射頻電路700的示意圖。圖7中的射頻電路700例如為前端模組。請參照與圖7，射頻電路700中的耦合電路710、功率放大器720及低雜訊放大器730類似於前述圖6的耦合電路610、功率放大器620及低雜訊放大器630，射頻電路700還包括旁路電路740、電晶體Mx1、Mx2以及Mx3。旁路電路740包括多個電晶體Mb1~Mbn。旁路電路740耦接於終端E2與終端E3之間。電晶體Mx1耦接於耦合端N1與終端E2之間。電晶體Mx2耦接於終端E2與低雜訊放大器730的輸入端之間。電晶體Mx3耦接於低雜訊放大器730的輸出端與終端E3之間。在本實施例中，電晶體Mx1、Mx2以及Mx3可作為開關的用途，本實施例例如可搭配圖6的前端控制系統實施例中的控制裝置650使用，藉由控制裝 置650來控制電晶體Mx1、Mx2以及Mx3個別為截止或導通。

在圖7的實施例中，在低雜訊放大模式下，電晶體Mx1以及電晶體Mb1~Mbn截止，並且電晶體Mx2以及電晶體Mx3導通。具體來說，訊號S2可由終端E2傳輸至低雜訊放大器730。進一步說明，經由終端E2而被輸入的訊號S2可經由低雜訊放大器730來進行放大，再由終端E3所接收，以確保接收品質。

在圖7的實施例中，在旁路模式下，電晶體Mx1、電晶體Mx2以及電晶體Mx3截止，並且電晶體Mb1~Mbn導通。具體來說，訊號S2可由終端E2經旁路電路740而傳輸至終端E3，且訊號S2不被低雜訊放大器730放大。需注意的是，訊號S2不被低雜訊放大器730放大的情況例如可包括：訊號S2不通過低雜訊放大器730、訊號S2通過低雜訊放大器730的量遠小於訊號S2通過旁路電路740的量、或低雜訊放大器730失能等情況。

值得一提的是，圖7中的電晶體Mx2(意即，終端E2與低雜訊放大器730之間的開關)的位置被設置在低雜訊放大器730與旁路電路740的分支節點N3之後。在另一實施例中，電晶體Mx2的位置可設置在低雜訊放大器730與旁路電路740的分支節點N3之前，如圖8所示。圖8繪示本發明第七實施例的射頻電路800的示意圖。圖8中的射頻電路800例如為前端模組。請參照圖8，旁路電路840的第一端A1耦接於電晶體Mx2與低雜訊放大器830的輸入端之間，並且旁路電路840的第二端A2耦接於終端E3。

在圖8的實施例中，在低雜訊放大模式下，電晶體Mx1以及電晶體Mb1~Mbn截止，並且電晶體Mx2以及電晶體Mx3導通。具體來說，訊號S2可由終端E2傳輸至低雜訊放大器830。進一步說明，經由終端E2而被輸入的訊號S2可經由低雜訊放大器830來進行放大，再由終端E3所接收，以確保接收品質。

在圖8的實施例中，在旁路模式下，電晶體Mx1以及電晶體Mx3截止，並且電晶體Mx2以及電晶體Mb1~Mbn導通。具體來說，訊號S2可由終端E2經旁路電路840而傳輸至終端E3，且訊號S2不被低雜訊放大器830放大。需注意的是，訊號S2不被低雜訊放大器830放大的情況例如可包括：訊號S2不通過低雜訊放大器830、訊號S2通過低雜訊放大器830的量遠小於訊號S2通過旁路電路840的量、或低雜訊放大器830失能等情況。

值得一提的是，請再參照圖7，圖7中的電晶體Mx1(意即，終端E2與功率放大器720之間的開關)的位置被設置在功率放大器720與耦合電路710的分支節點N4之前。在另一實施例中，電晶體Mx1的位置可設置在功率放大器720與耦合電路710的分支節點N4之後，如圖9所示。圖9繪示本發明第八實施例的射頻電路900的示意圖。圖9中的射頻電路900例如為前端模組。請參照圖9，射頻電路900中的耦合電路910、功率放大器920及低雜訊放大器930類似於前述圖6的耦合電路610、功率放大器620及低雜訊放大器630，射頻電路900還包括旁路電路940、電晶體Mx1、電晶體Mx2以及電晶體Mx3。旁路電路940包括多個 電晶體Mb1~Mbn。旁路電路940耦接於終端E2與終端E3之間。電晶體Mx1耦接於功率放大器920的輸出端與該終端E2之間。電晶體Mx2耦接於終端E2與低雜訊放大器930的輸入端之間。電晶體Mx2耦接於低雜訊放大器930的輸出端與終端E3之間。

在圖9的實施例中，在低雜訊放大模式下，電晶體Mx1、電晶體M1~Mn以及電晶體Mb1~Mbn截止，並且電晶體Mx2以及電晶體Mx3導通。具體來說，訊號S2可由終端E2傳輸至低雜訊放大器930。進一步說明，經由終端E2而被輸入的訊號S2可經由低雜訊放大器930來進行放大，再由終端E3所接收，以確保接收品質。

在圖9的實施例中，在旁路模式下，電晶體Mx1、電晶體Mx2、電晶體Mx3以及電晶體M1~Mn截止，並且電晶體Mb1~Mbn導通。具體來說，訊號S2可由終端E2經旁路電路940而傳輸至終端E3，且訊號S2不被低雜訊放大器930放大。需注意的是，訊號S2不被低雜訊放大器930放大的情況例如可包括：訊號S2不通過低雜訊放大器930、訊號S2通過低雜訊放大器930的量遠小於訊號S2通過旁路電路940的量、或低雜訊放大器930失能等情況。

另外，圖9中的電晶體Mx2(意即，終端E2與低雜訊放大器930之間的開關)的位置被設置在低雜訊放大器930與旁路電路940的分支節點N3之後。在另一實施例中，電晶體Mx2的位置可設置在低雜訊放大器930與旁路電路940的分支節點N3之 前，如圖10所示。圖10繪示本發明第九實施例的射頻電路1000的示意圖。圖10中的射頻電路1000例如為前端模組。請參照圖10，旁路電路1400的第一端A1耦接於電晶體Mx2與低雜訊放大器1300的輸入端之間，並且旁路電路1400的第二端A2耦接於終端E3。

在圖10的實施例中，在低雜訊放大模式下，電晶體Mx1、電晶體M1~Mn以及電晶體Mb1~Mbn截止，並且電晶體Mx2以及電晶體Mx3導通。具體來說，訊號S2可由終端E2傳輸至低雜訊放大器1300。進一步說明，經由終端E2而被輸入的訊號S2可經由低雜訊放大器1300來進行放大，再由終端E3所接收，以確保接收品質。

在圖10的實施例中，在旁路模式下，電晶體Mx1、電晶體Mx3以及電晶體M1~Mn截止，並且電晶體Mx2以及電晶體Mb1~Mbn導通。具體來說，訊號S2可由終端E2經旁路電路1400而傳輸至終端E3，且訊號S2不被低雜訊放大器1300放大。需注意的是，訊號S2不被低雜訊放大器1300放大的情況例如可包括：訊號S2不通過低雜訊放大器1300、訊號S2通過低雜訊放大器1300的量遠小於訊號S2通過旁路電路1400的量、或低雜訊放大器1300失能等情況。

綜上所述，本發明的射頻電路可在第一耦合端與第二耦合端之間利用至少一電晶體作為耦合電路。該至少一電晶體在截止的狀況下可作為關斷電容，據此可藉由將該至少一電晶體設置 為至少有部分是截止的狀態，以使耦合電路達成電容串聯耦合。如此一來，本發明的耦合電路即可取代習知的耦合線，減少走線長度及功率耗損，也可降低耦合方向性的問題。此外，相較於習知的耦合線，本發明的耦合電路應用於前端模組時，搭配的積體電路可省去供耦合線使用的接腳，使接腳配置更有彈性，進而使積體電路封裝的體積縮小。進一步地，在耦合模式下，相較於習知的耦合線，該至少一電晶體可依據控制電壓來改變其自身截止的程度，以調整耦合訊號的輸出功率。如此一來，本發明的射頻電路可完成更簡單且多樣的控制方式，提供可編程的回環功率控制。

100:射頻電路 110:耦合電路 120:功率放大器 ant:天線 E1、E2:終端 M1、Mn:電晶體 N1、N2:耦合端 S1:訊號 Sc:耦合訊號

Claims (20)

1. 一種射頻電路，包括：第一終端；第二終端；功率放大器，耦接於該第一終端與該第二終端之間，用以接收第一訊號；以及耦合電路，包括：第一耦合端，耦接於該功率放大器與該第二終端；第二耦合端；以及至少一電晶體，串聯於該第一耦合端與該第二耦合端之間，其中，在耦合模式下，該至少一電晶體為至少部分截止狀態，且該至少一電晶體透過電容性耦合而在該第二耦合端提供耦合訊號，其中，該第一訊號依據該耦合訊號而受到控制，其中所述射頻電路還包括：控制裝置，耦接於該第一終端與該第二耦合端之間，用以接收該耦合訊號，並根據該耦合訊號以經由該第一終端輸出該第一訊號至該功率放大器。
2. 如請求項1所述的射頻電路，其中該耦合訊號的輸出功率與該第一訊號的輸出功率成正相關。
3. 如請求項2所述的射頻電路， 其中，該第一訊號的該輸出功率依據該耦合訊號而受到控制，該第一訊號的該輸出功率藉由該功率放大器放大後，該第一訊號再經由第二終端輸出。
4. 如請求項1所述的射頻電路，其中在該耦合模式下，該至少一電晶體的每一個依據控制電壓來改變其自身截止的程度，以調整該耦合訊號的該輸出功率。
5. 如請求項1所述的射頻電路，其中在該耦合模式下，該至少一第一電晶體截止。
6. 如請求項1所述的射頻電路，其中該至少一電晶體的數量為複數個，該複數個電晶體中的每一個依據個別獨立的控制電壓而受到控制。
7. 如請求項6所述的射頻電路，其中在該耦合模式下，該複數個電晶體中的N個電晶體為截止，所述N為大於1的正整數，並且該耦合訊號的輸出功率依據所述N而被改變。
8. 如請求項1所述的射頻電路，其中該至少一電晶體的數量為至少5個。
9. 如請求項1所述的射頻電路，還包括：第一電容，串聯於該第一耦合端與該至少一電晶體之間；以及第二電容，串聯於該第二耦合端與該至少一電晶體之間。
10. 如請求項1所述的射頻電路，其中該耦合電路還包括： 分流電晶體，其中該分流電晶體的第一端耦接於該第一耦合端與該第二耦合端之間，其中該分流電晶體的第二端耦接於參考電壓端，其中，在該耦合模式下，該分流電晶體截止。
11. 如請求項10所述的射頻電路，其中在關斷模式下，該至少一電晶體截止，且該分流電晶體導通。
12. 如請求項1所述的射頻電路，其中該功率放大器包括：第一級放大器；以及第二級放大器，其中該第一耦合端耦接於該第一級放大器與該第二級放大器之間。
13. 一種射頻電路，包括：第一終端；第二終端；功率放大器，耦接於該第一終端與該第二終端之間，用以接收第一訊號；耦合電路，包括：第一耦合端，耦接於該功率放大器與該第二終端；第二耦合端；以及至少一電晶體，串聯於該第一耦合端與該第二耦合端之間，第三終端；以及 低雜訊放大器，耦接於該第二終端與該第三終端之間；其中，在耦合模式下，該至少一電晶體為至少部分截止狀態，且該至少一電晶體透過電容性耦合而在該第二耦合端提供耦合訊號，其中，該第一訊號依據該耦合訊號而受到控制，其中，在低雜訊放大模式下，該至少一電晶體截止，第二訊號由該第二終端傳輸至該低雜訊放大器。
14. 如請求項13所述的射頻電路，其中在旁路模式下，該至少一電晶體導通，該第二訊號由該第二終端經該耦合電路而傳輸至該第三終端，且該第二訊號不被該低雜訊放大器放大。
15. 如請求項13所述的射頻電路，在該低雜訊放大模式下，該低雜訊放大器致能，該功率放大器失能，在該耦合模式下，該低雜訊放大器失能，該功率放大器致能。
16. 如請求項13所述的射頻電路，在該旁路模式下，該低雜訊放大器失能，該功率放大器失能。
17. 如請求項13所述的射頻電路，還包括：旁路電路，耦接於該第二終端與該第三終端之間，包括多個電晶體，在旁路模式下，該第二訊號由該第二終端經該旁路電路而傳輸至該第三終端，且該第二訊號不被該低雜訊放大器放大；第一電晶體，耦接於該第一耦合端與該第二終端之間；第二電晶體，耦接於該第二終端與該低雜訊放大器的輸入端之間；以及 第三電晶體，耦接於該低雜訊放大器的輸出端與該第三終端之間。
18. 如請求項17所述的射頻電路，其中該旁路電路的第一端耦接於該第二電晶體與該低雜訊放大器的該輸入端之間，並且該旁路電路的第二端耦接於該第三終端。
19. 如請求項13所述的射頻電路，還包括：旁路電路，耦接於該第二終端與該第三終端之間，包括多個電晶體，在旁路模式下，該第二訊號由該第二終端經該旁路電路而傳輸至該第三終端，且該第二訊號不被該低雜訊放大器放大；第一電晶體，耦接於該功率放大器的輸出端與該第二終端之間；第二電晶體，耦接於該第二終端與該低雜訊放大器的輸入端之間；以及第三電晶體，耦接於該低雜訊放大器的輸出端與該第三終端之間。
20. 如請求項19所述的射頻電路，其中該旁路電路的第一端耦接於該第二電晶體與該低雜訊放大器的該輸入端之間，並且該旁路電路的第二端耦接於該第三終端。

Images