[go: up one dir, main page]

TWI865055B - 薄膜電晶體及包含其的顯示設備 - Google Patents

薄膜電晶體及包含其的顯示設備 Download PDF

Info

Publication number
TWI865055B
TWI865055B TW112135836A TW112135836A TWI865055B TW I865055 B TWI865055 B TW I865055B TW 112135836 A TW112135836 A TW 112135836A TW 112135836 A TW112135836 A TW 112135836A TW I865055 B TWI865055 B TW I865055B
Authority
TW
Taiwan
Prior art keywords
region
drain
conductive control
source
thin film
Prior art date
Application number
TW112135836A
Other languages
English (en)
Other versions
TW202425353A (zh
Inventor
朴在潤
鄭進元
薛玹珠
崔聖主
姜東連
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202425353A publication Critical patent/TW202425353A/zh
Application granted granted Critical
Publication of TWI865055B publication Critical patent/TWI865055B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一種薄膜電晶體，包含主動層以及與主動層相間隔而在平面圖中至少部分與主動層重疊的閘極電極。主動層包含在平面圖中與閘極電極重疊的通道區、與通道區的一側連接且於平面圖中沒有與閘極電極重疊的源極區，以及與通道區的另一側連接且於平面圖中沒有與閘極電極重疊的汲極區。源極區與汲極區相間隔且於兩者之間夾設通道區。主動層包含相間隔的第一源極導體化控制區以及第一汲極導體化控制區。第一源極導體化控制區於平面圖中對應通道區的至少一部分，且第一汲極導體化控制區於平面圖中對應通道區的至少一部分。

Description

薄膜電晶體及包含其的顯示設備
本發明是關於一種薄膜電晶體以及包含其的一種顯示設備。
在電子設備領域，電晶體被廣泛用作開關元件或驅動元件。尤其，由於薄膜電晶體可以在玻璃基板或塑膠基板上製造，因此薄膜電晶體被廣泛用作液晶顯示設備或有機發光設備等顯示設備的開關裝置。基於構成主動層的材料，薄膜電晶體可分為使用非晶矽作為主動層的非晶矽薄膜電晶體、使用多晶矽作為主動層的多晶矽薄膜電晶體和使用氧化物半導體作為主動層的氧化物半導體薄膜電晶體。
由於非晶矽可在短時間內沉積形成主動層，非晶矽薄膜電晶體(a-Si TFT)具有製造製程時間短、生產成本低的優點。另一方面，由於低遷移率導致電流驅動能力不佳，且閾值電壓會發生變化，非晶矽薄膜電晶體缺點是只能用在主動矩陣有機發光二極體(AMOLED)。
多晶矽薄膜電晶體(poly-Si TFT)是通過沉積非晶矽並使沉積的非晶矽結晶而製成。由於多晶矽薄膜電晶體的製造製程需要使非晶矽結晶的步驟，製造成本會因製程步驟的增加而提高。由於結晶在高製程溫度下進行，因此很難將多晶矽薄膜電晶體應用於大尺寸顯示設備。此外，因為多晶特性，很難確保多晶矽薄膜電晶體的均勻性。
構成氧化物半導體薄膜電晶體之主動層的氧化物可在相對低的溫度下生長，且氧化物半導體薄膜電晶體具有高遷移率，及根據氧含量有大的電阻變化，因此很容易獲得所需的特性。此外，考慮到氧化物的特性且由於氧化物半導體是透明的，有利於氧化物半導體薄膜電晶體使用在透明顯示器。
就氧化物半導體薄膜電晶體而言，針對氧化物半導體層的選擇性導體化(Conductorization)可能是有需要的，且這種情況下控制在氧化物半導體層中形成的導體化面積和導體化滲透(Permeation)深度非常重要。因此，目前正在研究控制導體化面積和導體化滲透深度的技術。
因此，本發明的實施例涉及一種薄膜電晶體和一種包含此薄膜電晶體的顯示設備，其實質上因相關技術的限制和缺點而產生的一或多個問題。
本發明的一實施例提供一種薄膜電晶體，其中主動層包含圖案，使得即便通道區具有大的寬度，導體化滲透深度也能得到控制。
本發明的另一實施例提供一種薄膜電晶體，其中主動層包含圖案，使得即便通道區具有大的寬度，也能防止或抑制閾值電壓向負(-)方向偏移。
本發明的又另一實施例提供一種薄膜電晶體，其中主動層包含圖案而改善可靠性。
本發明的再另一實施例提供一種顯示設備，包含上述的薄膜電晶體。
額外的特徵和實施例將在後續描述中闡述，部分特徵和實施例將從描述中顯現出來，或者可以透過實踐本文提供的發明概念而被瞭解。本發明概念的其他特徵和實施例可以透過書面說明中特別指出的結構或由此衍生的結構，以及本發明請求項和圖式來實現和達成。
為了達到本發明概念上的各個實施例，如本文所體現和廣泛描述的，薄膜電晶體包含：一主動層；以及與主動層相間隔的一閘極電極，而於平面圖中至少部分與主動層重疊，其中主動層包含於平面圖中與閘極電極重疊的一通道區、與通道區的一側連接且於平面圖中沒有與閘極電極重疊的一源極區，以及與通道區的另一側連接且於平面圖中沒有與閘極電極重疊的一汲極區。源極區與汲極區相間隔且於兩者之間夾設通道區。主動層包含相間隔的一第一源極導體化控制區以及一第一汲極導體化控制區。第一源極導體化控制區於平面圖中對應通道區的至少一部分，且第一汲極導體化控制區於平面圖中對應通道區的至少一部分。
應當理解的是，上述一般性描述和以下詳細描述都是示例性和解釋性的，旨在對所請求保護的發明概念作進一步解釋。
本發明的優點和特徵以及實施方法將透過以下敘述的實施例並參照對應圖式來釋明。然而，本發明可以用不同的形式體現，不應被理解為僅限於本文所闡述的實施例。相反地，提供這些實施例是為了使本發明能全面性地完整呈顯，並向本領域技術人員充分傳達本發明的範疇。此外，本發明僅由請求項的保護範圍界定。
揭露於用以描述本發明之實施例圖式中的形狀、尺寸、比例、角度及數量僅為示例，且因此本發明不以所述細節為限。在本文中，相似參考符號表示相似元件。在以下描述中，當確定相關的已知功能或配置的細節描述會不必要地模糊本發明之要點時，會省略細節描述。
於本發明中使用所述的「包括」、「具有」及「包含」的情況下，除非與「僅…..」一起使用，否則可添加另一部件。除非另有說明，否則單數形式的用語可包含多數形式。
在解釋元件時，雖未明確表述，但元件係解釋成包含誤差範圍。
在描述位置關係時，當將位置關係例如描述成「……上」、「……上方」、「……下方」及「……附近」時，除非使用「即」或「直接」，否則可有一個或多個部件配設於二個其他部件之間。
例如「……下」、「……下方」、「底部的」、「……上方」及「頂部的」的空間關係用語可於本文使用以便描述圖式中一個元件相對於另一元件或多個元件相對於其他些元件的關係。可以理解的是，除了圖式繪出的方向外，這些用語旨在於涵蓋裝置的不同方向。舉例來說，如果將圖中的裝置反向來看，被描述成配置「在另一元件下」或「在另一元件下方」的元件可以配置在另一元件上方。因此，示例性用語「……下」或「……下方」可包含「之下或下方」及「上方」的方向。類似地，示例性用語「……上方」或「……上」可包含「……上方」及「之下或下方」的方向。
在描述時序關係時，當將時間順序例如描述成「……之後」、「接下來……」、「下一步……」及「……之前」時，除非使用「立即」或「直接」，否則可包含不連續的情形。
可以理解的是，雖然本文可使用「第一」、「第二」等用語描述各種元件，但此等元件應不以此等用語為限。此等用語僅用以區分元件彼此。舉例來說，在不脫離本發明之範疇的情況下，第一元件可稱為第二元件，且同樣地第二元件可稱為第一元件。
可以理解的是，用語「至少一」包含一個或多個相關羅列元件之任何及所有組合。舉例而言，「第一元件、第二元件及第三元件至少其中一者」可包含選自第一元件、第二元件及第三元件其中兩者以上之所有組合，以及第一元件、第二元件和第三元件其中各者。
本發明所屬技術領域中具有通常知識者能充分理解，本發明之各種實施例的特徵可部分地或整體地彼此耦接或彼此組合，且彼此進行各種相互運作且可在技術上受到驅動。本發明的實施例可彼此獨立執行，或可在相互依賴的關係下一併執行。
在為描述本發明實施例之各圖中的元件添加參考標號時，相同的元件可以具有與其他圖中相同的標號。
在本發明的實施例中，為了方便描述，將源極電極和汲極電極區分開來，且源極電極和汲極電極可以互換。源極電極可以是汲極電極，反之亦然。此外，任一實施例中的源極電極都可以是另一實施例中的汲極電極，而任一實施例中的汲極電極都可以是另一實施例中的源極電極。
在本發明的一些實施例中，為了方便描述，源極區與源極電極有所區別，汲極區與汲極電極有所區別，但本發明的實施例並不以此為限。源極區可以是源極電極，而汲極區可以是汲極電極。此外，源極區可以是汲極電極，而汲極區可以是源極電極。
圖1為根據本發明一實施例之薄膜電晶體的平面示意圖。圖2A為圖1之薄膜電晶體沿線I-I’的剖切示意圖。圖2B為圖1之薄膜電晶體沿線II-II’的剖切示意圖。
參照圖1、圖2A和圖2B，根據本發明一實施例的薄膜電晶體100可包含主動層130以及閘極電極150。舉例來說，參照圖1、圖2A和圖2B，薄膜電晶體100可包含主動層130以及與主動層130相間隔且至少部分與主動層130重疊的閘極電極150。
根據本發明一實施例的薄膜電晶體100可進一步包含基底基板110。參照圖2A和圖2B，主動層130設置於基底基板110上。
根據本發明一實施例的薄膜電晶體100可進一步包含緩衝層120。在圖2A和圖2B中，主動層130設置於緩衝層120上。舉例來說，緩衝層120設置於基底基板110與主動層130之間。
根據本發明一實施例的薄膜電晶體100可進一步包含閘極絕緣層140。參照圖2A和圖2B，閘極絕緣層140設置於主動層130上。舉例來說，閘極絕緣層140設置於主動層130與閘極電極150之間。
根據本發明一實施例的薄膜電晶體100可進一步包含層間絕緣層160。在圖2A中，層間絕緣層160設置於閘極電極150上。舉例來說，閘極電極150設置於閘極絕緣層140與層間絕緣層160之間。
根據本發明一實施例的薄膜電晶體100可進一步包含源極電極171以及汲極電極172。參照圖2A，源極電極171和汲極電極172設置於層間絕緣層160上。舉例來說，層間絕緣層160設置於閘極電極150與源極電極171和汲極電極172之間。
以下，將詳細描述根據本發明一實施例的薄膜電晶體100中的元件。
玻璃或塑膠可用作為基底基板110。可使用具有可撓性的透明塑膠作為塑膠，例如聚醯亞胺。
當用聚醯亞胺作為基底基板110時，考慮到要在基底基板110進行高溫沉積製程，可使用能夠承受高溫的耐熱聚醯亞胺。在這種情況下，為了形成薄膜電晶體，可在將聚醯亞胺基板設置於由如玻璃等高耐久性材料製成的載板上之狀態下進行沉積、蝕刻等製程。
參照圖2A和圖2B，緩衝層120可設置於基底基板110上。
緩衝層120形成於基底基板110上，且可由無機材料或有機材料製成。舉例來說，緩衝層120可包含絕緣氧化物，如氧化矽(SiO x)和氧化鋁(Al 2O 3)。
緩衝層120藉由阻擋如從基底基板110引入的濕氣和氧等雜質來保護主動層130，並且使基底基板110的頂部平坦化。緩衝層120可形成為單層或多層。
參照圖2A和圖2B，主動層130可設置於緩衝層120上。
主動層130可包含通道區130a、源極區130b以及汲極區130c。
舉例來說，主動層130可包含於一平面上與閘極電極150重疊的通道區130a、於一平面上沒有與閘極電極150重疊且連接於通道區130a之一側的源極區130b，以及於一平面上沒有與閘極電極150重疊且連接於通道區130a之另一側的汲極區130c。
根據本發明一實施例，源極區130b與汲極區130c相間隔，且通道區130a夾設於兩者之間。
根據本發明一實施例，主動層130可包含半導體材料。主動層130可包含氧化物半導體材料。
氧化物半導體材料例如可包含下列至少其中一者：IZO(InZnO)型氧化物半導體材料、IGO(InGaO)型氧化物半導體材料、ITO(InSnO)型氧化物半導體材料、IGZO(InGaZnO)型氧化物半導體材料、IGZTO(InGaZnSnO)型氧化物半導體材料、GZTO(GaZnSnO)型氧化物半導體材料、GZO(GaZnO)型氧化物半導體材料、ITZO(InSnZnO)型氧化物半導體材料和FIZO(FeInZnO)型氧化物半導體材料，但本發明並不以此為限。主動層130可包含本領域已知的另一氧化物半導體材料。
可藉由針對由半導體材料製成的主動層130之選擇性導體化形成源極區130b與汲極區130c。根據本發明一實施例，主動層130的一個特定部分被賦予導電性而允許此特定部分作為導體，這將被稱作選擇性導體化。
舉例來說，可藉由離子摻雜將主動層130選擇性導體化。因此，可形成源極區130b與汲極區130c，但本發明並不以此為限。可藉由本領域已知的其他方法將主動層130選擇性導體化。
源極區130b與汲極區130c沒有與閘極電極150重疊。與通道區130a相比，源極區130b與汲極區130c具有優異的導電性和高遷移率。因此，源極區130b與汲極區130c各自可以作為線條。
如圖1所示，通道區130a具有通道長度L以及通道寬度W。通道區130a的通道長度L係指在源極區130b與汲極區130c之方向上的長度。此外，通道區130a的通道寬度W對應垂直於通道區130a之長度的長度。
根據本發明一實施例，主動層130可包含第一源極導體化控制區135a以及第一汲極導體化控制區136a。此外，第一源極導體化控制區135a與第一汲極導體化控制區136a相間隔。舉例來說，第一源極導體化控制區135a與第一汲極導體化控制區136a相間隔，並且通道區130a的至少一部分夾設於兩者之間。
參照圖1和圖2B，第一源極導體化控制區135a可對應(例如但不限於形成於其內、界定於其內或設置於其內)通道區130a的至少一部分。圖1繪出第一源極導體化控制區135a對應通道區130a的至少一部分之配置，但本發明並不以此為限。第一源極導體化控制區135a可對應通道區130a並同時也對應源極區130b。
另外，第一汲極導體化控制區136a可對應通道區130a的至少一部分。圖1繪出第一汲極導體化控制區136a對應通道區130a的至少一部分之配置，但本發明並不以此為限。在圖1中，第一汲極導體化控制區136a可對應通道區130a並同時也對應汲極區130c。
根據本發明一實施例，可藉由圖案化主動層130形成第一源極導體化控制區135a與第一汲極導體化控制區136a。舉例來說，第一源極導體化控制區135a可為對應通道區130a的至少一部分且被主動層130圍繞的區域。舉例來說，第一源極導體化控制區135a可為主動層130被部分圖案化然後被移除的部分。
此外，第一汲極導體化控制區136a可為對應通道區130a的至少一部分且被主動層130圍繞的區域。舉例來說，第一汲極導體化控制區136a可為主動層130被部分圖案化然後被移除的部分。
參照圖1，根據本發明一實施例，第一源極導體化控制區135a與第一汲極導體化控制區136a具有寬度D以及長度S，且在這種情況下，寬度D的範圍可為0.5微米(µm)至5微米。
參照圖1，根據本發明一實施例，當第一源極導體化控制區135a與閘極電極150彼此重疊的區域具有長度S1時，長度S1的範圍可為0.5微米至1.5微米。第一汲極導體化控制區136a的情況也是如此，並且當第一汲極導體化控制區136a與閘極電極150相對應的區域具有長度S2時，長度S2的範圍可為0.5微米至1.5微米。
根據本發明一實施例，第一源極導體化控制區135a可對應源極區130b。當第一源極導體化控制區135a與源極區130b相對應的區域具有長度S3時，長度S3的範圍可為0.5微米至5微米。第一汲極導體化控制區136a的情況也是如此，並且當第一汲極導體化控制區136a與汲極區130c相對應的區域具有長度S4時，長度S4的範圍可為0.5微米至5微米。
另外，參照圖13，根據本發明一實施例，第一源極導體化控制區135a可沒有對應通道區130a和源極區130b之間的邊界。當第一源極導體化控制區135a與通道區130a和源極區130b間的邊界之間具有最短距離S5時，最短距離S5的範圍可為0.5微米至5微米。第一汲極導體化控制區136a的情況也是如此，並且當第一汲極導體化控制區136a與通道區130a和汲極區130c間的邊界之間具有最短距離S6時，最短距離S6的範圍可為0.5微米至1.5微米。
根據本發明一實施例，通道區130a可被部分導體化。舉例來說，由於通道區130a與閘極電極150重疊，通道區130a在導體化製程中不會被直接導體化。然而，通道區130a和源極區130b之間的邊界以及通道區130a和汲極區130c之間的邊界由於如金屬離子的摻雜物擴散、氫擴散及導體化製程中電漿的間接影響而可被部分導體化。因此，通道區130a和源極區130b之間的邊界以及通道區130a和汲極區130c之間的邊界可各自具有載子濃度梯度。載子濃度梯度將參照圖17和圖18詳述。
一般而言，當主動層130的通道區130a具有大的通道寬度W時，導體化擴散可於通道區130a與源極區130b和汲極區130c之間的邊界區域內進行。當導體化擴散進行時，薄膜電晶體100的閾值電壓(Vth)向負(-)方向偏移，進而薄膜電晶體100的驅動穩定性可能劣化。
當主動層130的通道區130a具有小的通道寬度W時，導體化擴散於通道區130a與源極區130b和汲極區130c之間的邊界區域內可能減少。另一方面，當主動層130的通道區130a具有小的通道寬度W時，通過薄膜電晶體100之通道區130a的載子總量可能減少，且導通電流(ON-current)特性可能劣化。如此一來，當大量電流流入於通道區130a具有小的通道寬度W的薄膜電晶體100時，薄膜電晶體100可能損壞，從而薄膜電晶體100的驅動穩定性可能劣化。因此，主動層130需要控制導體化擴散並同時具有大通道寬度W。
參照圖3、圖4A和圖4B，根據本發明一實施例的第一源極導體化控制區135a和第一汲極導體化控制區136a藉由圖案化第一主動層131形成，且第一主動層131於第一源極導體化控制區135a和第一汲極導體化控制區136a內可沒有堆疊或是具有小的厚度。如此一來，第一源極導體化控制區135a和第一汲極導體化控制區136a內幾乎沒有摻雜物濃度，或是摻雜物濃度很低。另外，在第一源極導體化控制區135a和第一汲極導體化控制區136a的周邊，摻雜物擴散可被避免或抑制。因此，第一源極導體化控制區135a和第一汲極導體化控制區136a可與在主動層130內形成具有小通道寬度W的多個通道區130a有相同作用，且即便通道區130a具有大寬度也能控制導體化滲透。
參照圖1，當主動層130包含第一源極導體化控制區135a及第一汲極導體化控制區136a時，在第一源極導體化控制區135a和第一汲極導體化控制區136a上的導體化可被抑制。因此，導體化在除了主動層130之通道區130a的第一源極導體化控制區135a和第一汲極導體化控制區136a以外的區域內進行。如此一來，即使主動層130的通道區130a具有大通道寬度W，進行導體化的區域的寬度變窄，從而導體化滲透進通道區130a能被避免或控制。
根據本發明一實施例，第一汲極導體化控制區136a可設置於係為跨過第一源極導體化控制區135a將源極區130b連接汲極區130c之最短線條的第一線條LN上。舉例來說，如圖1所示，第一源極導體化控制區135a和第一汲極導體化控制區136a可設置於第一線條LN上，但本發明並不以此為限。第一汲極導體化控制區136a可沒有設置於係為跨過第一源極導體化控制區135a將源極區130b連接汲極區130c之最短線條的第一線條LN上。
根據本發明一實施例的，主動層130可包含第一主動層131。舉例來說，第一主動層131可設置於通道區130a的至少一部分上、源極區130b的至少一部分上以及汲極區130c的至少一部分上。另外，第一主動層131可沒有設置於第一源極導體化控制區135a和第一汲極導體化控制區136a的至少一部分內。
當第一主動層131設置於第一源極導體化控制區135a內時，設置於第一源極導體化控制區135a內之第一主動層131的厚度可小於通道區130a中除了第一源極導體化控制區135a以外之區域內的第一主動層131的厚度(見圖4B)。
另外，當第一主動層131設置於第一汲極導體化控制區136a內時，設置於第一汲極導體化控制區136a內之第一主動層131的厚度可小於通道區130a中除了第一汲極導體化控制區136a以外之區域內的第一主動層131的厚度(見圖4B)。
根據本發明一實施例，第一源極導體化控制區135a可對應通道區130a和源極區130b之間的邊界且對應源極區130b的至少一部分。在圖1中，第一源極導體化控制區135a對應通道區130a和源極區130b之間的邊界且對應源極區130b，但本發明並不以此為限。第一源極導體化控制區135a可對應通道區130a和源極區130b之間的邊界且可沒有對應源極區130b(見圖9)。另外，第一源極導體化控制區135a可沒有對應通道區130a和源極區130b之間的邊界(見圖13)。
另外，根據本發明一實施例，第一汲極導體化控制區136a可對應通道區130a和汲極區130c之間的邊界且對應汲極區130c的至少一部分。在圖1中，第一汲極導體化控制區136a對應通道區130a和汲極區130c之間的邊界且對應汲極區130c，但本發明並不以此為限。第一汲極導體化控制區136a可對應通道區130a和汲極區130c之間的邊界且沒有對應汲極區130c(見圖9)。另外，第一汲極導體化控制區136a可沒有對應通道區130a和汲極區130c之間的邊界(見圖13)。
參照圖1或圖9，通道區130a可具有第一擴散區A1以及第二擴散區A2。舉例來說，根據本發明一實施例，第一擴散區A1和第二擴散區A2設置成彼此相間隔。
根據本發明一實施例，第一擴散區A1可設置於通道區130a上，且可與源極區130b接觸。第二擴散區A2可設置於通道區130a上，且可與汲極區130c接觸。
更詳細來說，第一擴散區A1和第二擴散區A2沒有對應第一源極導體化控制區135a和第一汲極導體化控制區136a。
第一擴散區A1和第二擴散區A2為部分導體化區域，且第一擴散區A1和第二擴散區A2意指在通道區130a內被部分導體化的區域。舉例來說，第一擴散區A1和第二擴散區A2對應閘極電極150，進而沒有在導體化製程中被直接導體化。然而，第一擴散區A1和第二擴散區A2可由於摻雜物擴散、氫擴散及導體化製程中之電漿的間接影響而被部分導體化。因此，第一擴散區A1和第二擴散區A2各自具有載子濃度梯度。載子濃度梯度將參照圖17和圖18詳述。
另外，參照圖1，第一擴散區A1和第二擴散區A2為通道區130a被部分導體化的區域，且通道區130a被部分導體化的區域的長度或是通道區130a的導體化距離可被理解為導體化滲透深度ΔL。
根據本發明一實施例，當第一擴散區A1和第二擴散區A2的長度視為導體化滲透深度ΔL時，導體化滲透深度ΔL的範圍可為0微米至1微米。舉例來說，在主動層130的選擇性導體化製程中，通道區130a被部分導體化，且導體化區域不作為通道。在圖1中，為第一擴散區A1和第二擴散區A2在通道區130a內的長度之導體化滲透深度表示為ΔL。另外，能夠作為有效通道且沒有被導體化的通道區130a之區域可視為有效通道。當導體化滲透深度ΔL增加時，有效通道的長度會縮短。
為了使薄膜電晶體執行開關功能，有效通道的長度應維持等於或大於預定值，且導體化滲透深度ΔL需要調整以確保有效通道的預定長度。因此，導體化滲透深度ΔL需要在0微米至1微米的範圍內。
閘極絕緣層140可設置於主動層130上。舉例來說，參見圖2A，閘極絕緣層140設置於主動層130與閘極電極150之間。
閘極絕緣層140可包含氧化矽、氮化矽和金屬氧化物至少其中一者。閘極絕緣層140可具有單層結構或多層結構。
閘極電極150可設置於閘極絕緣層140上。閘極電極150可包含下列至少其中一者：鋁基金屬，如鋁(Al)或鋁合金的鋁基金屬、如銀(Ag)或銀合金的銀基金屬、如銅(Cu)或銅合金的銅基金屬、如鉬(Mo)或鉬合金的鉬基金屬、鉻(Cr)、鉭(Ta)、釹(Nd)和鈦(Ti)。雖沒有繪示，閘極電極150可具有包含物理性質彼此不同之兩個導電層的多層結構。閘極電極150作為氫阻擋層以防止氫從閘極電極150的頂部引入。
根據本發明一實施例的薄膜電晶體100可進一步包含層間絕緣層160。層間絕緣層160設置於閘極電極150上。層間絕緣層160為絕緣材料製成的絕緣層。層間絕緣層160可由有機材料製成，也可由無機材料製成，還可由有機材料層和無機材料層堆疊而成。
根據本發明一實施例的薄膜電晶體100可包含源極電極171以及汲極電極172。舉例來說，如圖2A所示，源極電極171與汲極電極172可設置於層間絕緣層160上。
源極電極171與汲極電極172可相間隔且分別連接於主動層130。參照圖2A，源極電極171與汲極電極172各自可透過接觸恐與主動層130連接。更詳細來說，源極電極171與汲極電極172各自可透過接觸恐與主動層130的源極區130b和汲極區130c連接。
源極電極171與汲極電極172各自可包含下列至少其中一者：鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅及其合金。
在一實施例和本發明的圖式中，只是為了便於描述而加以區分源極電極171和汲極電極172，且源極電極171與汲極電極172不以圖式和上述內容為限。源極電極171與汲極電極172可互換。也只是為了便於描述而加以區分源極區130b與汲極區130c，且源極區130b與汲極區130c可互換。
圖3為根據本發明另一實施例之薄膜電晶體200的剖切示意圖。
根據本發明一實施例，第一主動層131可進一步包含第一氧化物半導體層131a以及第二氧化物半導體層131b。在圖3中，第二氧化物半導體層131b可設置於第一氧化物半導體層131a上。
圖4A為根據本發明又另一實施例之薄膜電晶體300的平面示意圖以及沿其中的線III-III’的剖切示意圖。圖4B為根據本發明再另一實施例之薄膜電晶體300的平面示意圖以及沿其中的線III-III’的剖切示意圖。
參照圖4A，相較於圖1，根據本發明一實施例的主動層130可進一步包含第一主動層131以及位於第一主動層131上的第二主動層132。
根據本發明一實施例，第二主動層132可由半導體材料形成。第二主動層132可包含氧化物半導體材料。
第二主動層132可由與第一主動層131相同的氧化物半導體材料製成，或是由與第一主動層131不同的氧化物半導體材料製成。
根據本發明一實施例，第二主動層132可設置於全部的通道區130a內、全部的源極區130b內和全部的汲極區130c內。舉例來說，第二主動層132可設置於第一源極導體化控制區135a內以及第一汲極導體化控制區136a內。參照圖4，第二主動層132設置於第一源極導體化控制區135a內以及第一汲極導體化控制區136a內。更詳細來說，第二主動層132的至少一部分可於第一源極導體化控制區135a和第一汲極導體化控制區136a內與第一主動層131的一側接觸。
更詳細來說，在圖4A中，第一主動層131沒有設置於第一源極導體化控制區135a和第一汲極導體化控制區136a的至少一部分內，且第二主動層132設置於第一源極導體化控制區135a和第一汲極導體化控制區136a內。進一步參照圖4A，第二主動層132可於第一源極導體化控制區135a和第一汲極導體化控制區136a內與緩衝層120接觸。
另一方面，相較於圖4A，圖4B中的第一主動層131設置於第一源極導體化控制區135a內。舉例來說，當第一主動層131設置於第一源極導體化控制區135a內時，設置於第一源極導體化控制區135a內之第一主動層131的厚度可小於設置於通道區130a中除了第一源極導體化控制區135a以外之區域內的第一主動層131的厚度。在這種情況下，第二主動層132於第一源極導體化控制區135a中沒有和緩衝層120接觸。
此外，第一主動層131可設置於第一汲極導體化控制區136a內。舉例來說，當第一主動層131設置於第一汲極導體化控制區136a內時，設置於第一汲極導體化控制區136a內之第一主動層131的厚度可小於設置於通道區130a中除了第一汲極導體化控制區136a以外之區域內的第一主動層131的厚度。在這種情況下，第二主動層132於第一汲極導體化控制區136a中沒有和緩衝層120接觸。
根據本發明一實施例的，即便主動層130具有多層結構，第一源極導體化控制區135a與第一汲極導體化控制區136a相較於主動層130中除了第一源極導體化控制區135a和第一汲極導體化控制區136a以外之區域具有較小面積，這樣就可控制到通道區130a的導體化滲透深度ΔL。
圖5為根據本發明再另一實施例之薄膜電晶體400的平面示意圖以及沿其中的線IV-IV’的剖切示意圖。
在圖5中，相較於圖4，第一主動層131可包含第一氧化物半導體層131a以及第二氧化物半導體層131b。參照圖5，第一主動層131可包含第一氧化物半導體層131a以及位於第一氧化物半導體層131a上的第二氧化物半導體層131b。舉例來說，第一主動層131可被圖案化以形成第一源極導體化控制區135a和第一汲極導體化控制區136a，並且第二主動層132可設置於全部的通道區130a內、全部的源極區130b內以及全部的汲極區130c內。更詳細來說，第二主動層132可設置於第一源極導體化控制區135a內以及第一汲極導體化控制區136a內。第二主動層132的至少一部分可於第一源極導體化控制區135a和第一汲極導體化控制區136a內與第一氧化物半導體層131a和第二氧化物半導體層131b其中任一者接觸。
圖6為根據本發明再另一實施例之薄膜電晶體500的平面示意圖以及沿其中的線V-V’的剖切示意圖。
在圖6中，相較於圖4，第二主動層132可包含第三氧化物半導體層132a以及第四氧化物半導體層132b。參照圖6，第二主動層132可包含第三氧化物半導體層132a以及位於第三氧化物半導體層132a上的第四氧化物半導體層132b。舉例來說，第一主動層131可被圖案化以形成第一源極導體化控制區135a和第一汲極導體化控制區136a，並且第二主動層132可設置於全部的通道區130a內、全部的源極區130b內以及全部的汲極區130c內。更詳細來說，第一主動層131的至少一部分可於第一源極導體化控制區135a和第一汲極導體化控制區136a內與第三氧化物半導體層132a的至少一部分接觸。
圖7為根據本發明再另一實施例之薄膜電晶體600的剖切示意圖。
參照圖7，根據本發明一實施例，閘極絕緣層140可覆蓋主動層130之通道區130a的上表面，且可被圖案化成暴露源極區130b和汲極區130c之上表面的各種形狀。在圖7中，閘極絕緣層140覆蓋主動層130的整個上表面，但本發明並不以此為限。閘極絕緣層140可暴露源極區130b和汲極區130c的上表面(見圖2A)。
圖8為根據本發明再另一實施例之薄膜電晶體700的平面示意圖。
在圖8中，相較於圖1，主動層130進一步包含第二源極導體化控制區135b以及第二汲極導體化控制區136b。
根據本發明一實施例的，主動層130包含相間隔的第二源極導體化控制區135b以及第二汲極導體化控制區136b，並且第二源極導體化控制區135b可對應通道區130a的至少一部分。第二汲極導體化控制區136b可對應通道區130a的至少一部分。
圖8繪示第一源極導體化控制區135a、第二源極導體化控制區135b、第一汲極導體化控制區136a以及第二汲極導體化控制區136b具有相同尺寸，但本發明並不以此為限。第一源極導體化控制區135a、第二源極導體化控制區135b、第一汲極導體化控制區136a以及第二汲極導體化控制區136b的尺寸可不相同。
圖8繪示在平面圖中的第一源極導體化控制區135a設置於第二源極導體化控制區135b的頂部上，但本發明並不以此為限，且第一源極導體化控制區135a和第二源極導體化控制區135b的位置可以互換。這同樣適用於第一汲極導體化控制區136a和第二汲極導體化控制區136b。
第二源極導體化控制區135b可對應通道區130a和源極區130b之間的邊界且可對應源極區130b的至少一部分。在圖8中，第二源極導體化控制區135b對應通道區130a和源極區130b之間的邊界且對應源極區130b的至少一部分，但本發明並不以此為限。第二源極導體化控制區135b可沒有對應源極區130b或沒有對應通道區130a和源極區130b之間的邊界。
第二汲極導體化控制區136b可對應通道區130a和汲極區130c之間的邊界且可對應汲極區130c的至少一部分。在圖8中，第二汲極導體化控制區136b對應通道區130a和汲極區130c之間的邊界且對應汲極區130c的至少一部分，但本發明並不以此為限。第二汲極導體化控制區136b可沒有對應汲極區130c或沒有對應通道區130a和汲極區130c之間的邊界。
參照圖8，第一擴散區A1可設置於第一源極導體化控制區135a與第二源極導體化控制區135b之間。在這種情況下，第一擴散區A1沒有對應第一源極導體化控制區135a與第二源極導體化控制區135b。
參照圖8，第二擴散區A2可設置於第一汲極導體化控制區136a與第二汲極導體化控制區136b之間。在這種情況下，第二擴散區A2沒有對應第一汲極導體化控制區136a與第二汲極導體化控制區136b。
根據本發明一實施例，當主動層130包含第二源極導體化控制區135b時，第一源極導體化控制區135a與第二源極導體化控制區135b相間隔。當第一源極導體化控制區135a與第二源極導體化控制區135b相間隔時，第一擴散區A1可設置於第一源極導體化控制區135a與第二源極導體化控制區135b之間。
當主動層130包含第一汲極導體化控制區136a以及第二汲極導體化控制區136b時，第一汲極導體化控制區136a與第二汲極導體化控制區136b相間隔。當第一汲極導體化控制區136a與第二汲極導體化控制區136b相間隔時，第二擴散區A2可設置於第一汲極導體化控制區136a與第二汲極導體化控制區136b之間。
根據本發明一實施例，第一源極導體化控制區135a和第二源極導體化控制區135b可按0.5微米至20微米的間隔設置。
此外，第一汲極導體化控制區136a和第二汲極導體化控制區136b可按0.5微米至20微米的間隔設置。此時，第一源極導體化控制區135a和第二源極導體化控制區135b之間的間隔以及第一汲極導體化控制區136a和第二汲極導體化控制區136b之間的間隔可相同或互不相同。
當第一源極導體化控制區135a和第二源極導體化控制區135b之間的間隔大於20微米時，內部進行導體化之通道區130a的區域的寬度變寬，從而無法避免或控制通道區130a內的導體化。如此一來，第一擴散區A1和第二擴散區A2的導體化滲透深度ΔL變長且具有相對短的有效通道長度。另外，薄膜電晶體的閾值電壓(Vth)向負(-)方向偏移，進而薄膜電晶體的驅動穩定性可能劣化。甚至第一汲極導體化控制區136a和第二汲極導體化控制區136b之間的間隔大於20微米時也是一樣的情況。
當第一源極導體化控制區135a和第二源極導體化控制區135b之間的間隔範圍在0.5微米至20微米時，內部進行導體化之通道區130a的區域的寬度變窄，從而可避免或控制通道區130a內的導體化。另一方面，當第一源極導體化控制區135a和第二源極導體化控制區135b之間的間隔小於0.5微米時，內部進行導體化之區域的寬度太窄，通過薄膜電晶體100之通道區130a的載子總量可能減少，且導通電流可能被抑制。如此一來，當大量電流流入內部進行導體化之區域具有小寬度的薄膜電晶體100時，薄膜電晶體100可能損壞，從而薄膜電晶體100的驅動穩定性可能劣化。甚至第一汲極導體化控制區136a和第二汲極導體化控制區136b之間的間隔小於0.5微米時也是一樣的情況。
根據本發明一實施例，主動層130可進一步包含第三源極導體化控制區以及第三汲極導體化控制區。儘管圖8只有繪示第一源極導體化控制區135a、第二源極導體化控制區135b、第一汲極導體化控制區136a以及第二汲極導體化控制區136b，本發明並不以此為限。儘管沒有表示出來，但可以提供三個或更多個源極槽和三個或更多個汲極槽。
圖9為根據本發明再另一實施例之薄膜電晶體800的平面示意圖。
在圖9中，相較於圖8，第一源極導體化控制區135a與第二源極導體化控制區135b對應通道區130a和源極區130b之間的邊界，且可對應源極區130b。此外，第一汲極導體化控制區136a與第二汲極導體化控制區可對應通道區130a和汲極區130c之間的邊界，且可對應汲極區130c。
根據本發明一實施例，即便第一源極導體化控制區135a、第二源極導體化控制區135b、第一汲極導體化控制區136a以及第二汲極導體化控制區136b沒有對應源極區130b和汲極區130c，也能避免或控制導體化擴散至通道區130a內。
圖10為根據本發明再另一實施例之薄膜電晶體900的平面示意圖。
在圖10中，相較於圖9，第一源極導體化控制區135a或第二源極導體化控制區135b的至少一部分可對應源極區130b。
在圖10中，第一源極導體化控制區135a對應源極區130b且第二源極導體化控制區135b沒有對應源極區130b，但本發明並不以此為限。第一源極導體化控制區135a可沒有對應源極區130b，且第二源極導體化控制區135b可對應源極區130b。
根據本發明一實施例，第一汲極導體化控制區136a或第二汲極導體化控制區136b的至少一部分可對應汲極區130c。在圖10中，第一汲極導體化控制區136a對應汲極區130c且第二汲極導體化控制區136b沒有對應汲極區130c，但本發明並不以此為限。第一汲極導體化控制區136a可沒有對應汲極區130c，且第二汲極導體化控制區136b可對應汲極區130c。
圖11A為根據本發明再另一實施例之薄膜電晶體的平面示意圖。
圖11B為圖11A之薄膜電晶體沿線VI-VI’的剖切示意圖。
圖11C為圖11A之薄膜電晶體沿線VII-VII’的剖切示意圖。
根據本發明一實施例，第一源極導體化控制區135a於通道區130a的長度方向上對應邊緣R，且這種情況下，通道區130a的長度方向係為將源極區130b與汲極區130c連接的方向。
參照圖11A、圖11B和圖11C，薄膜電晶體1000的主動層130包含第一主動層131以及第二主動層132。
舉例來說，主動層130包含第一源極導體化控制區135a以及第二源極導體化控制區135b，且第一源極導體化控制區135a與第二源極導體化控制區135b於通道區130a的長度方向上對應邊緣R。更詳細來說，參照圖8，第一源極導體化控制區135a與第二源極導體化控制區135b於通道區130a的長度方向上沒有對應邊緣R。舉例來說，在圖8中，第一源極導體化控制區135a和第二源極導體化控制區135b於通道區130a的長度方向上與邊緣R相隔設置。
根據本發明一實施例，第一汲極導體化控制區136a於通道區130a的長度方向上可對應邊緣R。
參照圖11A、圖11B和圖11C，主動層130包含第一汲極導體化控制區136a以及第二汲極導體化控制區136b，且第一汲極導體化控制區136a與第二汲極導體化控制區136b於通道區130a的長度方向上對應邊緣R。關於第一源極導體化控制區135a和第二源極導體化控制區135b的贅述將予以省略。
在圖11A、圖11B和圖11C中，主動層包含第一主動層131以及第二主動層132，但本發明並不以此為限。主動層可不包含第二主動層132。
圖12A為另一種圖11A之薄膜電晶體沿線VI-VI’的剖切示意圖。圖12B為另一種圖11A之薄膜電晶體沿線VII-VII’的剖切示意圖。在圖12A和圖12B中，相較於圖11B和圖11C，主動層可不包含第二主動層132。圖13為根據本發明再另一實施例之薄膜電晶體1100的平面示意圖。
根據本發明一實施例，第一源極導體化控制區135a可沒有對應通道區130a和源極區130b之間的邊界。第一汲極導體化控制區136a可沒有對應通道區130a和汲極區130c之間的邊界。
在圖13中，相較於圖8，第一源極導體化控制區135a與第二源極導體化控制區135b可沒有對應源極區130b，且可可沒有對應源極區130b和通道區130a之間的邊界。
根據本發明一實施例的，即使第一源極導體化控制區135a與第二源極導體化控制區135b沒有對應源極區130b和通道區130a之間的邊界，也能避免或控制導體化擴散至通道區130a內。同樣地，即使第一汲極導體化控制區136a與第二汲極導體化控制區136b沒有對應汲極區130c和通道區130a之間的邊界，也能避免或控制導體化擴散至通道區130a內。
圖14為根據本發明再另一實施例之薄膜電晶體1200的平面示意圖。
在圖14中，相較於圖13，第一源極導體化控制區135a與第二源極導體化控制區135b對應源極區130b和通道區130a之間的邊界且沒有對應源極區130b，但本發明並不以此為限。只有第一汲極導體化控制區136a與第二汲極導體化控制區136b可對應汲極區130c和通道區130a之間的邊界且可沒有對應汲極區130c。即使這種情況下，也能控制或避免導體化擴散至通道區130a內。
圖15為根據本發明再另一實施例之薄膜電晶體1300的平面示意圖。
在圖15中，相較於圖13，第一源極導體化控制區135a與第二源極導體化控制區135b對應源極區130b，但本發明並不以此為限。只有第一汲極導體化控制區136a與第二汲極導體化控制區136b可對應汲極區130c。在任何情況下，都能控制或避免導體化擴散至通道區130a內。
圖16A為根據本發明實施例和比較例的薄膜電晶體之閾值電壓的曲線圖。
圖16B為根據圖16A之比較例薄膜電晶體的平面示意圖。
在圖16A中，標示「a」的曲線係為根據本發明一實施例之薄膜電晶體的閾值電壓(Vth)量測結果，且標示「b」的曲線係為根據一比較例之薄膜電晶體的閾值電壓(Vth)量測結果。
圖16A的圖表中，橫軸表示閘極電壓V GS，且縱軸表示汲極-源極電流I DS的對數值。
根據本發明一實施例的薄膜電晶體包含第一源極導體化控制區135a以汲第一汲極導體化控制區136a。另一方面，根據一比較例的薄膜電晶體沒有包含第一源極導體化控制區135a以及第一汲極導體化控制區136a(見圖16B)。根據本發明一實施例的薄膜電晶體可進一步包含第二源極導體化控制區135b以及第二汲極導體化控制區136b。
在本實施例包含第一源極導體化控制區135a以及第一汲極導體化控制區136a的情況下，可避免或控制在通道區130a和源極區130b之間的邊界以及通道區130a和汲極區130c之間的邊界的導體化滲透。如此一來，即使主動層130的通道區130a具有大的通道寬度W，內部進行導體化之區域的通道寬度W變窄，進而可抑制或控制通道區130a內的導體化。
藉此，當通道區130a內的導體化被抑制或控制時，導體化滲透深度ΔL變短，進而獲得相對大的有效通道長度。此外，當通道區130a內的導體化被抑制或控制時，可控制薄膜電晶體之閾值電壓(Vth)朝負方向(-)的偏移，從而改善薄膜電晶體的驅動穩定性。
參照圖16B，在不包含第一源極導體化控制區135a以及第一汲極導體化控制區136a的比較例中，導體化可能在通道區130a和源極區130b之間的邊界以及通道區130a和汲極區130c之間的邊界進行。
因此，當導體化於通道區130a內進行時，導體化滲透深度ΔL的長度增長，從而獲得相對短的有效通道長度。此外，當導體化於通道區130a內進行時，薄膜電晶體之閾值電壓(Vth)可能朝負方向(-)的偏移，進而薄膜電晶體的驅動穩定性可能劣化。
當根據本發明一實施例之包含有第一源極導體化控制區135a以及第一汲極導體化控制區136a之主動層130的薄膜電晶體與根據一比較例之包含沒有第一源極導體化控制區135a以及第一汲極導體化控制區136a之主動層130的薄膜電晶體作比較時，值得注意的是在導通電流相同的情況下，根據一比較例的薄膜電晶體的閾值電壓(Vth)向負(-)方向偏移。
圖17為繪示主動層130各區域之載子濃度的示意圖。舉例來說，圖17為繪示根據主動層130沿線VIII-VIII’的載子濃度的示意圖。在這種情況下，主動層130可由氧化物半導體材料製成。
圖17中的橫軸依序表示源極區130b、通道區130及汲極區130c，第一源極導體化控制區135a對應源極區130b和通道區130a，且第一汲極導體化控制區136a對應通道區130a和汲極區130c。圖17的橫軸可對應從圖17所示的主動層130左端開始測量的距離。圖17中的縱軸表示載子濃度(a.u.)。
參照圖17，第一主動層131於第一源極導體化控制區135a和第一汲極導體化控制區136a尚可沒有堆疊或是可能是小厚度。如此一來，在第一源極導體化控制區135a與第一汲極導體化控制區136a內幾乎沒有摻雜物濃度，或是摻雜物為低濃度。藉此，第一源極導體化控制區135a與第一汲極導體化控制區136a的載子濃度可不存在或是非常低。另一方面，設置於通道區130a中除了第一源極導體化控制區135a和第一汲極導體化控制區136a以外之區域的第一主動層131的厚度大於設置於第一源極導體化控制區135a和第一汲極導體化控制區136a內之第一主動層131的厚度，其中除了第一源極導體化控制區135a和第一汲極導體化控制區136a以外之通道區130a的載子濃度大於第一源極導體化控制區135a和第一汲極導體化控制區136a的載子濃度。源極區130b和汲極區130c是藉由導體化形成的區域，並且具有高載子濃度。
圖18為繪示主動層130各區域之載子濃度的示意圖。舉例來說，圖18為繪示根據主動層130沿線IX-IX’的載子濃度的示意圖。在這種情況下，主動層130可由氧化物半導體材料製成。
圖18中的縱軸與圖17中的縱軸相同，因此將省略其描述。
圖18中的橫軸依序表示源極區130b、通道區130a及汲極區130c，且通道區130a包含第一擴散區A1以及第二擴散區A2。圖18的橫軸可對應從圖18所示的主動層130左端開始測量的距離。
參照圖18，除了第一源極導體化控制區135a和第一汲極導體化控制區136a以外的通道區130a具有高載子濃度，且源極區130b和汲極區130c是藉由導體化形成的區域並具有高載子濃度。另外，載子濃度梯度形成於第一擴散區A1和第二擴散區A2內。
根據本發明一實施例，第一擴散區A1具有沿遠離源極區130b的方向降低的載子濃度梯度。舉例來說，參照圖18，源極區130b內的載子濃度為最高，第一擴散區A1的載子濃度隨著第一擴散區A1遠離源極區130b逐漸降低，且通道區130a內不包含第一擴散區A1和第二擴散區A2的載子濃度為最低。
根據本發明一實施例，第二擴散區A2具有沿遠離汲極區130c的方向降低的載子濃度梯度。舉例來說，參照圖18，汲極區130c內的載子濃度為最高，第二擴散區A2的載子濃度隨著第二擴散區A2遠離汲極區130c逐漸降低，且通道區130a內不包含第一擴散區A1和第二擴散區A2的載子濃度為最低。
圖19為根據本發明一實施例之顯示設備1500的示意圖。
如圖19所示，根據本發明一實施例的顯示設備1500可包含顯示面板310、閘極驅動器320、資料驅動器330以及控制器340。
顯示面板310包含閘極線GL以及資料線DL，且像素P設置於閘極線GL和資料線DL交叉的區域內。可藉由驅動像素P顯示影像。閘極線GL、資料線DL和像素P可以設置於基底基板110上。
控制器340控制閘極驅動器320和資料驅動器330。控制器340藉由使用未繪示的外部系統所供應的訊號輸出用來控制閘極驅動器320的閘極控制訊號GCS以及用來控制資料驅動器330的資料控制訊號DCS。此外，控制器340對從外部系統輸入的輸入影像資料進行採樣，重新調整採樣資料，並將重新調整過的數位影像資料RGB提供給資料驅動器330。
閘極控制訊號GCS包含閘極啟動脈衝(gate start pulse，GSP)、閘極移位時脈(gate shift clock，GSC)、閘極輸出致能訊號(gate output enable，GOE)、啟動訊號(start signal，Vst)以及閘極時脈(gate clock，GCLK)。並且，用以控制移位暫存器的控制訊號可被包含於閘極控制訊號GCS中。
資料控制訊號DCS包含源極啟動脈衝(source start pulse，SSP)、源極移位時脈(source shift clock，SSC)、源極輸出致能訊號(source output enable signal，SOE)以及極性控制訊號(polarity control signal，POL)。
資料驅動器330將資料電壓供應至顯示面板310的資料線DL。舉例來說，資料驅動器330將從控制器340輸入的影像資料RGB轉變成類比資料電壓，並將資料電壓供應至資料線DL。
根據本發明一實施例，閘極驅動器320可封裝於顯示面板310上。這樣一來，閘極驅動器320直接封裝於顯示面板310上的結構將稱作板內閘極(GIP)結構。舉例來說，在板內閘極結構中，閘極驅動器320可設置於基底基板110上。
根據本發明一實施例的顯示設備1500可包含上述的薄膜電晶體100、200、300、400、500、600、700、800、900、1000、1100、1200以及1300。根據本發明一實施例，閘極驅動器320可包含上述的薄膜電晶體100、200、300、400、500、600、700、800、900、1000、1100、1200以及1300。
閘極驅動器320可包含移位暫存器350。移位暫存器350藉由利用由控制器340傳送的啟動訊號和閘極時脈依序向閘極線GL提供一幀的閘極脈衝訊號。在這種情況下，一幀指的是通過顯示面板310輸出一個影像的期間。閘極脈衝的啟動電壓能夠啟動設置於像素P中的開關裝置(薄膜電晶體)。
另外，移位暫存器350在不提供閘極脈衝的另一幀期間向閘極線GL提供能夠關閉開關裝置的閘極關閉訊號。以下，閘極脈衝和閘極關閉訊號統稱為掃描訊號SS或Scan。移位暫存器350可包含上述的薄膜電晶體100、200、300、400、500、600、700、800、900、1000、1100、1200以及1300。
圖20為移位暫存器350的示意圖。
如圖20所示，移位暫存器350可包含g個級數351(ST1至STg)。
移位暫存器350透過閘線線GL將掃描訊號SS傳送給與閘極線GL連接的像素P。各個級數351可連接於一個閘極線GL。當g條閘極線GL形成於顯示面板310中時，移位暫存器350可包含g個級數351(ST1至STg)，且可生成g個掃描訊號SS1至SSg。
一般而言，各個級數351在一幀內輸出一次閘極脈衝GP，且閘極脈衝GP從各個級數351依序輸出。
圖21為圖19之任一像素P的電路示意圖。
圖21的電路示意圖係為包含有機發光二極體作為顯示裝置710之顯示設備1500的像素P的等效電路示意圖。
參照圖21，像素P包含顯示裝置710以及用來驅動顯示裝置710的像素驅動電路PDC。舉例來說，根據本發明一實施例的顯示設備1500可包含於基底基板110上的像素驅動電路PDC。
圖21的像素驅動電路PDC包含係為開關電晶體的第一薄膜電晶體TR1以及係為驅動電晶體的第二薄膜電晶體TR2。根據本發明另一實施例的顯示設備1500可包含上述的薄膜電晶體100、200、300、400、500、600、700、800、900、1000、1100、1200和1300至少其中一者。
第一薄膜電晶體TR1連接於閘極線GL和資料線DL，且藉由透過閘極線GL提供的掃描訊號SS開啟或關閉。資料線DL提供資料電壓Vdata給像素驅動電路PDC，且第一薄膜電晶體TR1控制資料電壓Vdata的施加。
驅動電源線PL提供驅動電壓Vdd給顯示裝置710，且第一薄膜電晶體TR1控制驅動電壓Vdd。驅動電壓Vdd是用來驅動作為顯示裝置710之有機發光二極體的像素驅動電壓。
當藉由閘極驅動器320透過閘極線GL施加的掃描訊號SS開啟第二薄膜電晶體TR2時，透過資料線DL提供的資料電壓Vdata提供給與顯示裝置710連接之第二薄膜電晶體TR2的閘極電極。資料電壓Vdata在第二薄膜電晶體TR2的閘極電極和源極電極之間形成的儲存電容器Cst中充電。
透過第二薄膜電晶體TR2向作為顯示裝置710之有機發光二極體提供的電流大小是根據資料電壓Vdata控制，其中可控制顯示裝置710輸出的光的灰階。
圖22為根據本發明另一實施例之顯示設備1600的任一像素P的電路示意圖。
圖22係為有機發光顯示設備之像素P的等效電路示意圖。如圖22所示的顯示設備1600的像素P包含作為顯示裝置710的有機發光二極體以及用來驅動顯示裝置710的像素驅動電路PDC。顯示裝置710連接於像素驅動電路PDC。在像素P中，設置有用來供應訊號給像素驅動電路PDC的訊號線DL、GL、PL、RL以及SCL。
資料電壓Vdata供應給資料線DL，掃描訊號供應給閘極線GL，用來驅動像素的驅動電壓Vdd供應給驅動電源線PL，參考電壓Vref供應給參考線RL，且感應控制信號SCS供應給感應控制線SCL。
像素驅動電路PDC例如包含與閘極線GL和資料線DL連接的第一薄膜電晶體TR1(開關電晶體)、用來根據透過第一薄膜電晶體TR1傳送的資料電壓Vdata控制輸出到顯示裝置710的電流大小的第二薄膜電晶體TR2(驅動電晶體)，以及用來感應第二薄膜電晶體TR2特性的第三薄膜電晶體TR3(感應電晶體)。
第一薄膜電晶體TR1藉由供應給閘極線GL的掃描訊號SS開啟以傳送供應給資料線DL的資料電壓Vdata至第二薄膜電晶體TR2的閘極電極。
第三薄膜電晶體TR3連接於第二薄膜電晶體TR2和顯示裝置710與參考線RL之間的第一節點n1，並因此藉由感應控制訊號SCS被開啟或關閉以及在感應期間感應作為驅動電晶體之第二薄膜電晶體TR2的特性。
連接於第二薄膜電晶體TR2的閘極電極的第二節點n2與第一薄膜電晶體TR1連接。在第二節點n2和第一節點n1之間形成儲存電容器Cst。
當第一薄膜電晶體TR1開啟時，透過資料線DL供應的資料電壓Vdata供應給第二薄膜電晶體TR2的閘極電極。資料電壓Vdata在第二薄膜電晶體TR2的閘極電極和源極電極之間的儲存電容器Cst中充電。
當第二薄膜電晶體TR2開啟時，電流根據用來驅動像素的驅動電壓Vdd透過第二薄膜電晶體TR2供應給顯示裝置710，其中從顯示裝置710輸出光。
根據本發明另一實施例的顯示設備1600可包含上述的薄膜電晶體100、200、300、400、500、600、700、800、900、1000、1100、1200和1300至少其中一者。
圖23為根據本發明又另一實施例之顯示設備1700的任一像素P的電路示意圖。
如圖23所示之顯示設備1700的像素P包含作為顯示裝置710的有機發光二極體以及用來驅動顯示裝置710的像素驅動電路PDC。顯示裝置710連接於像素驅動電路PDC。
像素驅動電路PDC包含薄膜電晶體TR1、TR2、TR3以及TR4。在像素P中，設置有用來供應驅動訊號給像素驅動電路PDC的訊號線DL、EL、GL、PL、SCL以及RL。
相較於圖22的像素P，圖23的像素P更包含發光控制線EL。發光控制訊號EM供應給發光控制線EL。此外，相較於圖22的像素驅動電路PDC，圖23的像素驅動電路PDC更包含第四薄膜電晶體TR4，其為用來控制第二薄膜電晶體TR2之發光時間的發光控制電晶體。第一薄膜電晶體TR1藉由供應給閘極線GL的掃描訊號SS開啟以傳送供應給資料線DL的資料電壓Vdata至第二薄膜電晶體TR2的閘極電極。
儲存電容器Cst置於第二薄膜電晶體TR2的閘極電極與顯示裝置710之間。
第三薄膜電晶體TR3連接於參考線RL，並因此藉由感應控制訊號SCS被開啟或關閉以及在感應期間感應作為驅動電晶體之第二薄膜電晶體TR2的特性。
第四薄膜電晶體TR4根據發光控制訊號EM將驅動電壓Vdd傳送到第二薄膜電晶體TR2，或是屏蔽驅動電壓Vdd。當第四薄膜電晶體TR4開啟時，電流供應給第二薄膜電晶體TR2，其中從顯示裝置710輸出光。
除了上述結構外，根據本發明又另一實施例的像素驅動電路PDC還可形成為各種結構。像素驅動電路PDC可例如包含五個或更多個薄膜電晶體。
根據本發明，可獲得以下優點。
根據本發明一實施例的薄膜電晶體中，主動層包含圖案，使得即便通道區具有大的寬度，導體化滲透深度也能得到控制。
根據本發明一實施例的薄膜電晶體中，主動層包含圖案，使得即便通道區具有大的寬度，也能防止或抑制閾值電壓向負(-)方向偏移。
根據本發明一實施例的薄膜電晶體中，主動層包含圖案，從而提供穩定性和優異的可靠性。
對於本領域具有通常知識者顯而易見的是，上述本發明不限於上述實施例及圖式，且在不脫離本發明的精神或範圍下可對薄膜電晶體和顯示設備進行多種替換、修改及變化。因此，本發明的範圍由請求項界定，並表示從請求項的同等概念、範圍及意義衍生的所有變化或修改皆落入本發明的範圍內。
100、200、300、400、500、600、700、800、900、1000、1100、1200、1300:薄膜電晶體 110:基底基板 120:緩衝層 130:主動層 130a:通道區 130b:源極區 130c:汲極區 131:第一主動層 132:第二主動層 131a:第一氧化物半導體層 131b:第二氧化物半導體層 132a:第三氧化物半導體層 132b:第四氧化物半導體層 135a:第一源極導體化控制區 136a:第一汲極導體化控制區 135b:第二源極導體化控制區 136b:第二汲極導體化控制區 140:閘極絕緣層 150:閘極電極 160:層間絕緣層 171:源極電極 172:汲極電極 A1:第一擴散區 A2:第二擴散區 D:寬度 L:通道長度 LN:第一線條 ΔL:導體化滲透深度 R:邊緣 S、S1、S2、S3、S4:長度 S5、S6:最短距離 W:通道寬度 1500、1600、1700:顯示設備 310:顯示面板 320:閘極驅動器 330:資料驅動器 340:控制器 350:移位暫存器 351、ST1~STg:級數 710:顯示裝置 Cst:儲存電容器 DL:資料線 EL:發光控制線 GL:閘極線 P:像素 PL:驅動電源線 PDC:像素驅動電路 RL:參考線 SCL:感應控制線 TR1:第一薄膜電晶體 TR2:第二薄膜電晶體 TR3:第三薄膜電晶體 TR4:第四薄膜電晶體 SS1~SSg:掃描訊號 Vdata:資料電壓 Vdd:驅動電壓 Vref:參考電壓 n1:第一節點 n2:第二節點 GCS:閘極控制訊號 DCS:資料控制訊號 SCS:感應控制信號 EM:發光控制訊號 RGB:影像資料
圖式被提供以對本發明的進一步理解，且合併於本申請並構成本申請的一部分。圖式說明本發明的實施例，並與描述一起用於解釋各種原理。在圖中： 圖1為根據本發明一實施例之薄膜電晶體的平面示意圖。 圖2A為圖1之薄膜電晶體沿線I-I’的剖切示意圖。 圖2B為圖1之薄膜電晶體沿線II-II’的剖切示意圖。 圖3為根據本發明另一實施例之薄膜電晶體的剖切示意圖。 圖4A為根據本發明又另一實施例之薄膜電晶體的平面示意圖以及沿其中的線III-III’的剖切示意圖。 圖4B為根據本發明再另一實施例之薄膜電晶體的平面示意圖以及沿其中的線III-III’的剖切示意圖。 圖5為根據本發明再另一實施例之薄膜電晶體的平面示意圖以及沿其中的線IV-IV’的剖切示意圖。 圖6為根據本發明再另一實施例之薄膜電晶體的平面示意圖以及沿其中的線V-V’ 的剖切示意圖。 圖7為根據本發明再另一實施例之薄膜電晶體的剖切示意圖。 圖8為根據本發明再另一實施例之薄膜電晶體的平面示意圖。 圖9為根據本發明再另一實施例之薄膜電晶體的平面示意圖。 圖10為根據本發明再另一實施例之薄膜電晶體的平面示意圖。 圖11A為根據本發明再另一實施例之薄膜電晶體的平面示意圖。 圖11B為圖11A之薄膜電晶體沿線VI-VI’的剖切示意圖。 圖11C為圖11A之薄膜電晶體沿線VII-VII’的剖切示意圖。 圖12A為另一種圖11A之薄膜電晶體沿線VI-VI’的剖切示意圖。 圖12B為另一種圖11A之薄膜電晶體沿線VII-VII’的剖切示意圖。 圖13為根據本發明再另一實施例之薄膜電晶體的平面示意圖。 圖14為根據本發明再另一實施例之薄膜電晶體的平面示意圖。 圖15為根據本發明再另一實施例之薄膜電晶體的平面示意圖。 圖16A為根據本發明實施例和比較例的薄膜電晶體之閾值電壓的曲線圖。 圖16B為根據圖16A之比較例薄膜電晶體的平面示意圖。 圖17為繪示主動層各區域之載子濃度的示意圖。 圖18為繪示主動層各區域之載子濃度的示意圖。 圖19為根據本發明一實施例之顯示設備的示意圖。 圖20為移位暫存器的示意圖。 圖21為圖19之任一像素的電路示意圖。 圖22為根據本發明另一實施例之顯示設備的任一像素的電路示意圖。 圖23為根據本發明又另一實施例之顯示設備的任一像素的電路示意圖。
100:薄膜電晶體
130:主動層
130a:通道區
130b:源極區
135a:第一源極導體化控制區
136a:第一汲極導體化控制區
150:閘極電極
171:源極電極
172:汲極電極
A1:第一擴散區
A2:第二擴散區
D:寬度
L:通道長度
LN:第一線條
△L:導體化滲透深度
S、S1、S2、S3、S4:長度
W:通道寬度

Claims (38)

  1. 一種薄膜電晶體，包含：一主動層；以及一閘極電極，與該主動層相間隔而於一平面圖中至少部分與該主動層重疊，其中，該主動層包含：一通道區，於該平面圖中與該閘極電極重疊；一源極區，與該通道區的一側連接且於該平面圖中沒有與該閘極電極重疊；以及一汲極區，與該通道區的另一側連接且於該平面圖中沒有與該閘極電極重疊，其中，該源極區與該汲極區相間隔且於兩者之間夾有該通道區，其中，該主動層包含相間隔的一第一源極導體化(Conductorization)控制區以及一第一汲極導體化控制區，其中，該第一源極導體化控制區於該平面圖中對應該通道區的至少一部分，其中，該第一汲極導體化控制區於該平面圖中對應該通道區的至少一部分，且 其中，該第一源極導體化控制區以及該第一汲極導體化控制區為該主動層被部分圖案化然後被移除的部分，且被該主動層圍繞。
  2. 如請求項1所述之薄膜電晶體，其中該第一汲極導體化控制區位於係為跨過該第一源極導體化控制區將該源極區連接該汲極區之最短線條的一第一線條上。
  3. 如請求項1所述之薄膜電晶體，其中該主動層至少於該第一源極導體化控制區和該第一汲極導體化控制區的一部分內是不存在的。
  4. 如請求項1所述之薄膜電晶體，其中該主動層包含一第一主動層，且其中，該第一主動層位於該通區的至少一部分內、該源極區的至少一部分內以及該汲極區的至少一部分內。
  5. 如請求項4所述之薄膜電晶體，其中位於該第一源極導體化控制區內的該第一主動層的厚度小於位於該通道區除了該第一源極導體化控制區和該第一汲極導體化控制區以外之區域內的該第一主動層的厚度。
  6. 如請求項4所述之薄膜電晶體，其中該第一主動層至少於該第一源極導體化控制區和該第一汲極導體化控制區的一部分內是不存在的。
  7. 如請求項4所述之薄膜電晶體，其中該主動層更包含位於該第一主動層上的一第二主動層。
  8. 如請求項7所述之薄膜電晶體，其中該第二主動層位於全部的該通道區內、全部的該源極區內和全部的該汲極區內。
  9. 如請求項7所述之薄膜電晶體，其中該第二主動層位於該第一源極導體化控制區和該第一汲極導體化控制區內。
  10. 如請求項9所述之薄膜電晶體，其中該第二主動層的至少一部分於該第一源極導體化控制區和該第一汲極導體化控制區內與該第一主動層的一側接觸。
  11. 如請求項4所述之薄膜電晶體，其中該第一主動層包含一第一氧化物半導體層以及位於該第一氧化物半導體層上的一第二氧化物半導體層。
  12. 如請求項7所述之薄膜電晶體，其中該第二主動層包含一第三氧化物半導體層以及位於該第三氧化物半導體層上的一第四氧化物半導體層。
  13. 如請求項11所述之薄膜電晶體，其中該主動層更包含位於該第一主動層上的一第二主動層，且 其中，該第二主動層的至少一部分於該第一源極導體化控制區和該第一汲極導體化控制區內與該第一氧化物半導體層和該第二氧化物半導體層至少其中一者接觸。
  14. 如請求項12所述之薄膜電晶體，其中該第一主動層的至少一部分於該第一源極導體化控制區和該第一汲極導體化控制區內與該第三氧化物半導體層的至少一部分接觸。
  15. 如請求項1所述之薄膜電晶體，其中於該平面圖中，該第一源極導體化控制區設置於該通道區內且延伸至該通道區和該源極區之間的邊界，且該第一源極導體化控制區沒有伸入該源極區。
  16. 如請求項1所述之薄膜電晶體，其中於該平面圖中，該第一汲極導體化控制區設置於該通道區內且延伸至該通道區和該汲極區之間的邊界，且該第一汲極導體化控制區沒有伸入該汲極區。
  17. 如請求項1所述之薄膜電晶體，其中於該平面圖中，該第一源極導體化控制區位於該通道區內以及該源極區內且延伸跨過該通道區和該源極區之間的邊界。
  18. 如請求項1所述之薄膜電晶體，其中於該平面圖中，該第一汲極導體化控制區位於該通道區內以及該汲極區內且延伸跨過該通道區和該汲極區之間的邊界。
  19. 如請求項1所述之薄膜電晶體，其中於該平面圖中，該第一源極導體化控制區沒有延伸跨過該通道區和該源極區之間的邊界。
  20. 如請求項1所述之薄膜電晶體，其中於該平面圖中，該第一汲極導體化控制區沒有延伸跨過該通道區和該汲極區之間的邊界。
  21. 如請求項1所述之薄膜電晶體，其中該主動層包含相間隔的一第二源極導體化控制區以及一第二汲極導體化控制區，其中，該第二源極導體化控制區於該平面圖中對應該通道區的至少一部分，且其中，該第二汲極導體化控制區於該平面圖中對應該通道區的至少一部分。
  22. 如請求項21所述之薄膜電晶體，其中該第一源極導體化控制區與該第二源極導體化控制區相間隔，且其中，該第一汲極導體化控制區與該第二汲極導體化控制區相間隔。
  23. 如請求項22所述之薄膜電晶體，其中該第一源極導體化控制區以及該第二源極導體化控制區的間隔為0.5微米至20微米。
  24. 如請求項22所述之薄膜電晶體，其中該第一汲極導體化控制區以及該第二汲極導體化控制區的間隔為0.5微米至20微米。
  25. 如請求項1所述之薄膜電晶體，其中該第一源極導體化控制區以及該第一汲極導體化控制區各自具有一寬度以及一長度，且其中，該長度的範圍為0.5微米至5微米。
  26. 如請求項1所述之薄膜電晶體，其中，該第一源極導體化控制區與該閘極電極彼此重疊之區域的長度範圍為0.5微米至1.5微米。
  27. 如請求項1所述之薄膜電晶體，其中，該第一汲極導體化控制區與該閘極電極彼此重疊之區域的長度範圍為0.5微米至1.5微米。
  28. 如請求項17所述之薄膜電晶體，其中該第一源極導體化控制區向該源極區伸入0.5微米至5微米。
  29. 如請求項18所述之薄膜電晶體，其中該第一汲極導體化控制區向該汲極區伸入0.5微米至5微米。
  30. 如請求項19所述之薄膜電晶體，其中該第一源極導體化控制區與該通道區和該源極區間的邊界之間的最短距離的範圍為0.5微米至1.5微米。
  31. 如請求項20所述之薄膜電晶體，其中該第一汲極導體化控制區與該通道區和該汲極區間的邊界之間的最短距離的範圍為0.5微米至1.5微米。
  32. 如請求項21所述之薄膜電晶體，其中於該平面圖中，該第一源極導體化控制區和該第二源極導體化控制區至少其中一者位於該通道區內和該源極區內而延伸跨過該通道區和該源極區之間的邊界。
  33. 如請求項21所述之薄膜電晶體，其中於該平面圖中，該第一汲極導體化控制區和該第二汲極導體化控制區至少其中一者位於該通道區內和該汲極區內而延伸跨過該通道區和和該汲極區之間的邊界。
  34. 如請求項1所述之薄膜電晶體，其中該第一源極導體化控制區沿該通道區的一長度方向延伸至邊緣，且其中，該通道區的該長度方向為將該源極區與該汲極區連接的方向。
  35. 如請求項1所述之薄膜電晶體，其中該第一汲極導體化控制區沿該通道區的一長度方向延伸至邊緣，且其中，該通道區的該長度方向為將該源極區與該汲極區連接的方向。
  36. 如請求項1所述之薄膜電晶體，其中該通道區具有相間隔的一第一擴散區以及一第二擴散區， 其中，該第一擴散區位於該通道區內且與該源極區接觸，其中，該第二擴散區位於該通道區內且與該汲極區接觸，其中，該第一擴散區以及該第二擴散區沒有伸入該第一源極導體化控制區以及該第一汲極導體化控制區，且其中，該第一擴散區以及該第二擴散區部分導體化。
  37. 如請求項36所述之薄膜電晶體，其中該第一擴散區具有沿遠離該源極區的方向降低的載子濃度梯度，且其中，該第二擴散區具有沿遠離該汲極區的方向降低的載子濃度梯度。
  38. 一種顯示設備，包含：如請求項1所述之薄膜電晶體；以及用於發光的一像素，該像素連接於該薄膜電晶體。
TW112135836A 2022-12-09 2023-09-20 薄膜電晶體及包含其的顯示設備 TWI865055B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220171711A KR20240086302A (ko) 2022-12-09 2022-12-09 박막 트랜지스터 및 이를 포함하는 표시장치
KR10-2022-0171711 2022-12-09

Publications (2)

Publication Number Publication Date
TW202425353A TW202425353A (zh) 2024-06-16
TWI865055B true TWI865055B (zh) 2024-12-01

Family

ID=87748096

Family Applications (3)

Application Number Title Priority Date Filing Date
TW114104604A TWI884900B (zh) 2022-12-09 2023-09-20 薄膜電晶體及包含其的顯示設備
TW112135836A TWI865055B (zh) 2022-12-09 2023-09-20 薄膜電晶體及包含其的顯示設備
TW113140872A TWI877091B (zh) 2022-12-09 2023-09-20 薄膜電晶體及包含其的顯示設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW114104604A TWI884900B (zh) 2022-12-09 2023-09-20 薄膜電晶體及包含其的顯示設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW113140872A TWI877091B (zh) 2022-12-09 2023-09-20 薄膜電晶體及包含其的顯示設備

Country Status (6)

Country Link
US (1) US20240194791A1 (zh)
EP (1) EP4383347A1 (zh)
JP (2) JP7659027B2 (zh)
KR (1) KR20240086302A (zh)
CN (1) CN118173608A (zh)
TW (3) TWI884900B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538347B2 (en) * 2005-06-21 2009-05-26 Mitsubishi Denki Kabushiki Kaisha Thin film transistor having a channel region that includes a plurality of connecting channel regions
US20120305921A1 (en) * 2011-06-03 2012-12-06 Byoung-Keon Park Thin film transistor, manufacturing method of thin film transistor, and organic light emitting diode display including the same
TW201943074A (zh) * 2018-04-03 2019-11-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US20190363194A1 (en) * 2018-05-25 2019-11-28 Lg Display Co., Ltd. Tft substrate and display device including the same
US20200105627A1 (en) * 2018-09-28 2020-04-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin Film Transistor, Display Substrate and Repairing and Manufacturing Methods Thereof, and Display Device
TW202232767A (zh) * 2021-02-02 2022-08-16 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
TW202238995A (zh) * 2021-03-30 2022-10-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR102294507B1 (ko) 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW201622158A (zh) * 2014-12-10 2016-06-16 中華映管股份有限公司 薄膜電晶體以及其製作方法
CN113990756A (zh) * 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR102736890B1 (ko) * 2020-06-22 2024-12-03 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538347B2 (en) * 2005-06-21 2009-05-26 Mitsubishi Denki Kabushiki Kaisha Thin film transistor having a channel region that includes a plurality of connecting channel regions
US20120305921A1 (en) * 2011-06-03 2012-12-06 Byoung-Keon Park Thin film transistor, manufacturing method of thin film transistor, and organic light emitting diode display including the same
TW201943074A (zh) * 2018-04-03 2019-11-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US20190363194A1 (en) * 2018-05-25 2019-11-28 Lg Display Co., Ltd. Tft substrate and display device including the same
US20200105627A1 (en) * 2018-09-28 2020-04-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin Film Transistor, Display Substrate and Repairing and Manufacturing Methods Thereof, and Display Device
TW202232767A (zh) * 2021-02-02 2022-08-16 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
TW202238995A (zh) * 2021-03-30 2022-10-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
CN118173608A (zh) 2024-06-11
JP2024083238A (ja) 2024-06-20
TWI877091B (zh) 2025-03-11
TW202425353A (zh) 2024-06-16
JP2025094242A (ja) 2025-06-24
KR20240086302A (ko) 2024-06-18
JP7659027B2 (ja) 2025-04-08
EP4383347A1 (en) 2024-06-12
TW202523113A (zh) 2025-06-01
TWI884900B (zh) 2025-05-21
TW202508078A (zh) 2025-02-16
US20240194791A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
KR102708746B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR102698154B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR102708740B1 (ko) 산화물 반도체층 및 실리콘 반도체층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
TWI804916B (zh) 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置
KR102700475B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN114695559A (zh) 薄膜晶体管、制造薄膜晶体管的方法和包括薄膜晶体管的显示装置
TWI865055B (zh) 薄膜電晶體及包含其的顯示設備
KR102910273B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
TWI888332B (zh) 薄膜電晶體、其製造方法以及包含薄膜電晶體的顯示設備
KR102920309B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
US20250089339A1 (en) Thin film transistor and display apparatus comprising the same
US20250204153A1 (en) Thin film transistor, manufacturing method thereof, and display apparatus comprising the same
US20250169149A1 (en) Thin film transistor, manufacturing method thereof, and display apparatus comprising the same
KR102801157B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
KR102915745B1 (ko) 박막 트랜지스터 기판, 표시장치 및 박막 트랜지스터 기판의 제조방법
KR20250036377A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034845A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN115763568A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
KR20220091240A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치