TWI864775B

TWI864775B - 硬體偵錯方法

Info

Publication number: TWI864775B
Application number: TW112119417A
Authority: TW
Inventors: 沈威龍; 任書翰
Original assignee: 神雲科技股份有限公司
Priority date: 2023-05-24
Filing date: 2023-05-24
Publication date: 2024-12-01
Also published as: TW202447434A

Abstract

本案提出多種硬體偵錯方法。所述硬體偵錯方法適用於計算機，計算機包含硬體接口，用以連接至少一硬體裝置。硬體偵錯方法包含：處理器透過串列通訊介面讀取硬體接口，逐一選擇硬體裝置作為從端，以判斷與硬體接口實體連接之至少一硬體裝置之實體裝置數量；處理器根據用以驅動至少一硬體裝置之驅動程式逐一掃描至少一硬體裝置，以判斷可被存取之硬體裝置之連接裝置數量；處理器判斷實體裝置數量及連接裝置數量是否相同；當處理器判斷實體裝置數量及連接裝置數量不同，產生警示訊號。

Description

硬體偵錯方法

本揭露有關一種硬體偵錯方法。

現代的計算機通常安裝有各式各樣功能的硬體裝置，例如硬碟或顯示卡。計算機如何確定所安裝的硬體裝置本身是否正常運作，以及多個硬體裝置之間是否能相互協調，是一項重要的課題。對此，計算機在執行基本輸入輸出系統(Basic Input/Output System, BIOS)程序之上電自檢(Power On Self Test, POST)過程中掃描並檢測硬體裝置，並且執行一系列的自我測試和故障排除，藉以確保硬體裝置可以被正確地存取和使用。在作業系統狀態下，計算機亦可透過執行驅動程式，確保硬體裝置正常運作。前述驅動程式通常由硬體製造商提供，並需要與作業系統進行相應的匹配和安裝，以確保其正常運作。然而，無論是透過基本輸入輸出系統或作業系統，計算機所能存取的只有驅動程式能掃描到的硬體裝置，並無法確定實際安裝在計算機上的硬體裝置數量。

常見的問題為計算機裝配了多個硬體裝置，然而直到使用者欲存取特定硬體裝置時才發現該硬體裝置無法被存取。舉例而言，計算機的主機板上安裝了10個NVMe硬體裝置，但使用者直到作業系統運行時才發現計算機只讀取到其中9個NVMe硬體裝置。此時，需要重新啟動計算機以解決前述問題，十分麻煩。

前述問題可能源自於硬體裝置本身損壞，或用於驅動硬體裝置之驅動程式版本錯誤或未正確執行。儘管計算機在執行BIOS之POST程序時會掃描如SATA或NVMe等硬體裝置，並且顯示被掃描到的硬體裝置。然而，BIOS僅能透過硬體裝置之驅動程式掃描硬體裝置是否存在，並對其進行檢查；當硬體裝置損壞或驅動程式錯誤時，BIOS並無法掃描到該硬體裝置。如前述舉例，當10個NVMe硬體裝置之其中一者的驅動程式版本錯誤，BIOS判斷計算機僅安裝了9個NVMe硬體裝置，並繼續執行開機程序。

因此，需要建立一種快速且準確地偵測硬體裝置發生存取問題之方法，以利計算機即時解決硬體裝置問題，並提升用戶使用計算機的便利性。

有鑑於此，申請人提出多種硬體偵錯方法。其一硬體偵錯方法適用於一計算機，該計算機包含一處理器及一硬體接口，該處理器適於運行一基本輸入輸出系統，該硬體接口用以連接至少一硬體裝置，該方法包含：該處理器於執行該基本輸入輸出系統時透過一串列通訊介面讀取該硬體接口，逐一選擇該至少一硬體裝置作為從端，以判斷與該硬體接口實體連接之該至少一硬體裝置之一實體裝置數量；該處理器根據用以驅動該至少一硬體裝置之一驅動程式，逐一掃描該至少一硬體裝置，以判斷可被處理器存取之該至少一硬體裝置之一連接裝置數量；該處理器判斷該實體裝置數量及該連接裝置數量是否相同；當該處理器判斷該實體裝置數量及該連接裝置數量不同，產生一警示訊號。

申請人還提出之另一種硬體偵錯方法，適用於一計算機，該計算機包含一處理器、一基板管理控制器及一硬體接口，該處理器適於運行一基本輸入輸出系統，該基板管理控制器適於耦接該硬體接口，該硬體接口用以連接至少一硬體裝置，該方法包含：該基板管理控制器透過一串列通訊介面讀取該硬體接口，逐一選擇該至少一硬體裝置作為從端，以判斷與該硬體接口實體連接之該至少一硬體裝置之一實體裝置數量；該處理器於執行該基本輸入輸出系統時，獲取該基板管理控制器產生之該實體裝置數量；該處理器於執行該基本輸入輸出系統時根據用以驅動該至少一硬體裝置之一驅動程式，逐一掃描該至少一硬體裝置，以判斷可被處理器存取之該至少一硬體裝置之一連接裝置數量；該處理器判斷該實體裝置數量及該連接裝置數量是否相同；當該處理器判斷該實體裝置數量及該連接裝置數量不同，產生一警示訊號。

圖1係依據本案之一些實施例所揭示之計算機之方塊示意圖，請參照圖1。於本實施例，計算機10包含處理器101、背板控制晶片102、硬體接口103以及記憶體104，硬體接口103包含硬體連接埠103A、硬體連接埠103B以及硬體連接埠103C。計算機10可以是但不限於個人電腦、筆記型電腦、伺服器或嵌入式電路。在一些實施例中，計算機10包含基板管理控制器(Board Management Controller, BMC)105，基板管理控制器105適於耦接遠端裝置20，例如透過網路。

處理器101可以是但不限於SoC晶片、中央處理器(Central Processing Unit, CPU)、微控制器單元(Micro-Control Unit, MCU)、特殊應用積體電路(Application Specific Integrated Circuit, ASIC)、現場可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)或邏輯電路。

背板控制晶片102可以是但不限於SoC晶片、微控制器單元(Micro-Control Unit, MCU)、特殊應用積體電路(Application Specific Integrated Circuit, ASIC)、現場可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)或邏輯電路。在一些實施例，背板控制晶片102可以設置於計算機10背板的I/O路徑控制器(I/O Controller Hub, ICH)或平台路徑控制器(Platform Controller Hub, PCH)，耦接中央處理器及周邊裝置(Peripherals)介面。中央處理器可透過直接媒體介面(Direct Media Interface, DMI)耦接平台路徑控制器。在其他實施例，背板控制晶片102為獨立於ICH或PCH之單晶片或積體電路。在一些實施例，處理器101透過串列通訊介面耦接背板控制晶片102。串列通訊介面可以是但不限於採用串列周邊介面(Serial Peripheral Interface, SPI)、積體匯流排電路(Inter-Integrated Circuit, I²C)、電晶體-電晶體邏輯電路(Transistor-Transistor Logic, TTL)、DMI、週邊元件快速互連(Peripheral Component Interconnect Express, PCIe)等傳輸協定之通訊介面。舉例而言，處理器101透過積體匯流排電路(Inter-Integrated Circuit, I ²C)介面耦接背板控制晶片102，處理器101及背板控制晶片102分別包含串列數據腳位(Serial data, SDA)和串列時脈腳位(Serial clock, SCL)，並透過兩條分別連接於SDA及SCL腳位之導線連接。其中，背板控制晶片102設置於從端(Slave)。在一些實施例中，背板控制晶片102為多個且皆作為從端而耦接於處理器101，各背板控制晶片102包含獨立的位址以避免傳輸衝突。

硬體接口103用以連接至少一硬體裝置，硬體裝置可以是但不限於硬碟、顯示卡、音效卡、網路卡。於圖1所顯示之實施例，硬體接口103包含三個硬體連接埠，即硬體連接埠103A、硬體連接埠103B以及硬體連接埠103C，分別用以連接一個硬體裝置(硬體接口103共可連接三個硬體裝置)。硬體連接埠之數據傳輸規格可以採用串列先進技術附件(Serial Advanced Technology Attachment, SATA)、非揮發性記憶體通訊協定(Non-Volatile Memory Express, NVMe)、週邊元件互連(Peripheral Component Interconnect, PCI)、週邊元件快速互連(Peripheral Component Interconnect Express, PCIe)協定。硬體連接埠之尺寸規格可以採用如M.2或U.2等標準。在一些實施例中，硬體連接埠為多個，各個硬體連接埠之規格可以相同或不同。舉例而言，於圖1所顯示之實施例，硬體連接埠103A採用SATA、硬體連接埠103B以及硬體連接埠103C採用NVMe。或者，背板控制晶片102為多個，各個背板控制晶片102連接一或多個硬體連接埠，各個背板控制晶片102所分別連接之硬體連接埠，其規格可以相同或不同。舉例而言，處理器101連接三個背板控制晶片102，各個背板控制晶片102分別連接一個硬體連接埠，其一連接埠採用SATA，剩餘兩個硬體連接埠皆採用NVMe。

在一些實施例，硬體連接埠包含在位(Present)腳位。舉例而言，採用U.2規格的SATA固態硬碟接口採用在位腳位以識別連接狀態，當在位腳位呈現高電位，表示未連接固態硬碟；當在位腳位呈現低電位，表示該接口目前已連接固態硬碟。從而，背板控制晶片102可以透過在位腳位識別連接於硬體接口103的硬體裝置之實體裝置數量。舉例而言，於圖1所顯示之實施例，當硬體連接埠103A以及硬體連接埠103C連接硬體、硬體連接埠103B呈現空位，則背板控制晶片102讀取硬體連接埠103A為低電位、硬體連接埠103B為高電位、硬體連接埠103C為低電位。在一些實施例，背板控制晶片102包含多工器，以切換背板控制晶片102所連接之多個硬體連接埠之在位腳位。從而，背板控制晶片102逐一讀取各在位腳位之電位。在一些實施例，處理器101連接多個背板控制晶片102，各個背板控制晶片102連接一個硬體連接埠，處理器101逐一控制各背板控制晶片102，以讀取各背板控制晶片102所連接的硬體連接埠之在位腳位之電位。

記憶體104可以是但不限於相變化記憶體(Phase-change memory, PRAM)、靜態隨機存取記憶體(Static Random Access Memory, SRAM)、動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)、其他類型的RAM、ROM、快閃記憶體、電子抹除式可複寫唯讀記憶體(Electrically-Erasable Programmable Read-Only Memory, EEPROM)。記憶體104耦接於處理器101，並用以儲存一基本輸入輸出程序(Basic Input/Output System, BIOS)之程式碼。計算機10開機後，處理器101讀取記憶體104儲存之BIOS程式碼並予以執行，所述記憶體104亦可儲存硬體偵錯方法。在一些實施例，記憶體104為多個且皆耦接於處理器101，其一記憶體104用以儲存BIOS程式碼，另一記憶體104用以儲存硬體偵錯方法。於此，所述另一記憶體104為非暫態電腦可讀取記錄媒體。非暫態電腦可讀取記錄媒體儲存電腦程式，而包含電腦程式計算機10可執行之複數指令。非暫態電腦可讀取記錄媒體可以為計算機10的內置記憶體，亦可以為外接儲存裝置，例如RAM、ROM、EEPROM、快閃記憶體或其他儲存技術、唯讀記憶光碟(CD-ROM)、數位多功能影音光碟(DVD)、磁盤、磁帶、隨身碟、硬碟、記憶卡、雲端儲存空間。

圖2係依據本案之一些實施例所揭示之硬體偵錯方法之流程圖，請參照圖2。計算機10透過串列通訊介面讀取硬體接口103，逐一選擇硬體裝置作為從端，以判斷與硬體接口實體連接之硬體裝置之實體裝置數量(步驟S101)。在一些實施例，處理器101運行BIOS程式碼進行上電自檢程序(Power On Self Test, POST)以及硬體偵錯方法。處理器101可於POST之EFI前初始化階段(Pre-EFI Initialization, PEI)或驅動執行環境階段(Driver Execution Environment, DXE)透過串列通訊介面讀取硬體接口103，例如透過I²C讀取硬體連接埠之在位腳位之電位。從而，處理器101足以判斷與硬體接口103連接之硬體裝置的實體裝置數量。舉例而言，於圖1所顯示之實施例，背板控制晶片102讀取硬體連接埠103A為低電位、硬體連接埠103B為高電位、硬體連接埠103C為低電位，則實體裝置數量為2(即硬體連接埠103A與硬體連接埠103C)。

參照圖2，計算機10根據驅動程式逐一掃描硬體裝置，以判斷可被存取之硬體裝置之連接裝置數量(步驟S102)。驅動程式用以驅動硬體裝置，驅動程式可以為BIOS內建之硬體驅動指令，或另外安裝於計算機10之驅動程式。驅動程式掃描硬體裝置，以確認計算機10目前可以存取之硬體裝置的連接裝置數量。舉例而言，於圖1所顯示之實施例，驅動程式掃描硬體連接埠103A所連接之硬體裝置可以存取、硬體連接埠103B所連接之硬體裝置無法存取、硬體連接埠103C所連接之硬體裝置無法存取，則連接裝置數量為1(即硬體連接埠103A)。於此，實體裝置數量至少與硬體裝置是否安裝於硬體接口103以及硬體裝置是否損壞有關，而連接裝置數量則至少與硬體裝置是否安裝於硬體接口103、硬體裝置是否損壞、驅動程式是否存在錯誤有關。在一些實施例中，硬體裝置損壞可能發生實體裝置數量與連接裝置數量不同之情況。舉例而言，背板控制晶片102讀取硬體連接埠而判斷硬體裝置存在，僅表示在位腳位之電位呈現功能正常；然亦可能發生硬體裝置其他部分功能損壞，導致計算機10無法存取硬體裝置。

參照圖2，計算機10判斷實體裝置數量及連接裝置數量是否相同(步驟S103)。於此，當硬體連接埠空位則不計入實體裝置數量與連接裝置數量。而當硬體連接埠之硬體裝置在位，然計算機10無法存取該硬體連接埠之硬體裝置，則會導致實體裝置數量及連接裝置數量不同。因此，當計算機10判斷實體裝置數量及連接裝置數量不相同(步驟S103，判斷結果為「否」)，產生警示訊號(步驟S104)。在一些實施例，計算機10包含一顯示器，並於POST階段透過使用者介面，於顯示器顯示警示訊號，以通知使用者目前安裝之硬體裝置可能損壞。在一些實施例，處理器101於POST之開機設備選擇(Boot Device Selection, BDS)階段執行驅動程式逐一掃描硬體裝置，以判斷可被存取之硬體裝置之連接裝置數量(步驟S102)，並判斷實體裝置數量及連接裝置數量是否相同(步驟S103)，從而計算機10無須完成POST始確認硬體裝置的錯誤問題，允許使用者即早確認是否修復硬體裝置問題。

當計算機10判斷實體裝置數量及連接裝置數量相同(步驟S103，判斷結果為「是」)，繼續執行POST(步驟S105)。因此，在一些實施例中，硬體偵錯方法允許計算機10於POST過程中即完成實體裝置數量及連接裝置數量之驗證，使用者在操作作業系統過程中不致發生無法連接到硬體裝置，必須進行修復並重新開機之問題。

前述步驟S101至步驟S105可由計算機10之處理器101或基板管理控制器105執行。在另一些實施例，計算機10包含處理器101、背板控制晶片102、硬體接口103、記憶體104以及基板管理控制器105。於本實施例，基板管理控制器105透過串列通訊介面連接背板控制晶片102，讀取硬體接口103以判斷與硬體接口103連接之硬體裝置之實體裝置數量(步驟S101)，處理器101可於上電自檢程序中執行驅動程式，逐一掃描硬體裝置，以判斷可被存取之硬體裝置之連接裝置數量(步驟S102)。於此，在一些實施例中，基板管理控制器105將實體裝置數量發送至處理器101，處理器101判斷實體裝置數量及連接裝置數量是否相同(步驟S103)。在另一些實施例中，基板管理控制器105透過背板控制晶片102將實體裝置數量發送至記憶體104，處理器101自記憶體104讀取實體裝置數量並判斷實體裝置數量及連接裝置數量是否相同(步驟S103)。於本實施例，基板管理控制器105可透過網路連線於一遠端裝置20，當基板管理控制器105判斷實體裝置數量及連接裝置數量不相同(步驟S103，判斷結果為「否」)，發送警示訊號至遠端裝置20(步驟S104)，遠端裝置20則可利用顯示器顯示警示訊號。

綜上所述，硬體偵錯方法允許計算機10對硬體裝置與硬體接口103的硬體連接狀態進行判斷，以獲取目前連接於硬體接口103之硬體裝置的實體裝置數量，並允許計算機10對硬體裝置與計算機10的軟體連接狀態進行判斷，以獲取目前可以存取的連接裝置數量，從而確認已安裝於硬體接口103的硬體裝置是否有無法使用而需要修復的情況。在一些實施例中，硬體偵錯方法在計算機10運行POST過程中執行，從而即早確認硬體裝置之狀態，無需待作業系統運行後始發現無法驅動，而必須重新執行完整開機程序。在一些實施例中，硬體偵錯方法可由計算機10的基板管理控制器105執行，基板管理控制器105可將硬體裝置發生錯誤的警示訊號發送至遠端裝置20。從而，遠端裝置20可以對一或多個計算機10所安裝的硬體裝置狀態進行監管。此外，遠端裝置20可以透過運行於作業系統狀態下之圖形化介面管理各計算機10之狀態。

雖然本案已以實施例揭露如上然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作些許之更動與潤飾，故本案之保護範圍當視後附之專利申請範圍所界定者為準。

10:計算機 101:處理器 102:背板控制晶片 103:硬體接口 103A,103B,103C:硬體連接埠 104:記憶體 105:基板管理控制器 20:遠端裝置 S101~S105:步驟

圖1係依據本案之一些實施例所揭示之計算機之方塊示意圖。圖2係依據本案之一些實施例所揭示之硬體偵錯方法之流程圖。

S101~S105:步驟

Claims

一種硬體偵錯方法，適用於一計算機，該計算機包含一處理器及一硬體接口，該處理器適於運行一基本輸入輸出系統，該硬體接口用以連接至少一硬體裝置，該方法包含：該處理器於執行該基本輸入輸出系統時透過一串列通訊介面讀取該硬體接口，逐一選擇該至少一硬體裝置作為從端，以判斷與該硬體接口實體連接之該至少一硬體裝置之一實體裝置數量；該處理器根據用以驅動該至少一硬體裝置之一驅動程式，逐一掃描該至少一硬體裝置，以判斷可被該處理器存取之該至少一硬體裝置之一連接裝置數量，其中，該處理器於運行該基本輸入輸出系統的一上電自檢程序(Power On Self Test)之開機設備選擇(Boot device selection)階段根據用以驅動該至少一硬體裝置之該驅動程式掃描該至少一硬體裝置之該連接裝置數量；該處理器判斷該實體裝置數量及該連接裝置數量是否相同；以及當該處理器判斷該實體裝置數量及該連接裝置數量不同，產生一警示訊號。
如請求項1所述之硬體偵錯方法，其中，該串列通訊介面為一積體匯流排電路(Inter-Integrated Circuit)介面。
如請求項2所述之硬體偵錯方法，其中，該計算機更包含一背板控制晶片，該硬體接口包含至少一硬體連接埠，該硬體連接埠耦接該背板控制晶片，該處理器根據該積體匯流排電路介面控制該背板控制晶片逐一選擇各該硬體連接埠，以判斷與該硬體接口實體連接之該至少一硬體裝置之該實體裝置數量。
如請求項3所述之硬體偵錯方法，其中，該至少一硬體連接埠包含一在位(Present)腳位，該處理器根據該積體匯流排電路介面控制該背板控制晶片逐一讀取各該硬體連接埠之該在位腳位；當任一該硬體連接埠之該在位腳位為高電位，該處理器判斷該硬體連接埠不計入該實體裝置數量。
如請求項1所述之硬體偵錯方法，其中，該計算機更包含一顯示器，於當該處理器判斷該實體裝置數量及該連接裝置數量不同之步驟後，該處理器暫停該上電自檢程序並控制該顯示器顯示該警示訊號。
如請求項1所述之硬體偵錯方法，其中，該硬體接口係選自串列先進技術附件(Serial Advanced Technology Attachment)、非揮發性記憶體通訊協定(Non-Volatile Memory Express)、週邊元件互連(Peripheral Component Interconnect)及週邊元件快速互連(Peripheral Component Interconnect Express)所構成之群組。
如請求項1所述之硬體偵錯方法，其中，該硬體裝置係適用串列先進技術附件或非揮發性記憶體通訊協定之硬碟裝置。
一種硬體偵錯方法，適用於一計算機，該計算機包含一處理器、一基板管理控制器及一硬體接口，該處理器適於運行一基本輸入輸出系統，該基板管理控制器適於耦接該硬體接口，該硬體接口用以連接至少一硬體裝置，該方法包含：該基板管理控制器透過一串列通訊介面讀取該硬體接口，逐一選擇該至少一硬體裝置作為從端，以判斷與該硬體接口實體連接之該至少一硬體裝置之一實體裝置數量；該處理器於執行該基本輸入輸出系統時，獲取該基板管理控制器產生之該實體裝置數量；該處理器於執行該基本輸入輸出系統時根據用以驅動該至少一硬體裝置之一驅動程式，逐一掃描該至少一硬體裝置，以判斷可被該處理器存取之該至少一硬體裝置之一連接裝置數量，其中，該處理器於運行該基本輸入輸出系統的一上電自檢程序(Power On Self Test)之開機設備選擇(Boot device selection)階段根據用以驅動該至少一硬體裝置之該驅動程式掃描該至少一硬體裝置之該連接裝置數量；該處理器判斷該實體裝置數量及該連接裝置數量是否相同；以及當該處理器判斷該實體裝置數量及該連接裝置數量不同，產生一警示訊號。
如請求項8所述之硬體偵錯方法，其中，該計算機更包含一背板控制晶片，該硬體接口包含至少一硬體連接埠，該硬體連接埠耦接該背板控制晶片，該基板管理控制器更耦接一遠端裝置，該硬體偵錯方法更包含：該基板管理控制器根據一積體匯流排電路介面控制該背板控制晶片逐一選擇各該硬體連接埠，以判斷與該硬體接口實體連接之該至少一硬體裝置之該實體裝置數量；以及該基板管理控制器自該處理器接收該警示訊號，並發送該警示訊號至該遠端裝置。