TWI864670B - 軌對軌輸入級電路及運算放大器 - Google Patents

Abstract

一種軌對軌輸入級電路，包括一第一P型電晶體、一第二P型電晶體、一第一N型電晶體、一第二N型電晶體、一第一處理電路、一第二處理電路、一第一電壓調整電路以及一第二電壓調整電路。第一P型電晶體及第一N型電晶體耦接耦接一第一輸入端。第二P型電晶體及第二N型電晶體耦接一第二輸入端。當第一輸入端的電壓位準高於一第一門檻值時，第一電壓調整電路控制第一處理電路的運作。當第一輸入端的電壓位準低於一第二門檻值時，第二電壓調整電路控制第二處理電路的運作。

Description

軌對軌輸入級電路及運算放大器

本發明是關於一種輸入級電路，特別是關於一種運算放大器內的輸入級電路。

運算放大器(operation amplifier)係為常見的電子電路。為了在全電壓範圍(full voltage range)中獲得高輸入擺幅(swing)，運算放大器必需要能夠處理軌對軌(rail-to-rail)的共模(common mode)輸入電壓。當運算放大器接收不同的輸入電壓時，運算放大器的增益(gain)必需維持在一固定值，以確保運算放大器的效率。

本發明之一實施例提供一種軌對軌輸入級電路，耦接一輸出級電路。輸出級電路具有一輸出端。輸出端的電壓位準與一第一輸入端以及一第二輸入端的電壓位準有關。軌對軌輸入級電路包括一第一電流源、一第二電流源、一第一P型電晶體、一第二P型電晶體、一第一N型電晶體、一第二N型電晶體、一第一處理電 路、一第二處理電路、一第一電壓調整電路以及一第二電壓調整電路。第一電流源提供一第一電流。第二電流源提供一第二電流。第一P型電晶體耦接於第一電流源與輸出級電路之間，並耦接第一輸入端。第二P型電晶體耦接於第一電流源與輸出級電路之間，並耦接第二輸入端。第一N型電晶體耦接於第二電流源與輸出級電路之間，並耦接第一輸入端。第二N型電晶體耦接於第二電流源與輸出級電路之間，並耦接第二輸入端。當第一輸入端的電壓位準高於一第一門檻值時，第一處理電路根據一第一控制電壓，產生一第三電流。流經第一及第二N型電晶體的電流總和為第一及第三電流總和。當第一輸入端的電壓位準低於一第二門檻值時，第二處理電路根據一第二控制電壓，產生一第四電流。流經第一及第二P型電晶體的電流總和為該第二及第四電流總和。當第一輸入端的電壓位準高於第一門檻值時，第一電壓調整電路調整第一控制電壓。當第一輸入端的電壓位準低於第二門檻值時，第二電壓調整電路調整第二控制電壓。

在另一實施例中，一種運算放大器，包括一輸入級電路以及一輸出級電路。輸入級電路包括，一第一電流源、一第二電流源、一第一P型電晶體、一第二P型電晶體、一第一N型電晶體、一第二N型電晶體、一第一處理電路、一第二處理電路、一第一電壓調整電路以及一第二電壓調整電路。第一電流源提供一第一電流。第二電流源提供一第二電流。第一P型電晶體耦接於第一電流源與一第一節點之間，並耦接第一輸入端。第二P型電晶體耦接於第一電流源與一第二節點之間，並耦接第二輸入端。第一N型電晶 體耦接於第二電流源與一第三節點之間，並耦接第一輸入端。第二N型電晶體耦接於第二電流源與一第四節點之間，並耦接第二輸入端。當第一輸入端的電壓位準高於一第一門檻值時，第一處理電路根據一第一控制電壓，產生一第三電流。流經第一及第二N型電晶體的電流總和為第一及第三電流總和。當第一輸入端的電壓位準低於一第二門檻值時，第二處理電路根據一第二控制電壓，產生一第四電流。流經第一及第二P型電晶體的電流總和為第二及第四電流總和。當第一輸入端的電壓位準高於該第一門檻值時，第一電壓調整電路調整第一控制電壓。當第一輸入端的電壓位準低於第二門檻值時，第二電壓調整電路調整第二控制電壓。輸出級電路根據第一、第二、第三及第四節點的電壓位準，產生一輸出電壓。

100:運算放大器

110:輸入級電路

120:輸出級電路

130、140:電源軌

VDD、GND、Vo:電壓

IB1~IB4:電流源

P1、P2:P型電晶體

N1、N2:N型電晶體

150、160:處理電路

170、180:電壓調整電路

Iref1、Iref2、Iin1、Iin2、Io1、Io2:電流

ND1~ND5:節點

V+、V-:輸入端

CONP、CONN:控制電壓

T1~T14、TO1~TO6:電晶體

RP、RN:阻抗元件

SWN、SWP:切換信號

第1圖為本發明之運算放大器的示意圖。

第2圖為本發明之電壓調整電路的一可能實施例。

第3圖為本發明之電壓調整電路的另一可能實施例。

第4圖為本發明之輸入級電路的另一示意圖。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中， 實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之運算放大器的示意圖。如圖所示，運算放大器100耦接於電源軌130與140之間，並包括一輸入級電路110以及一輸出級電路120。輸入級電路110及輸出級電路120耦接於電源軌130與140之間。在本實施例中，電源軌130接收操作電壓VDD。電源軌140接收接地電壓GND。在此例中，操作電壓VDD高於接地電壓GND。舉例而言，操作電壓VDD約為5V，接地電壓GND約為0V。

輸入級電路110耦接於電源軌130與140之間。因此，輸入級電路110可稱為一軌對軌輸入級(rail to rail input stage)電路。在本實施例中，輸入級電路110包括電流源IB3、IB4、P型電晶體P1、P2、N型電晶體N1、N2、處理電路150、160以及電壓調整電路170、180。

電流源IB3提供電流Iref1。電流源IB4提供電流Iref2。在一可能實施例中，電流Iref1約略等於電流Iref2。在本實施例中，電流源IB3耦接於電源軌130與P型電晶體P1的源極之間，電流源IB4耦接於N型電晶體N1的源極與電源軌140之間。

P型電晶體P1耦接於電流源IB3與節點ND1之間，並耦接輸入端V+。在本實施例中，P型電晶體P1的源極耦接電流源IB3。P型電晶體P1的汲極耦接節點ND1。P型電晶體P1的閘極耦接輸入端V+。

P型電晶體P2耦接於電流源IB3與節點ND2之間，並耦接輸入端V-。在本實施例中，P型電晶體P2的源極耦接電流源IB3。P型電晶體P2的汲極耦接節點ND2。P型電晶體P2的閘極耦接輸入端V-。

N型電晶體N1耦接於電流源1B4與節點ND3之間，並耦接輸入端V+。在本實施例中，N型電晶體N1的源極耦接電流源1B4。N型電晶體N1的汲極耦接節點ND3。N型電晶體N1的閘極耦接輸入端V+。

N型電晶體N2耦接於電流源IB4與節點ND4之間，並耦接輸入端V-。在本實施例中，N型電晶體N2的源極耦接電流源IB4。N型電晶體N2的汲極耦接節點ND4。N型電晶體N2的閘極耦接輸入端V-。

處理電路150耦接電流源IB3。當輸入端V+及V-的電壓位準逐漸增加時(如由0V逐漸上升至5V)，P型電晶體P1及P2逐漸不導通。因此，流經P型電晶體P1及P2的電流逐漸減少。當輸入端V+的電壓位準高於一第一門檻值時，部分的電流Iref1流入處理電路150。處理電路150根據一控制電壓CONP，產生一電流1o1。在本實施例中，當輸入端V+的電壓位準高於第一門檻值時，流經N型電晶體N1及N2的電流總和為電流Iref2與Io1的總和。在一可能實施例中，電流Io1大約是電流Iref2的3倍。在一些實施例中，第一門檻值約等於電源軌130的電壓位準與P型電晶體P1的臨界電壓的差值。

本發明並不限定處理電路150的架構。在一可能實 例中，處理電路150包括電晶體T1~T3。在此例中，電晶體T1為P型電晶體，電晶體T2及T3為N型電晶體。在一可能實例中，電晶體T1稱為一補償電晶體，用以補償P型電晶體P1及P2不導通時所造成的影響。因此，運算放大器100的增益(gm)維持不變。如圖所示，電晶體T1的源極耦接電流源1B3。電晶體T1的汲極耦接電晶體T2的汲極。電晶體T1的閘極接收控制電壓CONP。

電晶體T2的汲極與閘極耦接電晶體T1的汲極。電晶體T2的源極耦接電源軌140。電晶體T3的閘極耦接電晶體T2的閘極。電晶體T3的汲極耦接N型電晶體N1的源極。電晶體T3的源極耦接電源軌140。在本實施例中，電晶體T2與T3構成一電流鏡(current mirror)。當流經電晶體T1的電流Iin1進入電晶體T2時，電流Io1(或稱第三電流)流入電晶體T3。在一可能實施例中，電流Io1為電流Iin1的3倍。在一些實施例中，電晶體T3的通道(channel)尺寸係為電晶體T2的通道尺寸的3倍。

處理電路160耦接電流源IB4。當輸入端V+及V-的電壓位準逐漸減少時(如由5V逐漸下降至0V)，N型電晶體N1及N2逐漸不導通。當輸入端V-的電壓位準低於一第二門檻值時，處理電路160根據一控制電壓CONN，產生一電流Io2。在一可能實施例中，第二門檻值小於第一門檻值。在一些實施例中，第二門檻值約等於N型電晶體N1的臨界電壓。在本實施例中，當輸入端V-的電壓位準低於第二門檻值時，流經P型電晶體P1及P2的電流總和為電流Iref1與Io2的總和。在一可能實施例中，電流Io2約為電流Iref1的3倍。

本發明並不限定處理電路160的架構。在一可能實例中，處理電路160包括電晶體T5~T7。在此例中，電晶體T5為N型電晶體，電晶體T6及T7為P型電晶體。在一可能實例中，電晶體T5作為一補償電晶體，用以補償N型電晶體N1及N2不導通時所造成的影響。因此，運算放大器100的增益維持不變。如圖所示，電晶體T5的源極耦接電流源IB4。電晶體T5的汲極耦接電晶體T6的汲極。電晶體T5的閘極接收控制電壓CONN。

電晶體T6的汲極與閘極耦接電晶體T5的汲極。電晶體T6的源極耦接電源軌130。電晶體T7的閘極耦接電晶體T6的閘極。電晶體T7的汲極耦接P型電晶體P1的源極。電晶體T7的源極耦接電源軌130。在本實施例中，電晶體T6與T7構成另一電流鏡。當電流Iin2流經電晶體T6時，電流Io2流經電晶體T7。

電壓調整電路170提供並調整控制電壓CONP。當輸入端V+的電壓位準高於第一門檻值時，電壓調整電路170根據流經電晶體T1的電流Iin1，調整控制電壓CONP。在本實施例中，由於電晶體T1為P型電晶體，當電壓調整電路170減少控制電壓CONP時，更多的電流流經電晶體T1。因此，電流Io1快速地達到電流Iref1的3倍。本發明並不限定電壓調整電路170如何偵測流經電晶體T1的電流Iin1。在一可能實施例中，電壓調整電路170耦接電晶體T2的閘極。當電晶體T2的閘極電壓上升時，表示P型電晶體P1及P2逐漸不導通，使得部分電流Iref1流入電晶體T1。因此，電壓調整電路170減少控制電壓CONP，用以增加流經電晶體T1的電流Iin1。

電壓調整電路180根據流經電晶體T5的電流 Iin2，調整控制電壓CONN。當輸入端V-的電壓位準低於第二門檻值時，電壓調整電路180調整控制電壓CONN，使得電流Iin2快速地增加。因此，電流Io2可快速地達到電流Iref2的3倍。在一可能實施中，電壓調整電路180耦接電晶體T6的閘極。當電晶體T6的閘極電壓上升時，表示N型電晶體N1及N2逐漸不導通。因此，電壓調整電路180增加控制電壓CONN，用以增加流經電晶體T5的電流Iin2。

在一些實施例中，當電壓調整電路170調整電晶體T1的閘極電壓(即控制電壓CONP)時，電壓調整電路180不調整電晶體T5的閘極電壓(即控制電壓CONN)。在此例中，當電壓調整電路180調整電晶體T5的閘極電壓(即控制電壓CONN)時，電壓調整電路170不調整電晶體T1的閘極電壓(即控制電壓CONP)。

輸出級電路120根據節點ND1~ND4的電壓位準，產生一輸出電壓Vo。本發明並不限定輸出級電路120的架構。在一可能實施例中，輸出級電路120包括輸出電晶體TO1~TO6以及電流源IB1、IB2。輸出電晶體TO1、TO2、TO4及TO5為P型電晶體，輸出電晶體TO3及TO6為N型電晶體。

輸出電晶體TO1的源極耦接電源軌130。輸出電晶體TO1的閘極耦接輸出電晶體TO4的閘極。輸出電晶體TO1的汲極耦接節點ND3。輸出電晶體TO2的源極輸出電晶體TO1的汲極。輸出電晶體TO2的閘極耦接輸出電晶體TO5的閘極。輸出電晶體TO2的汲極耦接輸出電晶體TO1的閘極。輸出電晶體TO3的汲極耦接輸出電晶體TO2的汲極。輸出電晶體TO3的閘極耦接輸出電晶體TO6 的閘極。輸出電晶體TO3的源極耦接節點ND2。電流源IB1耦接於輸出電晶體TO3的源極與電源軌130之間。

輸出電晶體TO4的源極耦接電源軌130。輸出電晶體TO4的閘極耦接輸出電晶體TO1的閘極。輸出電晶體TO4的汲極耦接節點ND4。輸出電晶體TO5的源極輸出電晶體TO4的汲極。輸出電晶體TO5的閘極耦接輸出電晶體TO2的閘極。輸出電晶體TO5的汲極耦接節點ND5。節點ND5作為一輸出端，用以提供輸出電壓Vo。輸出電晶體TO6的汲極耦接輸出電晶體TO5的汲極。輸出電晶體TO6的閘極耦接輸出電晶體TO3的閘極。輸出電晶體TO6的源極耦接節點ND1。電流源IB2耦接於輸出電晶體TO6的源極與電源軌140之間。

第2圖為本發明之電壓調整電路170的一可能實施例。電壓調整電路170包括一阻抗元件RP以及一電晶體T4。阻抗元件RP耦接於一電壓源VB3與電晶體T1的閘極之間，用以提供控制電壓CONP。在一可能實施例中，阻抗元件RP係為一電阻。電晶體T4串聯阻抗元件RP，並耦接電晶體T2的閘極。在本實施例中，電晶體T4係為一N型電晶體。電晶體T4的閘極耦接電晶體T2的閘極。電晶體T4的汲極耦接電晶體T1的閘極以及阻抗元件RP。電晶體T4的源極耦接電源軌140。

在一些實施例中，電晶體T2與T4構成一電流鏡。在此例中，當電流Iin1流入電晶體T2時，電晶體T4導通。此時，流經電晶體T4的電流約等於電流Iin1。此時，阻抗元件RP產生一壓降(voltage drop)，用以減少控制電壓CONP。因此，流經電晶體 T1的電流Iin1增加。

舉例而言，假設電壓源VB3的電壓位準為4V，阻抗元件RP的阻值為40KΩ，電流Iin1為10uA。在此例中，當電流Iin1流入電晶體T2時，流經阻抗元件RP的電流等於10uA。因此，阻抗元件RP產生的壓降約為400mV(40K*10u)，使得控制電壓CONP下降至3.6V。

在一可能實施例中，電壓源VB3的電壓位準等於第一門檻值。在此例中，當輸入端V+的電壓位準增加並大於電壓源VB3的電壓位準時，電流Iin1流入電晶體T2。因此，阻抗元件RP產生一壓降，用以減少控制電壓CONP。

第3圖為本發明之電壓調整電路180的一可能實施例。電壓調整電路180包括一阻抗元件RN以及一電晶體T8。阻抗元件RN耦接於一電壓源VB4與電晶體T5的閘極之間，用以提供控制電壓CONN。電壓源VB4的電壓位準可能小於電壓源VB3的電壓位準。在一可能實施例中，阻抗元件RN係為一電阻。在此例中，阻抗元件RN的阻值近似阻抗元件RP的阻值。

電晶體T8串聯阻抗元件RN，並耦接電晶體T6的閘極。在本實施例中，電晶體T8係為一P型電晶體。電晶體T8的閘極耦接電晶體T6的閘極。電晶體T8的汲極耦接電晶體T5的閘極以及阻抗元件RN。電晶體T8的源極耦接電源軌130。

在一些實施例中，電晶體T6與T8構成一電流鏡。在此例中，流經電晶體T8的電流約等於流經電晶體T6的電流Iin2。當電流流經電晶體T8時，阻抗元件RN產生一壓升(voltage rise)。 因此，控制電壓CONN增加，使得電流Iin2增加。在一可能實施例中，第二門檻值等於電壓源VB4的電壓位準。

第4圖為本發明之輸入級電路的另一示意圖。第4圖省略了部分已在第1圖呈現的元件。輸入級電路包括一控制電路190、開關MPS及MNS。開關MPS耦接於電壓調整電路170的阻抗元件RP及電晶體T4之間。在本實施例中，開關MPS係為一P型電晶體T9。P型電晶體T9的源極耦接阻抗元件RP及電晶體T1的閘極。P型電晶體T9的汲極耦接電晶體T4的汲極。P型電晶體T9的閘極接收一切換信號SWP。

開關MNS耦接於電壓調整電路180的阻抗元件RN及電晶體T8之間。在本實施例中，開關MNS係為一N型電晶體T10。N型電晶體T10的源極耦接阻抗元件RN及電晶體T5的閘極。N型電晶體T10的汲極耦接電晶體T8的汲極。N型電晶體T10的閘極接收一切換信號SWN。

控制電路190提供切換信號SWN及SWP，用以避免電壓調整電路170及180同時動作。舉例而言，當電流(如Iin1)流經電晶體T1時，控制電路190導通開關MPS，並且不導通開關MNS。然而，當電流(如Iin2)流經電晶體T5時，控制電路190導通開關MNS，並且不導通開關MPS。在其它實施例中，控制電路190可能同時不導通開關MNS及MPS。

本發明並不限定控制電路190的架構。在本實施例中，控制電路190包括電晶體T11~T14。電晶體T11及T12為N型電晶體，電晶體T13及T14為P型電晶體。在此例中，電晶體T11的 閘極耦接電晶體T4的閘極。電晶體T11的源極耦接電源軌140。電晶體T11的汲極耦接電晶體T9的閘極。

在一可能實施例中，電晶體T11與T2構成一電流鏡。當電流Iin1流入電晶體T2時，電晶體T11導通，使得切換信號SWP的位準等於電源軌140的電壓位準(如0V)。因此，電晶體T9導通。由於阻抗元件RP產生一壓降，故增加流經電晶體T1的電流，使得電流Io1快速到達一目標值(如電流Iref1的3倍)。

電晶體T12的閘極耦接電晶體T4的閘極。電晶體T12的源極耦接電源軌140。電晶體T12的汲極耦接電晶體T10的閘極。在一可能實施例中，電晶體T12與T2構成一電流鏡。當電流Iin1流入電晶體T2時，電晶體T12導通，使得切換信號SWN的位準等於電源軌140的電壓位準(如0V)。因此，電晶體T10不導通，使得電晶體T5不導通。

電晶體T13的閘極耦接電晶體T8的閘極。電晶體T13的源極耦接電源軌130。電晶體T13的汲極耦接電晶體T9的閘極。在一可能實施例中，電晶體T13與T6構成一電流鏡。當電流Iin2流經電晶體T6時，電晶體T13導通，使得切換信號SWP的位準等於電源軌130的電壓位準(如5V)。因此，電晶體T9不導通。

電晶體T14的閘極耦接電晶體T8的閘極。電晶體T14的源極耦接電源軌130。電晶體T14的汲極耦接電晶體T10的閘極。在一可能實施例中，電晶體T14與T6構成一電流鏡。當電流Iin2流經電晶體T6時，電晶體T14導通，使得切換信號SWN的位準等於電源軌130的電壓位準(如5V)。因此，電晶體T10導通。由於阻抗 元件RN產生一壓升，故增加流經電晶體T5的電流，使得電流Io2快速到達一目標值(如電流Iref2的3倍)。

必須瞭解的是，當一個元件或層被提及與另一元件或層「耦接」時，係可直接耦接或連接至其它元件或層，或具有其它元件或層介於其中。反之，若一元件或層「連接」至其它元件或層時，將不具有其它元件或層介於其中。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100：運算放大器 110：輸入級電路 120：輸出級電路 130、140：電源軌 VDD、GND、Vo：電壓 IB1～IB4：電流源 P1、P2：P型電晶體 N1、N2：N型電晶體 150、160：處理電路 170、180：電壓調整電路 Iref1、Iref2、Iin1、Iin2、Io1、Io2：電流 ND1～ND5：節點 V+、V-：輸入端 CONP、CONN：控制電壓 T1~T3、T5~T7、TO1~TO6：電晶體

Claims (20)

1. 一種軌對軌輸入級電路，耦接一輸出級電路，該輸出級電路具有一輸出端，該輸出端的電壓位準與一第一輸入端以及一第二輸入端的電壓位準有關，該軌對軌輸入級電路包括：一第一電流源，提供一第一電流；一第二電流源，提供一第二電流；一第一P型電晶體，耦接於該第一電流源與該輸出級電路之間，並耦接該第一輸入端；一第二P型電晶體，耦接於該第一電流源與該輸出級電路之間，並耦接該第二輸入端；一第一N型電晶體，耦接於該第二電流源與該輸出級電路之間，並耦接該第一輸入端；一第二N型電晶體，耦接於該第二電流源與該輸出級電路之間，並耦接該第二輸入端；一第一處理電路，當該第一輸入端的電壓位準高於一第一門檻值時，根據一第一控制電壓，產生一第三電流，其中流經該第一及第二N型電晶體的電流總和為該第二及第三電流的總和；一第二處理電路，當該第一輸入端的電壓位準低於一第二門檻值時，根據一第二控制電壓，產生一第四電流，其中流經該第一及第二P型電晶體的電流總和為該第一及第四電流的總和；一第一電壓調整電路，當該第一輸入端的電壓位準高於該第一門檻值時，調整該第一控制電壓；以及一第二電壓調整電路，當該第一輸入端的電壓位準低於該第二門 檻值時，調整該第二控制電壓。
2. 如請求項1之軌對軌輸入級電路，其中該第一處理電路包括：一第一電晶體，耦接該第一電流源；以及一第一電流鏡，接收流經該第一電晶體的電流，並產生該第三電流。
3. 如請求項2之軌對軌輸入級電路，其中：該第一電流鏡包括一第二電晶體以及一第三電晶體，該第二電晶體的汲極與閘極耦接該第一電晶體的汲極，該第三電晶體的閘極耦接該第二電晶體的閘極，該第三電晶體的汲極耦接該第一N型電晶體。
4. 如請求項3之軌對軌輸入級電路，其中該第一電壓調整電路包括：一第一阻抗元件，耦接於一第一電壓源與該第一電晶體的閘極之間，用以提供該第一控制電壓；一第四電晶體，串聯該第一阻抗元件，並耦接該第二電晶體的閘極；其中流經該第四電晶體的電流相同於流經該第二電晶體的電流。
5. 如請求項4之軌對軌輸入級電路，其中該第二處理電路包括：一第五電晶體，耦接該第二電流源；以及一第二電流鏡，根據流經該第五電晶體的電流，產生該第四電流。
6. 如請求項5之軌對軌輸入級電路，其中該第四電流 相同於該第三電流。
7. 如請求項5之軌對軌輸入級電路，其中：該第二電流鏡包括一第六電晶體以及一第七電晶體，該第六電晶體的汲極與閘極耦接該第五電晶體的汲極，該第七電晶體的閘極耦接該第六電晶體的閘極，該第七電晶體的汲極耦接該第一P型電晶體。
8. 如請求項7之軌對軌輸入級電路，其中該第二電壓調整電路包括：一第二阻抗元件，耦接於一第二電壓源與該第五電晶體的閘極之間，用以提供該第二控制電壓；以及一第八電晶體，串聯該第二阻抗元件，並耦接該第六電晶體的閘極；其中流經該第八電晶體的電流相同於流經該第五電晶體的電流。
9. 如請求項8之軌對軌輸入級電路，更包括：一第一開關，耦接於該第一阻抗元件與該第四電晶體之間；一第二開關，耦接於該第二阻抗元件與該第八電晶體之間；以及一控制電路，控制該第一及第二開關。
10. 如請求項9之軌對軌輸入級電路，其中當該第一電流流經該第一電晶體時，該控制電路導通該第一開關，當該第二電流流經該第五電晶體時，該控制電路導通該第二開關。
11. 如請求項9之軌對軌輸入級電路，其中當該第一開關被導通時，該第二開關不導通，當該第一開關不導通時，該第二開關導通。
12. 如請求項9之軌對軌輸入級電路，其中：該第一開關係為一第九電晶體，該第九電晶體的源極耦接該第一電晶體的閘極，該第九電晶體的汲極耦接該第四電晶體的汲極；該第二開關係為一第十電晶體，該第十電晶體的源極耦接該第五電晶體的閘極，該第十電晶體的汲極耦接該第八電晶體的汲極。
13. 如請求項12之軌對軌輸入級電路，其中該控制電路包括：一第十一電晶體，該第十一電晶體的閘極耦接該第四電晶體的閘極，該第十一電晶體的汲極耦接該第九電晶體的閘極；一第十二電晶體，該第十二電晶體的閘極耦接該第四電晶體的閘極，該第十二電晶體的汲極耦接該第十電晶體的閘極；一第十三電晶體，該第十三電晶體的閘極耦接該第八電晶體的閘極，該第十三電晶體的汲極耦接該第九電晶體的閘極；以及一第十四電晶體，該第十四電晶體的閘極耦接該第八電晶體的閘極，該第十四電晶體的汲極耦接該第十電晶體的閘極。
14. 如請求項13之軌對軌輸入級電路，其中該第六、第七、第八、第十三及第十四電晶體的源極耦接一第一電源軌，該第二、第三、第四、第十一及第十二電晶體的源極耦接一第二電源軌，該第一電流源耦接於該第一電源軌與該第一P型電晶體的源極之間之間，該第二電流源耦接於該第一N型電晶體的源極與該第二電源軌之間。
15. 一種運算放大器，包括：一輸入級電路，包括： 一第一電流源，提供一第一電流；一第二電流源，提供一第二電流；一第一P型電晶體，耦接於該第一電流源與一第一節點之間，並耦接一第一輸入端；一第二P型電晶體，耦接於該第一電流源與一第二節點之間，並耦接一第二輸入端；一第一N型電晶體，耦接於該第二電流源與一第三節點之間，並耦接該第一輸入端；一第二N型電晶體，耦接於該第二電流源與一第四節點之間，並耦接該第二輸入端；一第一處理電路，當該第一輸入端的電壓位準高於一第一門檻值時，根據一第一控制電壓，產生一第三電流，其中流經該第一及第二N型電晶體的電流總和為該第二及第三電流總和；一第二處理電路，當該第一輸入端的電壓位準低於一第二門檻值時，根據一第二控制電壓，產生一第四電流，其中流經該第一及第二P型電晶體的電流總和為該第一及第四電流總和；一第一電壓調整電路，當該第一輸入端的電壓位準高於該第一門檻值時，調整該第一控制電壓；以及一第二電壓調整電路，當該第一輸入端的電壓位準低於該第二門檻值時，調整該第二控制電壓；以及一輸出級電路，根據該第一、第二、第三及第四節點的電壓位準， 產生一輸出電壓。
16. 如請求項15之運算放大器，其中：該第一處理電路包括一第一補償電晶體以及一第一電流鏡，該第一補償電晶體耦接該第一電流源，該第一電流鏡根據流經該第一補償電晶體的電流，提供該第三電流；該第二處理電路包括一第二補償電晶體以及一第二電流鏡，該第二補償電晶體耦接該第二電流源，該第二電流鏡根據流經該第二補償電晶體的電流，並提供該第四電流。
17. 如請求項16之運算放大器，其中該第一電壓調整電路根據流經該第一電流鏡的電流，調整該第一補償電晶體的閘極電壓，該第二電壓調整電路根據流經該第二電流鏡的電流，調整該第二補償電晶體的閘極電壓。
18. 如請求項17之運算放大器，其中當該第一電壓調整電路調整該第一補償電晶體的閘極電壓時，該第二電壓調整電路暫停調整該第二補償電晶體的閘極電壓，當該第二電壓調整電路調整該第二補償電晶體的閘極電壓時，該第一電壓調整電路暫停調整該第一補償電晶體的閘極電壓。
19. 如請求項15之運算放大器，其中該第三電流係為該第一電流的3倍，該第四電流係為該第二電流的3倍，該第一電流等於該第二電流。
20. 如請求項15之運算放大器，其中該輸出級電路包括：一第一輸出電晶體，該第一輸出電晶體的汲極耦接該第三節點； 一第二輸出電晶體，該第二輸出電晶體的源極耦接該第三節點，該第二輸出電晶體的汲極耦接該第一輸出電晶體的閘極；一第三輸出電晶體，該第三輸出電晶體的汲極耦接該第二輸出電晶體的汲極，該第三輸出電晶體的源極耦接該第二節點；一第三電流源，耦接該第三輸出電晶體的源極；一第四輸出電晶體，該第四輸出電晶體的閘極耦接該第一輸出電晶體的閘極，該第四輸出電晶體的汲極耦接該第四節點；一第五輸出電晶體，該第五輸出電晶體的源極耦接該第四輸出電晶體的汲極，該第五輸出電晶體的閘極耦接該第二輸出電晶體的閘極，該第五輸出電晶體的汲極提供該輸出電壓；一第六輸出電晶體，該第六輸出電晶體的汲極提供該輸出電壓，該第六輸出電晶體的閘極耦接該第三輸出電晶體的閘極，該第六輸出電晶體的源極耦接該第一節點；以及一第四電流源，耦接該第六輸出電晶體的源極。

Images