[go: up one dir, main page]

TWI864094B - 光敏裝置與製造光敏裝置之方法 - Google Patents

光敏裝置與製造光敏裝置之方法 Download PDF

Info

Publication number
TWI864094B
TWI864094B TW109130640A TW109130640A TWI864094B TW I864094 B TWI864094 B TW I864094B TW 109130640 A TW109130640 A TW 109130640A TW 109130640 A TW109130640 A TW 109130640A TW I864094 B TWI864094 B TW I864094B
Authority
TW
Taiwan
Prior art keywords
layer
doped region
photosensitive
diffusion barrier
superlattice
Prior art date
Application number
TW109130640A
Other languages
English (en)
Other versions
TW202114239A (zh
Inventor
建宏 陳
宋巍巍
林志昌
卓聯洲
徐敏翔
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202114239A publication Critical patent/TW202114239A/zh
Application granted granted Critical
Publication of TWI864094B publication Critical patent/TWI864094B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H10F77/1465—Superlattices; Multiple quantum well structures including only Group IV materials, e.g. Si-SiGe superlattices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/10—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices being sensitive to infrared radiation, visible or ultraviolet radiation, and having no potential barriers, e.g. photoresistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本揭露提供一種光敏裝置，該光敏裝置包括：一基板，其包括一前表面處之一矽層；一光敏性構件，其延伸至該矽層中且由該矽層至少部分地環繞；及一超晶格層，其放置於該光敏性構件與該矽層之間，其中該超晶格層包括一第一材料及不同於該第一材料之一第二材料，該超晶格層之接近於該光敏性構件之一部分處之該第二材料的一第一濃度大於該超晶格層之遠離於該光敏性構件之一部分處之該第二材料的一第二濃度。

Description

光敏裝置與製造光敏裝置之方法
本發明實施例係有關光敏裝置與製造光敏裝置之方法。
近年來，半導體積體電路(IC)行業已經歷快速成長。IC材料及設計中之技術進步已產生數代IC，其中每一代具有比前一代更小且更複雜的電路。
光敏裝置用於感測諸如光之輻射。此等裝置通常使用像素或光二極體之陣列來吸收投射至其上之輻射且將所感測輻射轉換為電訊號。作為演變之部分，光敏裝置之大小可減小。然而，與暗電流有關之問題愈來愈難以處理，且另外，隨著像素大小減小，由光敏裝置接收之光子的量減少。因此，暗電流之影響變得更加明顯。因此，使暗電流最小化為先進技術之重要問題。此外，光敏裝置通常遭受摻雜物擴散問題，其中歸因於非期望之擴散，光敏裝置之偵測速度可降低。
根據本發明之一實施例，一種光敏裝置包含：一基板，其包含一前表面處之一矽層；一光敏性構件，其延伸至該矽層中且由該矽層至少部分地環繞；及一超晶格層，其放置於該光敏性構件與該矽層之間，其中該超晶格層包括一第一材料及不同於該第一材料之一第二材料，該超晶格層之接近於該光敏性構件之一部分處之該第二材料的一第一濃度大於該超晶格層之遠離於該光敏性構件之一部分處之該第二材料的一第二濃度。
根據本發明之一實施例，一種光敏裝置包含：一基板，其包含一前表面處之一矽層；一光敏性構件，其延伸至該矽層中且由該矽層至少部分地環繞；一擴散阻障結構，其延伸至該矽層中且由該矽層至少部分地環繞；及一超晶格層，其放置於該光敏性構件與該矽層之間，其中該擴散阻障結構與該超晶格層之一側壁間隔開。
根據本發明之一實施例，一種用於形成一光敏裝置之方法包含：設置一基板；在該基板中形成一凹槽；在該凹槽中形成一超晶格層，其中該超晶格層包括一第一材料及不同於該第一材料之一第二材料，該超晶格層之一第一部分之該第二材料的一第一濃度小於該超晶格層之在該第一部分之上之一第二部分處之該第二材料的一第二濃度；以及在該超晶格層上方形成一光敏性構件，其中該光敏性構件包括該第二材料。
以下揭露內容提供用於實施所提供標的物之不同特徵的諸多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上之形成可包括第一特徵及第二特徵直接接觸地形成之實施例，且亦可包括額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸之實施例。此外，本揭露可在各種實例中重複參考標號及/或字母。此重複係出於簡化及清楚之目的，且本身並未指示所論述之各種實施例及/或組態之間的關係。
此外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...之上」、「上部」及類似術語之空間相對術語來描述如圖中所說明之一個元件或特徵相對於另一元件或特徵之關係。除圖式中所描繪之定向之外，空間相對術語意欲涵蓋裝置在使用或操作中之不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用之空間相對描述詞可同樣相應地進行解譯。
儘管闡述本揭露之廣泛範疇之數值範圍及參數為近似值，但儘可能精確地報告特定實例中所闡述之數值。然而，任何數值均固有地含有因在各別測試量測值中發現之標準差所必然引起之某些誤差。此外，如本文中所使用，術語「實質上」、「近似地」或「約」通常意謂在可由一般熟習此項技術者考慮之值或範圍內。可替代地，當一般熟習此項技術者考慮時，術語「實質上」、「近似地」或「約」意謂在平均值之可接受的標準誤差內。一般熟習此項技術者可理解，可接受之標準誤差可根據不同技術而變化。除在操作/工作實例中外，或除非另外明確地指定，否則本文中所揭露之所有數值範圍、數量、值及百分比(諸如用於材料量、持續時間、溫度、操作條件、數量比及其類似者之數值範圍、數量、值及百分比)應理解為在所有情況下由術語「實質上」、「近似地」或「約」修飾。因此，除非有相反指示，否則本揭露及所附申請專利範圍中所闡述之數值參數為可按需要變化之近似值。至少，應至少根據所報導之有效數位之數字且藉由應用一般捨位技術來理解各數值參數。範圍可在本文中表達為自一個端點至另一端點或在兩個端點之間。除非另外指定，否則本文中所揭露之所有範圍包括端點。
光敏性材料可用於光敏裝置中，以吸收諸如光之輻射且將所感測輻射轉換為電訊號。在一些實施例中，鍺(Ge)可為光敏層之材料。特定言之，在具有於頂表面處包括矽之基板的情況下，由於鍺與矽光子進行整合更容易且更便宜，因此使用鍺作為用於吸收波長比小於1,560 nm至1,600 nm之紅外線波長小之光的光敏性材料係有益的。在通信之應用中，與鍺感測層整合之裝置可用於資料通信(具有約1,310 nm之波長之訊號)及較長之距離電信(具有約1,550 nm之波長之訊號)。
然而，歸因於不同的晶格大小，在於具有不同種類之材料之基板(通常稱作「異質結構」)上磊晶地生長材料的情況下通常產生位錯缺陷。在沈積操作期間，基板與沈積材料之間的此晶格失配在熱循環期間產生應力且可導致位錯缺陷。因此，此可導致電學及/或光學特性上之非期望且突然的變化，此導致劣化的裝置效能及/或負面影響(例如，較大暗電流)。已發現，暗電流可造成劣化的效能、問題或故障，諸如降低信雜比(SNR)。此外，在一些情況下，穿透位錯可能降低位錯之物理特性且可導致裝置故障。
在於矽基板上生長鍺之實例中，矽之晶格常數與鍺之晶格常數之間存在差值(在某些情況下約4.2%)。應注意，當沈積於其上之鍺之厚度小於某一值(例如，20 Å)時，由於較薄的鍺可壓縮(符合矽晶格)且晶格失配可得以緩解，因此晶格失配可能不會引起明顯的錯配位錯。然而，為有效地吸收特定範圍(例如，至多約1,650 nm以使得裝置可應用於資料通信及電信之領域中)內之訊號，更加期望此類光敏層具有大於一值之厚度(例如，大於4,000 Å，或可基於特定應用之需要而變化。在該實例中，當厚度明顯小於4,000 Å時，輻射之彙集可能不會有效)。相反，在此類情況下，由於本文中之材料構形可能歸因於較大厚度而不會有效地緩解晶格失配，因此晶格失配可造成可能導致裝置效能劣化之可偵測錯配位錯或甚至穿透位錯。
此外，基板之一部分可在其上形成有另一材料之前移除。然而，經暴露表面在此移除操作之後可為粗糙的，且充當起始表面之此粗糙表面可使錯配位錯及/或穿透位錯之問題惡化，此可導致非期望之影響(諸如暗電流)。
此外，在光敏裝置之製造期間，摻雜物(諸如，磷、砷、n型摻雜物或其他類型之摻雜物)可經由界面在光敏材料(諸如，鍺或其他半導體材料)中迅速擴散，此可使得非所需之摻雜物擴散至既定固有區中，使得光偵測器頻寬減小且/或使得偵測速度降低。
本揭露提供光敏裝置及用於形成光敏裝置之方法以便改良裝置效能(其可反映於裝置偵測速度上)且緩解前述問題(諸如，暗電流及界面處之擴散)。應注意，在本揭露中，使用形成於矽表面上之鍺光敏層作為實例。然而，亦可使用其他合適之材料或組成物作為光敏層或基板。舉例而言，III-V族材料(諸如，InGaAs、InP等)、另一IV族材料或其其他組合/組成可為在光偵測器之應用中可用作光敏材料之其他類型的材料。
用於磊晶生長之術語「起始表面」係指提供為用於在其上生長磊晶層之底層表面的表面，其中起始表面在生長操作之後可與磊晶層直接接觸。術語「固有」係指無需有意添加摻雜物之半導體材料。
圖 1 為說明根據本揭露之一些實施例之光敏裝置之橫截面圖的示意圖。光敏裝置100 至少包括基板1 及形成於基板1 之第一側面FS 上方之光敏性構件3 。基板1 在第一側面FS 具有第一半導體材料。在一些實施例中，第一半導體材料為矽且基板1 為絕緣體上矽(SOI)基板，亦即，包括矽基層1a 、在矽基層1a 上方之絕緣層1b 及在絕緣層1b 上方之表面層1c 。在一些實施例中，絕緣層1b 可為內埋氧化物(BOX)層。在一些實施例中，表面層1c 包括矽或固有矽。可替代地，在一些其他實施例中，基板1 為矽塊狀基板(其允許光敏性構件3 在表面放置於矽層上)或適用於在光敏裝置之領域中應用之其他類型之基板。
在一些實施例中，光敏性構件3 包括不同於第一半導體材料之第二半導體材料。在一些實施例中，第二半導體材料為磊晶層。在一些實施例中，第二半導體材料為鍺。在一些實施例中，光敏性構件3 由固有鍺製成。可替代地，在一些其他實施例中，光敏性構件3 包括可用於吸收諸如光之輻射且將輻射進一步轉換為電訊號之其他材料。應注意，第一半導體材料之晶格常數不同於第二半導體材料之晶格常數。舉例而言，在第一半導體材料為矽且第二半導體材料為鍺之情況下，其差值在某情況下可為約4.2%。
光敏性構件3 之一部分形成於基板1 中之第一區RA 上方。在一些實施例中，光敏性構件3 延伸至基板1 中且由基板1 至少部分地環繞。在一些實施例中，光敏性構件3 之下部部分由基板1 之表面層1c 側向環繞，且光敏性構件3 之上部部分自基板1 之第一側面FS 突出。光敏性構件3 可具有頂表面3TS ，其中光敏性構件3 之上部部分之頂表面3TS 具有朝向頂表面3TS 逐漸變窄之小平面。
此外，表面層1c 之在光敏性構件3 正下方之第一部分1z 具有小於表面層1c 之環繞第一部分1z 的第二部分1z* 之第二厚度t2 的第一厚度t1 。表面層1c 之第二部分1z* 在第二區RB 及第三區RC 上方，其中第二區RB 及第三區RC 可鄰近於第一區RA ，第二區RB 處於第一區RA 之第一側面且第三區RC 處於第一區RA 之與第一側面相對之第二側面。可替代地陳述，表面層1c 在第一部分1z 與第二部分1z* 之間的邊界上方具有內側壁。
光敏裝置100 進一步包括在光敏性構件3 與基板1 之間隔開之超晶格堆疊6 。超晶格堆疊6 插入於光敏性構件3 之底表面與表面層1c 之第一部分1z 之頂表面之間。超晶格堆疊6 包括多重超薄層之結構。超晶格堆疊6 至少包括第一材料及不同於第一材料之第二材料。舉例而言(圖 1 中所展示)，超晶格堆疊6 包括第一第一型層6X 、在第一第一型層6X 上方之第一第二型層6X* 、在第一第二型層6X* 上方之第二第一型層6Y 、在第二第一型層6Y 上方之第二第二型層6Y* 、在第二第二型層6Y* 上方之第三第一型層6Z 及在第三第一型層6Z 上方之第三第二型層6Z* 等。第一第一型層6X 、第二第一型層6Y 及第三第一型層6Z 可包括相同或類似材料。如隨後將論述，第一第二型層6X* 、第二第二型層6Y* 及第三第二型層6Z* 中之各者可包括相同或類似材料，其中各層之第二材料可視情況包括特定材料之不同莫耳比。
在一些實施例中，第一材料與基板1 或表面層1c 之材料(例如，固有矽或矽)相同或類似，且第二材料與光敏性構件3 之材料(例如，固有鍺或鍺)相同或類似。在基板1 /表面層1c 包括固有矽且光敏性構件3 包括固有鍺之情況下，超晶格堆疊6 可包括固有矽(或矽)及矽鍺，其中術語「矽鍺」稱作Gex Si1-x ，其中0＜x＜1。在一些實施例中，固有矽(或矽)及矽鍺交替地放置於超晶格堆疊6中。對於所論述之實例(圖 1 中所展示)，第一第一型層6X 、第二第一型層6Y 及第三第一型層6Z 可包括固有矽(或矽)，且第一第二型層6X* 、第二第二型層6Y* 及第三第二型層6Z* 包括矽鍺。
一般言之，由於壓縮較薄層比較厚層更容易，因此其中基於以下底層之晶格常數可適度地改變層之晶格常數。因此，由於相對顯要之壓縮影響，具有不同晶格常數之交替超薄層可緩解不同材料之晶格失配，其中可基於底層過渡地調整各層之晶格常數，且與光敏性構件3 與相對遠離光敏性構件3 之表面層1c 之第一部分1z 之間的晶格常數差進行比較，經組態以具有生長於其上之光敏性構件3 的起始表面由此具有更接近於光敏性構件3 之第二半導體材料(諸如，鍺)的有效晶格常數。
此外，為進一步改良各超薄層之晶格常數之過渡調整，可調整一些層之莫耳濃度的分佈。已發現，晶格常數與材料之組成有關。舉例而言，在第二型層之材料可表示為Gex Si1-x (0＜x＜1)之情況下，第二型層之晶格常數與鍺之莫耳比有關。當x更接近於1時，第二型層之晶格常數可更接近於光敏性構件3 (其可包括鍺或固有鍺)之晶格常數。因此，藉由使超晶格堆疊6 之接近於光敏性構件3 之第一部分處之第二材料(諸如，鍺或固有鍺)的第一濃度大於超晶格堆疊6 之遠離於光敏性構件3 且位於第一部分之下的第二部分處之第二材料的第二濃度，超晶格堆疊6 之組態可進一步改良晶格常數之過渡調整。晶格常數之此類過渡調整可允許超晶格堆疊6 提供改良的起始表面(亦即，頂表面)以用於在其上磊晶地生長光敏性構件3 。由於超晶格堆疊6 之起始表面可具有更接近於光敏性構件3 之晶格常數，因此由晶格失配所引起之位錯問題(諸如，錯配位錯及穿透位錯)可得以緩解。
對於圖 1 中所展示之前述實例，可包括Gex Si1-x 之第二型層中之各者可具有不同莫耳濃度之鍺(x)。一般而言，相比遠離光敏性構件3 之層處之鍺(x)的莫耳濃度，更接近於光敏性構件3 之層處之鍺(x)的莫耳濃度更大。亦即，第三第二型層6Z* 之x大於第二第二型層6Y* 之x，第二第二型層6Y* 之x大於第一第二型層6X* 之x。舉例而言，各層之組成可為：第一第一型層6X 包括固有矽，第一第二型層6X* 包括Ge0.1 Si0.9 (其中x = 0.1)，第二第一型層6Y 包括固有矽，第二第二型層6Y* 包括Ge0.7 5Si0.25 (其中x = 0.75)，第三第一型層6Z 包括固有矽，且第三第二型層6Z* 包括Ge0.9 Si0.1 (其中x = 0.9)。應注意，各第二型層之第二材料之莫耳濃度、第一型及第二型層之總數目、其厚度及兩個鄰近第二型層之間的x之差值可基於設計規則或組態之需要而變化或調整。在一些實施例中，當超薄層之厚度薄於20 nm (或在一些情況下，薄於10 nm或1 nm)時，晶格構形影響更加明顯。
與光敏性構件直接放置於基板上之比較實施例(其中在本揭露中組態係超晶格堆疊6 處於光敏性構件3 與基板1 之間)進行比較，光敏性構件3 與直接接觸光敏性構件3 之超晶格堆疊6 之半導體層之間的晶格失配可有效減少。舉例而言，用於磊晶生長光敏性構件3 之超晶格堆疊6 之頂表面具有更接近於光敏性構件3 之材料(例如，固有鍺)的晶格常數。
在一些實施例中，摻雜區可形成於基板1 中以便產生電學特性。舉例而言，具有第一導電類型(例如，p型)之第一摻雜區DR1 形成於第二區RB 上方且鄰近於光敏性構件3 。具有不同於第一導電類型之第二導電類型(例如，n型，諸如磷或砷)之第二摻雜區DR2 形成於相對於光敏性構件3 與第二區RB 相對之第三區RC 上方且鄰近於光敏性構件3 。在一些實施例中，第一摻雜區DR1 包括接近於光敏性構件3 之輕度摻雜區DR1-L (其中摻雜物之濃度在一些實例中可稱作p+)及鄰近於輕度摻雜區DR1-L 之重度摻雜區DR1-H (其中摻雜物之濃度在一些實例中可稱作p++)。在一些實施例中，第二摻雜區DR2 包括接近於光敏性構件3 之輕度摻雜區DR2 -L (其中摻雜物之濃度在一些實例中可稱作n+)及鄰近於輕度摻雜區DR2 -L 之重度摻雜區DR2 -H (其中摻雜物之濃度在一些實例中可稱作n++)。
視情況地，具有第一導電類型之第三摻雜區DR1* 可在鄰近於輕度摻雜區DR1-L 之側面處形成於光敏性構件3 中。在一些實施例中，第三摻雜區DR1* 可進一步包括表面層1c 之第一部分1z 之一部分及超晶格堆疊6 之鄰近於輕度摻雜區DR1-L 之一部分。視情況地，具有第二導電類型之第四摻雜區DR2* 可在鄰近於輕度摻雜區DR2 -L 之側面處形成於光敏性構件3 中。在一些實施例中，第四摻雜區DR2* 可進一步包括表面層1c 之第一部分1z 之一部分及超晶格堆疊6 之鄰近於輕度摻雜區DR2 -L 之一部分。
擴散阻障結構DBS 在基板1 之第一側面FS 處形成且與光敏性構件3 間隔開。在一些實施例中，擴散阻障結構DBS 延伸至表面層1c 中且由表面層1c 至少部分地環繞。表面層1c 之至少一部分在光敏性構件3 與擴散阻障結構DBS 之間。擴散阻障結構DBS 包括介電層10 及環繞介電層10 之下部部分10L 的擴散阻障層69 。術語「擴散阻障結構」可意謂力圖阻止區域中之摻雜物尤其在退火操作下經由擴散而分散至另一區域(其中另一區域之特性可能受摻雜物影響)的結構。舉例而言，擴散阻障結構DBS 形成於具有第二導電類型(諸如，n型)之第二摻雜區DR2 中，或在一些情況下形成於輕度摻雜區DR2-L 中。如先前所論述，在需要高溫之製造操作期間，光敏性構件3 可遭受來自鄰近摻雜區之擴散。n型摻雜物(諸如，磷或砷)之擴散可在高熱預算操作期間或之後出現。因此，擴散阻障結構DBS 經組態以使第二摻雜區DR2 之一部分與光敏性構件3 側向分隔開。應注意，另一擴散阻障結構DBS 可視情況放置於第一摻雜區DR1 中，但本揭露不限於此。
在一些實施例中，擴散阻障層69 可包括可以用作用於緩解摻雜物擴散之緩衝層的氮化矽、氮氧化物或其他材料。在一些實施例中，氮氧化物進一步提供用於形成介電層10 之較平滑表面。在一些實施例中，介電層10 可包括氧化矽(SiO2 )或氮化矽(SiN)。在一些實施例中，介電層10 進一步包括覆蓋基板1 之第一側面FS 的上部部分10E 。光敏性構件3 自介電層10 之上部部分10E 突出且由介電層10 之上部部分10E 部分地環繞。在一些替代性實施例中，介電層10 亦可覆蓋光敏性構件3 之頂表面3TS 。視情況地，在一些實施例中，光敏性構件3 可與介電層10 之上部部分10E 直接接觸。
在一些實施例中，光敏性構件3 之側壁(或超晶格堆疊6 之側壁)與擴散阻障結構DBS 之間的側向距離X* 介於約20 nm至約100 nm的範圍內。在一些實施例中，由於擴散阻障結構DBS 可包括電絕緣或高電阻材料，由於電學特性可受影響，因此將擴散阻障結構DBS 置放為距光敏性構件3 小於20 nm可劣化偵測速度或裝置效能。當側向距離X* 大於100 nm時，由於在擴散阻障結構DBS 與光敏性構件3 之間摻雜有摻雜物之基板1 之部分可具有過多摻雜物(該摻雜物可能不會經阻擋擴散至光敏性構件3 中)，因此限制摻雜物擴散至光敏性構件3 中之效能可能並不合乎需要。為緩解(尤其自第二摻雜區DR2 之)摻雜物擴散，光敏性構件3 之側壁與擴散阻障結構DBS 之間的側向距離X* 小於100 nm且大於20 nm，以減少光敏性構件3 與擴散阻障結構DBS 之間的摻雜物之數量，而不引起光敏裝置100 之非期望高電阻。
矽化物層11 可形成於重度摻雜區DR1-H 及DR2-H 上方且由介電層10 之上部部分10E 環繞。罩蓋層20 可形成於介電層10 及光敏性構件3 之頂表面3TS 上方。在一些替代性實施例中，介電層10 亦可覆蓋光敏性構件3 之頂表面3TS。罩蓋層20 可包括絕緣材料，諸如氮化矽(SiN)或氧化物。複數個導電接點21 可形成於罩蓋層20 中且分別電連接至矽化物層11 。在一些實施例中，導電接點21 包括金屬。在一些實施例中，導電接點21 可處於重度摻雜區DR1-H 及DR2-H 正上方。在一些實施例中，導電接點21 可具有與罩蓋層20 之頂表面共面的頂表面。
圖 2A 展示表示根據本揭露之一些實施例之用於製造光敏裝置之方法的流程圖。用於製造光敏裝置之方法1000 包括：設置基板(操作1001 ，其可參考圖 3A )；在基板中形成凹槽(操作1007 ，其可參考圖 3N )；在凹槽中形成超晶格層(操作1013 ，其可參考圖 3O )；以及在超晶格層上方形成光敏性構件(操作1026 ，其可參考圖 3P )。
圖 2B 展示表示根據本揭露之一些實施例之用於製造光敏裝置之方法的流程圖。用於製造光敏裝置之方法2000 包括：設置基板(操作2001 ，其可參考圖 3A )；在基板中形成第一摻雜區及第二摻雜區(操作2002 ，其可參考圖 3B 至圖 3E )；在基板中形成擴散阻障結構(操作2004 ，其可參考圖 3F 至圖 3K )；在基板中形成凹槽(操作2007 ，其可參考圖 3N )；在凹槽中形成超晶格層(操作2013 ，其可參考圖 3O )；以及在超晶格層上方形成光敏性構件(操作2026 ，其可參考圖 3P )。
圖 2C 展示表示根據本揭露之一些實施例之用於製造光敏裝置之方法的流程圖。用於製造光敏裝置之方法3000 包括：設置基板(操作3001 ，其可參考圖 3A )；在基板中形成第一摻雜區及第二摻雜區(操作3002 ，其可參考圖 3B 至圖 3E )；在基板中形成擴散阻障結構(操作3004 ，其可參考圖 3F 至圖 3K )；在基板上方形成介電層(操作3005 ，其可參考圖 3J 至圖 3K )；在基板中形成凹槽(操作3007 ，其可參考圖 3N )；在凹槽中形成超晶格層(操作3013 ，其可參考圖 3O )；在超晶格層上方形成光敏性構件(操作3026 ，其可參考圖 3P )。操作3004 進一步包括：在基板中形成溝槽(子操作30041 ，其可參考圖 3G )；在溝槽之側壁上形成擴散阻障層(子操作30042 ，其可參考圖 3H )；以及形成由擴散阻障層環繞之介電層(子操作30043 ，其可參考圖 3J 至圖 3K )。
圖 3A 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。設置基板1 。在一些實施例中，基板1 為絕緣體上矽(SOI)基板，其中基板1 包括矽基層1a 、在矽基層1a 上方之絕緣層1b 及在絕緣層1b 上方之表面層1c 。在一些實施例中，絕緣層1b 可為內埋氧化物(BOX)層。表面層1c 可包括固有矽或矽，且基板1 在表面層1c 之經暴露表面處具有第一側面FS 。
圖 3B 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3B ，第一遮罩301 形成於基板1 之第一側面FS 上方，且接著經圖案化。執行在第二區RB 中佈植第一導電類型摻雜物(例如，p型)之佈植操作以便形成輕度摻雜區DR1-L 。在一些實施例中，輕度摻雜區DR1-L 之一部分亦在接近於第二區RB 之位置處形成於第一區RA 中。在一些實施例中，輕度摻雜區DR1-L 之深度與表面層1c 之厚度t1c 實質上相同。在佈植之後移除第一遮罩301 。
圖 3C 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3C ，第二遮罩302 形成於表面層1c 上方，且接著經圖案化以暴露輕度摻雜區DR1-L 之頂表面之一部分。在輕度摻雜區DR1-L 之一部分中執行佈植第一導電類型摻雜物(例如，p型)之佈植操作，以便形成比輕度摻雜區DR1-L 具有更高的第一導電類型摻雜物濃度的重度摻雜區DR1-H 。在本文中，重度摻雜區DR1-H 及輕度摻雜區DR1-L 共同地稱作第一摻雜區DR1 。在佈植之後移除第二遮罩302 。
圖 3D 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3D ，第三遮罩303 形成於基板1 之第一側面FS 上方，且接著經圖案化。在第三區RC 中執行佈植第二導電類型摻雜物(例如，n型)之佈植操作，以便形成輕度摻雜區DR2 -L 。在一些實施例中，輕度摻雜區DR2 -L 之一部分亦在接近於第三區RC 之位置處形成於第一區RA 中。在一些實施例中，輕度摻雜區DR2 -L 之深度與表面層1c 之厚度t1c 實質上相同。在佈植之後移除第三遮罩303 。
圖 3E 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3E ，第四遮罩304 形成於表面層1c 上方，且經圖案化以暴露輕度摻雜區DR2-L 之頂表面之一部分。在輕度摻雜區DR2-L 之一部分中執行佈植第二導電類型摻雜物(例如，n型)之佈植操作，以便形成比輕度摻雜區DR2-L 具有更高的第二導電類型摻雜物濃度的重度摻雜區DR2-H 。在本文中，重度摻雜區DR2-H 及輕度摻雜區DR2-L 共同地稱作第二摻雜區DR2 。在佈植之後移除第四遮罩304 。在一些實施例中，n型摻雜物佈植(例如，圖 3D 或圖 3E 中之操作)之後可為熱活化操作。舉例而言，在藉由n型佈植形成輕度摻雜區DR2-L 及/或重度摻雜區DR2-H 之後可立刻執行熱活化。
圖 3F 至圖 3I 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3F ，第五遮罩305 形成於表面層1c 上方，且經圖案化以暴露輕度摻雜區DR2-L 之頂表面之一部分。參考圖 3G ，執行蝕刻操作以形成溝槽RV 。溝槽RV 之底表面在基板1 之絕緣層1b 之頂表面上方。參考圖 3H ，擴散阻障層69 形成於溝槽RV 之經暴露表面(其可包括內側壁及/或底表面)上。擴散阻障層69 可包括可以用作可緩解摻雜物擴散之緩衝層的氮化矽、氮氧化物或其他材料。在一些實施例中，擴散阻障層69 之經暴露表面(諸如，朝內之內側壁)比溝槽RV (如圖 3G 中所展示)之經暴露表面更平滑。參考圖 3I ，在形成擴散阻障層69 之後移除第五遮罩305 。
圖 3J 至圖 3K 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3J ，在溝槽RV 中填充介電層10 。在一些實施例中，介電層10 可包括氧化矽(SiO2 )或氮化矽(SiN)。介電層10 可進一步包括覆蓋基板1 之第一側面FS 之上部部分10E 。在一些實施例中，上部部分10E 之頂表面可為非均勻的，例如在溝槽RV 上方具有凹陷區域。視情況地，當介電層10 包括氮化矽時，襯墊氧化層(圖 3I 或圖 3J 中未展示)可形成於擴散阻障層69 及/或基板1 之第一側面FS 上方。參考圖 3K ，諸如化學機械平坦化(CMP)操作之平坦化操作在介電層10 之上部部分10E 之頂表面上方進行。形成於溝槽RV 中之介電層10 之下部部分10L 及擴散阻障層69 共同地稱作擴散阻障結構DBS 。
圖 3L 至圖 3M 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3L ，第六遮罩306 於介電層10 上方形成且經圖案化。自第六遮罩306 暴露介電層10 之上部部分10E 之頂表面的一部分。參考圖 3M ，介電層10 之上部部分10E 經蝕刻以暴露表面層1c 之一部分，該表面層1c 之一部分可包括表面層1c 之處於第一區RA 中的頂表面、輕度摻雜區DR1-L 之處於鄰近於第一區RA 之第二區RB 中之一部分的頂表面以及輕度摻雜區DR2-L 之處於鄰近於第一區RA 之第三區RC 中之一部分的頂表面。在介電層10 之圖案化之後移除第六遮罩306 。
圖 3N 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3N ，經由介電層10 之上部部分10E 執行蝕刻操作以移除表面層1c 之一部分且形成凹槽R 。應注意，第一區RA 中之表面層1c 之一部分仍存在於凹槽R 之底表面與基板1 之絕緣層1b 之間。凹槽R 之側壁與擴散阻障結構DBS 之間的側向距離X* 介於約20 nm至約100 nm的範圍內，其中範圍之臨界性在圖 1 中論述。視情況地，可藉由以下來使凹槽R 之經暴露表面平滑：執行一或多個氧熱循環使基板1 退火以形成犧牲氧化物層，且隨後移除犧牲氧化物層(其可藉由使用氟化氫完成)。可藉由使凹槽R 之經暴露表面平滑來緩解惡化位錯缺陷之觸媒。
圖 3O 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 1 及圖 3O ，超晶格堆疊6 形成於凹槽R 中。在一些實施例中，藉由選擇性磊晶生長(SEG)技術形成超晶格堆疊6 。超晶格堆疊6 包括多重超薄層之結構。超晶格堆疊6 至少包括第一半導體材料及不同於第一半導體材料之第二材料。在基板1 /表面層1c 包括固有矽且待形成於其上之光敏性構件3 包括固有鍺之情況下，超晶格堆疊6 可包括矽(或固有矽)-矽鍺交替超晶格結構。超晶格堆疊6 之實例之細節可參考圖 1 。對於圖 1 中所論述之實例中之一者，第一第一型層6X 、第二第一型層6Y 及第三第一型層6Z 可包括矽(或固有矽)，且第一第二型層6X* 、第二第二型層6Y* 及第三第二型層6Z* 包括矽鍺。
此外，為進一步改良各超薄層之晶格常數之過渡調整，可能包括Gex Si1-x 之第二型層中之各者可具有不同莫耳濃度之鍺(x)。第二型層之鍺(x)之莫耳濃度大於另一底層第二型層之鍺(x)之莫耳濃度。舉例而言，各層之組成可為：第一第一型層6X 包括固有矽，第一第二型層6X* 包括Ge0.1 Si0.9 (其中x = 0.1)，第二第一型層6Y 包括固有矽，第二第二型層6Y* 包括Ge0.75 Si0.25 (其中x = 0.75)，第三第一型層6Z 包括固有矽，且第三第二型層6Z* 包括Ge0.9 Si0.1 (其中x = 0.9)。在一些實施例中，為形成前述組態，層中之各者可藉由選擇性磊晶生長依序形成。應注意，本文中之層之總數目不限於6，其亦可小於6或大於6。
圖 3P 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3P ，光敏性構件3 形成於凹槽R 中，其中光敏性構件3 由超晶格堆疊6 環繞。在一些實施例中，光敏性構件3 藉由選擇性磊晶生長(SEG)技術形成。在一些實施例中，光敏性構件3 包括磊晶材料，例如固有鍺或鍺。在一些實施例中，光敏性構件3 之上部部分自凹槽R 及介電層10 之上部部分10E 突出，且可具有朝向頂部逐漸變窄之小平面。在一些替代性實施例中，介電層10 亦可覆蓋光敏性構件3 之頂表面3TS 。如圖 1中所論述，藉由超晶格堆疊6 之組態，可緩解由光敏性構件3 與基板1 之間的晶格失配引起之晶格位錯。
在一些實施例中，在形成光敏性構件3 及/或超晶格堆疊6 期間，可使基板1 退火。在一些實施例中，在前述選擇性磊晶生長(SEG)操作期間，基板1 之溫度可升高為介於約400℃至約700℃之範圍內。在高溫下，摻雜物擴散之問題可能惡化。如先前在圖 1 中所論述，藉由在形成光敏性構件3 及超晶格堆疊6 之前形成擴散阻障結構DBS ，擴散之問題可得以緩解。
圖 3Q 及圖 3R 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3Q ，第一犧牲遮罩層88 形成於介電層10 之上部部分10E 上方，其中第一犧牲遮罩層88 覆蓋光敏性構件3 。視情況地，襯墊氧化層(圖 3Q 中未展示)形成於介電層10 之上部部分10E 上方，隨後形成第一犧牲遮罩層88 。在一些實施例中，第一犧牲遮罩層88 可包括氧化物、氮化矽(SiN)或類似者。參考圖 3R ，第七遮罩307 於第一犧牲遮罩層88 上方形成且經圖案化。經由第七遮罩307 可執行蝕刻操作以移除第一犧牲遮罩層88 之一部分，以暴露光敏性構件3 之頂表面之一部分。在一些實施例中，暴露光敏性構件3 之鄰近於/接近於第二區RB 之第一小平面FCT1 。
圖 3S 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3S ，經由第七遮罩307 執行摻雜第一導電類型摻雜物之佈植操作。超晶格堆疊6 之鄰近於第二區RB 之一部分及光敏性構件3 之接近於第二區RB 之一部分摻雜有第一導電類型摻雜物(諸如，p型摻雜物)，其中此等經摻雜部分共同地稱作第三摻雜區DR1* 。表面層1c 之第一部分1z 之鄰近於第二區RB 的一部分亦可摻雜有第一導電類型摻雜物。在一些實施例中，第三摻雜區DR1* 中之第一導電類型摻雜物之濃度低於重度摻雜區DR1-H 中之第一導電類型摻雜物之濃度。
可視情況執行圖 3T 至圖 3V 中所論述之操作。圖 3T 至圖 3V 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。在佈植操作之後移除第七遮罩307 。第二犧牲遮罩層89 接著形成於介電層10 之上部部分10E 上方，其中第二犧牲遮罩層89 覆蓋光敏性構件3 。在一些實施例中，第二犧牲遮罩層89 可包括氧化物、氮化矽(SiN)或類似者。視情況地，襯墊氧化層(圖 3T 中未展示)形成於介電層10 上方，隨後形成第二犧牲遮罩層89 。參考圖 3U ，第八遮罩308 於第二犧牲遮罩層89 上方形成且經圖案化。經由第八遮罩308 可執行蝕刻操作以移除第二犧牲遮罩層89 之一部分，以暴露光敏性構件3 之頂表面之一部分。在一些實施例中，暴露光敏性構件3 之鄰近於/接近於第三區RC 之第二小平面FCT2 。參考圖 3V ，經由第八遮罩308 執行摻雜第二導電類型摻雜物之佈植操作。超晶格堆疊6 之鄰近於第三區RC 之一 部分及光敏性構件3 之接近於第三區RC 之一部分摻雜有第二導電類型摻雜物(諸如，n型摻雜物)，其中此等經摻雜部分共同地稱作第四摻雜區DR2* 。表面層1c 之第一部分1z 之鄰近於第三區RC 的一部分亦可摻雜有第二導電類型摻雜物。在一些實施例中，第四摻雜區DR2* 中之第二導電類型摻雜物之濃度低於重度摻雜區DR2-H 中之第二導電類型摻雜物之濃度。在一些實施例中，n型摻雜物佈植之後可為熱活化操作。舉例而言，藉由在光敏性構件3 中執行n型佈植而形成第四摻雜區DR2* 之後，可立刻執行熱活化。
藉由執行圖 3Q 至圖 3V 中所論述之摻雜操作以用於至少在光敏性構件3 之一部分及超晶格堆疊6 之一部分中形成第三摻雜區DR1* 及/或第四摻雜區DR2* ，因半導體層1c 與光敏性構件3 之間的帶隙偏移導致之載流子捕獲問題可得以緩解且載流子注入效率可經改良。因此，可進一步改良光敏裝置100 之偵測速度及訊號轉換。
圖 3W 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3W ，隨後移除第八遮罩308 及第二犧牲遮罩層89 。罩蓋層20 接著形成於介電層10 之上部部分10E 上方，其中罩蓋層20 覆蓋光敏性構件3 。在一些實施例中，罩蓋層20 可包括氧化物、氮化矽(SiN)或類似者。視情況地，襯墊氧化層(圖 3W 中未展示)形成於介電層10 及光敏性構件3 上方，隨後形成罩蓋層20 。可對罩蓋層20 之頂表面執行化學機械平坦化(CMP)操作。
圖 3X 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3X ，第九遮罩309 於罩蓋層20 上方形成且經圖案化。藉由使用經圖案化第九遮罩309 來移除罩蓋層20 及介電層10 之上部部分10E 的在第一摻雜區DR1 之重度摻雜區DR1-H 及第二摻雜區DR2 之重度摻雜區DR2-H 正上方的一些部分。形成複數個凹槽RN 且由此暴露基板1 之頂表面之一部分。此外，參考圖 3X ，矽化物層11 或適合於用作接觸界面層之其他材料放置於凹槽RN 中且處於第一摻雜區DR1 之重度摻雜區DR1-H 及第二摻雜區DR2 之重度摻雜區DR2-H 上方。
圖 3Y 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3Y ，導電材料21* 形成於凹槽RN 中且經組態以與矽化物層11 直接接觸。導電材料21* 可為金屬。在一些實施例中，導電材料21* 之處於凹槽RN 正上方之位置可在頂表面處凹陷。
圖 3Z 為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。參考圖 3Z ，可對導電材料21* 之頂表面執行CMP操作以移除導電材料21 *之處於罩蓋層20 上方的一部分。由此，形成導電接點21 。
本揭露提供一種光敏裝置100 及一種製造光敏裝置100 之方法。為緩解由光敏性構件3 (其可為固有鍺)與基板1 (其可具有由固有矽製成之表面層1c )之間的晶格失配引起之問題，超晶格堆疊6 可形成於形成在基板1 中之凹槽中，隨後形成光敏性構件3 。超晶格堆疊6 提供用於磊晶生長光敏性構件3 之底層起始表面，該底層起始表面具有更接近於光敏性構件3 之有效晶格常數。特定而言，超晶格堆疊6 包括多重超薄層結構，該多重超薄層結構包括第一材料(與基板1 實質上相同，諸如固有矽)及第二材料(與光敏性構件3 實質上相同，諸如固有鍺)。在一些實施例中，超晶格堆疊6 為矽-矽鍺超晶格堆疊或固有矽-矽鍺超晶格堆疊。超薄層中之各者具有較薄厚度(諸如，小於約20 nm、10 nm或甚至小於1 nm)，因此晶格組態之影響更為有效，且超晶格堆疊6 中之超薄層中之各者的晶格常數可相對更接近於底層之晶格常數。因此，用於生長光敏性構件3 之起始表面具有更接近於光敏性構件3 之晶格常數，因此，可緩解位錯缺陷之問題。
此外，為進一步改良各超薄層之晶格常數之過渡調整，可調整第一材料及第二材料之濃度的分佈。因此，藉由使超晶格堆疊6 之接近於光敏性構件3 之第一部分處之第二材料(諸如，鍺或固有鍺)的第一濃度大於超晶格堆疊6 之遠離於光敏性構件3 且位於第一部分之下的第二部分處之第二材料的第二濃度，超晶格堆疊6 之組態可進一步改良晶格常數之過渡調整。晶格常數之此類過渡調整可允許超晶格堆疊6 提供改良的起始表面(亦即，頂表面)以用於在其上磊晶地生長光敏性構件3 。由於超晶格堆疊6 之起始表面可具有更接近於光敏性構件3 之有效晶格常數，因此由晶格失配所引起之位錯問題(諸如，錯配位錯及穿透位錯)可得以緩解。
此外，為緩解摻雜物擴散之問題，擴散阻障結構放置於摻雜區中。舉例而言，擴散阻障結構DBS 形成於具有第二導電類型(諸如，n型)之第二摻雜區DR2 中，或在一些情況下形成於輕度摻雜區DR2-L 中。如先前所論述，在需要高溫之製造操作期間，光敏性構件3 可遭受來自鄰近摻雜區之擴散。擴散阻障結構DBS 經組態以使第二摻雜區DR2 之一部分與光敏性構件3 側向分隔開。為緩解(尤其自第二摻雜區DR2 之)摻雜物擴散，光敏性構件3 之側壁與擴散阻障結構DBS 之間的側向距離X* 介於約20 nm至約100 nm之範圍內，以減少光敏性構件3 與擴散阻障結構DBS 之間的摻雜物之數量，而不引起光敏裝置100 之非期望高電阻。
此外，為改良載流子注入效率且減少因半導體層1c 與光敏性構件3 之間的帶隙偏移導致之載流子捕獲問題，鄰近於/接近於第一摻雜區DR 1 (具有第一導電類型)之光敏性構件3 之一部分及超晶格堆疊6 之一部分可進一步摻雜有第一導電類型摻雜物。類似地，鄰近於/接近於第二摻雜區DR2 (具有第二導電類型)之光敏性構件3 之一部分及超晶格堆疊6 之一部分可進一步摻雜有第二導電類型摻雜物。
本揭露之一些實施例提供一種光敏裝置，該光敏裝置包括：基板，其包括前表面處之矽層；光敏性構件，其延伸至矽層中且由矽層至少部分地環繞；及超晶格層，其放置於光敏性構件與矽層之間，其中該超晶格層包括第一材料及不同於第一材料之第二材料，該超晶格層之接近於光敏性構件之一部分處之第二材料的第一濃度大於該超晶格層之遠離於光敏性構件之一部分處之第二材料的第二濃度。
本揭露之一些實施例提供一種光敏裝置，該光敏裝置包括：基板，其包括前表面處之矽層；光敏性構件，其延伸至矽層中且由矽層至少部分地環繞；擴散阻障結構，其延伸至矽層中且由矽層至少部分地環繞；及超晶格層，其放置於光敏性構件與矽層之間，其中擴散阻障結構與超晶格層之側壁間隔開。
本揭露之一些實施例提供一種用於形成光敏裝置之方法，該方法包括：設置基板；在基板中形成凹槽；在凹槽中形成超晶格層，其中超晶格層包括與矽層中之材料相同的第一材料及不同於第一材料的第二材料，超晶格層之第一部分之第二材料的第一濃度小於超晶格層之在第一部分之上之第二部分處之第二材料的第二濃度；以及在超晶格層上方形成光敏性構件，其中光敏性構件包括第二材料。
前文概述若干實施例之特徵，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為設計或修改用於實現本文中所引入之實施例的相同目的及/或達成相同優點的其他操作及結構之基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本揭露之精神及範疇，且熟習此項技術者可在不脫離本揭露之精神及範疇之情況下在本文中作出各種改變、替代及更改。
此外，本申請案之範疇並不意欲限於說明書中所描述之過程、機器、產品、物質組成、手段、方法及步驟之特定實施例。如一般熟習此項技術者將易於自本發明實施例之揭露內容瞭解，根據本發明實施例，可利用當前存在或日後將開發之過程、機器、產品、物質組成、手段、方法或步驟，其執行與本文中所描述之對應實施例實質上相同的功能或達成與本文中所描述之對應實施例實質上相同的結果。相應地，所附申請專利範圍意欲在其範疇中包括此等過程、機器、產品、物質組成、手段、方法或步驟。
1:基板 1a:矽基層 1b:絕緣層 1c:表面層 1z:第一部分 1z*:第二部分 3:光敏性構件 3TS:頂表面 6:超晶格堆疊 6X:第一第一型層 6X*:第一第二型層 6Y:第二第一型層 6Y*:第二第二型層 6Z:第三第一型層 6Z*:第三第二型層 10:介電層 10E:上部部分 10L:下部部分 11:矽化物層 20:罩蓋層 21:導電接點 21*:導電材料 69:擴散阻障層 88:第一犧牲遮罩層 89:第二犧牲遮罩層 100:光敏裝置 301:第一遮罩 302:第二遮罩 303:第三遮罩 304:第四遮罩 305:第五遮罩 306:第六遮罩 307:第七遮罩 308:第八遮罩 309:第九遮罩 1000:方法 1001:操作 1007:操作 1013:操作 1026:操作 2000:方法 2001:操作 2002:操作 2004:操作 2007:操作 2013:操作 2026:操作 3000:方法 3001:操作 3002:操作 3004:操作 3005:操作 3007:操作 3013:操作 3026:操作 30041:子操作 30042:子操作 30043:子操作 DBS:擴散阻障結構 DR1:第一摻雜區 DR1*:第三摻雜區 DR1-H:重度摻雜區 DR1-L:輕度摻雜區 DR2:第二摻雜區 DR2*:第四摻雜區 DR2-H:重度摻雜區 DR2-L:輕度摻雜區 FCT1:第一小平面 FCT2:第二小平面 FS:第一側面 R:凹槽 RA:第一區 RB:第二區 RC:第三區 RN:凹槽 RV:溝槽 t1:厚度 t1c:厚度 t2:厚度 X*:側向距離
當結合隨附圖式閱讀時，自以下詳細描述最佳地理解本揭露之態樣。應注意，根據業界中之標準慣例，各種特徵未按比例繪製。事實上，出於論述清楚起見，可任意地增大或減小各種特徵之尺寸。
圖1為說明根據本揭露之一些實施例之光敏裝置之橫截面圖的示意圖。
圖2A展示表示根據本揭露之一些實施例之用於製造光敏裝置之方法的流程圖。
圖2B展示表示根據本揭露之一些實施例之用於製造光敏裝置之方法的流程圖。
圖2C展示表示根據本揭露之一些實施例之用於製造光敏裝置之方法的流程圖。
圖3A至圖3Z為根據本揭露之一些實施例之在製造操作的中間階段期間之光敏裝置的橫截面圖。
1:基板
1a:矽基層
1b:絕緣層
1c:表面層
3:光敏性構件
3TS:頂表面
6:超晶格堆疊
10:介電層
11:矽化物層
20:罩蓋層
21:導電接點
69:擴散阻障層
100:光敏裝置
DR1:第一摻雜區
DR1*:第三摻雜區
DR1-H:重度摻雜區
DR1-L:輕度摻雜區
DR2:第二摻雜區
DR2*:第四摻雜區
DR2-H:重度摻雜區
DR2-L:輕度摻雜區

Claims (10)

  1. 一種光敏裝置，其包含：一基板，其包含一前表面處之一矽層；一光敏性構件，其延伸至該矽層中且由該矽層至少部分地環繞；一第一摻雜區，其在該光敏性構件之一第一側面處具有一第一導電類型，其中該第一摻雜區位於該矽層中；一第二摻雜區，其在該光敏性構件之與該第一側面相對之一第二側面處具有不同於該第一導電類型之一第二導電類型，其中該第二摻雜區位於該矽層中；一超晶格層，其放置於該光敏性構件與該矽層之間，其中該超晶格層包括一第一材料及不同於該第一材料的一第二材料，該超晶格層之接近於該光敏性構件之一部分處之該第二材料的一第一濃度大於該超晶格層之遠離於該光敏性構件之一部分處之該第二材料的一第二濃度；及一擴散阻障結構，其位於該第二摻雜區中，其中該擴散阻障結構之至少一部分由該矽層側向環繞。
  2. 如請求項1之光敏裝置，其中該第二摻雜區包含一輕度摻雜區及鄰近於該輕度摻雜區之一重度摻雜區，且該擴散阻障結構放置於該第二摻雜區之該輕度摻雜區中。
  3. 如請求項1之光敏裝置，其中該光敏性構件之一部分自該矽層突出。
  4. 如請求項1之光敏裝置，其中該超晶格層之接近於該第二摻雜區之一部分摻雜具有該第二導電類型之一摻雜物。
  5. 如請求項1之光敏裝置，其中該光敏性構件之接近於該第一摻雜區之一部分摻雜具有該第一導電類型之一摻雜物。
  6. 一種光敏裝置，其包含：一基板，其包含一前表面處之一矽層；一光敏性構件，其延伸至該矽層中且由該矽層至少部分地環繞；一第一摻雜區，其在該光敏性構件之一第一側面處具有一第一導電類型，其中該第一摻雜區位於該矽層中；一第二摻雜區，其在該光敏性構件之與該第一側面相對之一第二側面處具有不同於該第一導電類型之一第二導電類型，其中該第二摻雜區位於該矽層中；一擴散阻障結構，其延伸至該矽層中且由該矽層至少部分地環繞，其中該擴散阻障結構包含一擴散阻障層及由該擴散阻障層至少部分地環繞之一介電層；及一超晶格層，其放置於該光敏性構件與該矽層之間，其中該擴散阻障結構與該超晶格層之一側壁間隔開。
  7. 如請求項6之光敏裝置，其中該超晶格層之該側壁與該擴散阻障結構之間的一側向距離介於20nm至100nm間。
  8. 如請求項6之光敏裝置，其中該介電層進一步包含覆蓋該矽層之一上部部分。
  9. 一種用於形成一光敏裝置之方法，其包含：設置一基板；在該基板之一頂部表面處形成一溝槽；在該溝槽中形成一擴散阻障結構；在該基板之該頂部表面處形成一凹槽，其中該凹槽在一側向方向上與該溝槽隔開；在該基板中形成具有一第一導電類型之一第一摻雜區；在該基板中形成具有不同於該第一導電類型之一第二導電類型之一第二摻雜區；在該凹槽中形成一超晶格層，其中該超晶格層包括一第一材料及不同於該第一材料的一第二材料，該超晶格層之一第一部分之該第二材料的一第一濃度小於該超晶格層之在該第一部分之上之一第二部分處之該第二材料的一第二濃度；及在該超晶格層上方形成一光敏性構件，其中該光敏性構件包括該第二材料。
  10. 如請求項9之方法，其中形成該擴散阻障結構包含：在該溝槽中形成一擴散阻障層；及形成由該擴散阻障層環繞之一介電層。
TW109130640A 2019-09-20 2020-09-07 光敏裝置與製造光敏裝置之方法 TWI864094B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962903242P 2019-09-20 2019-09-20
US62/903,242 2019-09-20
US16/921,858 2020-07-06
US16/921,858 US11393939B2 (en) 2019-09-20 2020-07-06 Photo sensing device and method of fabricating the photo sensing device

Publications (2)

Publication Number Publication Date
TW202114239A TW202114239A (zh) 2021-04-01
TWI864094B true TWI864094B (zh) 2024-12-01

Family

ID=74881240

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130640A TWI864094B (zh) 2019-09-20 2020-09-07 光敏裝置與製造光敏裝置之方法

Country Status (3)

Country Link
US (4) US11393939B2 (zh)
CN (1) CN112542524A (zh)
TW (1) TWI864094B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393940B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photodetector and method for forming the same
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11393939B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11450782B2 (en) * 2020-09-03 2022-09-20 Marvell Asia Pte Ltd. Germanium-on-silicon avalanche photodetector in silicon photonics platform, method of making the same
US11830959B2 (en) * 2021-01-29 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Photodetection device and manufacturing method thereof
US11855237B2 (en) * 2021-03-16 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd Germanium-based sensor with junction-gate field effect transistor and method of fabricating thereof
US11600737B2 (en) * 2021-03-16 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium-based sensor with junction-gate field effect transistor and method of fabricating thereof
US12433056B2 (en) * 2021-12-20 2025-09-30 Intel Corporation Planar germanium photodetector
US12507489B2 (en) * 2022-12-08 2025-12-23 Cisco Technology, Inc. Photodetector with rotated electric field

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090062483A (ko) * 2007-12-13 2009-06-17 한국전자통신연구원 광 감지 소자 및 그 형성 방법
US20170179316A1 (en) * 2015-12-22 2017-06-22 International Business Machines Corporation Digital alloy germanium heterojunction solar cell
TWI654755B (zh) * 2014-05-27 2019-03-21 新加坡商西拉娜Ｕｖ科技私人有限公司 包括ｎ型及ｐ型超晶格之電子裝置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748914B2 (ja) * 1996-01-25 1998-05-13 日本電気株式会社 光検出用半導体装置
JP2867983B2 (ja) * 1996-12-03 1999-03-10 日本電気株式会社 フォトディテクタおよびその製造方法
JP3016371B2 (ja) * 1997-03-26 2000-03-06 日本電気株式会社 光検出器の製造方法
JPH10290023A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JPH11238902A (ja) * 1998-02-19 1999-08-31 Nec Corp 半導体光検出装置及び半導体光検出装置の製造方法
US6943409B1 (en) * 2004-05-24 2005-09-13 International Business Machines Corporation Trench optical device
US7397101B1 (en) * 2004-07-08 2008-07-08 Luxtera, Inc. Germanium silicon heterostructure photodetectors
WO2009110632A1 (ja) * 2008-03-07 2009-09-11 日本電気株式会社 ＳｉＧｅフォトダイオード
US20100006961A1 (en) * 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US8558336B2 (en) * 2009-08-17 2013-10-15 United Microelectronics Corp. Semiconductor photodetector structure and the fabrication method thereof
JP6091273B2 (ja) * 2013-03-19 2017-03-08 株式会社日立製作所 半導体装置とその製造方法
US9213137B2 (en) * 2013-07-12 2015-12-15 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including photodetectors integrated on waveguides and methods for fabricating the same
SG11201606915XA (en) * 2014-03-10 2016-09-29 Coriant Advanced Technology Llc Germanium metal-contact-free near-ir photodetector
US9755096B2 (en) * 2014-03-10 2017-09-05 Elenion Technologies, Llc Lateral Ge/Si avalanche photodetector
EP3038167B1 (en) * 2014-12-22 2017-07-19 IMEC vzw Integrated avalanche germanium photodetector
DE102015212208A1 (de) * 2015-04-24 2016-10-27 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Hochgeschwindigkeits-Germanium-PIN-Fotodiode
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9601368B2 (en) * 2015-07-16 2017-03-21 Infineon Technologies Ag Semiconductor device comprising an oxygen diffusion barrier and manufacturing method
JP6785057B2 (ja) * 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018056288A (ja) * 2016-09-28 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3462232B1 (en) * 2017-09-29 2021-12-15 Huawei Technologies Co., Ltd. Electro-absorption modulator
FR3078827B1 (fr) * 2018-03-07 2022-04-01 St Microelectronics Crolles 2 Sas Photodiode en germanium
FR3078826B1 (fr) * 2018-03-07 2022-01-14 St Microelectronics Crolles 2 Sas Photodiode verticale
US10777451B2 (en) * 2018-03-08 2020-09-15 Atomera Incorporated Semiconductor device including enhanced contact structures having a superlattice
JP7090479B2 (ja) * 2018-06-06 2022-06-24 富士通株式会社 光半導体素子及び光伝送装置
JP2020161674A (ja) * 2019-03-27 2020-10-01 技術研究組合光電子融合基盤技術研究所 受光器
FR3100377A1 (fr) * 2019-08-30 2021-03-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Prise de contact sur du germanium
US10901150B2 (en) * 2019-06-12 2021-01-26 Elenion Technologies, Llc Metal contact free photodetector with sidewall doping
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11393940B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photodetector and method for forming the same
US11393939B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090062483A (ko) * 2007-12-13 2009-06-17 한국전자통신연구원 광 감지 소자 및 그 형성 방법
TWI654755B (zh) * 2014-05-27 2019-03-21 新加坡商西拉娜Ｕｖ科技私人有限公司 包括ｎ型及ｐ型超晶格之電子裝置
US20170179316A1 (en) * 2015-12-22 2017-06-22 International Business Machines Corporation Digital alloy germanium heterojunction solar cell

Also Published As

Publication number Publication date
US20250056915A1 (en) 2025-02-13
US20230369520A1 (en) 2023-11-16
TW202114239A (zh) 2021-04-01
US11393939B2 (en) 2022-07-19
US20210091245A1 (en) 2021-03-25
US12154996B2 (en) 2024-11-26
US20220328707A1 (en) 2022-10-13
CN112542524A (zh) 2021-03-23
US11769845B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
TWI864094B (zh) 光敏裝置與製造光敏裝置之方法
US12154994B2 (en) Photo sensing device and method of fabricating the photo sensing device
US12046689B2 (en) Photodetector and method for forming the same
EP3224866B1 (en) Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US11749762B2 (en) Semiconductor device comprising a photodetector with reduced dark current
KR102461559B1 (ko) 이미지 센서를 형성하는 방법
KR20170117378A (ko) 도파 물질을 포함하는 집적 포토닉스
KR20120047032A (ko) 반도체 소자 및 이의 제조 방법
TWI787807B (zh) 光電子元件與其形成方法
CN115004372A (zh) 用于光电器件信噪比的增强的结构和材料工程方法
CN113471229B (zh) 形成图像传感器器件的方法
US12327723B2 (en) Passive cap for germanium-containing layer
TWI854722B (zh) 半導體結構及其形成方法