TWI863711B - 晶片封裝體及其製造方法 - Google Patents
晶片封裝體及其製造方法 Download PDFInfo
- Publication number
- TWI863711B TWI863711B TW112144873A TW112144873A TWI863711B TW I863711 B TWI863711 B TW I863711B TW 112144873 A TW112144873 A TW 112144873A TW 112144873 A TW112144873 A TW 112144873A TW I863711 B TWI863711 B TW I863711B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- chip package
- cover layer
- upper cover
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 193
- 239000010410 layer Substances 0.000 claims abstract description 151
- 239000012790 adhesive layer Substances 0.000 claims abstract description 23
- 238000005520 cutting process Methods 0.000 claims description 34
- 238000007789 sealing Methods 0.000 claims description 22
- 238000005538 encapsulation Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000012788 optical film Substances 0.000 claims description 17
- 238000004806 packaging method and process Methods 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 claims description 11
- 239000003292 glue Substances 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000012858 packaging process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- OGZARXHEFNMNFQ-UHFFFAOYSA-N 1-butylcyclobutene Chemical compound CCCCC1=CCC1 OGZARXHEFNMNFQ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000417 polynaphthalene Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/026—Wafer-level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/809—Constructional details of image sensors of hybrid image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
提供晶片封裝體及其形成方法。上述晶片封裝體包括一基底，具有一階梯型側壁及彼此相對的一第一表面及一第二表面分別鄰接於階梯型側壁。晶片封裝體也包括一上蓋層，具有彼此相對的一第一表面及一第二表面，且上蓋層的第一表面面向基底的第二表面。晶片封裝體更包括一圍堰結構及一黏著層。圍堰結構接合上蓋層與基底，且圍繞基底內的一感測區。黏著層圍繞圍堰結構，且具有一內凹的漸細側壁自基底的第二表面沿圍堰結構的一外邊緣往上蓋層的方向延伸。
Description
本發明係有關於一種封裝技術，特別為有關於一種晶片封裝體及其製造方法。
光電元件(例如，影像感測裝置)在擷取影像等應用中扮演著重要的角色，且已廣泛地應用於例如數位相機(digital camera)、數位錄影機(digital video recorder)、手機(mobile phone)等電子產品中，而晶片封裝製程是形成電子產品過程中之重要步驟。晶片封裝體除了將感測晶片保護於其中，使其免受外界環境污染外，還提供感測晶片內部電子元件與外界之電性連接通路。
隨著晶片封裝製造工序的複雜化，產生了諸多挑戰。舉例來說，在晶片封裝體製造期間，玻璃蓋層的支撐性、單體化製程伴隨的裝置缺陷以及封膠層的填充能力等挑戰。
因此，有必要尋求一種新穎的晶片封裝體的製造方式，以解決或改善晶片封裝體製造期間所面臨的挑戰。
根據一些實施例，提供一種晶片封裝體，包括：一基底，具有一階梯型側壁及彼此相對的一第一表面及一第二表面分別鄰接於階梯型側壁；一上蓋層，具有彼此相對的一第一表面及一第二表面，且上蓋層的第一表面面向基底的第二表面；一圍堰結構，接合上蓋層與基底，且圍繞基底內的一感測區；以及一黏著層，圍繞圍堰結構，其中黏著層具有一內凹的漸細側壁自基底的第二表面沿圍堰結構的一外邊緣往上蓋層的方向延伸。
根據一些實施例，提供一種晶片封裝體，包括：一基底及一上蓋層，依序疊置於一封裝基底上；一圍堰結構，夾設於基底與上蓋層之間，且圍繞基底內的一感測區；一封膠層，形成於封裝基底上，且圍繞基底、圍堰結構及上蓋層；以及一黏著層，形成於圍堰結構的一下部與封膠層之間；其中基底的一底部寬度大於基底的一頂部寬度；其中上蓋層與封膠層之間的一第一界面以及封膠層與圍堰結構的一上部之間的一第二界面彼此實質上對準且沿同一方向延伸；以及其中封膠層具有一圓化角與黏著層直接接觸。
根據一些實施例，提供一種晶片封裝體之製造方法，包括：透過一膠帶層將一透明基底接合至一承載基底上，其中透明基底具有一第一區及圍繞第一區的一第二區；形成一圍堰結構於透明基底上，其中圍堰結構沿第一區的邊緣延伸而圍繞第一區；進行一第一切割製程，以局部去除圍堰結構，並形成一開口於透明
基底內，其中開口圍繞該第一區並露出該膠帶層；將一基底接合至透明基底上，其中基底具有對應於該第一區的一晶片區及對應於第二區的一切割道區；進行一脫膠製程，以去除膠帶層、承載基底及一部分的透明基底，使餘留的透明基底形成一上蓋層於基底上，並露出切割道區；以及對露出的切割道區進行一第二切割製程，使晶片區的基底形成一階梯型側壁。
100a,300a,400a:第一表面
100b,300b,400b:第二表面
100C:上蓋層
100e:邊緣
100W:透明基底
101:膠帶層
102:圍堰結構
102e:外邊緣
104,310,312:開口
105:光學薄膜
106:黏著層
106a:溢膠
200W:承載基底
300C,300W:基底
301:感測區
303:光學部件
305,401:導電墊
320:階梯型側壁
400:封裝基底
403:內連線結構
410:打線
420:封膠層
420S:漸細側壁
420T:上表面
420R:圓化角
450:導電結構
A:區域
C:晶片區
R1:第一區
R2:第二區
S1:第一刀具
S2:第二刀具
S3:第三刀具
SL:切割道區
W1:底部寬度
W2:頂部寬度
第1A圖繪示出根據的一些實施例之示例性晶片封裝體剖面示意圖。
第1B圖繪示出根據的一些實施例之第1A圖中的局部放大剖面示意圖。
第2A至2G圖繪示出根據的一些實施例之形成晶片封裝體之示例性方法剖面示意圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連
性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝微機電系統晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System,MEMS)、生物辨識元件(biometric device)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package,WSP)製程對影像感測裝置、發光二極體(light-emitting diodes,LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器(fingerprint recognition device)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施
例中，例如將已分離之半導體晶片重新分佈在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
請參照第1A及1B圖，其中第1A圖繪示出根據的一些實施例之示例性晶片封裝體的剖面示意圖，而第1B圖繪示出根據的一些實施例之第1A圖中區域A的放大剖面示意圖。在一些實施例中，晶片封裝體實施為具有一前照式(front side illumination,FSI)感測裝置。然而，在其他實施例中，晶片封裝體也可實施為具有一背照式(back side illumination,BSI)感測裝置。舉例來說，晶片封裝體實施為具有一前照式(FSI)感測裝置且包括一基底300C，如第1A及1B圖所示。基底300C具有一第一表面300a(例如，下表面)及與第一表面300a相對的一第二表面300b(例如，上表面)。再者，基底300C具有一階梯型側壁320鄰接第一表面300a及第二表面300b。具有階梯型側壁320的此基底300C的底部寬度W1大於其頂部寬度VW2，如第1A圖所示。相較於具有垂直式側壁的基底，具有階梯型側壁320的此基底300C有助於改善後續形成的封膠層的填充或覆蓋能力。在一些實施例中，基底300C為一矽晶圓，以利於進行晶圓級封裝製程。在其他實施例中，基底100可為一矽基底或其他半導體基底。
在一些實施例中，基底300C內包括一感測區域301。再者，感測區域301包括一感測裝置(未繪示)，其鄰近於基底300C的第二表面300b。舉例來說，感測區域301可包括一影像感測裝置或另一合適的感測裝置。在其他一些實施例中，感測區域301包括用以感測生物識別的裝置(例如，指紋識別裝置)、用以感測環境特徵的裝置(例如，溫度感測元件、濕度感測元件、壓力感測元件、電容感測元件)或另一合適的感測元件。
在一些實施例中，一絕緣層(未繪示)設置於基底300C上，而絕緣層的表面構成基底300C的第二表面300b上。在一些實施例中，絕緣層包括一層間介電(interlayer dielectric,ILD)層、一金屬間介電(inter-metal dielectric,IMD)層、一鈍化護層或其組合。在一些實施例中，絕緣層包括無機材料，諸如氧化矽、氮化矽、氧氮化矽、金屬氧化物或其組合或另一合適的絕緣材料。
在一些實施例中，絕緣層內具有一或多個導電墊305。導電墊305可為單層導電層或為多層的導電層結構。為簡化圖式及說明，此處僅繪示出具有單層導電層的導電墊305作為範例說明。基底300C的感測區內的感測裝置可透過基底300C及絕緣層內的內連線結構(未繪示)而與導電墊305電性連接。
在一些實施例中，晶片封裝體更包括一光學部件303。光學部件303設置於基底300C的第二表面300b上方的絕緣層上，且對應於感測區301。在一些實施例中，光學部件303包括微透
鏡陣列、濾光層、其組合或其他適合的光學部件。
在一些實施例中，晶片封裝體更包括一上蓋層100C及一光學薄膜105。上蓋層100C疊置於基底300C上方，以覆蓋並保護光學部件303。上蓋層100C具有彼此相對的一第一表面100a(例如，下表面)及一第二表面100b(例如，上表面)，上蓋層的第一表面100a面向基底300C的第二表面300b。在一些實施例中，上蓋層100C可包括玻璃、石英、透明高分子材料或其他適合的透明材料。
在一些實施例中，光學薄膜105形成於上蓋層100C的第一表面100a及/或第二表面100b上。為簡化圖式及說明，此處僅以光學薄膜105形成於上蓋層100C的第二表面100b作為範例說明。在一些實施例中，光學薄膜105包括紅外線截止濾光片(IR cut filter)、抗反射層或其組合。光學薄膜105有助於改善感測區內的感測裝置效能。
在一些實施例中，晶片封裝體更包括一圍堰(dam)結構102(或稱作間隔層)及一黏著層106。圍堰結構102用以接合上蓋層100C與基底300C。具體來說，圍堰結構102利用黏著層106而夾設於上蓋層100C與基底300C之間，且圍繞基底300C內的感測區301。在一些實施例中，圍堰結構102的外邊緣102e與上蓋層100C的一邊緣100e實質上彼此對齊且沿同一方向延伸。也就是說，外邊緣102e與邊緣100e形成一直線。如此一來，位於基底300C
上方的圍堰結構102可加強圍堰結構102對於其上方的上蓋層100C的機械支撐性。在一些實施例中，圍堰結構102包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))、光阻材料或其他適合的絕緣材料。
在一些實施例中，如第1B圖所示，位於圍堰結構102與上蓋層100C之間一部分的黏著層106會溢出，且沿圍堰結構102的外邊緣102e圍繞圍堰結構102的下部。此處，溢出的黏著層106部分也稱作溢膠層106a。形成的溢膠層106a具有一內凹的漸細側壁106S自基底300C的第二表面300b沿圍堰結構102的外邊緣102e往上蓋層100C的方向延伸。內凹的漸細側壁106也有助於改善後續形成的封膠層的填充及覆蓋能力。如此一來，可避免在形成封膠層之後，在圍堰結構102與下方基底300C所形成的角落處產生不必要的空隙或空孔。
在一些實施例中，晶片封裝體更包括一封裝基底400及多個導電結構450(例如，焊球、凸塊或導電柱)。具體來說，封裝基底400具有彼此相對的一第一表面400a(例如，下表面)及一第二表面400b(例如，上表面)。再者，封裝基底400的第二表面400b接合至基底300C的第一表面300a，使基底300C及上蓋層100C依
序疊置於封裝基底400上。導電結構450形成於封裝基底400的第一表面400a上，且與封裝基底400接觸。
在一些實施例中，晶片封裝體更包括一或多個打線(bonding wire)410及一封膠層420。打線410各自連接位於基底300C的第二表面300b的對應的導電墊305與位於封裝基底400的第二表面400b的對應的導電墊401。在一些實施例中，導電結構450經由打線410以及位於封裝基底400內的內連線結構403而電性連接至基底300C。
在一些實施例中，封膠層420形成於封裝基底400的第二表面400b上，且圍繞基底300C、圍堰結構102及上蓋層100C。上蓋層100C的第二表面100b及其上方的光學薄膜105露出於封膠層420。在一些實施例中，打線410位於封膠層420內。再者，封膠層420與基底300C的階梯型側壁320及溢膠層106a(由溢出的黏著層106構成)的內凹的漸細側壁106S、圍堰結構102的外邊緣102e以及上蓋層100C的邊緣100e直接接觸。如此一來，上蓋層100C與封膠層420之間的界面以及封膠層420與圍堰結構102的一上部之間的界面彼此實質上對準且沿同一方向延伸。再者，由於具有內凹的漸細側壁106S的溢膠層106a，封膠層420形成一圓化角420R對應於內凹的漸細側壁106S並與之直接接觸。在一些實施例中，並未對封膠層420的上表面進行平坦化，因此封膠層420具有一彎曲或弧形的上表面420T，以在鄰近上蓋層100C處形成一漸細側
壁420S，如第1A圖所示。
接下來請，請參照第2A至2G圖，其繪示出根據本發明一些實施例之晶片封裝體之製造方法剖面示意圖。第2A至2G圖中相同於第1A及1B圖中的部件係使用相同的標號，且為了簡潔起見而省略其說明。請參照第2A圖，提供一透明基底100W及一承載基底200W。在一些實施例中，透明基底100W中彼此相對的二個表面(例如，下表面及上表面)的至少一者上方貼附了一光學薄膜105。舉例來說，在透明基底100W的上表面上貼附一光學薄膜105。在一些實施例中，透明基底100W與承載基底200W各自為一玻璃晶圓，以利於進行晶圓級封裝製程。在其他實施例中，透明基底100W及承載基底200W可為由石英、透明高分子材料或其他適合的透明材料所製成的透明基底。
在一些實施例中，透過一膠帶層101將具有光學薄膜105的透明基底100W接合至承載基底200W上，其中透明基底100W的上表面面向承載基底200W。透明基底100W具有多個第一區R1及圍繞第一區R1的一第二區R2。舉例來說，透明基底100W的各個第一區R1對應於一裝置基底(例如，裝置晶圓)的一晶片區，而透明基底100W的第二區R2則對應於上述裝置基底的切割道區。為了簡化圖式起見，此處只繪示出二個非完整(局部)的第一區R1以及分隔這些第一區R1的一第二區R2。
接下來，在一些實施例中，形成多個圍堰結構102
於透明基底100W的下表面上。從上視角度來看，各個圍堰結構102沿一對應的第一區R1的邊緣延伸而圍繞對應的第一區R1。再者，各個圍堰結構102並未延伸至第二區R2內。
請參照第2B圖，在一些實施例中，於透明基底100W內形成多個開口104，且各個開口104圍繞一對應的第一區R1。具體來說，進行使用一第一刀具S1來進行一第一切割製程，以局部去除各個圍堰結構102及位於其下方的透明基底100W及光學薄膜105，以形成開口104。這些圍繞對應的第一區R1的開口104露出了膠帶層101。在一些其他實施例中，可使用化學蝕刻(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)或雷射進行第一切割製程。在進行第一切割製程之後，開口的一側壁與對應的圍堰結構102的一側壁彼此實質上對準且沿同一方向延伸。也就是說，上述這些側壁形成一直線。
請參照第2C圖，在一些實施例中，將一基底300W(例如，裝置晶圓)倒置並接合至透明基底100W上方。具體來說，將一黏著層106形成於各個圍堰結構102的表面上。接著，透過黏著層106將基底300W接合至透明基底100W上，並藉由圍堰結構102隔開彼此。在基底300W接合至透明基底100W上之後，黏著層106溢出形成具有一內凹的漸細側壁的一溢膠層106a圍繞對應的圍堰結構102的下部。
在一些實施例中，基底300W具有多個晶片區C，
且對應於透明基底100W的第一區R1，且具有對應於透明基底100W的第二區R2的一切割道區SL。相似地，為了簡化圖式起見，此處只繪示出二個非完整(局部)的晶片區C以及分隔這些晶片區C的切割道區SL。在一些實施例中，基底300W的每一晶片區C的結構相同或相似於基底300C(繪示於第1A圖)。舉例來說，每一晶片區C的結構包括基底300W、位於基底300W表面的光學部件303及一或多個導電墊305以及位於基底300W內且鄰近於光學部件303的感測區301。
接下來，如第2D圖所示，在一些實施例中，以承載基底200W作為一承載體，對基底300W進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少基底300W至所需厚度。
請參照第2E圖，在一些實施例中，在進行薄化製程之後，進行一脫膠製程。舉例來說，可對膠帶層101照光(例如，紫外光)或加熱，使其失去黏性。如此一來，膠帶層101、承載基底200W及一部分的透明基底100W可自第2D圖所示的結構中去除。餘留的透明基底100W形成一上蓋層100C於基底300W上，並露出整個切割道區SL及局部的晶片區C。
請參照第2F及2G圖，在一些實施例中，對露出的切割道區SL進行一第二切割製程，使晶片區C彼此分離，且分離的每一晶片區C的基底300W形成了一階梯型側壁320。具體來說，不同
於第一切割製程(繪示於第2B圖)，第二切割製程為多階段切割製程(例如，二階段切割製程)。如第2F圖所示，使用第二刀具S2進行第二切割製程的第一階段切割，以形成對應於切割道區SL的開口310於基底300W內。在一些實施例中，開口310的深度足以穿過基底300W表面上的絕緣層(其包括一層間介電(ILD)層、一金屬間介電(IMD)層、一鈍化護層或其組合)。之後，如第2G圖所示，使用第三刀具S3進行第二切割製程的第二階段切割，以形成對應於開口310的開口312於基底300W內。開口310與下方的開口312貫穿基底300W，使晶片區C彼此分離而形成依序疊置的基底300C、圍堰結構102以及上蓋層100C。在一些實施例中，第一刀具S1、第二刀具S2以及第三刀具S3具有彼此不同的寬度。舉例來說，第一刀具S1的寬度小於第三刀具S3的寬度，而第三刀具S3的寬度小於第二刀具S2的寬度。由於第二刀具S2的寬度大於第三刀具S3的寬度(亦即，開口310的寬度大於開口312的寬度)，因此可使分離的每一晶片區C的基底300W形成階梯型側壁320。再者，由於第二切割製程為二階段切割製程，因此可調整第二刀具S2的轉速及進刀速度，避免或減輕刀具對於基底300W表面上的絕緣層的損害。
在一些實施例中，在形成堆疊的基底300C、圍堰結構102以及上蓋層100C之後，提供一封裝基底400(請參照第1A圖)，其具有彼此相對的一第一表面400a(例如，下表面)及一第二表面400b(例如，上表面)。之後，將封裝基底400的第二表面400b
接合至具有階梯型側壁320的基底300C。接下來，可形成一或多個打線410，以電性連接封裝基底400與基底300C。
之後，形成一封膠層420於封裝基底400上，且圍繞具有階梯型側壁320的基底300C、圍堰結構102及上蓋層100C。如此一來，打線410位於封膠層420內，且基底300C的階梯型側壁320及溢膠層106a的內凹的漸細側壁106S與封膠層420直接接觸。在一些實施例中，由於未對封膠層420的上表面進行平坦化，因此形成後的封膠層420具有一彎曲或弧形的上表面420T，以在鄰近上蓋層100C處形成一漸細側壁420S，如第1A圖所示。
接下來，形成複數個導電結構450於封裝基底400的第一表面400a上，且與封裝基底400接觸。導電結構450經由打線410以及位於封裝基底400內的內連線結構403而電性連接至基底300C，如第1A圖所示。
根據上述實施例，由於以晶圓級封裝製程來製作上蓋層，因此可提高上蓋層的良率。再者，根據上述實施例，由於圍堰結構的外邊緣實質上對齊於上蓋層的邊緣，因此上蓋層透過圍堰結構堆疊於基底上方時，圍堰結構可提供上蓋層較強的機械支撐性。另外，根據上述實施例，由於基底具有階梯型側壁，且形成的溢膠層具有內凹的漸細側壁，因此可提供後續形成的封膠層較佳的填充及覆蓋能力，進而提供晶片封裝體的可靠度。
雖然本發明已以較佳實施例揭露如上，然其並非用
以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神及範圍內，當可更動與組合上述各種實施例。
100a,300a,400a:第一表面
100b,300b,400b:第二表面
100C:上蓋層
102:圍堰結構
105:光學薄膜
106a:溢膠
300C:基底
301:感測區
303:光學部件
305,401:導電墊
320:階梯型側壁
400:封裝基底
403:內連線結構
410:打線
420:封膠層
420S:漸細側壁
420T:上表面
450:導電結構
A:區域
W1:底部寬度
W2:頂部寬度
Claims (26)
- 一種晶片封裝體，包括： 一基底，具有一階梯型側壁及彼此相對的一第一表面及一第二表面分別鄰接於該階梯型側壁； 一上蓋層，具有彼此相對的一第一表面及一第二表面，且該上蓋層的該第一表面面向該基底的該第二表面； 一圍堰結構，接合該上蓋層與該基底，且圍繞該基底內的一感測區；以及 一黏著層，圍繞該圍堰結構，其中該黏著層具有一內凹的漸細側壁自該基底的該第二表面沿該圍堰結構的一外邊緣往該上蓋層的方向延伸。
- 如請求項1之晶片封裝體，其中該圍堰結構的該外邊緣實質上對齊於該上蓋層的一邊緣。
- 如請求項1之晶片封裝體，更包括： 一封裝基底，具有彼此相對的一第一表面及一第二表面，且該封裝基底的該第二表面接合至該基底的該第一表面；以及 一封膠層，形成於該封裝基底的該第二表面上，且圍繞該基底、該圍堰結構及該上蓋層，其中該上蓋層的該第二表面露出於該封膠層。
- 如請求項3之晶片封裝體，其中該封膠層與該基底的該階梯型側壁及該黏著層的該內凹的漸細側壁直接接觸。
- 如請求項3之晶片封裝體，其中該封膠層具有一彎曲的上表面，以在鄰近該上蓋層處形成一漸細側壁。
- 如請求項3之晶片封裝體，更包括一打線，連接位於該基底的該第二表面的一導電墊與位於該封裝基底的該第二表面的一導電墊。
- 如請求項3之晶片封裝體，更包括複數個導電結構，形成於該封裝基底的該第一表面上。
- 如請求項1之晶片封裝體，更包括一光學部件，形成於該基底的該第二表面上，且對應於該感測區。
- 如請求項1之晶片封裝體，更包括一光學薄膜，形成於該上蓋層的該第一表面或該第二表面上。
- 一種晶片封裝體，包括： 一基底及一上蓋層，依序疊置於一封裝基底上； 一圍堰結構，夾設於該基底與該上蓋層之間，且圍繞該基底內的一感測區； 一封膠層，形成於該封裝基底上，且圍繞該基底、該圍堰結構及該上蓋層；以及 一黏著層，形成於該圍堰結構的一下部與該封膠層之間； 其中該基底的一底部寬度大於該基底的一頂部寬度； 其中該上蓋層與該封膠層之間的一第一界面以及該封膠層與該圍堰結構的一上部之間的一第二界面彼此實質上對準且沿同一方向延伸；以及 其中該封膠層具有一圓化角與該黏著層直接接觸。
- 如請求項10之晶片封裝體，其中該基底具有一階梯型側壁與該封膠層直接接觸。
- 如請求項10之晶片封裝體，其中該封膠層具有一彎曲的上表面，以在鄰近該上蓋層處形成一漸細側壁。
- 如請求項10之晶片封裝體，更包括： 一光學部件，形成於該基底上，且對應於該感測區；以及 一光學薄膜，形成於該上蓋層的兩相對表面的其中一者上。
- 如請求項13之晶片封裝體，其中該光學薄膜包括紅外線截止濾光片、抗反射層或其組合。
- 如請求項10之晶片封裝體，更包括： 一打線，形成於該封膠層內，且將該基底電性連接至封裝基底；以及 複數個導電結構，與該封裝基底接觸，且經由該打線電性連接至該基底。
- 一種晶片封裝體之製造方法，包括： 透過一膠帶層將一透明基底接合至一承載基底上，其中該透明基底具有一第一區及圍繞該第一區的一第二區； 形成一圍堰結構於該透明基底上，其中該圍堰結構沿該第一區的邊緣延伸而圍繞該第一區； 進行一第一切割製程，以局部去除該圍堰結構，並形成一開口於該透明基底內，其中該開口圍繞該第一區並露出該膠帶層； 將一基底接合至該透明基底上，其中該基底具有對應於該第一區的一晶片區及對應於該第二區的一切割道區； 進行一脫膠製程，以去除該膠帶層、該承載基底及一部分的該透明基底，使餘留的該透明基底形成一上蓋層於該基底上，並露出該切割道區；以及 對該露出的切割道區進行一第二切割製程，使該晶片區的該基底形成一階梯型側壁。
- 如請求項16之晶片封裝體之製造方法，其中該開口的一側壁與該圍堰結構的一側壁彼此實質上對準且沿同一方向延伸。
- 如請求項16之晶片封裝體之製造方法，其中透過一黏著層將該基底接合至該透明基底上，其中在該基底接合至該透明基底上之後，該黏著層溢出形成具有一內凹的漸細側壁的一溢膠層圍繞該圍堰結構的一下部。
- 如請求項18之晶片封裝體之製造方法，更包括： 將一封裝基底接合至具有該階梯型側壁的該基底； 形成一打線，以電性連接該封裝基底與具有該階梯型側壁的該基底；以及 形成一封膠層於封裝基底上，且圍繞具有該階梯型側壁的該基底、該圍堰結構及該上蓋層； 其中該封膠層與該階梯型側壁及該內凹的漸細側壁直接接觸。
- 如請求項19之晶片封裝體之製造方法，其中該封膠層具有一彎曲的上表面，以在鄰近該上蓋層處形成一漸細側壁。
- 如請求項19之晶片封裝體之製造方法，更包括形成複數個導電結構，與該封裝基底接觸，且其中該等導電結構經由該打線電性連接至具有該階梯型側壁的該基底。
- 如請求項16之晶片封裝體之製造方法，其中使用一第一刀具進行該第一切割製程，且依序使用一第二刀具及一第三刀具進行該第二切割製程。
- 如請求項22之晶片封裝體之製造方法，其中該第一刀具、該第二刀具以及該第三刀具具有彼此不同的的寬度。
- 如請求項16之晶片封裝體之製造方法，更包括形成一光學薄膜於該透明基底的兩相對表面的其中一者上。
- 如請求項24之晶片封裝體之製造方法，其中該光學薄膜包括紅外線截止濾光片、抗反射層或其組合。
- 如請求項16之晶片封裝體之製造方法，更包括在進行該脫膠製程之前，對該基底進行一薄化製程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202263428717P | 2022-11-29 | 2022-11-29 | |
| US63/428,717 | 2022-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202422866A TW202422866A (zh) | 2024-06-01 |
| TWI863711B true TWI863711B (zh) | 2024-11-21 |
Family
ID=91191079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112144873A TWI863711B (zh) | 2022-11-29 | 2023-11-21 | 晶片封裝體及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240178261A1 (zh) |
| CN (1) | CN118116943A (zh) |
| TW (1) | TWI863711B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110156074A1 (en) * | 2009-12-31 | 2011-06-30 | Tsang-Yu Liu | Chip package and method for fabricating the same |
-
2023
- 2023-10-20 US US18/491,713 patent/US20240178261A1/en active Pending
- 2023-11-20 CN CN202311546382.3A patent/CN118116943A/zh active Pending
- 2023-11-21 TW TW112144873A patent/TWI863711B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110156074A1 (en) * | 2009-12-31 | 2011-06-30 | Tsang-Yu Liu | Chip package and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202422866A (zh) | 2024-06-01 |
| US20240178261A1 (en) | 2024-05-30 |
| CN118116943A (zh) | 2024-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI700753B (zh) | 晶片封裝體及其製造方法 | |
| US10424540B2 (en) | Chip package and method for forming the same | |
| US11973095B2 (en) | Method for forming chip package with second opening surrounding first opening having conductive structure therein | |
| TWI597813B (zh) | 晶片封裝體及其製造方法 | |
| US10109663B2 (en) | Chip package and method for forming the same | |
| US10153237B2 (en) | Chip package and method for forming the same | |
| US9997473B2 (en) | Chip package and method for forming the same | |
| CN105097792A (zh) | 晶片封装体及其制造方法 | |
| TWI642149B (zh) | 晶片封裝體及其製造方法 | |
| US10950738B2 (en) | Chip package and method for forming the same | |
| US20160233260A1 (en) | Chip package and method for forming the same | |
| US12477848B2 (en) | Chip package and method for forming the same | |
| TWI739697B (zh) | 晶片封裝體及其製造方法 | |
| TWI863711B (zh) | 晶片封裝體及其製造方法 | |
| CN105826340A (zh) | 感光模组及其制造方法 | |
| CN114639741A (zh) | 影像传感芯片的封装结构及封装方法 | |
| TW202345414A (zh) | 晶片封裝體及其製造方法 |