TWI863696B - 記憶元件的製造方法及記憶元件 - Google Patents
記憶元件的製造方法及記憶元件 Download PDFInfo
- Publication number
- TWI863696B TWI863696B TW112143530A TW112143530A TWI863696B TW I863696 B TWI863696 B TW I863696B TW 112143530 A TW112143530 A TW 112143530A TW 112143530 A TW112143530 A TW 112143530A TW I863696 B TWI863696 B TW I863696B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- substrate
- groove
- layer
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 257
- 238000007667 floating Methods 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 388
- 239000000463 material Substances 0.000 claims description 177
- 238000002955 isolation Methods 0.000 claims description 157
- 238000000034 method Methods 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 23
- 230000000717 retained effect Effects 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 81
- 239000011241 protective layer Substances 0.000 description 13
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 208000037805 labour Diseases 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
本發明公開了一種記憶元件的製造方法及記憶元件，製造方法包括：提供半導體基體，包括襯底、襯底上的硬光罩層；從硬光罩層在襯底的有源區開設複數個第一凹槽，一部分位於記憶區域，另一部分位於引出區域，第一凹槽在襯底中的部分定義為基體凹槽；在基體凹槽的底部形成閘絕緣層和半浮置閘；半浮置閘的一部分與襯底接觸，另一部分與襯底之間透過閘絕緣層隔離；在第一凹槽中分別形成閘間介質層和第一閘極層，在記憶區域的第一凹槽中形成記憶單元的控制閘，在引出區域的第一凹槽中形成記憶單元的引出線。
Description
本發明涉及半導體技術領域，特別是涉及一種記憶元件的製造方法及記憶元件。
本發明要求如下申請的優先權：2023年8月16日遞交的申請號為2023110445763的中國大陸專利申請。該申請在此透過引用的方式全部引入本文。
在積體電路的應用過程中，各類元件的性能會受到各層材料之間的接觸面積影響，尤其是記憶元件，因為各層材料之間的接觸面積，影響了元件的功耗。
在實際操作過程中，本發明的研發人員發現，當前的半導體元件製造方案中，尤其是記憶元件的製造，所形成的埋閘結構，往往導致控制閘極和半浮置閘的耦合不夠，使得記憶元件的操作電壓會比較大，功耗也比較大，影響了記憶元件的性能。
本發明主要解決的技術問題是：提供一種記憶元件的製造方法及記憶元件，能有效提升記憶元件的控制閘極和半浮置閘的耦合，降低操作電壓，以降低功耗。
為解決上述技術問題，本發明採用的一技術方案是：提供一種記憶元件的製造方法，包括：提供半導體基材，該半導體基材包括襯底、和襯底上的硬光罩層；從該硬光罩層在該襯底的有源區開設複數
個第一凹槽，複數個第一凹槽中一部分位於記憶區域，另一部分位於引出區域，其中，該第一凹槽在該襯底中的部分定義為基體凹槽；在該基體凹槽的底部形成閘絕緣層和半浮置閘，該半浮置閘的一部分與該襯底接觸，另一部分與該襯底之間透過該閘絕緣層隔離；在複數個第一凹槽中分別形成閘間介質層和第一閘極層，其中，移除該記憶區域的第一凹槽中的部分第一閘極層形成記憶單元的控制閘，保留該引出區域的第一凹槽中的第一閘極層作為該記憶單元的引出線，該引出線連接同一行的複數個該記憶單元的該控制閘。
在本發明一實施例中，該控制閘高度不高於該基體凹槽的高度。
在本發明一實施例中，該提供半導體基材，包括：提供襯底，並在該襯底上依次形成第一介質層和第二介質層；從該第二介質層朝向該襯底開設第二凹槽，其中，該第二凹槽沿第一方向間隔設置，且沿第二方向延伸；在該第二凹槽中填充隔離材料以形成該淺溝槽隔離結構，並對該襯底進行離子植入，以在該襯底中形成第一阱區；移除該第二介質層，並露出該淺溝槽隔離結構的部分；利用該第一介質層作為阻隔層對該襯底進行離子植入，以在該襯底一側形成第二阱區；其中該第二阱區位於第一阱區上，摻雜類型與該第一阱區的摻雜類型不同；在該第一介質層上形成填充覆蓋層，以該第一介質層和該填充覆蓋層作為硬光罩層，其中，該填充覆蓋層填充在相鄰兩該淺溝槽隔離結構之間並覆蓋該淺溝槽隔離結構。
在本發明一實施例中，該在該基體凹槽的底部形成閘絕緣層和半浮置閘，包括：在該基體凹槽的內壁形成第一絕緣層，在該第一絕緣層上形成犧牲材料，該犧牲材料填充該第一凹槽；移除部分該犧牲材料和該第一絕緣層形成接觸視窗；去除剩餘的該犧牲材料，在該第一凹槽中填充閘極材料；移除部分該閘極材料和第一絕緣層，以在該基體凹槽的底部形成半浮置閘和閘絕緣層；其中，殘留的閘極材料為該半浮
置閘，殘留的第一絕緣層為該閘絕緣層，該半浮置閘的一部分透過該接觸窗口與該襯底接觸，另一部分與該襯底之間透過該閘絕緣層隔離。
在本發明一實施例中，該在該基體凹槽的底部形成閘絕緣層和半浮置閘，包括：在該基體凹槽的底部形成閘絕緣層、第二閘極和第三閘極，其中，該第二閘極與該襯底之間透過該閘絕緣層隔離，該第三閘極與該襯底直接接觸，該第二閘極和該第三閘極配合構成該記憶元件中記憶單元的半浮置閘。
在本發明一實施例中，該在該基體凹槽的底部形成閘絕緣層、第一閘極和第二閘極，包括：在該基體凹槽的內壁上形成第一絕緣層，並在第一凹槽內填充第二閘極材料；移除部分該第二閘極材料和部分該第一絕緣層形成接觸視窗，在該接觸視窗上方形成第三閘極材料；移除部分該第二閘極材料、該第三閘極材料和該第一絕緣層，保留該基體凹槽的第一槽段中的該第二閘極材料、該第三閘極材料和該第一絕緣層；其中，殘留的該第二閘極材料、該第三閘極材料和該第一絕緣層分別作為該第二閘極、該第三閘極和該閘絕緣層。
在本發明一實施例中，至少該第三閘極與該襯底接觸處為單晶材質。
在本發明一實施例中，該襯底中設置有淺溝槽隔離結構，其中，該淺溝槽隔離結構的部分設置在該襯底內，部分從該襯底凸出，該淺溝槽隔離結構沿該第一方向間隔設置，且沿該第二方向延伸；在該基體凹槽的底部形成閘絕緣層和半浮置閘之後，移除該淺溝槽隔離結構的部分以形成第一隔離部分，其中，該第一隔離部分中殘留的該淺溝槽隔離結構的高度不高於該半浮置閘的高度。
在本發明一實施例中，該在該複數個第一凹槽中分別形成閘間介質層和第一閘極層，包括：形成該閘間介質層，其中，該閘間介質層至少覆蓋半浮置閘；在該閘間介質層上覆蓋第一閘極材料，該第一閘極材料與該第一凹槽的最高點齊平；移除記憶區域的該第一凹槽中部
分的該第一閘極材料，至殘留的該第一閘極材料不高於該基體凹槽的最高點，並保留該引出區域的該第一凹槽中的該第一閘極材料作為該引出區域的第一閘極層，以形成該記憶單元的引出線，其中，殘留的該第一閘極材料作為記憶區域的該第一閘極層，以形成該記憶單元的控制閘。
在本發明一實施例中，在第一方向上，每隔預設數量個該第一凹槽後的引出區域的至少一個該第一凹槽被遮罩，保留引出區域的該第一凹槽中部分的該第一閘極材料，其中，在該第一方向上，同一行的該第一凹槽中保留的該第一閘極材料，作為該行記憶單元中所有控制閘的連接點，用於實現同一行該第一閘極層與外界的連接。
在本發明一實施例中，還包括：在該記憶區域的該第一凹槽的空餘區域形成第二絕緣層；移除該硬光罩層；在該第二絕緣層和/或該第一閘極材料的兩側形成隔離擋牆；形成層間介質層；在該層間介質層層中形成連接柱，其中，該連接柱連接該引出區域的該第一閘極材料。
為解決上述技術問題，本發明採用的另一技術方案是：提供一種記憶元件，包括襯底、基體凹槽、半浮置閘、閘間介質層和第一閘極層；基體凹槽從該襯底的一側表面向該襯底延伸，複數個該基體凹槽中的一部分位於記憶區域，另一部分位於引出區域，其中，該基體凹槽底部的內壁上設置有閘絕緣層；半浮置閘填充在該基體凹槽的底部，其中，該半浮置閘的一部分藉由該閘絕緣層和該襯底隔離，該半浮置閘的另一部分與該襯底接觸；閘間介質層覆蓋在該半浮置閘上；第一閘極層設置在該閘間介質層上，其中，該記憶區域的該第一閘極層構成該記憶元件中記憶單元的控制閘極；該引出區域的該第一閘極層作為引出線，該引出線連接同一行的複數個記憶單元的控制閘。
在本發明一實施例中，該半浮置閘包括第二閘極和第三閘極，該第二閘極藉由該閘絕緣層和該襯底隔離，該第三閘極與該襯底接觸。
在本發明一實施例中，至少該第三閘極與該襯底接觸處為單晶材質。
在本發明一實施例中，該襯底中形成有淺溝槽隔離結構，該淺溝槽隔離結構沿第一方向間隔設置，且沿第二方向延伸；其中，該淺溝槽隔離結構包括間隔設置的第一隔離部分和第二隔離部分，該第一隔離部分設置在襯底內，該第二隔離部分從該襯底凸出。
在本發明一實施例中，該控制閘和該引出線透過該第一隔離部分上的該第一閘極層連接。
在本發明一實施例中，該控制閘的高度不高於該基體凹槽的高度，該引出區域的該基體凹槽中的該第一閘極層的高度高於該基體凹槽的高度，並作為連接點，用於實現該第一閘極層與外界的連接。
在本發明一實施例中，在第一方向上，每隔預設數量的該控制閘至少設置有一個對應的該引出線，該引出線作為連接點，用於實現同一行該控制閘與外界的連接。
在本發明一實施例中，還包括第二絕緣層、隔離擋牆、層間介質層和連接柱；其中第二絕緣層覆蓋該記憶區域中該基體凹槽的第一閘極層，隔離擋牆位於該基體凹槽上殘留的第二絕緣層和/或該第一閘極材料的兩側；該層間介質層覆蓋該襯底、該基體凹槽上殘留的第二絕緣層和/或該第一閘極層；連接柱位於該層間介質層中，其中，該連接柱連接引出區域的該基體凹槽上的該第三閘極層。
區別於現有技術，本發明提供的記憶元件的製造方法，包括：提供一種記憶元件的製造方法，包括：提供半導體基材，該半導體基材包括襯底、和襯底上的硬光罩層；從該硬光罩層在該襯底的有源區開設複數個第一凹槽，複數個第一凹槽的一部分位於記憶區域，另一部分位於引出區域，其中，該第一凹槽在該襯底中的部分定義為基體凹槽；在該基體凹槽的底部形成閘絕緣層和半浮置閘，半浮置閘的一部分與襯底接觸，另一部分與襯底之間透過該閘絕緣層隔離；在該複數個第一凹
槽中分別形成閘間介質層和第一閘極層，移除該記憶區域的第一凹槽中的部分第一閘極層形成該記憶單元的控制閘，保留該引出區域的第一凹槽中的第一閘極層作為該記憶單元的引出線，其中，該控制閘高度不高於該基體凹槽的高度，該引出線連接同一行的複數個該記憶單元的該控制閘。即本發明中，使得引出區域的引出線可以與外界接觸，解決了控制閘的埋閘電阻大而帶來的壓降問題，同時降低記憶元件的操作電壓，以降低功耗。
100:襯底
101:第二凹槽
102:淺溝槽隔離結構
1021:第一隔離部分
103:第一凹槽
1031:第一槽段
1032:第二槽段
1033:空餘區域
104:第一絕緣層
1041:閘絕緣層
105:第二閘極材料
1051:第二閘極
106:第三閘極材料
1061:第三閘極
110:第一阱區
120:第二阱區
200:第一介質層
210:金屬矽化物層
300:第二介質層
400:硬光罩層
410:填充層
420:第一保護層
500:閘間介質層
600:第一閘極材料
610:第一閘極層
620:空閒區域
700:第二絕緣層
800:隔離擋牆
900:層間介質層
910:連接柱
S11,S12,S13,S14:框
X1:第一方向第一類區域
X2:第一方向第二類區域
Y1:第二方向第一類區域或記憶區域
Y2:第二方向第二類區域或引出區域
Y3:第二方向第三類區域或記憶區域
為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅僅是本發明的一些實施例，對於本領域的通常知識者來講，在不付出進步性勞動的前提下，還可以依據這些圖式獲得其他的圖式；其中：圖1是本發明中記憶元件的製造方法一實施例的流程示意圖；圖2a是本發明中半導體基體一實施例第一方向的結構示意圖；第圖2b是本發明中半導體基體一實施例第二方向的結構示意圖；圖3a是本發明中向襯底開設第二凹槽一實施例的第一方向結構示意圖；圖3b是本發明中向襯底開設第二凹槽一實施例的第二方向結構示意圖；第圖4a是本發明中形成淺溝槽隔離結構一實施例的第一方向結構示意圖；圖4b是本發明中形成淺溝槽隔離結構一實施例的第二方向結構示意圖；圖5a是本發明中形成第二阱區一實施例的第一方向結構示意圖；圖5b是本發明中形成第二阱區一實施例的第二方向結構示意圖；圖6a是本發明中形成填充覆蓋層一實施例的第一方向結構示意圖；圖6b是本發明中形成填充覆蓋層一實施例的第二方向結構示意圖；
圖7a是本發明中開設第一凹槽一實施例的第一方向結構示意圖；圖7b是本發明中開設第一凹槽一實施例的第二方向結構示意圖；圖8a是本發明中填充第二閘極材料一實施例的第一方向結構示意圖；圖8b是本發明中填充第二閘極材料一實施例的第二方向結構示意圖；圖9a是本發明中形成接觸視窗一實施例的第一方向結構示意圖；圖9b是本發明中形成接觸視窗一實施例的第二方向結構示意圖；圖10a是本發明中填充第三閘極材料一實施例的第一方向結構示意圖；圖10b是本發明中填充第三閘極材料一實施例的第二方向結構示意圖；圖11a是本發明中移除第一凹槽中部分的第二閘極材料、第三閘極材料和第一絕緣層一實施例的第一方向結構示意圖；圖11b是本發明中移除第一凹槽中部分的第二閘極材料、第三閘極材料和第一絕緣層一實施例的第二方向結構示意圖；圖12a是本發明中形成第一隔離部分一實施例的第一方向結構示意圖；圖12b是本發明中形成第一隔離部分一實施例的第二方向結構示意圖；圖13a是本發明中繼續降低淺溝槽隔離結構而形成第一隔離部分另一實施例的第一方向結構示意圖；圖13b是本發明中繼續降低淺溝槽隔離結構而形成第一隔離部分另一實施例的第二方向結構示意圖；圖14a是本發明中形成閘間介質層一實施例的第一方向結構示意圖；圖14b是本發明中形成閘間介質層一實施例的第二方向結構示意圖；圖15a是本發明中覆蓋第一閘極材料一實施例的第一方向結構示意圖；圖15b是本發明中覆蓋第一閘極材料一實施例的第二方向結構示意圖；圖16a是本發明中移除部分第一閘極材料一實施例的第一方向結構示意圖；圖16b是本發明中移除部分第一閘極材料一實施例的第二方向結構示意圖；
圖17a是本發明中形成第二絕緣層一實施例的第一方向結構示意圖；圖17b是本發明中形成第二絕緣層一實施例的第二方向結構示意圖；圖18a是本發明中移除部分第一絕緣層和填充覆蓋層一實施例的第一方向結構示意圖；圖18b是本發明中移除部分第一絕緣層和填充覆蓋層一實施例的第二方向結構示意圖；圖19是本發明中記憶元件的俯視圖；圖20a是本發明中形成隔離擋牆一實施例的第一方向結構示意圖；圖20b是本發明中形成隔離擋牆一實施例的第二方向結構示意圖；圖21a是本發明中在層間介質層中形成連接柱一實施例的第一方向結構示意圖；圖21b是本發明中在層間介質層中形成連接柱一實施例的第二方向結構示意圖。
下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發明的一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域的通常知識者在沒有做出進步性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
在當前的記憶元件製造過程中，尤其是記憶元件的製造，在製造半浮置閘所形成的埋閘結構，因為埋閘電阻大而帶來壓降問題，且往往導致控制閘極和半浮置閘的耦合不夠，使得記憶元件的操作電壓會比較大，功耗也比較大，影響了記憶元件的性能。
因此，提供一種記憶元件的製造方法，使得引出區域的引出線可以與外界接觸，解決了控制閘的埋閘電阻大而帶來的壓降問題，同時降低記憶元件的操作電壓，以降低功耗。
請參閱圖1，圖1是本發明中記憶元件的製造方法一實施例的流程示意圖。
如圖1，本發明的記憶元件的製造方法，包括：框S11、提供半導體基材，半導體基材包括襯底、和襯底上的硬光罩層。
框S11中的半導體基材如圖6a、圖6b所示，框S11一實施例的操作流程如下：提供襯底，並在襯底上依次形成第一介質層和第二介質層。
其中，襯底可以是本領域公知的任意合適的底材，例如可以是以下所提到的材料中的至少一種：矽(Si)、鍺(Ge)、鍺矽(SiGe)、碳矽(SiC)、碳鍺矽(SiGeC)、砷化銦(InAs)、砷化鎵(GaAs)、磷化銦(InP)或者其它III/V化合物半導體，還包括這些半導體構成的複數層結構等，或者為絕緣體上矽(SOI)、絕緣體上層疊矽(SSOI)、絕緣體上層疊鍺化矽(S-SiGeOI)、絕緣體上鍺化矽(SiGeOI)以及絕緣體上鍺(GeOI)。
參閱圖2a和圖2b，圖2a是本發明中半導體基體一實施例第一方向的結構示意圖；圖2b是本發明中半導體基體一實施例第二方向的結構示意圖。
具體地，提供襯底100，在襯底100上依次形成第一介質層200和第二介質層300。
在一些實施例中，第一介質層200可以為氧化層，如氧化矽層，第二介質層300可以為氮化層，如氮化矽層。
從第二介質層朝向襯底開設第二凹槽，其中，第二凹槽沿第一方向間隔設置，且沿第二方向延伸。
其中，第一方向為字線延伸方向(Wordline，WL)，第一方向也即X方向，第二方向為位線延伸方向(Bitline，BL)，第二方向也即Y方向，也即，第一方向和第二方向在同一水平面垂直。
參閱圖3a和圖3b，圖3a是本發明中向襯底開設第二凹槽一實施例的第一方向結構示意圖；圖3b是本發明中向襯底開設第二凹槽一實施例的第二方向結構示意圖。
如圖3a所示，在第一方向上，從第二介質層300向襯底100開設第二凹槽101。在第二方向上，襯底100上依次形成有第一介質層200和第二介質層300。
在一些實施例中，複數個第二凹槽101沿第一方向(X方向)依次間隔分佈，第二凹槽的底部高於襯底100的底部，即第二凹槽101延伸至襯底100的一部分。
在第二凹槽中填充隔離材料以形成淺溝槽隔離結構；並進行離子植入，以在襯底中形成第一阱區。
參閱圖4a和圖4b，圖4a是本發明中形成淺溝槽隔離結構一實施例的第一方向結構示意圖；圖4b是本發明中形成淺溝槽隔離結構一實施例的第二方向結構示意圖。
如圖4a所示，在第一方向上，在第二凹槽101中填充隔離材料以形成淺溝槽隔離結構102，進而對襯底100進行離子植入，以在襯底100中形成第一阱區110；其中淺溝槽隔離結構102貫穿至第一阱區110中，淺溝槽隔離結構102的底部高於第一阱區110的底部，並低於第一阱區110的頂部；如圖4b所示，在第二方向上，對襯底100進行離子植入，以在襯底100中形成第一阱區110。
在一些實施例中，第一阱區110的最低點高於襯底100的最低點，且第一阱區110的最高點低於襯底100的最高點，即第一阱區110位於襯底100中。
在一些實施例中，淺溝槽隔離結構102的部分設置在襯底100內，部分從襯底100凸出，以將襯底限定出複數個有源區(Active Area,AA)，淺溝槽隔離結構102沿第二方向延伸，並在第一方向上間隔設置。
在形成淺溝槽隔離結構102之後，移除第二介質層300，並露出淺溝槽隔離結構102的部分。
利用第一介質層200作為阻隔層對襯底100進行離子植入，以在襯底100靠近第一介質層200的一側內形成第二阱區120；其中第二阱區120的摻雜類型與第一阱區110的摻雜類型不同。
參閱圖5a和圖5b，圖5a是本發明中形成第二阱區一實施例的第一方向結構示意圖；圖5b是本發明中形成第二阱區一實施例的第二方向結構示意圖。
如圖5a所示，在第一方向上，移除第二介質層300，使得淺溝槽隔離結構102的部分露出，並利用第一介質層200作為阻隔層對襯底100進行離子植入，以在襯底100靠近第一介質層200的一側內形成第二阱區120；如圖5b所示，在第二方向上，移除第二介質層300，使得第一介質層200露出，並利用第一介質層200作為阻隔層對襯底100進行離子植入，以在襯底100靠近第一介質層200的一側內形成第二阱區120，其中，第二阱區120在第一阱區110之上。
在一些實施例中，第一阱區110與第二阱區120的摻雜類型不同，也即第一阱區110和第二阱區120的摻雜類型相反；例如，第一阱區110為N型摻雜阱區，則第二阱區120為P型摻雜阱區；反之，第一阱區110為為P型摻雜阱區，則第二阱區為N型摻雜阱區。
在第一介質層上形成填充覆蓋層，以第一介質層和填充覆蓋層作為硬光罩層400，其中，填充覆蓋層填充在相鄰兩淺溝槽隔離結構102之間並覆蓋淺溝槽隔離結構102，可以為複數層結構，也可以是單層結構。
其中，複數層結構時，填充覆蓋層可以包括填充層410和第一保護層420，則有：在第一介質層200上形成填充層410，其中，填充層410填充在相鄰兩淺溝槽隔離結構102之間；並在填充層410和淺溝槽隔離結構102上形成第一保護層420。或者，填充覆蓋層為單層結構，如氮化矽層，填充在兩淺溝槽隔離結構102之間並形成在淺溝槽隔離結構102上，則第一介質層200也作為硬光罩層400的一部分。
參閱圖6a和圖6b，圖6a是本發明中形成硬光罩層一實施例的第一方向結構示意圖；圖6b是本發明中形成硬光罩層一實施例的第二方向結構示意圖。
如圖6a所示，在第一方向上，在第一介質層200上形成填充層410，填充層410填充在相鄰兩淺溝槽隔離結構102之間，進而在填充層410和淺溝槽隔離結構102上形成第一保護層420，其中，填充層410和第一保護層420構成填充覆蓋層，以第一介質層200、填充層410和第一保護層420作為硬光罩層400。如圖6b所示，在第二方向上，在第一介質層200上形成填充層410，進而在填充層410上形成第一保護層420。
在一些實施例中，填充層410可以是複晶材料填充層，第一保護層可以是氮化層和氧化層組成的ON結構，如氮化矽層和氧化矽層組成的ON結構保護層。
框S12、從硬光罩層在襯底的有源區開設複數個第一凹槽，複數個第一凹槽一部分位於記憶區域，一部分位於引出區域，其中，第一凹槽在襯底中的部分定義為基體凹槽。如圖7a和圖7b所示。
其中，第一凹槽在第二方向上間隔設置。
參閱圖7a和圖7b，圖7a是本發明中開設第一凹槽一實施例的第一方向結構示意圖；圖7b是本發明中開設第一凹槽一實施例的第二方向結構示意圖。
從硬光罩層400朝向襯底100的有源區開設複數個第一凹槽103，一部分的第一凹槽103位於記憶區域，另一部分的第一凹槽103位於引出區域，在第一方向上，第一凹槽103被淺溝槽隔離結構102隔開，且在第二方向上複數個第一凹槽103間隔設置。
如圖7a所示，在第一方向上，移除相鄰兩第一凹槽103之間的淺溝槽隔離結構102上的部分硬光罩層400，以露出部分的淺溝槽隔離結構102，進而在淺溝槽隔離結構102之間的有源區開設第一凹
槽103；如圖7b所示，在第二方向上，從硬光罩層400向襯底100的有源區開設間隔設置的複數個第一凹槽103。
在一些實施例中，第一凹槽103依次貫穿第一保護層420、填充層410、第一介質層200和第二阱區120，即貫穿硬光罩層400和第二阱區120，也即第一凹槽103底部與第一阱區110接觸，使得第一阱區110透過第一凹槽103裸露。
框S13、在基體凹槽的底部形成閘絕緣層和半浮置閘，半浮置閘的一部分與襯底接觸，另一部分與襯底之間透過閘絕緣層隔離。如圖13a和圖13b所示。
其中，基體凹槽的底部為第一槽段1031，即第一槽段1031為形成有半浮置閘的基體凹槽的底部部分。
框S13一實施例包括：在基體凹槽的底部形成閘絕緣層、第二閘極和第三閘極，其中，第二閘極與襯底之間透過閘絕緣層隔離，第三閘極與襯底直接接觸，第二閘極與第三閘極配合構成記憶元件中記憶單元的半浮置閘，具體的操作流程如下，包括：
在基體凹槽的內壁上形成第一絕緣層，並在第一凹槽內填充第二閘極材料，移除部分第二閘極材料和部分第一絕緣層形成接觸視窗，在接觸視窗上方形成第三閘極材料。
參閱圖8a和圖8b，圖8a是本發明中填充第二閘極材料一實施例的第一方向結構示意圖；圖8b是本發明中填充第二閘極材料一實施例的第二方向結構示意圖。
如圖8a所示，在第一方向上，在基體凹槽的內壁上形成第一絕緣層104，可採用熱氧化製程在裸露出的襯底上形成第一絕緣層104，並在第一凹槽103內填充第二閘極材料105，並使得第二閘極材料105覆蓋第一凹槽103；如圖8b所示，在第二方向上，在基體凹槽的內壁上形成第一絕緣層104，並在第一凹槽103內填充第二閘極材料105，
使得第二閘極材料105與硬光罩層400齊平，也即與第一保護層420齊平。
在一些實施例中，第二閘極材料105可以為複晶材料，如複晶矽，在填充第二閘極材料105後，對第二閘極材料105進行化學機械研磨，使得第二閘極材料105與第一保護層420齊平。
在一些實施例中，執行在第一凹槽103的內壁上形成第一絕緣層104，並在第一凹槽103內填充第二閘極材料105時，第二閘極材料105還覆蓋淺溝槽隔離結構102，參閱圖8a。
移除第一凹槽103內的第二閘極材料105的部分和相應的第一絕緣層104的部分，形成接觸視窗；其中，第一槽段中至少部分的第一絕緣層被移除。
參閱圖9a和圖9b，圖9a是本發明中形成接觸視窗一實施例的第一方向結構示意圖；圖9b是本發明中形成接觸視窗一實施例的第二方向結構示意圖。
如圖9b所示，在第二方向上，移除第一凹槽103內的第二閘極材料105的部分和相應的第一絕緣層104的部分，並使得基體凹槽中第一槽段1031內的部分第二閘極材料105和部分第一絕緣層104移除，形成與襯底100的接觸視窗；如圖9a所示，在第一方向上，保持如圖8a所示的結構。
其中，基體凹槽包括位於第一槽段1031和第二槽段1032，第二槽段1032在第一槽段1031之上，即第一槽段1031為第一凹槽103的底部部分，第一槽段1031用於放置第二閘極和第三閘極，第二槽段1032用於放置第一閘極層。
在一些實施例中，移除方式可以採用微影處理、蝕刻處理。
在第一凹槽103的空閒區域中填充第三閘極材料，也即在接觸視窗上方形成第三閘極材料；其中，在第一槽段1031中的第三閘極材料透過接觸視窗接觸襯底。
參閱圖10a和圖10b，圖10a是本發明中填充第三閘極材料一實施例的第一方向結構示意圖；圖10b是本發明中填充第三閘極材料一實施例的第二方向結構示意圖。
如圖10a所示，在第一方向上，保持如圖9a所示的結構；如圖10b所示，在第二方向上，移除第一凹槽103內的第二閘極材料105的部分和相應的第一絕緣層104的部分之後，形成第一凹槽103的空閒區域，並在第一凹槽103的空閒區域中填充第三閘極材料106，也即在接觸窗口上方形成第三閘極材料106，並在填充之後進行化學機械研磨，使得填充之後的表面平整；又由於第一槽段1031中至少部分的第一絕緣層104被移除而形成接觸視窗，因此，在第一槽段1031中的第三閘極材料106可以透過接觸視窗接觸到襯底100，如接觸第二阱區120。
可以採用磊晶(epitaxy)磊晶或者沈積製程形成第三閘極材料，在其中一實施例中，透過磊晶製程形成第三閘極材料，使得至少第三閘極材料與襯底接觸處為單晶材質。
在填充第三閘極材料106之後，移除第一凹槽103中部分的第二閘極材料105、第三閘極材料106和第一絕緣層104，保留基體凹槽底部(即第一槽段1031中)的第二閘極材料105、第三閘極材料106和第一絕緣層104；其中，殘留在第一槽段1031中的第二閘極材料105、第三閘極材料106和第一絕緣層104分別作為第二閘極1051、第三閘極1061和閘絕緣層。參閱圖11a和圖11b，圖11a是本發明中移除第一凹槽中部分的第二閘極材料、第三閘極材料和第一絕緣層一實施例的第一方向結構示意圖；圖11b是本發明中移除第一凹槽中部分的第二閘極材料、第三閘極材料和第一絕緣層一實施例的第二方向結構示意圖。
如圖11b所示，在第二方向上，將第一凹槽103中的部分第二閘極材料105、第三閘極材料106和第一絕緣層104去除，並保留第一槽段1031中的第二閘極材料105、第三閘極材料106和第一絕緣層104，並以保留的第一槽段1031中的第二閘極材料105作為第二閘極
1051，以保留的第一槽段1031中的第三閘極材料106作為第三閘極1061，以保留的第一槽段1031中的第一絕緣層104作為閘絕緣層1041。其中，保留有第二閘極1051、第三閘極1061和閘絕緣層1041的基體凹槽底部即為第一槽段1031。
在一些實施例中，執行移除第一凹槽103中部分的第二閘極材料105、第三閘極材料106和第一絕緣層104的框時，覆蓋在淺溝槽隔離結構102上的部分的第二閘極材料105同時被移除，從而繼續露出淺溝槽隔離結構102的部分。
如圖11a所示，在第一方向上，將覆蓋在淺溝槽隔離結構102上的部分的第二閘極材料105同時移除，使得淺溝槽隔離結構102繼續露出。
降低淺溝槽隔離結構的高度以形成第一隔離部分1021。
在另一實施例中，在基體凹槽的內壁形成第一絕緣層104，在第一絕緣層104上形成犧牲材料，犧牲材料填滿第一凹槽103；移除部分犧牲材料和第一絕緣層104，以在基體凹槽的第一槽段1031側壁形成接觸視窗；去除剩餘的犧牲材料，填充閘極材料；移除第一凹槽103中部分的閘極材料和第一絕緣層104，以在第一槽段1031形成半浮置閘和閘絕緣層。
其中，殘留的閘極材料為半浮置閘，殘留的第一絕緣層為閘絕緣層，半浮置閘的一部分透過接觸窗口與襯底接觸，另一部分與襯底之間透過閘絕緣層隔離。
犧牲材料的材質例如為富含矽的複合材料或其他合適的介質材料，其中，第一槽段1031中殘留的閘極材料即為半浮置閘，第一槽段1031中殘留的第一絕緣層104即為閘絕緣層。
以下的流程中以半浮置閘包括第二閘極和第三閘極為例。
參閱圖12a和圖12b，圖12a是本發明中形成第一隔離部分一實施例的第一方向結構示意圖；圖12b是本發明中形成第一隔離部分一實施例的第二方向結構示意圖。
如圖12a所示，在第一方向上，基於圖11a，將露出部分的淺溝槽隔離結構102移除，即降低淺溝槽隔離結構102的高度，使得淺溝槽隔離結構102的高度不高於半浮置閘的高度，以形成第一隔離部分1021；如圖12b所示，在第二方向上，可以保持如圖11b的結構。
在一些實施例中，執行降低淺溝槽隔離結構102的高度以形成第一隔離部分1021時，殘留的淺溝槽隔離結構102的可以與半浮置閘齊平，以作為第一隔離部分1021。
參閱圖13a和圖13b，圖13a是本發明中繼續降低淺溝槽隔離結構而形成第一隔離部分另一實施例的第一方向結構示意圖；圖13b是本發明中繼續降低淺溝槽隔離結構而形成第一隔離部分另一實施例的第二方向結構示意圖。
如圖13a所示，在第一方向上，基於圖12a，移除淺溝槽隔離結構102的部分，使得淺溝槽隔離結構102的高度低於半浮置閘的高度，並將殘留的淺溝槽隔離結構102的部分作為第一隔離部分1021；如圖13b所示，在第二方向上，可以去除第一保護層420。
在一些實施例中，這裡的移除處理可以是先採用濕式蝕刻，再採用乾式蝕刻。
框S14、在複數個第一凹槽中形成閘間介質層和第一閘極層，移除記憶區域的第一凹槽中的部分第一閘極層形成記憶單元的控制閘，保留引出區域的第一凹槽中的第一閘極層作為記憶單元的引出線，引出線連接同一行的複數個記憶單元的控制閘。如圖16a和圖16b所示。
框S14一實施例的操作流程如下，包括：形成閘間介質層，其中，閘間介質層至少覆蓋半浮置閘。
參閱圖14a和圖14b，圖14a是本發明中形成閘間介質層一實施例的第一方向結構示意圖；圖14b是本發明中形成閘間介質層一實施例的第二方向結構示意圖。
如圖14a所示，在第一方向上，基於圖13a，形成閘間介質層500，使得閘間介質層500覆蓋第一隔離部分1021和第一槽段1031中的半浮置閘，形成齒狀結構，增大了半浮置閘與控制閘之間的耦合面積；如圖14b所示，在第二方向上，形成閘間介質層500，使得閘間介質層500覆蓋第二閘極1051和第三閘極1061組成的半浮置閘之上的第一凹槽103部分、以及覆蓋兩相鄰第一凹槽之間區域上的殘留的硬光罩層400。
在閘間介質層上覆蓋第一閘極材料，並移除多餘的第一閘極材料至與第一凹槽的最高點齊平，即第一閘極材料與第一凹槽的最高點齊平。
參閱圖15a和圖15b，圖15a是本發明中覆蓋第一閘極材料一實施例的第一方向結構示意圖；圖15b是本發明中覆蓋第一閘極材料一實施例的第二方向結構示意圖。
如圖15a所示，在第一方向上，基於圖14a，在閘間介質層500上覆蓋第一閘極材料600，並移除多餘的第一閘極材料600，使得第一閘極材料600與第一凹槽103的最高點齊平；如圖15b所示，在第二方向上，基於圖14b，在閘間介質層500上覆蓋第一閘極材料600，並移除多餘的第一閘極材料600，使得第一閘極材料600與第一凹槽103的最高點齊平。
移除記憶區域的第一凹槽103中部分的第一閘極材料和第一隔離部分1021上的第一閘極材料，至殘留的第一閘極材料不高於基體凹槽的最高點，並保留引出區域的第一凹槽103中的第一閘極材料作為引出區域的第一閘極層，並作為記憶單元的引出線，其中，殘留的第一閘極材料作為記憶區域的第一閘極層，以形成記憶單元的控制閘。
參閱圖16a和圖16b，圖16a是本發明中移除部分第一閘極材料一實施例的第一方向結構示意圖；圖16b是本發明中移除部分第一閘極材料一實施例的第二方向結構示意圖。
如圖16b所示，在第二方向上，基於圖15b，移除記憶區域的第一凹槽103中部分的第一閘極材料600形成空餘區域1033，在一實施例中，使得殘留的第一閘極材料600不高於基體凹槽的最高點，並以殘留的第一閘極材料600作為第一閘極層610，即記憶區域的控制閘的高度不高於基體凹槽的高度。
為了更完整的表現元件的結構，圖16b虛線的左邊為第二方向上形成有空餘區域1033的截面圖，為以下圖19中記憶區域Y1方向的截面圖；圖16b虛線的右邊為第二方向上保留第一凹槽103中第一閘極材料600的截面圖，且以保留的第一閘極材料600作為控制閘極接觸區，即引出區域，為以下圖19中引出區域Y2方向的截面圖。如圖16b所示，移除記憶區域中的基體凹槽上方的第一閘極材料600，形成第一閘極層610。如圖16a所示，在第一方向看來，則形成了空閒區域620。
在第一凹槽103的空餘區域1033和第一隔離部分1021上殘留的第一閘極材料上形成第二絕緣層700。
參閱圖17a和圖17b，圖17a是本發明中形成第二絕緣層一實施例的第一方向結構示意圖；圖17b是本發明中形成第二絕緣層一實施例的第二方向結構示意圖。
如圖17a所示，在第一方向上，基於圖16a，在第一閘極材料600的空閒區域620形成第二絕緣層700；如圖17b所示，在第二方向上，基於圖16b，在第一凹槽103的空餘區域1033形成第二絕緣層700，並進行化學機械研磨，使得平面平整，第二絕緣層700的材質例如為氧化矽。
在一些實施例中，在第二方向上(如下文中的圖19的Y2方向)，引出區域的該列第一凹槽103中的第一閘極材料被完全保留；
其中，引出區域的該列第一凹槽103中保留的第一閘極材料600作為記憶單元中控制閘的連接點，用於實現記憶區域中第一閘極層610與外界的連接。
在一些實施例中，在第一方向上，每隔預設數量個第一凹槽後的引出區域的至少一個第一凹槽被遮罩，保留引出區域的第一凹槽103中部分的第一閘極材料600，其中，在第一方向上，同一行的第一凹槽中保留的第一閘極材料600，作為該行記憶單元中所有控制閘的連接點，用於實現同一行記憶區域中的第一閘極層610與外界的連接；可以在固定距離BL，如每32列BL，做一個閘極接觸區，即引出區域，使得第一閘極層610透過閘極接觸區與外界的連接。
在一些實施例中，還包括，移除記憶元件上所有的硬光罩層，其中，第二隔離部分為淺溝槽隔離結構102中露出的第一隔離部分1021之外的部分。
參閱圖18a、圖18b和圖19，圖18a是本發明中移除硬光罩層一實施例的第一方向結構示意圖；圖18b是本發明中移除硬光罩層一實施例的第二方向結構示意圖；圖19是本發明中記憶元件的俯視圖。
如圖19所示，在第一方向上，可以分為兩個類區域，其中，X1為第一方向第一類區域，前述的xa圖都為第一方向第一類區域的截面圖，第一隔離部分1021位於第一方向第一類區域X1；X2為第一方向第二類區域，第二隔離部分位於第一方向第二類區域X2；在第二方向上，可分為三個類區域，其中，Y1為第二方向第一類區域，即記憶區域，前述的xb圖的虛線左邊為第二方向第一類區域的截面圖，Y2為第二方向第二類區域，前述的xb圖的虛線右邊為第二方向第二類區域的截面圖，即引出區域，第二方向第二類區域中的第三閘極材料可以作為接觸區與外界連接，Y3為第二方向第三類區域的截面圖，即為STI的截面圖，也屬於記憶區域。
在第一方向上，移除第一方向第二類區域的淺溝槽隔離結構中第二隔離部分上的第一絕緣層104和硬光罩層400，圖18a為第一方向第一類區域的截面圖，也即第一隔離部分1021上以及沒有第一絕緣層104和硬光罩層400；如圖18b所示，在第二方向上，移除相鄰兩基體凹槽之間區域以及在第二方向上淺溝槽隔離結構102中第二隔離部分上的第一絕緣層104和硬光罩層400。
在一些實施例中，在Y3方向上，第一隔離部分1021和第二隔離部分交替間隔設置；在基體凹槽上殘留的第二絕緣層和在基體凹槽上殘留的第三閘極材料位於不同X軸座標的第二方向。
形成隔離擋牆。
參閱圖20a和圖20b，圖20a是本發明中形成隔離擋牆一實施例的第一方向結構示意圖；圖20b是本發明中形成隔離擋牆一實施例的第二方向結構示意圖。
如圖20a所示，在第一方向上，結構如圖18a；如圖20b所示，在第二方向上，在基體凹槽上殘留的第二絕緣層700和/或第一閘極材料600的兩側形成隔離擋牆800，也即，在記憶區域的基體凹槽上殘留的第二絕緣層700的兩側形成隔離擋牆800，如圖20b虛線左側；在引出區域的基體凹槽上的第一閘極610的兩側形成隔離擋牆800，如圖20b虛線右側。
參閱圖21a和圖21b，圖21a是本發明中在層間介質層中形成連接柱一實施例的第一方向結構示意圖；圖21b是本發明中在層間介質層中形成連接柱一實施例的第二方向結構示意圖。
如圖21a和圖21b所示，在記憶元件的整個俯視平面上形成層間介質層900，層間介質層900覆蓋上述結構，並在層間介質層900中形成連接柱910，使得連接柱910可以連接同一行記憶單元的所有控制閘。
在一些實施例中，進行離子植入在第一凹槽103兩側的襯底中形成源/汲區；去掉第一介質層200，在源區、汲區和控制閘上形成金屬矽化物層210；源區和汲區也可以設置相應的連接柱與外界連接。
本發明還涉及一種記憶元件，如圖21a、圖21b和圖19所示，以第一方向第一類區域X1的截面圖為記憶元件第一方向截面圖，以第二方向第一類區域Y1和第二方向第二類區域Y2的截面圖為記憶元件第二方向截面圖，其中，虛線左邊為第二方向第一類區域Y1的截面圖，虛線右邊為第二方向第二類區域Y2的截面圖。
記憶元件包括襯底、基體凹槽、半浮置閘、閘間介質層和第一閘極層。
基體凹槽從襯底100的一側表面向襯底100延伸，基體凹槽有複數個，一部分位於記憶區域，另一部分位於引出區域，其中，基體凹槽底部的內壁上設置有閘絕緣層1041，如圖21b所示。
半浮置閘填充在基體凹槽的底部，半浮置閘的一部分藉由閘絕緣層1041和襯底100隔離，半浮置閘的另一部分與襯底100接觸。
其中，基體凹槽包括第一槽段和第二槽段，保留有第二閘極1051、第三閘極1061和閘極絕緣層1041的基體凹槽底部為第一槽段，第二槽段在第一槽段之上。
閘間介質層500，覆蓋在半浮置閘上；
第一閘極層610，設置在閘間介質層500上，其中，記憶區域的第一閘極層構成記憶元件中記憶單元的控制閘，引出區域的第一閘極層作為引出線，引出線連接同一行的複數個記憶單元的控制閘。
在一些實施例中，在襯底100形成有淺溝槽隔離結構102，淺溝槽隔離結構沿第一方向間隔設置，且沿第二方向延伸；其中，淺溝槽隔離結構包括間隔設置的第一隔離部分1021和第二隔離部分，第一隔離部分1021設置在襯底內，第二隔離部分從襯底凸出。如圖21a所示，在第一方向第一類區域X1上，淺溝槽隔離結構102形成在襯底中，
即淺溝槽隔離結構的高度低於襯底的高度，在第一方向第二類區域X2上，淺溝槽隔離結構的高度高於襯底的高度，以隔離記憶元件中的記憶單元；淺溝槽隔離結構102沿第一方向間隔設置，並沿第二方向延伸，如圖19所示。在第一方向第一類區域X1上，淺溝槽隔離結構102包括第一隔離部分1021，形成在第一方向上兩相鄰的基體凹槽之間，第一隔離部分1021在第三方向上的最高點低於基體凹槽在第三方向上的最高點；在第一方向第二類區域X2上，淺溝槽隔離結構102包括第二隔離部分，第二隔離部分在第三方向上的最高點高於基體凹槽在第三方向上的最高點；也即第一隔離部分1021和第二隔離部分間隔設置，第一隔離部分1021設置在襯底內，第二隔離部分從該襯底凸出；第三方向為豎直方向。
在一些實施例中，半浮置閘包括第二閘極1051和第三閘極1061，第二閘極1051藉由閘絕緣層1041和襯底100隔離，第三閘極1061與襯底100直接接觸；則閘間介質層500覆蓋在第二閘極1051和第三閘極1061上。
在一些實施例中，閘間介質層500還覆蓋第一隔離部分1021。
在一些實施例中，至少第三閘極與襯底接觸處的第三閘極為單晶材質。
在一些實施例中，第一閘極層610包括填充在基體凹槽內的第一閘極第一部分、和位於第一隔離部分1021上的第一閘極第二部分；在第二方向上，相鄰兩基體凹槽內的第一閘極第一部分彼此隔離，即相鄰兩基體凹槽內的控制閘彼此隔離；在第一方向上，相鄰兩基體凹槽內的控制閘藉由其之間的第一隔離部分1021上的第一閘極層，彼此連接在一起。
在一些實施例中，控制閘的高度不高於基體凹槽的高度，第一閘極層還包括至少一個第一閘極第三部分，即引出線，作為連接點，
也即引出區域的基體凹槽中的第一閘極層的高度高於基體凹槽的高度，並作為連接點，用於實現控制閘與外界的連接。控制閘與引出線透過第一隔離部分1021上的第一閘極層連接。
在第一方向上，每隔預設數量的控制閘至少設置有一個對應的引出線，引出線作為連接點，用於實現同一行控制閘與外界的連接。
在一些實施例中，記憶元件還包括：第二絕緣層、隔離擋牆800、層間介質層900和連接柱910；第二絕緣層覆蓋記憶區域中基體凹槽的第一閘極層，隔離擋牆800位於基體凹槽上殘留的第二絕緣層700和/或第一閘極層的兩側，即記憶區域的第二絕緣層兩側設有隔離擋牆，引出區域的第一閘極層兩側形成有隔離擋牆；層間介質層900覆蓋襯底100、基體凹槽上殘留的第二絕緣層700和/或第一閘極層；連接柱910位於層間介質層900中，其中，連接柱910連接引出區域的基體凹槽上的第一閘極層。
在一些實施例中，連接柱910還可以連接被基體凹槽所劃分的源汲區。
本發明中，記憶元件的製造方法包括：包括：提供半導體基材，該半導體基材包括襯底、和襯底上的硬光罩層；從硬光罩層向襯底的有源區開設複數個第一凹槽，複數個第一凹槽一部分位於記憶區域，另一部分位於引出區域，其中，該第一凹槽在該襯底中的部分定義為基體凹槽；在該基體凹槽的底部形成閘絕緣層和半浮置閘，半浮置閘的一部分與襯底接觸，另一部分與襯底之間透過閘絕緣層隔離；在該複數個第一凹槽中形成閘間介質層和第一閘極層，移除記憶區域的第一凹槽中的部分第一閘極層形成記憶單元的控制閘，保留引出區域的第一凹槽中的第一閘極層作為記憶單元的引出線，引出線連接同一行的複數個記憶單元的控制閘。透過上述方法，使得引出區域的引出線可以與外界接觸，解決了控制閘的埋閘電阻大而帶來的壓降問題，同時降低記憶元件的操作電壓，以降低功耗。
以上該僅為本發明的實施方式，並非因此限制本發明的專利範圍，凡是利用本發明說明書及圖式內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。
S11,S12,S13,S14:框
Claims (19)
- 一種記憶元件的製造方法，包括：提供半導體基材，該半導體基材包括襯底、和該襯底上的硬光罩層；從該硬光罩層在該襯底的有源區開設複數個第一凹槽，該複數個第一凹槽一部分位於記憶區域，一部分位於引出區域，其中，該第一凹槽在該襯底中的部分定義為基體凹槽；在該基體凹槽的底部形成閘絕緣層和半浮置閘，該半浮置閘的一部分與該襯底接觸，另一部分與該襯底之間透過該閘絕緣層隔離；在該複數個第一凹槽中分別形成閘間介質層和第一閘極層，移除該記憶區域的第一凹槽中的部分第一閘極層形成記憶單元的控制閘，保留該引出區域的第一凹槽中的第一閘極層作為該記憶單元的引出線，該引出線連接同一行的複數個該記憶單元的該控制閘。
- 如請求項1所述之方法，其中，該控制閘高度不高於該基體凹槽的高度。
- 如請求項1所述之方法，其中，該提供半導體基材，包括：提供襯底，並在該襯底上形成第一介質層和第二介質層；從該第二介質層朝向該襯底開設第二凹槽，其中，該第二凹槽沿第一方向間隔設置，且沿第二方向延伸；在該第二凹槽中填充隔離材料以形成淺溝槽隔離結構，並對該襯底進行離子植入，以在該襯底中形成第一阱區；移除該第二介質層，並露出該淺溝槽隔離結構的部分；利用該第一介質層作為阻隔層對該襯底進行離子植入，以在該襯底一側形成第二阱區；其中該第二阱區位於該第一阱區上，摻雜類型與該第一阱區的摻雜類型不同；在該第一介質層上形成填充覆蓋層，以該第一介質層和該填充覆蓋 層作為該硬光罩層，其中，該填充覆蓋層填充在相鄰兩該淺溝槽隔離結構之間並覆蓋該淺溝槽隔離結構。
- 如請求項1所述之方法，其中，該在該基體凹槽的底部形成閘絕緣層和半浮置閘，包括：在該基體凹槽的內壁形成第一絕緣層，在該第一絕緣層上形成犧牲材料，該犧牲材料填充該第一凹槽；移除部分該犧牲材料和該第一絕緣層形成接觸視窗；去除剩餘的該犧牲材料，在該第一凹槽中填充閘極材料；移除部分該閘極材料和第一絕緣層，以在該基體凹槽的底部形成半浮置閘和閘絕緣層；其中，殘留的閘極材料為該半浮置閘，殘留的第一絕緣層為該閘絕緣層，該半浮置閘的一部分透過該接觸窗口與該襯底接觸，另一部分與該襯底之間透過該閘絕緣層隔離。
- 如請求項1所述之方法，其中，該在該基體凹槽的底部形成閘絕緣層和半浮置閘，包括：在該基體凹槽的底部形成閘絕緣層、第二閘極和第三閘極，其中，該第二閘極與該襯底之間透過該閘絕緣層隔離，該第三閘極與該襯底直接接觸，該第二閘極和該第三閘極配合構成該記憶元件中記憶單元的半浮置閘。
- 如請求項5所述之方法，其中，該在該基體凹槽的底部形成閘絕緣層、第二閘極和第三閘極，包括：在該基體凹槽的內壁上形成第一絕緣層，並在第一凹槽內填充第二閘極材料；移除部分該第二閘極材料和部分該第一絕緣層形成接觸視窗，在該接觸視窗上方形成第三閘極材料；移除部分該第二閘極材料、該第三閘極材料和該第一絕緣層，保留該基體凹槽的第一槽段中的該第二閘極材料、該第三閘極材料和該第一絕緣層；其中，殘留的該第二閘極材料、該第三閘極材料和該第一絕緣 層分別作為該第二閘極、該第三閘極和該閘絕緣層。
- 如請求項5所述之方法，其中，至少該第三閘極與該襯底接觸處為單晶材質。
- 如請求項1所述之方法，其中，該襯底中設置有淺溝槽隔離結構，其中，該淺溝槽隔離結構的部分設置在該襯底內，部分從該襯底露出，該淺溝槽隔離結構沿第一方向間隔設置，且沿第二方向延伸；在該基體凹槽的底部形成閘絕緣層和半浮置閘之後，移除該淺溝槽隔離結構的部分以形成第一隔離部分，其中，該第一隔離部分中殘留的該淺溝槽隔離結構的高度不高於該半浮置閘的高度。
- 如請求項1所述之方法，其中，該在該複數個第一凹槽中分別形成閘間介質層和第一閘極層，移除該記憶區域的第一凹槽中的部分第一閘極層形成該記憶單元的控制閘，保留該引出區域的第一凹槽中的第一閘極層作為該記憶單元的引出線，包括：形成該閘間介質層，其中，該閘間介質層至少覆蓋該半浮置閘；在該閘間介質層上覆蓋第一閘極材料，該第一閘極材料與該第一凹槽的最高點齊平；移除該記憶區域的該第一凹槽中部分的該第一閘極材料，至殘留的該第一閘極材料不高於該基體凹槽的最高點，並保留該引出區域的該第一凹槽中的該第一閘極材料作為該記憶單元的引出線，其中，殘留的該第一閘極材料作為該記憶區域的該第一閘極層，以形成該記憶單元的控制閘。
- 如請求項9所述之方法，其中，在第一方向上，每隔預設數量的該第一凹槽後的引出區域的至少一個該第一凹槽被遮罩，保留引出區域的該第一凹槽中部分的該第一閘極材料，其中，在該第一方向上，同一行的該第一凹槽中保留的該第一閘 極材料，作為該行記憶單元中所有控制閘的連接點，用於實現同一行記憶區域中的該第一閘極層與外界的連接。
- 如請求項9所述之方法，其中，在該記憶區域的該第一凹槽的空餘區域形成第二絕緣層；移除該硬光罩層；在該第二絕緣層和/或該第一閘極材料的兩側形成隔離擋牆；形成層間介質層；在該層間介質層層中形成連接柱，其中，該連接柱連接該引出區域的該第一閘極材料。
- 一種記憶元件，包括：襯底；基體凹槽，從該襯底的一側表面向該襯底延伸，複數個該基體凹槽中的一部分位於記憶區域，另一部分位於引出區域，其中，該基體凹槽底部的內壁上設置有閘絕緣層；半浮置閘，填充在該基體凹槽的底部，其中，該半浮置閘的一部分藉由該閘絕緣層和該襯底隔離，該半浮置閘的另一部分與該襯底接觸；閘間介質層，覆蓋在該半浮置閘上；第一閘極層，設置在該閘間介質層上，其中，該記憶區域的該第一閘極層構成該記憶元件中記憶單元的控制閘；該引出區域的該第一閘極層作為引出線，該引出線連接同一行的複數個記憶單元的控制閘。
- 如請求項12所述之記憶元件，其中，還包括：該半浮置閘包括第二閘極和第三閘極，該第二閘極藉由該閘絕緣層和該襯底隔離，該第三閘極與該襯底接觸。
- 如請求項13所述之記憶元件，其中，至少該第三閘極與該襯底接觸處為單晶材質。
- 如請求項12所述之記憶元件，其中，該襯底中形成有淺溝槽隔離結構，該淺溝槽隔離結構沿第一方向間 隔設置，且沿第二方向延伸；其中，該淺溝槽隔離結構包括間隔設置的第一隔離部分和第二隔離部分，該第一隔離部分設置在襯底內，該第二隔離部分從該襯底凸出。
- 如請求項15所述之記憶元件，其中，該控制閘和該引出線透過該第一隔離部分上的該第一閘極層連接。
- 如請求項12所述之記憶元件，其中，該控制閘的高度不高於該基體凹槽的高度，該引出區域的該基體凹槽中的該第一閘極層的高度高於該基體凹槽的高度，並作為連接點，用於實現該第一閘極層與外界的連接。
- 如請求項12所述之記憶元件，其中，在第一方向上，每隔預設數量的該控制閘至少設置有一個對應的該引出線，該引出線作為連接點，用於實現同一行該控制閘與外界的連接。
- 如請求項12所述之記憶元件，其中，第二絕緣層，覆蓋該記憶區域中該基體凹槽的第一閘極層；隔離擋牆，位於該基體凹槽上殘留的第二絕緣層和/或該第一閘極層的兩側；層間介質層，覆蓋該襯底、該基體凹槽上殘留的第二絕緣層和/或該第一閘極層；連接柱，位於該層間介質層中，其中，該連接柱連接該引出區域的該第一閘極層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2023110445763 | 2023-08-16 | ||
| CN202311044576.3A CN119521667B (zh) | 2023-08-16 | 2023-08-16 | 一种存储器件的制造方法及存储器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI863696B true TWI863696B (zh) | 2024-11-21 |
| TW202510685A TW202510685A (zh) | 2025-03-01 |
Family
ID=94380098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112143530A TWI863696B (zh) | 2023-08-16 | 2023-11-10 | 記憶元件的製造方法及記憶元件 |
Country Status (3)
| Country | Link |
|---|---|
| CN (2) | CN121463444A (zh) |
| TW (1) | TWI863696B (zh) |
| WO (1) | WO2025035635A1 (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050139900A1 (en) * | 2003-12-27 | 2005-06-30 | Dongbuanam Semiconductor Inc. | Non-volatile memory device and fabricating method thereof |
| TW200929528A (en) * | 2007-12-27 | 2009-07-01 | Powerchip Semiconductor Corp | Flash memory and method of fabricating the same |
| TW201017870A (en) * | 2008-10-21 | 2010-05-01 | Nanya Technology Corp | Flash memory and flash memory array |
| US20110133264A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Manufacturing International (Shanghai) Corporation | System and method for eeprom architecture |
| TW201630164A (zh) * | 2015-02-02 | 2016-08-16 | 力晶科技股份有限公司 | 隔離結構及具有其之非揮發性記憶體的製造方法 |
| US20180204847A1 (en) * | 2017-01-19 | 2018-07-19 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
| TW202002245A (zh) * | 2018-06-08 | 2020-01-01 | 日商瑞薩電子股份有限公司 | 半導體裝置及其製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100261187B1 (ko) * | 1998-04-29 | 2000-07-01 | 김영환 | 불휘발성 메모리 소자 및 그 제조방법 |
| JP3743189B2 (ja) * | 1999-01-27 | 2006-02-08 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| KR100726359B1 (ko) * | 2005-11-01 | 2007-06-11 | 삼성전자주식회사 | 리세스된 채널을 구비하는 비휘발성 메모리 장치의 형성방법 및 그에 의해 형성된 장치 |
| KR20100056748A (ko) * | 2008-11-20 | 2010-05-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조방법 |
| CN104103678A (zh) * | 2013-04-02 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN104103640B (zh) * | 2013-04-09 | 2017-02-01 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN105336622B (zh) * | 2014-07-30 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半浮栅器件及其形成方法 |
| CN106601750B (zh) * | 2016-12-30 | 2020-02-14 | 上海集成电路研发中心有限公司 | 带有u型沟槽的半浮栅存储器件及制备方法 |
| US11424254B2 (en) * | 2019-12-13 | 2022-08-23 | Winbond Electronics Corp. | Semiconductor device and manufacturing method of the same |
| CN113823566B (zh) * | 2021-09-23 | 2023-12-01 | 武汉新芯集成电路制造有限公司 | 存储器件的制作方法 |
-
2023
- 2023-08-16 CN CN202511543546.6A patent/CN121463444A/zh active Pending
- 2023-08-16 CN CN202311044576.3A patent/CN119521667B/zh active Active
- 2023-11-10 TW TW112143530A patent/TWI863696B/zh active
- 2023-11-21 WO PCT/CN2023/133013 patent/WO2025035635A1/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050139900A1 (en) * | 2003-12-27 | 2005-06-30 | Dongbuanam Semiconductor Inc. | Non-volatile memory device and fabricating method thereof |
| TW200929528A (en) * | 2007-12-27 | 2009-07-01 | Powerchip Semiconductor Corp | Flash memory and method of fabricating the same |
| TW201017870A (en) * | 2008-10-21 | 2010-05-01 | Nanya Technology Corp | Flash memory and flash memory array |
| US20110133264A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Manufacturing International (Shanghai) Corporation | System and method for eeprom architecture |
| TW201630164A (zh) * | 2015-02-02 | 2016-08-16 | 力晶科技股份有限公司 | 隔離結構及具有其之非揮發性記憶體的製造方法 |
| US20180204847A1 (en) * | 2017-01-19 | 2018-07-19 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
| TW202002245A (zh) * | 2018-06-08 | 2020-01-01 | 日商瑞薩電子股份有限公司 | 半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN119521667A (zh) | 2025-02-25 |
| CN119521667B (zh) | 2025-12-05 |
| TW202510685A (zh) | 2025-03-01 |
| WO2025035635A1 (zh) | 2025-02-20 |
| CN121463444A (zh) | 2026-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7234369B2 (ja) | 三次元メモリ装置およびその製造方法 | |
| US9087856B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| KR102492300B1 (ko) | 반도체 소자 | |
| US7608507B2 (en) | NAND flash memory devices and methods of fabricating the same | |
| KR102737028B1 (ko) | Nor형 메모리 소자, 그 제조 방법 및 메모리 소자를 포함하는 전자 기기 | |
| CN117320451A (zh) | 一种存储器件的制造方法及存储器件 | |
| KR20100018156A (ko) | 적층형 반도체 소자 및 그 제조 방법 | |
| US20230016088A1 (en) | Semiconductor structure and fabrication method thereof | |
| TWI863773B (zh) | 一種記憶元件的製造方法及記憶元件 | |
| CN222941144U (zh) | 半导体器件 | |
| TWI863696B (zh) | 記憶元件的製造方法及記憶元件 | |
| CN117615578A (zh) | 一种存储器件的制造方法及存储器件 | |
| CN119230409A (zh) | 一种半导体器件的制造方法 | |
| CN115472610B (zh) | 半导体存储装置及其制作方法 | |
| CN218998733U (zh) | 半导体存储装置 | |
| CN118475122B (zh) | 存储器件的制造方法及存储器件 | |
| CN118263311B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN118475123B (zh) | 存储器件的制造方法及存储器件 | |
| US20240397701A1 (en) | Semiconductor devices | |
| CN120035141A (zh) | 一种存储器件的制造方法及存储器件 | |
| US20250016979A1 (en) | Semiconductor device | |
| US20240306379A1 (en) | Semiconductor device | |
| JP2024088045A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN120826009A (zh) | 半导体装置与其制作方法 | |
| CN118315338A (zh) | 半导体结构及其制备方法 |