TWI863590B

TWI863590B - 光學封裝及其製造方法

Info

Publication number: TWI863590B
Application number: TW112136874A
Authority: TW
Inventors: 陳明發
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-08-03
Filing date: 2023-09-26
Publication date: 2024-11-21
Also published as: CN222952515U; US20250044510A1; TW202507357A

Abstract

一種方法包括形成光學中介層，形成光學中介層包括：在第一基底的前側之上形成光學裝置層，光學裝置層包括光柵耦合器；在光學裝置層之上形成第一內連線結構，第一內連線結構包括導電特徵及介電層；蝕刻出穿過介電層的開口以暴露出光柵耦合器；以氧化物層填充開口；在第一基底的背側之上形成第一接合層，第一接合層包括第一接合接墊及第一介電接合層；以及將半導體裝置貼合至光學中介層，半導體裝置包括：位於第二基底的前側之上的主動裝置層；位於主動裝置層之上的第二內連線結構；以及位於第二內連線結構之上的第二接合層，第二接合層包括第二接合接墊及第二介電接合層。

Description

光學封裝及其製造方法

本揭露實施例是有關於一種積體電路及其製造方法，且特別是有關於一種光學封裝及其製造方法。

電性傳訊及處理(electrical signaling and processing)是一種用於訊號傳輸及處理的技術。近年來，已在越來越多的應用中使用光學傳訊及處理(optical signaling and processing)，具體而言歸因於用於訊號傳輸的光纖相關應用的使用。

通常將光學傳訊及處理與電性傳訊及處理進行組合以提供成熟的應用。舉例而言，光纖可用於長距離訊號傳輸，且電性訊號可用於短距離訊號傳輸以及處理及控制。因此，形成整合有長距離光學組件與短距離電性組件的裝置來用於光學訊號與電性訊號之間的轉換以及光學訊號及電性訊號的處理。因此，封裝可包括光學(光子)晶粒及電子晶粒二者，光學(光子)晶粒包括光學裝置，電子晶粒包括電子裝置。

在本揭露的實施例中，一種光學封裝的製造方法，包括形成光學中介層。形成所述光學中介層包括以下步驟。在第一基底的前側之上形成光學裝置層，所述光學裝置層包括光柵耦合器。在所述光學裝置層之上形成第一內連線結構，所述第一內連線結構包括導電特徵及介電層。蝕刻出穿過所述介電層的開口以暴露出所述光柵耦合器。以氧化物層填充所述開口。在所述第一基底的背側之上形成第一接合層，所述第一接合層包括第一接合接墊及第一介電接合層。將半導體裝置貼合至所述光學中介層。所述半導體裝置包括主動裝置層、第二內連線結構以及第二接合層。主動裝置層位於第二基底的前側之上。第二內連線結構位於所述主動裝置層之上。第二接合層位於所述第二內連線結構之上。所述第二接合層包括第二接合接墊及第二介電接合層。光學封裝的製造方法還包括在所述光學中介層的所述第一內連線結構之上形成電性連接至所述第一內連線結構的外部連接件。

在本揭露的實施例中，一種光學封裝的製造方法，包括以下步驟。在第一基底的前側之上形成裝置層，所述裝置層包括光學輸入/輸出裝置及光學波導，所述光學輸入/輸出裝置被配置成接收一定範圍的光波長。形成延伸穿過所述裝置層及至少一部分的所述第一基底的裝置穿孔。在所述裝置層的前側之上形成內連線結構。形成穿過所述內連線結構的開口以暴露出所述光學輸入/輸出裝置。在所述開口中沈積絕緣材料，所述絕緣材料對於所述一定範圍的光波長是透明的。在所述內連線結構之上貼合第一載體。自所述第一基底的背側暴露出所述裝置穿孔。在暴露出的所述裝置穿孔之上形成電性連接至暴露出的所述裝置穿孔的第一接合層。將所述第一接合層接合至電子積體電路裝置，所述電子積體電路裝置包括第二接合層。將矽基底貼合在所述電子積體電路裝置之上。在所述內連線結構之上形成電性連接至所述內連線結構的外部連接件層。在所述矽基底中形成透鏡，自所述透鏡延伸至所述光學輸入/輸出裝置的區對於所述一定範圍的光波長是透明的。

在本揭露的實施例中，一種光學封裝，包括光學中介層以及半導體裝置。光學中介層包括外部連接件層、第一內連線結構、主動裝置層、介電基底、第一接合層以及反射接墊。第一內連線結構位於所述外部連接件層之上。所述第一內連線結構包括嵌入介電層中的導電特徵。主動裝置層位於所述第一內連線結構之上。所述主動裝置層包括光柵耦合器。介電基底位於所述主動裝置層之上。第一接合層位於所述介電基底之上。反射接墊在平面圖中所述反射接墊與所述光柵耦合器重疊。半導體裝置貼合至所述光學中介層的所述第一接合層。所述半導體裝置包括第二接合層、第二內連線結構及電子裝置層。

100:第一光學中介層/光學中介層

101:基底

103:第一絕緣體層

105:材料層/上覆材料/材料

107:主動層

109:光學組件

109G:光柵耦合器

111:半導體材料

115:第二絕緣層

119:裝置穿孔(TDV)

121、207:內連線結構

131:金屬接墊層

133:第一鈍化層

135、211:金屬接墊

135V、211V:通孔部分

137:第二鈍化層

145:區

151、341、605:開口

153:介電填充層

161:第一載體基底

163:黏合層

169:背側TDV

171:第一接合層

173:第一接合接墊

174、635:反射接墊

175:第一介電接合材料

200:第一半導體裝置

201:支撐基底

203:半導體基底

205:主動裝置層/主動裝置

209:第三鈍化層

213:第四鈍化層

215:接合接墊通孔

225:第二接合層

227:第二接合接墊

229:第二介電接合材料

300:第一光學封裝/光學封裝

301、601:襯墊層

303、603:間隙填充材料

311:第二載體基底

313:接合層

321、621:外部連接件層

325:介電層

331、631:凸塊下金屬(UBM)

333、633:導電連接件

345、645:光纖

347、647:光學膠

400:第二光學中介層/光學中介層

401A:近端反射接墊

401B:遠端反射接墊

403A:近端介電填充層

403B:遠端介電填充層

500:第二半導體裝置

600:第二光學封裝/光學封裝

641:透鏡

643:抗反射塗層(ARC)

藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1至圖10示出根據一些實施例形成光學中介層中的中間階段。

圖11示出根據一些實施例形成半導體裝置中的中間階段。

圖12至圖15示出根據一些實施例形成光學封裝中的中間階段。

圖16至圖17示出根據一些實施例形成光學中介層中的中間階段。

圖18示出根據一些實施例形成半導體裝置中的中間階段。

圖19至圖21示出根據一些實施例形成光學封裝中的中間階段。

以下揭露提供諸多不同的實施例或實例以用於實施本發明的不同特徵。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且非旨在進行限制。舉例而言，在以下說明中在第二特徵之上或在第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡單及清晰的目的，且自身並不指示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，在本文中可能使用例如「在...之下(beneath)」、「在...下方(below)」、「下部的(lower)」、「在...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。除了圖中所繪示的定向以外，所述空間相對性用語還旨在囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地作出解釋。

本文中提供的實施例是關於其中形成光子積體電路(photonic integrated circuit，PIC)裝置(例如，光學中介層)且將電子積體電路(electronic integrated circuit，EIC)裝置(例如，半導體裝置)接合至PIC裝置以形成例如緊湊型通用光子引擎(compact universal photonic engine，COUPE)等光學封裝的某些實施例來論述的。在一些實施例中，光學中介層包括晶圓形式的多個PIC裝置，且EIC裝置可自晶圓單體化並以面對背佈局(face-to-back layout)接合至PIC裝置。可藉由以面對背佈局來達成各種優點。應理解，本文中所呈現的實施例旨在是例示性的，且不旨在將實施例限制為所討論的精確說明。相反，所論述的實施例可被結合至各種各樣的實施方案中，且所有此類實施方案完全旨在包括於實施例的範圍內。

圖1至圖15表示形成第一光學中介層100及第一半導體裝置200並對第一光學中介層100與第一半導體裝置200進行組合以形成第一光學封裝300的示例性實施例。圖1至圖10表示第一光學中介層100的示例性實施例，圖11表示第一半導體裝置200的示例性實施例，且圖12至圖15表示對該些組件進行處理以形成第一光學封裝300的示例性實施例。

圖1示出根據一些實施例的已部分形成的第一光學中介層100(實質上組裝於圖10中)的初始結構。在所例示的實施例中，如上所述，第一光學中介層100包括光子積體電路(例如，是PIC裝置)，且在此階段包括基底101、第一絕緣體層103及用於光學組件109(參見圖2)的主動層107的材料層105。在實施例中，在第一光學中介層100的製造製程接近開始時，基底101、第一絕緣體層103及用於光學組件109的主動層107的材料層105可共同為絕緣體上矽(SOI)基底的一部分。基底101可為例如矽或鍺等半導體材料、例如玻璃等介電材料、或者能夠用於對上覆裝置及以下進一步論述的其他組件進行結構支撐的任何其他合適的材料。

第一絕緣體層103可為將基底101與上覆材料105(例如，隨後的主動層107)分離的介電層，且在一些實施例中，第一絕緣體層103可另外用作環繞隨後製造的光學組件109(以下進一步論述)的包覆材料的一部分。在實施例中，第一絕緣體層103可為使用例如植入等方法(例如，形成埋入式氧化物(buried oxide，BOX)層)形成的氧化矽、氮化矽、氧化鍺、氮化鍺、該些的組合或類似材料，或者可使用例如化學氣相沈積、原子層沈積、物理氣相沈積、該些的組合或類似方法等沈積方法將第一絕緣體層103沈積至基底101上。然而，可使用任何合適的材料及製造方法。

主動層107的材料105最初(在圖案化之前)是用於開始製造光學組件109的主動層107的共形材料層。在實施例中，用於主動層107的材料105可為半透明材料，所述半透明材料可用作所期望光學組件109的核心材料，例如半導體材料(例如矽、鍺、矽鍺、該些的組合或類似材料)，而在其他實施例中，用於主動層107的材料105可為介電材料(例如氮化矽或類似材料)，儘管在其他實施例中，用於主動層107的材料105可為III-V族材料、鈮酸鋰材料或聚合物。在沈積主動層107的材料105的實施例中，可使用例如磊晶生長、化學氣相沈積、原子層沈積、物理氣相沈積、該些的組合或類似製程等方法來沈積主動層的材料105。在使用植入方法形成第一絕緣體層103的其他實施例中，主動層107的材料105在植入製程之前最初可為基底101的部分，以形成第一絕緣體層103。然而，可以任何合適的材料及製造方法來形成主動層107的材料105。

圖2示出，一旦用於主動層107的材料105已形成，則使用用於主動層107的材料105製造主動層107的光學組件109。根據一些實施例，主動層107的光學組件109可包括例如光學波導(例如，脊形波導(ridge waveguide)、肋形波導、埋入式通道波導、擴散波導等)、耦合器(例如，光柵耦合器、邊緣耦合器等)、定向耦合器、光偵測器、光學調變器(例如，馬赫-詹德(Mach- Zehnder)矽光子開關、微機電開關、微環諧振器等)、放大器、多工器、解多工器、光至電轉換器(例如，PN接面)、電至光轉換器、雷射、該些的組合或類似組件等組件。然而，可使用任何合適的光學組件109。如圖所示，在光學組件109之中，耦合器可包括光柵耦合器109G。

為了自初始材料105開始形成光學組件109的主動層107，可將主動層107的材料105圖案化成光學組件109的主動層107所期望的形狀。在實施例中，可使用例如一個或多個微影遮蔽及蝕刻製程對主動層107的材料105進行圖案化。然而，可採用對主動層107的材料105進行圖案化的任何合適的方法。對於例如波導、邊緣耦合器或光柵耦合器109G等光學組件109中的一些光學組件，圖案化製程可為用於形成該些光學組件109的製造過程全部或至少大部分。

圖3示出，對於採用另一些製造製程的那些組件(例如以電阻加熱元件的馬赫-詹德矽光子開關)，可在對主動層107的材料進行圖案化之前或之後實行附加的處理。舉例而言，可採用用於不同材料(例如，電阻加熱元件、用於轉換器的III-V族材料)的植入製程、附加沈積及圖案化製程、所有該些製程的組合或類似製程，以有助於進一步製造各種期望的光學組件109。在特定實施例中，可對主動層107的材料105的經圖案化部分實行例如鍺等半導體材料111(例如，用於電性訊號/光訊號調變及變換)的磊晶沈積。在此類實施例中，半導體材料111可磊晶生長，以有助於製造例如用於光至電轉換器的光二極體。可製造所有此類製造製程及所有合適的光學組件109，且所有此類組合完全旨在包括於實施例的範圍內。

圖4示出，一旦已經形成主動層107的各別光學組件109，則可沈積主動層107的第二絕緣層115，以覆蓋光學組件109並提供附加的包覆材料。在實施例中，第二絕緣層115可為將主動層107的各別組件彼此分離且與上覆結構分離的介電層，且可另外用作環繞光學組件109的包覆材料的另一部分。在實施例中，第二絕緣層115可為使用例如化學氣相沈積、原子層沈積、物理氣相沈積、該些的組合或類似方法等沈積方法形成的氧化矽、氮化矽、氧化鍺、氮化鍺、該些的組合或類似材料。一旦已經沈積第二絕緣層115的材料，則可使用例如化學機械研磨製程來對材料進行平坦化，以對第二絕緣層115的頂表面進行平坦化(在其中第二絕緣層115旨在完全覆蓋光學組件109的實施例中)或者對第二絕緣層115與光學組件109的頂表面進行平坦化。然而，可使用任何合適的材料及製造方法。

圖5示出，一旦製造出主動層107的光學組件109並已經形成第二絕緣層115，則穿過主動層107及第一絕緣體層103形成裝置穿孔(through device via，TDV)119。另外，形成內連線結構121，以將TDV 119及光學組件109的主動層107電性連接至控制電路系統、將TDV 119與光學組件109的主動層107彼此電性連接以及將TDV 119及光學組件109的主動層107電性連接至隨後貼合的裝置(圖5中未示出，但以下將針對圖11至圖15進一步示出及闡述)。在各種實施例(未具體示出)中，TDV 119可在形成主動層107之前或在形成內連線結構121中的一些或全部之後形成。另外，TDV 119可延伸至基底101或部分延伸至基底101中。

在實施例中，內連線結構121由介電材料與導電材料的交替層形成，且可藉由任何合適的製程(例如，沈積、鑲嵌(damascene)、雙鑲嵌(dual damascene)等)形成。在特定實施例中，可存在用於將各種光學組件109內連線的多個金屬化層或導電特徵，但是內連線結構121的金屬化層的精確數目取決於第一光學中介層100的設計。

另外，在內連線結構121的製造期間，可形成附加光學組件(未具體示出)做為內連線結構121的一部分。在一些實施例中，內連線結構121的附加光學組件可包括與上面結合光學組件109論述的相似組件，例如用於連接至外部訊號的耦合器(例如，邊緣耦合器、光柵耦合器等)、光學波導(例如，脊形波導、肋形波導、埋入式通道波導、擴散波導等)、光偵測器、光學調變器(例如，馬赫-詹德矽光子開關、微機電開關、微環諧振器等)、放大器、多工器、解多工器、光至電轉換器(例如，PN接面)、電至光轉換器、雷射、該些的組合或類似組件。然而，任何合適的光學組件皆可用於附加光學組件。

在一些實施例中，可藉由以下方式來形成附加光學組件：最初沈積用於附加光學組件的材料。在實施例中，用於附加光學組件的材料可為使用例如化學氣相沈積、原子層沈積、物理氣相沈積或該些的組合或類似製程等沈積方法沈積的例如氮化矽、氧化矽、該些的組合或類似材料等介電材料、或者例如矽等半導體材料。然而，可採用任何合適的材料及任何合適的沈積方法。

一旦已經沈積或以其他方式形成用於附加光學組件的材料，則可將所述材料圖案化成附加光學組件所期望的形狀。在實施例中，可使用例如一個或多個微影遮蔽及蝕刻製程來對附加光學組件的材料進行圖案化。然而，可採用對用於附加光學組件的材料進行圖案化的任何合適的方法。

對於例如波導或耦合器等附加光學組件中的一些光學組件，圖案化製程可為用於形成該些組件的全部或至少大部分製造過程。另外，對於採用另一些製造製程的那些組件(例如以電阻加熱元件的馬赫-詹德矽光子開關)，可在對用於附加光學組件的材料進行圖案化之前或之後實行附加處理，相似於上面結合光學組件109所述。舉例而言，用於不同材料的植入製程、附加沈積及圖案化製程、所有該些製程的組合或類似製程可用於幫助進一步製造各種期望的附加光學組件。可製造所有此類製造製程及所有合適的附加光學組件，且所有此類組合完全旨在包括於實施例的範圍內。

圖6示出根據一些實施例在內連線結構121之上形成金屬接墊層131。金屬接墊層131可包括金屬接墊135及介電層(例如，第一鈍化層133及第二鈍化層137)。舉例而言，介電層可包括由氮化矽、氧化矽、氮氧化矽、類似材料或其組合形成的一個或多個層。在一些實施例中，第一鈍化層133可為氮化物，且第二鈍化層137可為氧化物。介電層中的每一者可使用合適的製程(例如化學氣相沈積(CVD)、電漿增強化學氣相沈積(PECVD)、物理氣相沈積(PVD)、原子層沈積(ALD)、類似製程或其組合)形成。在一些實施例中，在內連線結構121之上形成第一鈍化層133，且在第一鈍化層133中形成一個或多個開口。第一鈍化層133可包括由一或多種材料形成的一個或多個層。第一鈍化層133中的開口可使用合適的微影及蝕刻製程形成。形成開口以暴露出內連線結構121的導電材料的部分用於電性連接。

根據一些實施例，在第一鈍化層133之上形成金屬接墊135。另外，可延伸穿過第一鈍化層133中的開口形成金屬接墊135，以與內連線結構121的導電材料進行電性連接。在一些實施例中，可藉由以下方式形成金屬接墊135：首先沈積導電材料(例如鋁)的毯覆層(blanket layer)。舉例而言，可使用CVD、PVD或類似製程在第一鈍化層133、開口及內連線結構121的暴露出的導電材料之上沈積鋁層。然後可在鋁層之上形成光阻層(未單獨示出)，且可對鋁層進行蝕刻以形成金屬接墊135。以此種方式由鋁形成的金屬接墊135可被稱為「鋁接墊」。

在一些實施例中，藉由以下方式形成金屬接墊135：首先在第一鈍化層133及開口之上形成晶種層(未單獨示出)。舉例而言，晶種層可為包括可由不同材料形成的一個或多個層的金屬層。可使用例如PVD或類似製程來形成晶種層。在晶種層上形成光阻並將光阻圖案化，並且在光阻的開口中且在晶種層的被暴露出的部分上形成導電材料。在一些實施例中，導電材料可使用鍍覆製程(例如使用電鍍或無電鍍覆製程或類似鍍覆製程)形成。導電材料可包括一或多種材料，例如銅、鈦、鎢、金、鈷、類似材料或其組合。然後，使用例如合適的灰化或剝除製程(例如使用氧電漿或類似物)移除光阻及晶種層的其上並未形成導電材料的部分。一旦移除了光阻，可使用可接受的蝕刻製程(例如濕式蝕刻製程或乾式蝕刻製程)來移除晶種層的剩餘被暴露出的部分。晶種層的剩餘部分及導電材料形成金屬接墊135。如圖所示，在一些實施例中，金屬接墊135的通孔部分135V延伸穿過第一鈍化層133中的開口，以與內連線結構121的導電材料接觸。在其他實施例中，可使用其他技術來形成金屬接墊135，且所有此類技術皆被認為處於本揭露的範圍內。在一些實施例中，可首先穿過第一鈍化層133形成通孔部分135V，且隨後可在第一鈍化層133及通孔部分135V之上形成金屬接墊135。如此一來，通孔部分135V及金屬接墊135可由相同或不同的材料形成。

在一些實施例中，電性連接至內連線結構121的金屬接墊135中的一些金屬接墊可在實行附加的處理步驟之前用作測試接墊。舉例而言，可做為晶圓驗收測試(wafer-acceptance-test)、電路測試、已知良好晶粒(Known Good Die，KGD)測試或類似測試的一部分來探測金屬接墊135。可實行探測以驗證主動層107的主動裝置或被動裝置的功能或積體電路內的各種電性連接。舉例而言，探測可藉由使探測針(未單獨示出)接觸金屬接墊135來實行。

在一些實施例中，金屬接墊135的導電材料可不同於內連線結構121的導電材料。舉例而言，金屬接墊135可為鋁，且內連線結構121的導電材料可為銅，但亦可使用其他導電材料。

仍參照圖6，在第一鈍化層133及金屬接墊135之上形成第二鈍化層137。第二鈍化層137可由一或多種介電材料(例如氧化矽、氮化矽、氮氧化矽、碳氮化矽、SiOC、SiOCH、SiCH、類似材料或其組合)的一個或多個層形成。在一些實施例中，第二鈍化層137可由磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜的磷矽酸鹽玻璃(BPSG)、氟摻雜的矽酸鹽玻璃(FSG)、四乙基正矽酸鹽(TEOS)、類似材料或其組合形成。第二鈍化層137可使用例如CVD、PECVD、PVD、ALD、類似製程或其組合等沈積製程形成。在一些實施例(未具體示出)中，第二鈍化層137可被形成為具有大於金屬接墊135的厚度的厚度，使得第二鈍化層137的材料在側向上環繞並覆蓋金屬接墊135的頂表面，且使得第二鈍化層137可被平坦化而不會暴露出金屬接墊135。

圖6另外示出做為第一光學中介層100的製造過程的一部分，處於內連線結構121及金屬接墊層131內的區145保持不具有導電特徵(例如，不具有內連線結構121及金屬接墊135的導電材料)及光學組件(例如，在內連線結構121內不具有光學組件109或任何其他光學組件)。如圖所示，在實施例中，區145是直接位於光柵耦合器109G上方的位置。隨後將內連線結構121的介電層及金屬接墊層131的對應部分移除，並以對(例如，至少所期望範圍的光波長的)光學訊號透明的均勻介電材料(參見圖8)替換。如此一來，藉由不在對應層內的光柵耦合器109G上方直接放置光學組件或導電材料來形成區145。

圖7示出在區145中形成開口151且進一步穿過主動層107以暴露出光柵耦合器109G。舉例而言，自第二鈍化層137、第一鈍化層133、內連線結構121的介電層以及可選地第二絕緣層115至光柵耦合器109G移除材料。在實施例中，可使用例如非等向性蝕刻製程、等向性蝕刻製程或其組合來實行材料的移除。舉例而言，蝕刻製程可包括一個或多個反應性離子蝕刻製程。然而，可採用任何合適的移除製程或移除製程的組合。在一些實施例(未具體示出)中，開口可具有淺的深度，其中光柵耦合器109G保持被第二絕緣層115及內連線結構121的下部介電層中的一些介電層覆蓋。

圖8示出以介電填充層153填充開口151。在一些實施例中，介電填充層153可為對於在期望波長或波長範圍(例如，期望範圍的光波長)的光學訊號是透明的氧化物或氮化物。舉例而言，介電填充層153可為連續的介電區，例如連續的氧化物區。舉例而言，介電填充層153可由TEOS、PSG、BSG、BPSG、FSG、類似材料或其組合形成。介電填充層153可使用例如CVD、PECVD、PVD、ALD、類似製程或其組合等沈積製程形成。儘管並未具體示出，但在一些實施例中，可在沈積第二鈍化層137之前形成開口151，且介電填充層153可與第二鈍化層137同時形成且由與第二鈍化層137相同的材料形成。

如上所述，在一些實施例(未具體示出)中，開口151(參見圖7)及介電填充層153可延伸至並未到達光柵耦合器109G的深度。如此一來，例如內連線結構121的介電層中的一些介電層及第二絕緣層115等其他層可保持夾置於介電填充層153與光柵耦合器109G之間。應注意，該些其他層足夠薄(且可能是透明或半透明材料)，以使得光學訊號能夠在介電填充層153與光柵耦合器109G之間通過(參見圖15)。

圖9示出，一旦已經形成金屬接墊135且已經沈積介電填充層153(例如，且可選地，在第一光學中介層100經歷了初始測試之後)，則將第一載體基底161貼合至第一光學中介層100。在實施例中，沿著第一光學中介層100及第一載體基底161的黏合層163有利於進行貼合。在一些實施例中，黏合層163包括位於彼此形成介電質對介電質接合(dielectric-to-dielectric bond)的組件中的每一者上的接合層。舉例而言，如下所述，可首先在第一光學中介層100之上(例如，在第二鈍化層137及介電填充層153之上)形成第一接合層，且第一接合層可用於與沿著第一載體基底161設置的第二接合層進行介電質對介電質接合。注意，在此類實施例中，共同示出接合層。在一些實施例中，第二鈍化層137(以及介電填充層153)可用於與沿著第一載體基底161的第二接合層進行介電質對介電質接合。根據一些實施例，接合層各自由例如氧化矽、氮化矽或類似材料等介電材料形成。接合層可使用任何合適的方法(例如CVD、高密度電漿化學氣相沈積(HDPCVD)、PVD、ALD或類似製程)沈積。然而，可採用任何合適的材料及沈積製程。然而，可使用貼合第一載體基底161的任何合適的方法。

圖9進一步示出移除基底101以暴露出裝置穿孔(TDV)119以及可選地暴露出第一絕緣體層103的背側。在一些實施例(未具體示出)中，亦可將第一絕緣體層103的一些或全部移除。在實施例中，可使用平坦化製程(例如化學機械研磨(CMP)製程、磨製製程、一個或多個蝕刻製程、該些的組合或類似製程)來移除及/或薄化基底101及第一絕緣體層103。然而，可使用任何合適的方法來移除基底101及/或第一絕緣體層103。第一絕緣體層103的剩餘部分可被稱為第一光學中介層100的介電基底。如圖所示，在實施例中，TDV 119延伸穿過主動層107及第一絕緣體層103，以提供電力、資料及接地穿過第一光學中介層100的快速通道。

在一些實施例中，可藉由以下方式來形成背側TDV 169：最初在第一絕緣體層103中形成背側TDV開口，以暴露出主動層107的光學組件109中的一些光學組件。背側TDV開口可藉由施加合適的光阻(未示出)及使所述光阻顯影並移除第一絕緣體層103被暴露出的部分來形成。

一旦已經於第一光學中介層100內形成背側TDV開口，背側TDV開口可襯有襯墊。襯墊可為例如由TEOS形成的氧化物或氮化矽，但做為另外一種選擇可使用任何合適的介電材料。可使用PECVD製程形成襯墊，但做為另外一種選擇可使用其他合適的製程(例如物理氣相沈積或熱製程)。

一旦已經沿著背側TDV開口的側壁及底部形成襯墊，則可形成阻障層(亦未獨立地示出)，且可使用第一導電材料填充背側TDV開口的剩餘部分。第一導電材料可包括銅，但可以例如鋁、合金、經摻雜的複晶矽、其組合及類似材料等其他合適的材料。可藉由將銅電鍍至晶種層(未示出)上、對背側TDV開口進行填充及過填充來形成第一導電材料。一旦背側TDV開口已經被填充，則可藉由例如CMP等平坦化製程來移除背側TDV開口之外的多餘襯墊、阻障層、晶種層及第一導電材料，但可使用任何合適的移除製程。如此一來，剩餘的導電材料形成背側TDV 169。

可選地，在一些實施例(未具體示出)中，一旦基底101及第一絕緣體層103已經被移除，則可在主動層107(或者例如在第一絕緣體層103(若存在))的背側上形成背側光學組件的主動層。舉例而言，可使用與如上所述的內連線結構121的光學組件相似的材料及相似的製程來形成背側光學組件。背側光學組件可藉由背側TDV直接電性耦合至主動層107的光學組件109、或者藉由TDV 119直接電性耦合至內連線結構121。

另外，可選地(未具體示出)，可形成與TDV 119及背側 TDV 169電性連接的背側內連線結構或重佈線結構。在實施例中，可如上面關於內連線結構121(例如為使用鑲嵌製程、雙鑲嵌製程或類似製程的由介電材料與導電材料形成的交替層)所述般形成背側內連線結構。在其他實施例中，可使用鍍覆製程來形成背側內連線結構，以形成導電材料並使導電材料成形，且然後可以介電材料覆蓋導電材料。然而，可利用任何合適的結構及製造方法。

圖10示出，一旦基底101已經被移除且TDV 119已經被暴露出(且可選地，背側TDV 169已經形成)，則在TDV 119及第一絕緣體層103之上形成第一接合層171。在實施例中，第一接合層171隨後可用於進行介電質對介電質接合及金屬對金屬接合(參見圖12)。根據一些實施例，第一接合層171由第一介電接合材料(例如氧化矽、氮化矽或類似材料)形成。第一介電接合材料175可使用任何合適的方法(例如，CVD、HDPCVD、PVD、ALD或類似製程)來沈積。然而，亦可利用任何合適的材料及沈積製程。

一旦已經形成第一介電接合材料175，則在第一介電接合材料175中形成第一開口，以暴露出下伏的TDV 119及背側TDV 169，以在第一接合層171內形成第一接合接墊173。一旦第一開口已經形成於第一介電接合材料175內，則可以晶種層及板金屬(plate metal)對第一開口進行填充，以在第一介電接合材料175內形成第一接合接墊173。可在第一介電接合材料175的頂表面、及下伏層的暴露出的導電部分以及開口及第二開口的側壁之上毯覆沈積晶種層。在一些實施例中，晶種層可包括銅層。可依據所期望的材料而使用例如濺鍍、蒸鍍、PECVD或類似製程等製程來沈積晶種層。板金屬可藉由例如電鍍或無電鍍覆等鍍覆製程在晶種層之上沈積。板金屬可包括銅、銅合金或類似材料。舉例而言，板金屬可為填充材料。可在晶種層之前在第一介電接合材料175的頂表面以及開口及第二開口的側壁之上毯覆沈積阻障層(未單獨示出)。阻障層可包含鈦、氮化鈦、鉭、氮化鉭或類似材料。在填充第一開口之後，實行例如CMP等平坦化製程以移除晶種層及板金屬的多餘部分，進而在第一接合層171內形成第一接合接墊173。

仍然參照圖10，用於形成第一接合接墊173的製程可包括在第一介電接合材料175中形成反射接墊174。反射接墊174用於將光學訊號反射至光柵耦合器109G或自光柵耦合器109G反射光學訊號。在實施例中，反射接墊174直接位於光柵耦合器109G之上。在各種實施例中，反射接墊174可具有實質上相同於或大於光柵耦合器109G的覆蓋區(footprint)或介電填充層153的覆蓋區(例如，在平面圖中重疊)的寬度。

另外，第一接合層171亦可包括結合於第一接合層171內的附加光學組件(未具體示出)。在此類實施例中，在沈積第一介電接合材料175之前，該些附加光學組件可使用與上述光學組件中的任意者相似的方法及相似的材料來製造，例如藉由做為至少部分地透過沈積及圖案化製程形成的波導及其他結構來製造。然而，可利用任何合適的結構、材料及任何合適的製造方法。

圖11示出將被接合至第一光學中介層100的第一半導體裝置200(參見圖12)。在一些實施例中，第一半導體裝置200可包括電子積體電路(EIC-例如，不具有光學裝置的裝置)，且可包括半導體基底203、主動裝置層205(例如，電子裝置層)及上覆的內連線結構207。在實施例中，半導體基底203可相似於基底101(例如，晶圓形式的例如矽或矽鍺等半導體材料)，主動裝置205可包括形成於半導體基底203之上的電晶體、電容器、電阻器及類似組件，且內連線結構207可相似於內連線結構121(儘管不具有光學組件)。然而，亦可利用任何合適的裝置。

在一些實施例中，第一半導體裝置200可被配置成與第一光學中介層100一起工作以達成期望的功能。在一些實施例中，第一半導體裝置200可為邏輯晶粒、高頻寬記憶體(highband width memory，HBM)模組、異構處理單元(eXtreme Processing Unit，xPU)、三維積體電路(three-dimensional integrated circuit，3DIC)晶粒、中央處理單元(central processing unit，CPU)、圖形處理單元(graphics processing unit，GPU)、系統晶片(system on chip，SoC)晶粒、微機電系統(micro electro mechanical system，MEMS)晶粒、該些的組合或類似裝置。可使用具有任何合適的功能的任何合適的裝置，且所有此類裝置皆完全旨在包含於實施例的範圍內。

圖11進一步示出根據一些實施例的與內連線結構207電性連接的金屬接墊211、接合接墊通孔215及第二接合層225(例如，包括第二介電接合材料229及第二接合接墊227)。如圖所示，所述結構可更包括設置於金屬接墊211周圍的第三鈍化層209及第四鈍化層213。舉例而言，第三鈍化層209、金屬接墊211(例如，包括通孔部分211V)及第四鈍化層213可分別使用與如上所述的第一鈍化層133、金屬接墊135及第二鈍化層137相似的方法及相似的材料來形成。在一些實施例中，在金屬接墊211之上沈積具有更大的厚度的第四鈍化層213，且穿過第四鈍化層213及第三鈍化層209形成接合接墊通孔215，以電性連接至內連線結構207。此外，第二接合層225(例如，第二介電接合材料229及第二接合接墊227)可使用與第一接合層171(例如，第一介電接合材料175及第一接合接墊173)相似的方法及相似的材料形成。

根據一些實施例，在形成金屬接墊211及第四鈍化層213之後，可藉由以下方式來形成接合接墊通孔215：最初形成通往內連線結構207的導電特徵及/或通往金屬接墊211的開口。可使用可接受的微影及蝕刻技術來形成開口。舉例而言，微影製程可包括：在第四鈍化層213之上形成光阻(未示出)，將光阻圖案化成與所期望的開口對應，使開口延伸穿過第四鈍化層213及第三鈍化層209，以暴露出內連線結構207，且然後移除光阻。

根據一些實施例，然後在開口中形成接合接墊通孔215。如圖所示，接合接墊通孔215可具有例如線性錐形(linear tapered)或凹入錐形(concave tapered)等錐形輪廓。在一些實施例中，形成接合接墊通孔215包括首先在開口內形成阻障層(未單獨示出)。阻障層可為例如襯墊、擴散阻障層、黏合層或類似層。阻障層可包括包含鈦、氮化鈦、鉭、氮化鉭、類似材料或其組合的一個或多個層。阻障層可做為毯覆層被沈積於介電層之上及開口內。阻障層可使用例如CVD、PECVD、PVD、類似製程或其組合等沈積製程來形成。

形成接合接墊通孔215可包括在阻障層之上沈積導電材料。導電材料可包括鈷、銅、銅合金、鈦、銀、金、鎢、鋁、鎳、類似材料或其組合。接合接墊通孔215的導電材料可使用例如CVD、PECVD、PVD、類似製程或其組合等沈積製程來形成。在一些實施例中，接合接墊通孔215的導電材料藉由以下方式來形成：在阻障層之上沈積晶種層(未示出)，所述晶種層可包含銅、銅合金、鈦或類似材料，且然後使用例如鍍覆製程、無電鍍覆製程或類似製程填充開口的剩餘部分。在形成導電材料之後，可實行平坦化製程(例如磨製製程、CMP製程或類似製程)，以自第四鈍化層213的表面移除多餘的材料。剩餘阻障層及導電材料因此形成接合接墊通孔215。以此種方式，接合接墊通孔215可使用單鑲嵌製程來形成。

圖11進一步示出在內連線結構207及接合接墊通孔215之上形成第二接合層225，相似於上面結合第一接合層171所闡述。在實施例中，第二接合層225用於與第一介電接合材料175進行介電質對介電質接合及金屬對金屬接合。根據一些實施例，第二接合層225由第二介電接合材料229(例如氧化矽、氮化矽或類似材料)形成。第二介電接合材料229可使用任何合適的方法(例如，CVD、HDPCVD、PVD、ALD或類似製程)進行沈積。另外，在第二介電接合材料229中形成開口，且在開口中形成第二接合接墊227。第二接合接墊227可包括藉由濺鍍、蒸鍍、PECVD或類似製程形成的合適的晶種層，且填充材料(例如，板金屬)可包括藉由電鍍或無電鍍覆形成的銅、銅合金或類似材料。在一些實施例中，第二接合接墊227可更包括阻障層，所述阻障層包含鈦、氮化鈦、鉭、氮化鉭或類似材料。然而，可利用任何合適的材料及沈積製程來形成第二接合層225。

另外，可使用例如黏合劑(未單獨示出)將支撐基底201貼合至半導體基底203。另外，在一些實施例中，可使用例如接合製程來接合支撐基底201。可使用貼合支撐基底201的任何合適的方法。

在一些實施例中，沿著切割道區(未具體標記)實行單體化製程以將第一半導體裝置200的相鄰EIC分離。單體化製程可包括劃切製程、鋸切製程、雷射製程、類似製程或其組合。在一些實施例中，相似於如上所述，在隨後的製程步驟中使用被探測並被發現是已知良好晶粒(KGD)的單體化EIC來形成光學封裝，例如緊湊型通用光子引擎(COUPE)。

圖12至圖15示出將第一半導體裝置200貼合至第一光學中介層100以形成第一光學封裝300。如上所述及以下更詳細地論述，在貼合該些組件之後，第一光學封裝300可進行後續處理，以形成例如COUPE裝置。

圖12示出將第一半導體裝置200(例如，自晶圓單體化的EIC裝置)接合至第一光學中介層100(例如，保持做為晶圓的一部分的PIC裝置)。在其他實施例中，第一半導體裝置200可保持做為晶圓的一部分，而第一光學中介層100首先自其晶圓被單體化。在其他實施例中，第一半導體裝置200與第一光學中介層100二者可均保持晶圓形式來用於接合製程。

如圖所示，第一半導體裝置200與第一光學中介層100以前對背佈局貼合。舉例而言，沿著第一半導體裝置200的前側的第二接合層225接合至沿著第一光學中介層100的背側的第一接合層171。根據各種實施例，第二接合層225與第一接合層171可使用介電質對介電質接合及金屬對金屬接合製程來接合。然而，亦可利用任何其他合適的接合製程。

在以介電質對介電質接合及金屬對金屬接合製程的特定實施例中，製程可藉由使第一接合層171及第二接合層225的表面活化來啟動。做為實例，對第一接合層171及第二接合層225的頂表面進行活化可包括乾式處理、濕式處理、電漿處理、暴露於惰性氣體電漿、暴露於H₂、暴露於N₂、暴露於O₂、其組合或類似處理方法。在使用濕式處理的實施例中，例如可使用美國無線電公司(Radio Corporation of America，RCA)清洗製程。在一些實施例中，活化製程(activation process)可包括其他類型的處理。活化製程有助於將第一接合層171與第二接合層225接合。

在活化製程之後，可使用例如化學漂洗來清洗第一光學中介層100及第一半導體裝置200，且然後在晶片至晶圓對準製程 (chip-to-wafer alignment process)中對準第一半導體裝置200並將其放置成與第一光學中介層100實體接觸。然後使第一光學中介層100及第一半導體裝置200經受熱處理及接觸壓力，以將第一光學中介層100與第一半導體裝置200接合。舉例而言，第一光學中介層100及第一半導體裝置200可經受約200千帕或小於200千帕的壓力以及介於約25℃與約250℃之間的溫度，以將第一半導體裝置200熔合至第一光學中介層100。然後，可使第一光學中介層100及第一半導體裝置200經受處於或高於第一接合接墊173及第二接合接墊227的材料的共晶點的溫度(例如介於約150℃與約650℃之間)，以熔合金屬。以此種方式，第一光學中介層100及第一半導體裝置200形成介電質對介電質接合及金屬對金屬接合的裝置。在一些實施例中，隨後對經接合的裝置進行烘焙、退火、壓製或以其他方式進行處理以加強接合或完成接合。

另外，雖然上述說明闡述介電質對介電質及金屬對金屬接合製程，但此旨在進行例示而非旨在進行限制。在又一些實施例中，第一光學中介層100可藉由金屬對金屬接合或另一接合製程接合至第一半導體裝置200。舉例而言，第一半導體裝置200與第一光學中介層100可藉由利用熔合導電元件來達成的金屬對金屬接合來接合。可利用任何合適的接合製程，且所有此種方法皆完全旨在包含於實施例的範圍內。

如圖所示，在一些實施例中，第一半導體裝置200可不具有與沿著第一光學中介層100的反射接墊174對準以形成金屬對金屬接合的對應的第二接合接墊227。因此，反射接墊174可與第一半導體裝置200及第一光學中介層100的積體電路系統保持電性隔離。舉例而言，由於第一半導體裝置200具有較小的寬度，第一半導體裝置200可不具有與沿著第一光學中介層100的反射接墊174重疊的組件。在一些實施例(未具體示出)中，第一半導體裝置200可與反射接墊174重疊，使得沿著第一半導體裝置200的第二介電接合材料229在實體上接觸反射接墊174的最外表面整體。相似地，沿著第一半導體裝置200的第二接合接墊227中的一者可為虛設接墊，且在上述製程中被對準以與反射接墊174形成金屬對金屬接合。

圖13示出在第一半導體裝置200之上及周圍形成間隙填充材料303。舉例而言，根據一些實施例，可在第一光學中介層100的暴露表面及第一半導體裝置200的暴露表面上及該些暴露表面周圍形成間隙填充材料303。如圖所示，在一些實施例中，在沈積間隙填充材料303之前，可首先在結構之上沈積襯墊層301。舉例而言，襯墊層301可由對第一光學中介層100及第一半導體裝置200具有良好黏合性的介電材料形成。在一些實施例中，襯墊層301由含氮化物的材料(例如氮化矽)或含氧化物的材料(氧化矽)形成。可藉由例如ALD、CVD或類似製程等沈積製程來共形沈積襯墊層301。

間隙填充材料303可由與襯墊層301的材料不同的材料形成。在一些實施例中，間隙填充材料303可由氧化矽、碳化矽、氮化矽、氮氧化矽、碳氮氧化矽、PSG、BSG、BPSG或類似材料形成。舉例而言，間隙填充材料303可由以上含氧化物的材料中的任意者(例如氧化矽)形成。可使用CVD、HDPCVD、可流動CVD、旋轉塗佈或類似製程來形成間隙填充材料303。間隙填充材料303可填充相鄰的第一半導體裝置200之間的空間的剩餘部分。在沈積襯墊層301及間隙填充材料303之後，實行平坦化製程(例如CMP、磨製製程、回蝕製程、類似製程或其組合)，以移除襯墊層301及間隙填充材料303的多餘部分，藉此暴露出第一半導體裝置200的支撐基底201。在一些實施例中，平坦化製程可包括對支撐基底201進行薄化以達成第一半導體裝置200(例如，第一光學封裝300)所期望的厚度尺寸。在平坦化製程之後，第一半導體裝置200、間隙填充材料303及襯墊層301可具有實質上齊平的表面。

圖14示出，一旦已經形成間隙填充材料303，則在第一半導體裝置200之上貼合第二載體基底311，並移除第一載體基底161。在實施例中，沿著第二載體基底311設置接合層313，以與間隙填充材料303及/或第一半導體裝置200(若暴露出)形成接合。舉例而言，接合層313可利用與黏合層163(或者使用一個或多個接合層)相似的材料及製程形成，相似於上面結合將第一載體基底161貼合至第一光學中介層100論述所示。在一些實施例(未具體示出)中，接合層313包括多個介電層，其中另一接合層首先沿著間隙填充材料303及支撐基底201形成，以利於相應接合層 313之間的介電質對介電質接合。此外，該些組件之間的各種類型的接合亦可與上面結合將第一載體基底161貼合至第一光學中介層100所闡述相似地實行。

在實施例中，使用平坦化製程(例如化學機械研磨製程、磨製製程、一或多種蝕刻製程、該些製程的組合或類似製程)移除第一載體基底161。然而，可使用任何合適的方法來移除第一載體基底161。如圖所示，黏合層163(或接合層中的一或多者)可沿著第一光學中介層100保留，且在移除第一載體基底161之後被暴露出。在一些實施例(未具體示出)中，黏合層163亦被移除，且第二鈍化層137及介電填充層153被暴露出。

圖15示出，根據一些實施例，在第一光學封裝300的第一光學中介層100上形成包括介電層325及外部連接件的外部連接件層321。舉例而言，介電層325沈積於第二鈍化層137(或者黏合層163(若存在))及介電填充層153上。在一些實施例中，介電層325由可使用微影罩幕(lithography mask)來圖案化的感光性材料(例如聚醯亞胺、聚苯並噁唑(poly benzoxazole，PBO)、苯並環丁烯(benzocyclobutene，BCB)或類似材料)形成。介電層325可藉由旋轉塗佈、疊層、CVD、類似製程或其組合來形成。然後對介電層325進行圖案化。圖案化形成暴露出金屬接墊135(示於圖10)的部分的開口。可藉由可接受的製程(例如當介電層325是感光性材料時，藉由將介電層325暴露於光並顯影；或者藉由使用例如非等向性蝕刻進行蝕刻)來進行所述圖案化。

然後在開口中形成外部連接件且所述外部連接件可包括凸塊下金屬(UBM)331及導電連接件333。在一些實施例中，UBM 331具有位於介電層325的主表面上並沿著所述主表面延伸的主體部分，且具有延伸穿過介電層325以實體耦合至及電性耦合至積體電路系統(例如，金屬接墊135及/或內連線結構121)的通孔部分。UBM 331可由與金屬接墊135及/或內連線結構121的導電材料相同的材料形成。

UBM 331可包括三層導電材料，例如鈦層、銅層及鎳層。然而，此項技術中具有通常知識者將認識到，存在適於形成UBM 331的材料及層的諸多合適的排列方式，例如鉻/鉻-銅合金/銅/金的排列方式、鈦/鈦鎢/銅的排列方式、或銅/鎳/金的排列方式。可用於UBM 331的任何合適的材料或材料層完全旨在包括於實施例的範圍內。

在實施例中，藉由在金屬接墊135及內連線結構121之上形成每一層來製作UBM 331。可使用例如電化學鍍覆(electrochemical plating)等鍍覆製程來實行每一層的形成，但端視所期望材料而定，做為另外一種選擇亦可使用例如濺鍍、蒸鍍或PECVD製程等其他形成製程。

在UBM 331上形成導電連接件333。導電連接件333可為球柵陣列(ball grid array，BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、無電鍍鎳鈀浸金技術(electroless nickel-electroless palladium- immersion gold technique，ENEPIG)形成的凸塊或類似裝置。導電連接件333可包含例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似材料或其組合等導電材料。在一些實施例中，導電連接件333是藉由以下方式來形成：最初透過蒸鍍、電鍍、印刷、焊料轉移、植球或類似製程形成焊料層。一旦已經在所述結構上形成焊料層，則可實行回焊以將材料成形成所期望的凸塊形狀。在另一實施例中，導電連接件333包括藉由濺鍍、印刷、電鍍、無電鍍覆、CVD或類似製程形成的金屬柱(例如，銅柱)。金屬柱可不含焊料且具有實質上垂直的側壁。在一些實施例中，在金屬柱的頂部上形成金屬頂蓋層(metal cap layer)。金屬頂蓋層可包含鎳、錫、錫-鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金、類似材料或其組合且可藉由鍍覆製程來形成。

圖15進一步示出，在形成外部連接件(例如，UBM 331及導電連接件333)之後，可進一步對介電層325進行圖案化，以形成至介電填充層153的開口341。另外，可在開口341處貼合用作至第一光學中介層100的光學輸入/輸出埠的光纖345。在實施例中，光纖345被放置為將光纖345與位於第一光學中介層100內的光學輸入(例如光柵耦合器109G)光學耦合。藉由將光纖345定位成與光柵耦合器109G光學連接，離開光纖345的光學訊號被導向至第一光學中介層100的光學組件中。相似地，光纖345被定位成使得離開第一光學中介層100的光學訊號被導向至光纖345中用於傳輸。然而，亦可利用任何合適的位置。

根據一些實施例，可使用例如設置於開口341中並沿著介電填充層153的光學膠347將光纖345固持於適當位置。在一些實施例中，光學膠347包含例如環氧丙烯酸酯低聚物等聚合物材料，且可具有處於約1與約3之間的折射指數。然而，可利用固定光纖345的任何合適的材料或方法。

藉由第一光學封裝300的佈局會達成各種優點。舉例而言，所述佈局使得用於光學訊號(例如，藉由光纖345)及電性訊號(例如，藉由導電連接件333)二者的外部輸入/輸出連接能夠沿著第一光學封裝300的同一側。另外，與穿過第二載體基底311、第一半導體裝置200(例如，間隙填充材料303)以及第一接合層171及第二接合層225的整個厚度行進較長的距離相比，光纖345與光柵耦合器109G之間的光學訊號可穿過第一光學中介層100的部分厚度行進較短的距離。如圖進一步所示，光纖345可被導向至不具有透鏡的第一光學封裝300中(為了進行比較，參見圖21及相關論述)。此外，第一光學中介層100可被形成為不具有背側重佈線結構及鈍化層，此減小了第一光學中介層100以及第一光學封裝300的總厚度。

儘管並未具體示出，但是第一光學封裝300可隨後被單體化並貼合至封裝基底(例如印刷電路板(PCB))，以被結合於半導體封裝或電子裝置中。舉例而言，導電連接件333可沿著封裝基底電性耦合至導電特徵。由於開口341在介電層325中的位置，所述封裝基底的邊緣可停止於不具有開口341處，或者所述封裝基底可被配置成替代光學膠347或結合使用光學膠347以有助於相對於開口341固定光纖345。

舉例而言，一旦已經形成第一光學封裝300，則可將第一光學封裝300貼合至用於將第一光學封裝300與其他裝置耦合的中介層基底，以形成例如基底上晶圓上晶片(chip-on-wafer-on-substrate，CoWoS^®)封裝。在實施例中，中介層基底包括半導體基底、內連線結構、穿孔以及用於貼合及電性連接至其他裝置的外部連接件。

圖16至圖21及相關論述是指第二光學中介層400與第二半導體裝置500進行組合以形成第二光學封裝600的實施例。除非另有說明，否則第二光學封裝600的該些實施例可與上面結合第一光學封裝300所闡述般相似及近似地形成。另外，第二光學中介層400及第二半導體裝置500可分別與上面結合第一光學中介層100及第一半導體裝置200所闡述般相似地形成。如以下更詳細論述所示，第二光學封裝600的形成及結構可能由於與對被發射至光纖及自所述光纖接收的訊號進行調節相關的變化而不同於第一光學封裝300的形成及結構，所述光纖與第一光學封裝300相比位於第二光學封裝600的相對側上。

圖16示出在形成開口151之後(參見圖7)與第一光學中介層100的中間階段相似地形成的第二光學中介層400。相似地，根據一些實施例，可選地形成穿過區145的開口，所述開口可暴露出光柵耦合器109G。以反射接墊401填充開口，且在開口中形成介電填充層403。

舉例而言，反射接墊401可為在靠近光柵耦合器109G的位置處形成的近端反射接墊401A，或者反射接墊401可為在距光柵耦合器109G較遠距離處形成的遠端反射接墊401B。然而，反射接墊401可在相對於光柵耦合器109G的任何合適的距離處形成。在開口完全被介電填充層403填充的實施例中，在隨後的步驟中，在光柵耦合器109G之上形成反射接墊(參見圖20)。

根據實施例，在多個步驟中形成介電填充層403。舉例而言，可在光柵耦合器109G之上及周圍在開口中形成介電填充層403，相似於上面結合第一光學中介層100的介電填充層153所闡述(參見圖8)。然後，可將介電填充層403平坦化為與第二光學中介層400的表面齊平且凹陷至反射接墊401所期望的深度。然後，藉由使用例如電鍍或無電鍍覆製程或類似製程等鍍覆製程在凹陷中沈積導電材料來形成反射接墊401。導電材料可包括反射金屬(例如銅)，然而，可使用任何合適的反射材料或材料的組合(例如，合金)。

若需要，在形成反射接墊401之後，可以介電填充層403再填充開口的剩餘部分。如圖所示，在近端反射接墊401A形成於開口中的實施例中，介電填充層403將包括兩個部分。亦即，介電填充層403將包括位於近端反射接墊401A的相對側上的近端介電填充層403A及遠端介電填充層403B。在一些實施例中，可於開口的頂部處形成遠端反射接墊401B，使得介電填充層403的附加組件不需要填充反射接墊401上方的開口的任何剩餘部分。在開口的上部部分以反射材料填充之後，可實行平坦化製程以自光學中介層(例如，金屬接墊層131)的上表面移除多餘的反射材料。因此，遠端反射接墊401B將具有與金屬接墊層131齊平的表面。

圖17示出對第二光學中介層400實行的後續製程，相似於上面結合第一光學中介層100所闡述。舉例而言，貼合第一載體基底161並將基底101自第二光學中介層400移除(參見圖9)。另外，TDV 119可被暴露出，且背側TDV 169可被形成為將光學組件109及內連線結構121電性連接至第二光學中介層400的背側(參見圖9)。此外，然後可在TDV 119及背側TDV 169之上形成電性連接至TDV 119及背側TDV 169的第一接合層171(參見圖10)。

圖18示出與上面結合第一半導體裝置200所闡述相似地形成的第二半導體裝置500。在一些實施例中，第二半導體裝置500可為以晶圓級形成的EIC裝置。如以下更詳細地論述，第二半導體裝置500可自晶圓形式單體化且貼合至第二光學中介層以形成第二光學封裝600。

圖19示出將第二半導體裝置500(例如，自晶圓單體化的EIC裝置)接合至第二光學中介層400(例如，保持做為晶圓的一部分的PIC裝置)。另外，在第二光學中介層400的暴露表面及第二半導體裝置500的暴露表面上及該些暴露表面周圍形成間隙填充材料603(例如，可選地包括襯墊層601)，相似於上面結合形成第一光學封裝300的間隙填充材料303(及襯墊層301)所闡述(參見圖13)，除非下文另有規定。此外，在第一半導體裝置200之上貼合第二載體基底311並移除第一載體基底161，相似於上面結合第一光學封裝所闡述(參見圖14)。相似地，沿著第二載體基底311設置接合層313，以與間隙填充材料303及/或第二半導體裝置500(若暴露出)形成接合。

根據一些實施例，將間隙填充材料603及襯墊層601形成為使得期望波長範圍的光可穿過該些層到達光柵耦合器109G。在所示的實施例中，可將襯墊層601圖案化或沈積為具有直接位於光柵耦合器109G上方的開口605。在一些實施例中，襯墊層601由對期望範圍的波長透明或半透明的材料及/或被沈積得足夠薄以實質上透明及/或足夠透明的材料形成。此外，在一些實施例中，可在第二半導體裝置500周圍形成間隙填充材料603，且可省略襯墊層601的沈積。

圖20示出在第二光學封裝600的第二光學中介層400上形成包括介電層及外部連接件(例如，UBM 631及導電連接件633)的外部連接件層621，相似於上面結合第一光學封裝300的第一光學中介層100所闡述(參見圖15)。如圖進一步所示，在一些實施例中，反射接墊401可並不在第二光學中介層400中形成，如上面關於圖16所述。在此類實施例中，可在UBM 631之前、之後或與UBM 631同時地形成反射接墊635。舉例而言，反射接墊635可與UBM 631同時形成於外部連接件層621中，且由與用於UBM 631的材料相同的材料形成。在一些實施例中，在形成UBM 631之前或之後，可在外部連接件層621的介電層中圖案化出開口，且可與上面結合反射接墊401所述般相似地形成反射接墊635。

圖21示出在第二載體基底311內形成透鏡641。在實施例中，可對感光性材料(未單獨示出)進行沈積、曝光、顯影及回流，以在罩幕中形成透鏡641的期望形狀及外廓。一旦罩幕存在，則可使用例如非等向性蝕刻製程(例如反應性離子蝕刻)來實行透鏡641的形成，所述非等向性蝕刻製程使用罩幕做為犧牲罩幕。具體而言，當進行蝕刻製程來對第二載體基底311進行蝕刻時，蝕刻製程亦將蝕刻罩幕的材料。當罩幕的較薄部分被移除時，第二載體基底311的附加部分暴露於蝕刻製程，直至罩幕的一些、大部分或全部被消耗。以此種方式，罩幕的形狀被轉至第二載體基底311，藉此在第二載體基底311內形成透鏡641。然而，亦可利用任何合適的製程。

在一些實施例中，可在透鏡641之上形成抗反射塗層(ARC)643。在實施例中，ARC 643可為有助於在光透過透鏡641聚焦時防止不期望的反射的一個或多個材料層。在特定實施例中，所述一個或多個材料層可為使用例如化學氣相沈積、原子層沈積、物理氣相沈積、氧化、氮化、該些的組合或類似製程等製程形成的例如氧化矽、氮化矽、該些材料的組合或類似材料等材料。

在特定實施例中，可使用第一氧化矽層及在第一氧化矽層之上形成的第一氮化矽層來形成ARC 643。在第一氧化矽層及第一氮化矽層之上沈積第二氧化矽層及第二氮化矽層，形成氧化矽與氮化矽的交替堆疊。然而，亦可利用任何合適的材料的組合。還應注意，透鏡641及ARC 643可在於第二半導體裝置500之上貼合第二載體基底311之前或之後形成。

圖21進一步示出光纖645的放置，光纖645用作通往第二光學封裝(例如，第二光學中介層400)的光學輸入/輸出埠。在實施例中，將光纖645放置成將光纖645與位於第二光學中介層400內的光學輸入(例如光柵耦合器109G)光學耦合。藉由將光纖645定位為與光柵耦合器109G光學連接，離開光纖645的光學訊號被導向穿過第二載體基底311的透鏡641、間隙填充材料603(以及襯墊層601(若存在))及其他組件，並進入至第二光學中介層400的光柵耦合器109G中。相似地，將光纖645定位成使得離開第二光學中介層400的光學訊號被導向至光纖645中用於傳輸。然而，亦可利用任何合適的位置。

可使用例如光學膠647將光纖645固持於適當位置。在一些實施例中，光學膠647包含例如環氧丙烯酸酯低聚物等聚合物材料，且可具有處於約1與約3之間的折射指數。然而，亦可利用任何合適的材料。

藉由第二光學封裝600的佈局會達成各種優點。舉例而言，所述佈局使得光纖645與光柵耦合器109G之間的光學訊號能夠穿過第二半導體裝置500的厚度及第二光學中介層400的一小部分厚度(例如，第一接合層171及第一絕緣體層103)而行進較短的距離，而並非除了穿過第二光學中介層400的大部分厚度之外亦穿過第二半導體裝置500的厚度行進較長的距離。如圖進一步所示，此種佈局能夠依據製造考量及便利性而定能夠達成反射接墊的多個位置(例如，近端反射接墊401A、遠端反射接墊401B或反射接墊635)。

應注意，儘管在以上說明中已經呈現許多配置，但是該些精確配置旨在僅是例示性的且不旨在將實施例限制為該些精確配置。相反，根據各種實施例，可以例如第一半導體裝置200或第二半導體裝置500的堆疊及/或第一光學中介層100或第二光學中介層400的堆疊等任何合適的配置來形成第一光學封裝300或第二光學封裝600。可利用任何合適的配置，且所有此種配置皆完全旨在包含於實施例的範圍內。

藉由利用第一光學封裝300及第二光學封裝600的上述佈局，可在所得裝置中達成各種優點及效率。特別是，更多各種各樣的封裝佈局使得能夠達成用於光學輸入/輸出訊號的位置的靈活性。另外，該些光學輸入/輸出訊號可沿著更短的路徑到達光柵耦合器109G或離開光柵耦合器109G，而此改善裝置的效率及可靠度。此外，光學中介層100、400可不需要背側重佈線結構而更薄，此可分別形成更薄的光學封裝300、600。

在實施例中，一種方法包括：形成光學中介層，形成所述光學中介層包括：在第一基底的前側之上形成光學裝置層，所述光學裝置層包括光柵耦合器；在所述光學裝置層之上形成第一內連線結構，所述第一內連線結構包括導電特徵及介電層；蝕刻出穿過所述介電層的開口以暴露出所述光柵耦合器；以氧化物層填充所述開口；在所述第一基底的背側之上形成第一接合層，所述第一接合層包括第一接合接墊及第一介電接合層；將半導體裝置貼合至所述光學中介層，所述半導體裝置包括：主動裝置層，位於第二基底的前側之上；第二內連線結構，位於所述主動裝置層之上；以及第二接合層，位於所述第二內連線結構之上，所述第二接合層包括第二接合接墊及第二介電接合層；以及在所述光學中介層的所述第一內連線結構之上形成電性連接至所述第一內連線結構的外部連接件。在另一實施例中，所述第一接合層包括反射接墊，且其中在平面圖中所述反射接墊與所述光柵耦合器重疊。在另一實施例中，貼合所述半導體裝置包括介電質對介電質接合及金屬對金屬接合。在另一實施例中，所述第一基底包括絕緣體上矽基底。在另一實施例中，所述方法更包括：在形成所述第一內連線結構之前，形成延伸穿過所述光學裝置層的裝置穿孔；以及移除所述第一基底的所述背側的至少一部分，以暴露出所述裝置穿孔。在另一實施例中，所述方法更包括：在所述半導體裝置之上及周圍形成間隙填充材料。在另一實施例中，所述方法更包括：在所述半導體裝置之上貼合載體基底，所述半導體裝置夾置於所述載體基底與所述光學中介層之間；以及在所述載體基底中形成透鏡。在另一實施例中，所述光柵耦合器被配置成接收及發射一定範圍的光波長，且其中自所述透鏡延伸至所述光柵耦合器的區對於所述一定範圍的光波長是透明的。

在實施例中，一種方法包括：在第一基底的前側之上形成裝置層，所述裝置層包括光學輸入/輸出裝置及光學波導，所述光學輸入/輸出裝置被配置成接收一定範圍的光波長；形成延伸穿過所述裝置層及至少一部分的所述第一基底的裝置穿孔；在所述裝置層的前側之上形成內連線結構；形成穿過所述內連線結構的開口以暴露出所述光學輸入/輸出裝置；在所述開口中沈積絕緣材料，所述絕緣材料對於所述一定範圍的光波長是透明的；在所述內連線結構之上貼合第一載體；自所述第一基底的背側暴露出所述裝置穿孔；在暴露出的所述裝置穿孔之上形成電性連接至暴露出的所述裝置穿孔的第一接合層；將所述第一接合層接合至電子積體電路裝置，所述電子積體電路裝置包括第二接合層；將矽基底貼合在所述電子積體電路裝置之上；在所述內連線結構之上形成電性連接至所述內連線結構的外部連接件層；以及在所述矽基底中形成透鏡，自所述透鏡延伸至所述光學輸入/輸出裝置的區對於所述一定範圍的光波長是透明的。在另一實施例中，沈積所述絕緣材料包括：在所述開口中形成所述絕緣材料的第一部分；在所述絕緣材料的所述第一部分之上形成第一反射接墊；以及形成所述絕緣材料的第二部分以填充所述開口的剩餘部分。在另一實施例中，沈積所述絕緣材料包括：以所述絕緣材料填充所述開口；對所述絕緣材料進行蝕刻以形成凹陷；以及以反射材料填充所述凹陷以形成第二反射接墊。在另一實施例中，所述外部連接件層包括凸塊下金屬及第三反射接墊。在另一實施例中，形成所述外部連接件層包括與所述凸塊下金屬同時地形成所述第三反射接墊。在另一實施例中，所述絕緣材料包括氧化物。

在實施例中，一種光學封裝包括：光學中介層，所述光學中介層包括：外部連接件層；第一內連線結構，位於所述外部連接件層之上，所述第一內連線結構包括嵌入介電層中的導電特徵；主動裝置層，位於所述第一內連線結構之上，所述主動裝置層包括光柵耦合器；介電基底，位於所述主動裝置層之上；第一接合層，位於所述介電基底之上；及反射接墊，在平面圖中所述反射接墊與所述光柵耦合器重疊；以及半導體裝置，貼合至所述光學中介層的所述第一接合層，所述半導體裝置包括第二接合層、第二內連線結構及電子裝置層。在另一實施例中，在所述平面圖中與所述光柵耦合器重疊的所述介電層中不具有所述導電特徵。在另一實施例中，所述反射接墊位於所述第一接合層內。在另一實施例中，所述反射接墊位於所述外部連接件層內。在另一實施例中，所述介電層包括設置於所述光柵耦合器周圍的連續氧化物區。在另一實施例中，所述反射接墊位於所述連續氧化物區內。

上文概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，他們可容易地使用本揭露做為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。