[go: up one dir, main page]

TWI863455B - 數位低壓差穩壓器及應用其之電子裝置 - Google Patents

數位低壓差穩壓器及應用其之電子裝置 Download PDF

Info

Publication number
TWI863455B
TWI863455B TW112127738A TW112127738A TWI863455B TW I863455 B TWI863455 B TW I863455B TW 112127738 A TW112127738 A TW 112127738A TW 112127738 A TW112127738 A TW 112127738A TW I863455 B TWI863455 B TW I863455B
Authority
TW
Taiwan
Prior art keywords
voltage
clock signal
circuit
signal
switch control
Prior art date
Application number
TW112127738A
Other languages
English (en)
Other versions
TW202505330A (zh
Inventor
洪埜泰
謝仲銘
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW112127738A priority Critical patent/TWI863455B/zh
Priority to CN202311215901.8A priority patent/CN119376475A/zh
Priority to US18/524,449 priority patent/US20250036150A1/en
Application granted granted Critical
Publication of TWI863455B publication Critical patent/TWI863455B/zh
Publication of TW202505330A publication Critical patent/TW202505330A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本揭露提出一種數位低壓差穩壓器及應用其之電子裝置。所述位低壓差穩壓器包括電壓比較電路、開關控制電路、功率開關模組以及非同步時脈產生電路。電壓比較電路用以比較參考電壓與輸出電壓，並且據以輸出比較結果信號。開關控制電路用以基於比較結果信號產生開關控制信號。功率開關模組用以受控於開關控制信號切換導通狀態，藉以調整輸出電壓的大小。非同步時脈產生電路用以產生與負載電路使用的系統時脈信號不同步且時脈頻率較高的參考時脈信號，使得開關控制電路可基於參考時脈信號更新輸出的開關控制信號。

Description

數位低壓差穩壓器及應用其之電子裝置
本發明是有關於一種穩壓電路技術，且特別是有關於一種數位低壓差穩壓器及應用其之電子裝置。
不同的電子裝置有不同的供應電壓需求，所以供應電壓的轉換一直是一個重要的研究領域。電壓轉換通常可以分為兩種方式：切換式穩壓器和線性穩壓器。線性穩壓器有其優點，例如對輸入電壓或負載變化的響應快速，輸出電壓的漣波和雜訊低，電路結構簡單，體積小，價格相對較低。數位低壓降線性穩壓器（DLDO）因其提高的轉換效率，以及小體積和低雜訊的特性，成為小功率降壓和穩壓電路的主要選擇。
在傳統的數位低壓差穩壓器電路設計中，其電壓調節的速度主要是系統時脈來進行，而系統時脈的速度因為還需要考量到整體裝置的功耗，一般無法設定得太高，因傳統的數位低壓差穩壓器的電壓調節速度受限於系統時脈速度而難以提高。
本揭露提出一種數位低壓差穩壓器及應用其之電子裝置，其可更快速地響應負載電流的變化對輸出電壓進行調節，以使輸出電壓可以隨時穩定在參考電壓上。
本揭露提供一種數位低壓差穩壓器，適於調節提供給負載電路的輸出電壓。數位低壓差穩壓器包括電壓比較電路、開關控制電路、功率開關模組以及非同步時脈產生電路。電壓比較電路用以比較參考電壓與輸出電壓，並且據以輸出比較結果信號。開關控制電路耦接電壓比較電路，用以基於比較結果信號產生開關控制信號。功率開關模組用以受控於開關控制信號切換導通狀態，藉以調整輸出電壓的大小。非同步時脈產生電路耦接開關控制電路以及電壓比較電路，用以產生與負載電路使用的系統時脈信號不同步的參考時脈信號。開關控制電路基於參考時脈信號更新輸出的開關控制信號，以使輸出電壓趨近於參考電壓。參考時脈信號的時脈頻率高於系統時脈信號的時脈頻率。
本揭露提供一種電子裝置，包括負載電路以及數位低壓差穩壓器。負載電路用以基於輸出電壓以及系統時脈信號執行負載功能。數位低壓差穩壓器耦接該負載電路，用以基於參考時脈信號調節提供給負載電路的輸出電壓，以使輸出電壓趨近於參考電壓。參考時脈信號在系統時脈信號的準位變化時被觸發，並且參考時脈信號的時脈頻率高於系統時脈信號的時脈頻率。
基於上述，本揭露的數位低壓差穩壓器及應用其之電子裝置可通過提供一個相對於系統時脈信號的時脈頻率較高的參考時脈信號作為數位低壓差穩壓器進行穩壓調節的參考時序，因此本揭露實施例的數位低壓差穩壓器可以更快速地調節輸出電壓的大小，以使輸出電壓可以被穩定地保持在趨近於參考電壓。此外，由於本揭露實施例的參考時脈信號的觸發時間、時脈頻率及脈衝數量皆可程式化，因此可僅針對輸出電壓可能有較大幅變動的時間區間內進行快速電壓調節，不需要在全時段都持續發出高頻脈衝，因此既可兼顧電子裝置的功耗表現，同時也可提高整體供電的穩定性。
本揭露提出了一種新的數位低壓差穩壓器及應用其之電子裝置，以解決背景技術中提到的問題。為使本揭露的特徵和優點能夠更明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。以下敘述含有與本揭露中的示例性實施例相關的特定資訊。本揭露中的附圖和其隨附的詳細敘述僅為示例性實施例。然而，本揭露並不局限於此些示例性實施例。本領域技術人員將會想到本揭露的其它變化與實施例。除非另有說明，否則附圖中的相同或對應的元件可由相同或對應的附圖標號指示。此外，本揭露中的附圖與例示通常不是按比例繪製的，且非旨在與實際的相對尺寸相對應。
圖1為本揭露一實施例之電子裝置及其數位低壓差穩壓器的功能方塊示意圖。請參照圖1，本實施例的電子裝置10可例如是微控制器（microcontroller，MCU）、數位信號處理器（digital signal processor，DSP）或FPGA等數位電路，本揭露不以此為限。所述電子裝置10包括負載電路50以及數位低壓差穩壓器100。
負載電路50會從其電源端接收輸出電壓V OUT，並且基於輸出電壓V OUT和系統時脈信號CLK_SYS執行負載功能，其中負載電路50可例如是傳輸模組、存取控制器、記憶體模組、電源管理模組、感測器或周邊輸入/輸出設備等，本揭露不以此為限。數位低壓差穩壓器100耦接負載電路50的電源端，用以調節提供給負載電路50的輸出電壓V OUT，以使輸出電壓V OUT趨近於設定的參考電壓V REF。
數位低壓差穩壓器100會基於當前的輸出電壓V OUT和參考電壓V REF的相對關係來控制多個功率開關的導通/截止，進而通過控制對輸出電容C OUT的充放電來調節提供給負載電路50的輸出電壓V OUT。
在本實施例中，數位低壓差穩壓器100是以與系統時脈信號CLK_SYS不同步的參考時脈信號CLK_ASYN來作為電壓調節的參考時序。換言之，數位低壓差穩壓器100的電壓調節速度是基於參考時脈信號CLK_ASYN的時脈頻率決定，其中參考時脈信號CLK_ASYN的時脈頻率會高於系統時脈信號CLK_SYS的時脈頻率。因此，相較於以系統時脈信號CLK_SYS進行電壓調節的數位低壓差穩壓器而言，本實施例的數位低壓差穩壓器100可以更快速地將輸出電壓V OUT調節至趨近於參考電壓V REF。
具體而言，數位低壓差穩壓器100包括電壓比較電路110、開關控制電路120、功率開關模組130以及非同步時脈產生電路140。電壓比較電路110的一輸入端會耦接負載電路50的電源端以接收輸出電壓V OUT，其中電壓比較電路110會比較參考電壓VREF與輸出電壓，並且根據比較結果輸出比較結果信號S CR。
開關控制電路120耦接電壓比較電路110，並且用以基於比較結果信號S CR產生開關控制信號S CTL，其中開關控制電路120會在參考時脈信號CLK_ASYN的每個週期內基於比較結果信號S CR更新開關控制信號S CTL。在本實施例中，開關控制信號S CTL可以是多個位元的信號，其位元數和功率開關模組130所包含的功率開關數量對應。
功率開關模組130耦接開關控制電路120的輸出端以接收開關控制信號S CTL，並且用以受控於開關控制信號S CTL切換導通狀態，藉以調整輸出電壓V OUT的大小。在本實施例中，功率開關模組130可包括並聯的多個功率開關，所述多個功率開關串接在電源電壓VDD和輸出電容C OUT之間，並且所述多個功率開關的控制端可分別接收開關控制信號S CTL中對應的信號。
舉例來說，若功率開關模組130包括4個功率開關，則開關控制信號S CTL可例如是一個4位元的信號，其中所述4個功率開關可分別接收開關控制信號S CTL的第一至第四位元決定導通或截止。例如，若開關控制信號S CTL為（1,0,0,0）的信號，其中位元值為"1"的信號可代表使功率開關導通的致能信號，並且位元值為"0"的信號可代表使功率開關截止的禁能信號。因此，當功率開關模組130接收到（1,0,0,0）的開關控制信號S CTL時，其中接收到致能信號的功率開關會被導通，其他接收到禁能信號的功率開關則會被截止。
非同步時脈產生電路140耦接開關控制電路120以及電壓比較電路110，並且用以產生與負載電路50使用的系統時脈信號CLK_SYS不同步並且時脈頻率較高的參考時脈信號CLK_ASYN。
在本實施例中，由於開關控制電路120是基於時脈頻率較高的參考時脈信號CLK_ASYN來更新產生的開關控制信號S CTL，因此數位低壓差穩壓器100可以更快速地調節輸出電壓V OUT的大小，以使輸出電壓V OUT可以被穩定地保持在趨近於參考電壓V REF。
除此之外，由於負載電路50通常是響應系統時脈信號CLK_SYS的上升沿/下降沿來觸發其負載功能，因此在系統時脈信號CLK_SYS的準位變化時，通常會有較大的負載電流I LOAD變化而造成輸出電壓V OUT不穩。
在一些實施例中，為了更好的維持供電穩定性，非同步時脈產生電路140還可被設計為是基於系統時脈信號CLK_SYS的準位變化來產生參考時脈信號CLK_ASYN，使得數位低壓差穩壓器100在系統時脈信號CLK_SYS的上升沿/下降沿進行快速的電壓調節，以在輸出電壓V OUT可能發生波動的期間內，基於時脈頻率較高的參考時脈信號CLK_ASYN快速地將輸出電壓V OUT調節穩定。
換言之，本實施例的非同步時脈產生電路140可以僅在系統時脈信號CLK_SYS的上升沿及/或下降沿發生時的一段觸發期間內產生預定數量的脈衝來作為開關控制電路120產生開關控制信號S CTL的參考時序，其中所述觸發期間的長度和所述預定數量皆可基於非同步時脈產生電路140的電路設計選定。
如此一來，由於數位低壓差穩壓器100是可僅針對輸出電壓V OUT可能有較大幅變動的時間區間內進行快速電壓調節，不需要在全時段都持續發出高頻脈衝，因此既可兼顧電子裝置10的功耗表現，同時也可提高整體供電的穩定性。
底下以圖2A至圖3B的不同電路實施例來具體說明上述的數位低壓差穩壓器100及應用其之電子裝置。
請先參照圖2A和圖2B，其中圖2A為本揭露一實施例之數位低壓差穩壓器的電路示意圖，並且圖2B為圖2A實施例的數位低壓差穩壓器的信號時序示意圖。本實施例的數位低壓差穩壓器200是用以調節提供給負載電路50的輸出電壓V OUT，其包括電壓比較電路210、開關控制電路220、功率開關模組230以及非同步時脈產生電路240。
本實施例的電壓比較電路210可例如是以誤差放大器來實施（後續以"誤差放大器210"來進行說明），但本揭露不以此為限。誤差放大器210可用以比較其兩輸入端上接收的電壓大小（即，輸出電壓V OUT和參考電壓V REF），並且根據比較結果輸出比較結果信號S CR其中，誤差放大器210可基於參考時脈信號CLK_ASYN決定比較輸出電壓V OUT與參考電壓V REF的時間點。舉例來說，當輸出電壓V OUT大於參考電壓V REF時，誤差放大器210可以輸出一個禁能的比較結果信號S CR（例如為低電平）；相反地，當輸出電壓V OUT小於參考電壓V REF時，誤差放大器210輸出一個致能的比較結果信號S CR。
本實施例的開關控制電路220例如包括雙向移位暫存器222以及多個緩衝器BF1~BFn。雙向移位暫存器222會根據比較結果信號S CR，產生一多位元信號，並且基於參考時脈信號CLK_ASYN的時脈頻率更新該多位元信號。緩衝器BF1~BFn耦接雙向移位暫存器222的輸出端以分別接收該多位元信號中的每一位元信號，並且用以將各位元信號調整為可用以驅動後端的功率開關M1~Mn的控制信號Sc1~Scn。
本實施例的功率開關模組230例如包括n個功率開關M1~Mn，其中n可為大於1的正整數。所述功率開關M1~Mn具有第一端、第二端以及控制端，其中功率開關M1~Mn的第一端接收電源電壓VDD；功率開關M1~Mn的第二端耦接負載電路50和輸出電容C OUT；以及功率開關M1~Mn的控制端分別耦接緩衝器BF1~BFn的輸出端，以接收對應的控制信號Sc1~Scn，並且響應接收到的控制信號Sc1~Scn而導通或截止。
本實施例的非同步時脈產生電路240會在系統時脈信號CLK_SYS的上升沿RE和下降沿FE的時候，觸發產生k個脈衝組成的脈衝群做為參考時脈信號CLK_ASYN，其中所述脈衝群發生在觸發期間Ttr內，並且所述脈衝群的脈衝週期T2會小於系統時脈信號CLK_SYS的完成。換言之，當系統時脈信號CLK_SYS觸發非同步時脈產生電路240產生參考時脈信號CLK_ASYN時，非同步時脈產生電路240會在觸發期間Ttr內產生脈衝群作為參考時脈信號CLK_ASYN，其中參考時脈信號CLK_ASYN的時脈頻率會高於系統時脈信號CLK_SYS的時脈頻率。在本實施例中，脈衝週期T1可例如是大於10ns，脈衝週期T2可例如是小於等於10ns，例如是介於2ns~10ns之間，但本揭露不以此為限。
從數位低壓差穩壓器200的整體運作而言，當系統時脈信號CLK_SYS的準位變化時，非同步時脈產生電路240會觸發產生k個脈衝，使得誤差放大器210和雙向移位暫存器222參照所述k個脈衝工作。
在誤差放大器210和雙向移位暫存器222參照所述k個脈衝工作的期間，誤差放大器210會在輸出電壓V OUT大於參考電壓V REF時，輸出禁能的比較結果信號S CR，使得雙向移位暫存器222基於禁能的比較結果信號S CR­輸出對應的位元組信號。緩衝器BF1~BFn在接收到位元組信號後，會產生對應的的控制信號Sc1~Scn以使原先導通的功率開關M1~Mn其中之一被關閉，進而令輸出電壓V OUT下降。
另一方面，誤差放大器210會在輸出電壓V OUT小於參考電壓V REF時，輸出致能的比較結果信號S CR，使得雙向移位暫存器222基於致能的比較結果信號S CR­輸出對應的位元組信號。緩衝器BF1~BFn在接收到位元組信號後，會產生對應的的控制信號Sc1~Scn以使原先關閉的功率開關M1~Mn其中之一被導通，進而令輸出電壓V OUT上升。
通過在參考時脈信號CLK_ASYN的每一週期間重複上述的運作，數位低壓差穩壓器200可以步階地調整輸出電壓V OUT的大小，以使輸出電壓V OUT逐漸趨近於參考電壓V REF。
在本實施例中，所述脈衝群的脈衝數量k、脈衝週期T2以及觸發期間Ttr都可以被設定調整。亦即，設計者可以依據電子裝置實際需求的穩壓情況來調整非同步時脈產生電路240的電路設計，使參考時脈信號CLK_ASYN符合設定的格式，進而令數位低壓差穩壓器200可按照需求的時序進行電壓調節。
在一些實施例中，若系統時脈信號CLK_SYS的上升沿RE或下降沿FE發生在產生脈衝群的觸發期間Ttr內，非同步時脈產生電路240可以重置參考時脈信號CLK_ASYN，以使非同步時脈產生電路240重新發出k個脈衝進行電壓調節，此時觸發期間Ttr也會重新起算。
請接著參照圖3A和圖3B，其中圖3A為本揭露另一實施例之數位低壓差穩壓器的電路示意圖，以及圖3B為圖3A實施例的數位低壓差穩壓器的信號時序示意圖。
本實施例的數位低壓差穩壓器300包括電壓比較電路310、開關控制電路320、功率開關模組330以及非同步時脈產生電路340。其中，有關於開關控制電路320、功率開關模組330以及非同步時脈產生電路340的配置和運作類似於前述圖2A的開關控制電路220、功率開關模組230以及非同步時脈產生電路240，故相關描述可參照上述實施例的說明，於此不再重複贅述。
本實施例和前述圖2A及圖2B實施例的差異在於，本實施例的電壓比較電路310會在比較完成後輸出比較完成信號S CF至非同步時脈產生電路340。非同步時脈產電路340可依據比較完成信號S CF決定參考時脈信號CLK_ASYN的時脈頻率。
舉例來說，電壓比較電路310可在完成比較後輸出致能的比較完成信號S CF（例如為一脈衝）。另一方面，非同步時脈產生電路340會在發出脈衝後，使參考時脈信號CLK_ASYN維持在低電平。當非同步時脈產生電路340接收到致能的比較完成信號S CF時，才會觸發產生下一個脈衝。
換言之，在本實施例中，非同步時脈產生電路240除了會基於系統時脈信號CLK_SYS的準位變化決定產生脈衝群的時間點外，還會基於接收到致能的比較完成信號S CF決定脈衝群中相鄰兩脈衝之間的時間間隔。
綜上所述，本揭露的數位低壓差穩壓器及應用其之電子裝置可通過提供一個相對於系統時脈信號的時脈頻率較高的參考時脈信號作為數位低壓差穩壓器進行穩壓調節的參考時序，因此本揭露實施例的數位低壓差穩壓器可以更快速地調節輸出電壓的大小，以使輸出電壓可以被穩定地保持在趨近於參考電壓。此外，由於本揭露實施例的參考時脈信號的觸發時間、時脈頻率及脈衝數量皆可程式化，因此可僅針對輸出電壓可能有較大幅變動的時間區間內進行快速電壓調節，不需要在全時段都持續發出高頻脈衝，因此既可兼顧電子裝置的功耗表現，同時也可提高整體供電的穩定性。
雖然本申請已利用上述實施例揭示，然其並非用以限定本揭露，任何本領域通常知識者在不脫離本揭露的精神和範圍之內，對上述實施例進行各種更動與修改仍屬本揭露所保護的技術範疇，因此本揭露的保護範圍當視申請專利範圍所界定者為準。
10:電子裝置 50:負載電路 100、200、300:數位低壓差穩壓器 110、210、310:電壓比較電路 120、220、320:開關控制電路 130、230、330:功率開關模組 140、240、340:非同步時脈產生電路 222、322:雙向移位暫存器 BF1~BFn:緩衝器 CLK_ASYN:參考時脈信號 CLK_SYS:系統時脈信號 C OUT:輸出電容 GND:接地端 I LOAD:負載電流 k:脈衝數量 M1~Mn:功率開關 RE:系統時脈信號的上升沿 FE:系統時脈信號的下降沿 Sc1~Scn:控制信號 S CF:比較完成信號 S CR:比較結果信號 S CTL:開關控制信號 T1、T2:脈衝週期 Ttr:觸發期間 VDD:電源電壓 V OUT:輸出電壓 V REF:參考電壓
圖1為本揭露一實施例之電子裝置及其數位低壓差穩壓器的功能方塊示意圖； 圖2A為本揭露一實施例之數位低壓差穩壓器的電路示意圖； 圖2B為圖2A實施例的數位低壓差穩壓器的信號時序示意圖； 圖3A為本揭露另一實施例之數位低壓差穩壓器的電路示意圖；以及 圖3B為圖3A實施例的數位低壓差穩壓器的信號時序示意圖。
10:電子裝置
50:負載電路
100:數位低壓差穩壓器
110:電壓比較電路
120:開關控制電路
130:功率開關模組
140:非同步時脈產生電路
CLK_ASYN:參考時脈信號
CLK_SYS:系統時脈信號
COUT:輸出電容
GND:接地端
ILOAD:負載電流
SCR:比較結果信號
SCTL:開關控制信號
VDD:電源電壓
VOUT:輸出電壓
VREF:參考電壓

Claims (10)

  1. 一種數位低壓差穩壓器，適於調節提供給一負載電路的一輸出電壓，該數位低壓差穩壓器包括： 一電壓比較電路，用以比較一參考電壓與該輸出電壓，並且據以輸出一比較結果信號； 一開關控制電路，耦接該電壓比較電路，用以基於該比較結果信號產生一開關控制信號； 一功率開關模組，用以受控於該開關控制信號切換導通狀態，藉以調整該輸出電壓的大小；以及 一非同步時脈產生電路，耦接該開關控制電路以及該電壓比較電路，用以產生與該負載電路使用的一系統時脈信號不同步的一參考時脈信號， 其中，該開關控制電路基於該參考時脈信號更新輸出的該開關控制信號，以使該輸出電壓趨近於該參考電壓， 其中，該參考時脈信號的時脈頻率高於該系統時脈信號的時脈頻率。
  2. 如請求項1所述之數位低壓差穩壓器，其中該非同步時脈產生電路響應於該系統時脈信號的一上升沿和一下降沿至少其中之一觸發該參考時脈信號的產生。
  3. 如請求項2所述之數位低壓差穩壓器，其中當該系統時脈信號觸發該非同步時脈產生電路產生該參考時脈信號時，該非同步時脈產生電路在一觸發期間內產生一脈衝群作為該參考時脈信號。
  4. 如請求項3所述之數位低壓差穩壓器，其中當該系統時脈信號在該觸發期間內發生準位變化時，該非同步時脈產生電路重置該參考時脈信號，以重新起算該觸發期間。
  5. 如請求項1所述之數位低壓差穩壓器，其中該電壓比較電路基於該參考時脈信號決定比較該輸出電壓與該參考電壓的時間點，並且該電壓比較電路在完成比較後輸出一比較完成信號至該非同步時脈產生電路。
  6. 一種電子裝置，包括： 一負載電路，用以基於一輸出電壓以及一系統時脈信號執行一負載功能；以及 一數位低壓差穩壓器，耦接該負載電路，用以基於一參考時脈信號調節提供給該負載電路的該輸出電壓，以使該輸出電壓趨近於一參考電壓， 其中，該參考時脈信號在該系統時脈信號的準位變化時被觸發，並且該參考時脈信號的時脈頻率高於該系統時脈信號的時脈頻率。
  7. 如請求項6所述之電子裝置，其中該數位低壓差穩壓器包括： 一電壓比較電路，用以比較該參考電壓與該輸出電壓，並且據以輸出一比較結果信號； 一開關控制電路，耦接該電壓比較電路，用以基於該比較結果信號產生一開關控制信號； 一功率開關模組，用以受控於該開關控制信號切換導通狀態，藉以調整該輸出電壓的大小；以及 一非同步時脈產生電路，耦接該開關控制電路以及該電壓比較電路，用以基於該系統時脈信號的準位變化產生該參考時脈信號。
  8. 如請求項7所述之電子裝置，其中該電壓比較電路基於該參考時脈信號決定比較該輸出電壓與該參考電壓的時間點，並且該電壓比較電路在完成比較後輸出一比較完成信號至該非同步時脈產生電路。
  9. 如請求項8所述之電子裝置，其中該非同步時脈產生電路響應於該系統時脈信號的一上升沿和一下降沿至少其中之一觸發該非同步時脈產生電路在一觸發期間內產生一脈衝群作為該參考時脈信號。
  10. 如請求項9所述之電子裝置，其中該非同步時脈產生電路基於該系統時脈信號決定產生該脈衝群的時間點，並且基於該比較完成信號決定該脈衝群中每一脈衝的時間間隔。
TW112127738A 2023-07-25 2023-07-25 數位低壓差穩壓器及應用其之電子裝置 TWI863455B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112127738A TWI863455B (zh) 2023-07-25 2023-07-25 數位低壓差穩壓器及應用其之電子裝置
CN202311215901.8A CN119376475A (zh) 2023-07-25 2023-09-20 数字低压差稳压器及应用其的电子装置
US18/524,449 US20250036150A1 (en) 2023-07-25 2023-11-30 Digital low dropout regulator and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112127738A TWI863455B (zh) 2023-07-25 2023-07-25 數位低壓差穩壓器及應用其之電子裝置

Publications (2)

Publication Number Publication Date
TWI863455B true TWI863455B (zh) 2024-11-21
TW202505330A TW202505330A (zh) 2025-02-01

Family

ID=94338283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112127738A TWI863455B (zh) 2023-07-25 2023-07-25 數位低壓差穩壓器及應用其之電子裝置

Country Status (3)

Country Link
US (1) US20250036150A1 (zh)
CN (1) CN119376475A (zh)
TW (1) TWI863455B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732613A (zh) * 2002-12-31 2006-02-08 英特尔公司 与负载有关的变频稳压器
US7432752B1 (en) * 2007-04-24 2008-10-07 National Semiconductor Corporation Duty cycle stabilizer
TW201516613A (zh) * 2013-10-16 2015-05-01 Ind Tech Res Inst 穩壓器及其控制方法
CN107786087A (zh) * 2016-08-26 2018-03-09 三星电子株式会社 开关稳压器及其控制电路和控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954070B2 (ja) * 2012-09-13 2016-07-20 富士通株式会社 半導体装置
US10224944B2 (en) * 2017-02-03 2019-03-05 The Regents Of The University Of California Successive approximation digital voltage regulation methods, devices and systems
US20230288948A1 (en) * 2022-03-10 2023-09-14 Samsung Electronics Co., Ltd. Hybrid ldo regulator including analog ldo regulator and digital ldo regulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732613A (zh) * 2002-12-31 2006-02-08 英特尔公司 与负载有关的变频稳压器
US7432752B1 (en) * 2007-04-24 2008-10-07 National Semiconductor Corporation Duty cycle stabilizer
TW201516613A (zh) * 2013-10-16 2015-05-01 Ind Tech Res Inst 穩壓器及其控制方法
CN107786087A (zh) * 2016-08-26 2018-03-09 三星电子株式会社 开关稳压器及其控制电路和控制方法

Also Published As

Publication number Publication date
CN119376475A (zh) 2025-01-28
TW202505330A (zh) 2025-02-01
US20250036150A1 (en) 2025-01-30

Similar Documents

Publication Publication Date Title
CN111934545B (zh) 升压电路及其控制方法
US7107468B2 (en) Peak current sharing in a multi-phase buck converter power system
USRE47832E1 (en) Clock generation circuit with fast-startup standby mode
CN108415502B (zh) 一种无有限周期震荡的数字线性稳压电源及稳压方法
CN107799139B (zh) 占空比校正器件及包括其的半导体器件
US11742761B2 (en) Voltage regulator with multi-level, multi-phase buck architecture
TWI767399B (zh) 具有分段線性負載線的電壓調節器
US10355584B1 (en) Transient response techniques for voltage regulators
US10459467B1 (en) Switching regulator with soft start circuit and operation method thereof
CN114253331B (zh) 一种瞬态增强的数字ldo电路
CN112034925A (zh) 降低极限环路振荡的数字ldo电路
TWI863455B (zh) 數位低壓差穩壓器及應用其之電子裝置
TWI753548B (zh) 低壓差穩壓器
US20190326816A1 (en) Apparatus for Power Converter with Efficient Switching and Associated Methods
US7315194B2 (en) Booster circuit
CN106292827B (zh) 一种电压产生装置及半导体芯片
JP4390036B2 (ja) 電源回路
CN108233909B (zh) 转换速率可控的半导体电源保护装置
US10558230B2 (en) Switched low-dropout voltage regulator
WO2009104436A1 (ja) 電源回路装置および電圧制御方法
CN116545422B (zh) 一种基于计时器控制的超低功耗负载开关及其控制方法
US11144081B2 (en) Bandgap voltage generating apparatus and operation method thereof
CN114185383B (zh) 低压差稳压器
JP3098480B2 (ja) 電源回路
CN113746443A (zh) 一种压摆率自适应调节的多级放大器结构与方法