[go: up one dir, main page]

TWI863261B - 電流感測器電路 - Google Patents

電流感測器電路 Download PDF

Info

Publication number
TWI863261B
TWI863261B TW112117049A TW112117049A TWI863261B TW I863261 B TWI863261 B TW I863261B TW 112117049 A TW112117049 A TW 112117049A TW 112117049 A TW112117049 A TW 112117049A TW I863261 B TWI863261 B TW I863261B
Authority
TW
Taiwan
Prior art keywords
current
transistor
coupled
charge
voltage
Prior art date
Application number
TW112117049A
Other languages
English (en)
Other versions
TW202445569A (zh
Inventor
林宏學
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW112117049A priority Critical patent/TWI863261B/zh
Priority to CN202310839114.4A priority patent/CN118918931A/zh
Priority to US18/465,185 priority patent/US12488841B2/en
Publication of TW202445569A publication Critical patent/TW202445569A/zh
Application granted granted Critical
Publication of TWI863261B publication Critical patent/TWI863261B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

一種電流感測器電路，包括差分感測放大器以及預充電電路。差分感測放大器具有第一輸入端、第二輸入端及輸出端。第一輸入端通過第一資料線耦接至所選晶胞。第二輸入端通過第二資料線耦接至參考晶胞。輸出端輸出所選晶胞的感測資料。預充電電路耦接至差分感測放大器。預充電電路用以提供預充電電流對第一資料線進行預充電操作。第一資料線具有晶胞電流及預充電電流。第二資料線具有參考電流。預充電電流根據參考電流來決定。

Description

電流感測器電路
本發明是有關於一種電子電路，且特別是有關於一種電流感測器電路。
記憶體儲存裝置（例如快閃記憶體）的讀取操作是透過電流感測器電路比較陣列晶胞（array cell）及參考晶胞的電流來感測晶胞所儲存的資料。晶胞電流及參考電流分別通過電流電壓轉換器的負載電阻產生輸入信號，並且傳遞至差分感測放大器，以讀出晶胞所儲存的資料。
為了加速感測操作，在資料線上有重負載的情況下，必須減少在晶胞電流及參考電流的兩個電流路徑上感測偏壓的建立時間。在習知技術中，使用預充電的方式來加速感測操作。然而，過度預充電可能會造成錯誤的感測結果而浪費更多的感測時間來等待資料線的感測偏壓恢復到正確的感測資料。
本發明提供一種電流感測器電路，可加速感測操作，且正確地讀取儲存資料。
本發明的電流感測器電路包括差分感測放大器以及預充電電路。差分感測放大器具有第一輸入端、第二輸入端及輸出端。第一輸入端通過第一資料線耦接至所選晶胞。第二輸入端通過第二資料線耦接至參考晶胞。輸出端輸出所選晶胞的感測資料。預充電電路耦接至差分感測放大器。預充電電路用以提供預充電電流對第一資料線進行預充電操作。第一資料線具有晶胞電流及預充電電流。第二資料線具有參考電流。預充電電流根據參考電流來決定。
在本發明的一實施例中，差分感測放大器根據感測電壓及參考電壓的比較結果，輸出輸出電壓作為感測資料。
在本發明的一實施例中，電流感測器電路更包括第一電流電壓轉換器電路以及第二電流電壓轉換器電路。第一電流電壓轉換器電路耦接在第一輸入端和所選晶胞之間。第一電流電壓轉換器電路用以將晶胞電流及預充電電流轉換為感測電壓。第二電流電壓轉換器電路耦接在第二輸入端和參考晶胞之間。第二電流電壓轉換器電路用以將參考電流轉換為參考電壓。
在本發明的一實施例中，預充電電路包括開關元件以及電流源。開關元件具有第一端、第二端及控制端。開關元件的第一端耦接到操作電壓。開關元件的控制端耦接到控制信號。電流源具有第一端及第二端。電流源的第一端耦接到開關元件的第二端。電流源的第二端耦接到差分感測放大器。
在本發明的一實施例中，電流源包括第一電晶體，作為電流鏡電路。第二電流電壓轉換器電路包括第二電晶體。第一電晶體具有第一端、第二端及控制端。第一電晶體的第一端耦接到開關元件。第一電晶體的第二端透過第一電流電壓轉換器電路耦接到差分感測放大器的第一輸入端。第一電晶體的控制端耦接到第二電晶體。
在本發明的一實施例中，電流源包括第一電晶體，作為電流鏡電路。第二電流電壓轉換器電路包括第二電晶體。第一電晶體具有第一端、第二端及控制端。第一電晶體的第一端耦接到開關元件。第一電晶體的第二端直接耦接到差分感測放大器的第一輸入端。第一電晶體的控制端耦接到第二電晶體。
在本發明的一實施例中，第一電晶體的通道寬度與通道長度的比值為第二電晶體的通道寬度與通道長度的比值的m倍，其中m大於或等於1，m值係檢測電流所設定的臨界值與參考電流的比值。
在本發明的一實施例中，預充電電流係參考電流和檢測電流所設定臨界值的比值。
在本發明的一實施例中，預充電電流與參考電流成比例關係。
基於上述，在本發明的實施例中，預充電電路在預充電期間對第一資料線進行預充電操作，且預充電電流是根據參考電流來決定。因此，可加速電流感測器電路的感測操作，且正確地讀取儲存資料。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示本發明一實施例的電流感測器電路的概要示意圖。請參考圖1，本實施例的電流感測器電路100包括差分感測放大器110、預充電電路120、第一電流電壓轉換器電路131、第二電流電壓轉換器電路132。電流感測器電路100耦接到操作電壓VDD。控制信號EN1用以控制電流感測器電路100對所選晶胞210進行感測操作。
具體而言，差分感測放大器110根據感測電壓V1及參考電壓V2的比較結果，在其輸出端輸出電壓VOUT作為感測資料。舉例而言，若感測電壓V1大於參考電壓V2，差分感測放大器110輸出跟高準位的輸出電壓VOUT，作為感測資料0；若感測電壓V1小於或等於參考電壓V2，差分感測放大器110輸出跟低準位的輸出電壓VOUT，作為感測資料1。
差分感測放大器110具有第一輸入端N1、第二輸入端N2及輸出端。第一輸入端N1作為差分感測放大器110的非反相輸入端，第二輸入端N2作為差分感測放大器110的反相輸入端。輸出端用以輸出所選晶胞（selected cell）210的感測資料。
第一輸入端N1通過第一資料線DL1耦接至所選晶胞210。第一資料線DL1具有晶胞電流I_cell及預充電電流I_pre。晶胞電流I_cell及預充電電流I_pre在第一資料線DL1上傳遞。晶胞電流I_cell來自於所選晶胞210。第二輸入端N2通過第二資料線DL2耦接至參考晶胞220。第二資料線DL2具有參考電流I_ref。參考電流I_ref在第二資料線DL2上傳遞。參考電流I_ref來自於參考晶胞220。在本實施例中，預充電電流I_pre由預充電電路120提供，預充電電流I_pre根據參考電流I_ref來決定。另外，在本實施例中，WL為耦接到所選晶胞210的字元線，WL_ref為耦接到參考晶胞220的字元線。
第一電流電壓轉換器電路131耦接在第一輸入端N1和所選晶胞210之間。第一電流電壓轉換器電路131包括作為負載的第一電阻R1。第一電流電壓轉換器電路131用以將晶胞電流I_cell及預充電電流I_pre轉換為感測電壓V1。第二電流電壓轉換器電路132耦接在第二輸入端N2和參考晶胞220之間。第二電流電壓轉換器電路132包括作為負載的第二電阻R2。第二電流電壓轉換器電路132用以將參考電流I_ref轉換為參考電壓V2。第一負載電阻R1等於第二負載電阻R2乘以晶胞電流I_cell和參考電流I_ref的比值，也可設定為第一負載R1與第二負載電阻R2的比值等於晶胞電流I_cell和參考電流I_ref的比值。
在本實施例中，預充電電路120耦接至差分感測放大器110，且用以提供預充電電流I_pre對第一資料線DL1進行預充電操作。預充電電路120包括電流源122及開關元件124。電流源122耦接到開關元件124。開關元件124具有第一端、第二端及控制端。開關元件124的第一端耦接到操作電壓VDD。開關元件的控制端耦接到控制信號EN2。電流源122具有第一端及第二端。電流源122的第一端耦接到開關元件124的第二端。電流源122的第二端耦接到差分感測放大器。電流源122用以提供預充電電流I_pre。控制信號EN2用以控制開關元件124導通狀態，以決定預充電期間的時間長度。在預充電期間，控制信號EN2可使開關元件124導通，電流源122輸出預充電電流I_pre，以對所選晶胞210的第一資料線DL1進行預充電操作。
在本實施例中，所選晶胞210和參考晶胞220的兩條電流路徑連接各自的電流電壓轉換器電路中的負載，其輸出被傳遞到差分感測放大器110以進行資料讀取操作。預充電電路120用來對所選晶胞210的電流路徑進行預充電操作，例如提供預充電電流I_pre給所選晶胞210的電流路徑。預充電電路120所提供的預充電電流I_pre可與參考電流I_ref相等，或與參考電流I_ref成比例，即I_pre=m×I_ref，其中m大於或等於1，係檢測電流臨界值與參考電流的比值。
在預充電期間，預充電電路120可將第一資料線DL1上的感測偏壓（即節點N1的電壓）預先充電至預定的電壓準位。由於預充電電流I_pre與參考電流I_ref成比例，因此節點N1的電壓可與參考電壓V2存在一定程度的相關性。如此一來，可避免第一資料線DL1上的預充電偏壓V1受到製程、電壓、溫度（process，voltage，temperature；PVT）以及預充電期間長度的影響而偏離與參考電壓V2的關聯性，進而使差分感測放大器110輸出不正確的感測結果。在一實施例中，預充電電路120可包括電流鏡電路，用以將參考電流I_ref映射為預充電電流I_pre，以使預充電電流I_pre與參考電流I_ref成比例。
在預充電期間之後的初始狀態下，從第一電流電壓轉換器電路131及第二電流電壓轉換器電路132轉換所得的感測電壓V1及參考電壓V2是接近讀取0的例子，即檢測晶胞電流I_cell小於參考電流I_ref的輸出結果。並且，差分感測放大器110所感測到的信號是以檢測電流臨界值為基準所預設的偏壓產生的近於零的差分輸入信號（well-biased differential input signal）。因此，在重負載的情況下，本實施例的預充電操作可減少第一資料線DL1的感測偏壓（節點N1的電壓）的建立時間並防止節點N1的電壓被過度預充電（over pre-charging）。在過度預充電的情況下，需要更多的恢復時間才能憑藉晶胞電流將節點N1的電壓拉回真正的感應偏壓，如此一來，將會降低電流感測器電路100的讀取效能。
圖2繪示本發明一實施例的電流感測器電路的信號波形的概要示意圖。請參考圖1及圖2，在控制信號EN1為高準位狀態時，電流感測器電路100對所選晶胞210進行讀取操作。在預充電期間T1，控制信號EN2為高準位狀態，預充電電路120對所選晶胞210的第一資料線DL1進行預充電操作。
在預充電期間T1，當晶胞電流I_cell為0時，電壓信號V3在達到預充電的初始狀態之後會大致等於電壓信號V4，如信號波形201所示。其中，信號波形201繪示的是所選晶胞210儲存位元值1，且讀取晶胞電流I_cell小於參考電流I_ref實例。或者，在預充電期間T1，當所選晶胞210的電流小於參考電流I_ref時，電壓信號V3在達到預充電的初始狀態之後會保持低於電壓信號V4，如信號波形202所示，此電壓差值的大小可以由預充電電流I_pre的設定來決定。其中，信號波形202繪示的是所選晶胞210儲存位元值1，且晶胞電流I_cell小於且接近於參考電流I_ref實例。
另一方面，信號波形203、204繪示的是所選晶胞210儲存位元值0，且晶胞電流I_cell大於參考電流I_ref實例。在此實施例中，在預充電期間T1，電壓信號V3在達到預充電的初始狀態之後與電壓信號V4的差值最大可為△V之電壓差值，如信號波形204所示。電壓差值△V的大小是根據晶胞電流I_cell與預充電電流I_pre的差值來決定。經由預充電電流I_pre的設定，可以針對儲存位元值0的晶胞電流I_cell範圍決定電壓差值的最小值，使預充電電壓信號V3低於電壓信號V4。
因此，在本實施例中，通過將參考電流I_ref映射為預充電電流I_pre，可使電壓信號V3與電壓信號V4保持一定的關係，且在讀取儲存位元值0的所選晶胞210時，即晶胞電流I_cell大於參考電流I_ref 實例，使預充電電壓信號V3保持電壓差值△V低於電壓信號V4，不會使電壓信號V3在預充電期間T1有過度預充電的風險。
在預充電期間T1之後，電流感測器電路100的操作時序進入感測期間。由於預充電電路120已先對所選晶胞210的第一資料線DL1進行預充電操作，因此，差分感測放大器110可快速地感測其輸入端的輸入電壓，即感測電壓V1及參考電壓V2。無論是在讀取0或讀取1的實例中，電流感測器電路100皆可快速讀取感測電壓V1，降低其感測時間T2。
圖3繪示本發明另一實施例的電流感測器電路的概要示意圖。請參考圖3，本實施例的電流源122例如以電流鏡的方式來實施。具體而言，電流源122包括第一電晶體Q1作為電流鏡電路，第二電阻R2包括第二電晶體Q2。第一電晶體Q1具有第一端、第二端及控制端。第一電晶體Q1的第一端耦接到開關元件124，第一電晶體Q1的第二端通過第一電流電壓轉換器電路131耦接到節點N1（即差分感測放大器110的第一輸入端），第一電晶體Q1的控制端耦接到第二電晶體Q2的一端。第二電晶體Q2的該端輸出控制電壓V5給第一電晶體Q1的控制端，以控制電流源122輸出預充電電流I_pre。
在本實施例中，第一電晶體Q1的通道寬度W1與通道長度L1的比值可設計為第二電晶體Q2的通道寬度W2與通道長度L1的比值的m倍，即mW1/L1=W2/L2，其中W1/L1=W2/L2。因此，電流鏡122通過映射的方式所產生的預充電電流I_pre可與參考電流I_ref成比例，即I_pre=m×I_ref。
圖4繪示本發明另一實施例的電流感測器電路的概要示意圖。請參考圖4，本實施例的電流源122也是以電流鏡的方式來實施。具體而言，電流源122包括第一電晶體Q1。第一電晶體Q1具有第一端、第二端及控制端。第一電晶體Q1的第一端耦接到開關元件124，第一電晶體Q1的第二端是直接耦接到節點N1，第一電晶體Q1的控制端耦接到第二電晶體Q2的一端。第二電晶體Q2的該端輸出控制電壓V5給第一電晶體Q1的控制端，以控制電流源122輸出預充電電流I_pre。
綜上所述，在本發明的實施例中，預充電電路在預充電期間對第一資料線進行預充電操作。預充電電路可將第一資料線上的感測偏壓預先充電至預定的電壓準位。預充電電路利用電流鏡電路將參考電流映射為預充電電流，以使預充電電流與參考電流成比例。由於預充電電流與參考電流成比例，因此感測偏壓可與參考電壓存在一定程度的相關性。如此一來，可避免第一資料線上的預充電偏壓受到製程、電壓、溫度以及預充電時間長度的影響而偏離與參考電壓的關聯性，進而使而差分感測放大器輸出不正確的感測結果。此外，在重負載的情況下，預充電操作可減少第一資料線的感測偏壓的建立時間並防止感測偏壓的節點被過度預充電。因此，預充電電路可加速電流感測器電路的感測操作，且電流感測器電路可正確地讀取儲存資料。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100: 電流感測器電路 110: 差分感測放大器 120: 預充電電路 122: 電流源 124: 開關元件 131: 第一電流電壓轉換器電路 132: 第二電流電壓轉換器電路 201、202、203、204: 信號波形 210: 所選晶胞 220: 參考晶胞 DL1: 第一資料線 DL2: 第二資料線 EN1、EN2: 控制信號 N1: 第一輸入端 N2: 第二輸入端 I_cell: 晶胞電流 I_pre、m×I_ref: 預充電電流 I_ref: 參考電流 Q1: 第一電晶體 Q2: 第二電晶體 R1: 第一電阻 R2: 第二電阻 T1: 預充電期間 T2: 感測時間 V1: 感測電壓 V2: 參考電壓 V3、V4: 電壓信號 V5: 控制電壓 VDD: 操作電壓 VOUT: 輸出電壓 WL、WL_ref: 字元線 W/L、mW/L: 通道寬度與通道長度的比值 △V: 電壓差值
圖1繪示本發明一實施例的電流感測器電路的概要示意圖。 圖2繪示本發明一實施例的電流感測器電路的信號波形的概要示意圖。 圖3繪示本發明另一實施例的電流感測器電路的概要示意圖。 圖4繪示本發明另一實施例的電流感測器電路的概要示意圖。
100: 電流感測器電路 110: 差分感測放大器 120: 預充電電路 122: 電流源 124: 開關元件 131: 第一電流電壓轉換器電路 132: 第二電流電壓轉換器電路 210: 所選晶胞 220: 參考晶胞 DL1: 第一資料線 DL2: 第二資料線 EN1、EN2: 控制信號 N1: 第一輸入端 N2: 第二輸入端 I_cell: 晶胞電流 I_pre: 預充電電流 I_ref: 參考電流 R1: 第一電阻 R2: 第二電阻 V1: 感測電壓 V2: 參考電壓 V3、V4: 電壓信號 VDD: 操作電壓 VOUT: 輸出電壓 WL、WL_ref: 字元線

Claims (9)

  1. 一種電流感測器電路，包括：一差分感測放大器，具有一第一輸入端、一第二輸入端及一輸出端，其中該第一輸入端通過一第一資料線耦接至一所選晶胞，該第二輸入端通過一第二資料線耦接至一參考晶胞，以及該輸出端輸出該所選晶胞的一感測資料；以及一預充電電路，耦接至該差分感測放大器，且該預充電電路用以提供一預充電電流對該第一資料線進行一預充電操作，其中該第一資料線具有一晶胞電流及該預充電電流，該第二資料線具有一參考電流，且該預充電電流根據該參考電流來決定，其中該預充電電流與該參考電流成比例關係。
  2. 如請求項1所述的電流感測器電路，其中該差分感測放大器根據一感測電壓及一參考電壓的比較結果，輸出一輸出電壓作為該感測資料。
  3. 如請求項1所述的電流感測器電路，更包括：一第一電流電壓轉換器電路，耦接在該第一輸入端和該所選晶胞之間，用以將該晶胞電流及該預充電電流轉換為一感測電壓；以及一第二電流電壓轉換器電路，耦接在該第二輸入端和該參考晶胞之間，用以將該參考電流轉換為一參考電壓。
  4. 如請求項3所述的電流感測器電路，其中該預充電電路包括： 一開關元件，具有一第一端、一第二端及一控制端，其中該開關元件的該第一端耦接到一操作電壓，且該開關元件的該控制端耦接到一控制信號；以及一電流源，具有一第一端及一第二端，其中該電流源的該第一端耦接到該開關元件的該第二端，且該電流源的該第二端耦接到該差分感測放大器。
  5. 如請求項4所述的電流感測器電路，其中該電流源包括一第一電晶體，作為一電流鏡電路，且該第二電流電壓轉換器電路包括一第二電晶體，其中該第一電晶體具有一第一端、一第二端及一控制端，該第一電晶體的該第一端耦接到該開關元件，該第一電晶體的該第二端通過該第一電流電壓轉換器電路耦接到該差分感測放大器的該第一輸入端，該第一電晶體的該控制端耦接到該第二電晶體。
  6. 如請求項5所述的電流感測器電路，其中該第一電晶體的通道寬度與通道長度的比值為該第二電晶體的通道寬度與通道長度的比值的m倍，其中m大於或等於1，m值係檢測電流所設定的臨界值與參考電流的比值。
  7. 如請求項4所述的電流感測器電路，其中該電流源包括一第一電晶體，作為一電流鏡電路，且該第二電流電壓轉換器電路包括一第二電晶體，其中該第一電晶體具有一第一端、一第二端及一控制端，該第一電晶體的該第一端耦接到該開關元件，該第一電晶體的該第 二端直接耦接到該差分感測放大器的該第一輸入端，該第一電晶體的該控制端耦接到該第二電晶體。
  8. 如請求項7所述的電流感測器電路，其中該第一電晶體的通道寬度與通道長度的比值為該第二電晶體的通道寬度與通道長度的比值的m倍，其中m大於或等於1，m值係檢測電流所設定的臨界值與參考電流的比值。
  9. 如請求項1所述的電流感測器電路，其中該預充電電流大於或等於參考電流。
TW112117049A 2023-05-08 2023-05-08 電流感測器電路 TWI863261B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112117049A TWI863261B (zh) 2023-05-08 2023-05-08 電流感測器電路
CN202310839114.4A CN118918931A (zh) 2023-05-08 2023-07-10 电流传感器电路
US18/465,185 US12488841B2 (en) 2023-05-08 2023-09-12 Current sensing circuit using proportional current mirrors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112117049A TWI863261B (zh) 2023-05-08 2023-05-08 電流感測器電路

Publications (2)

Publication Number Publication Date
TW202445569A TW202445569A (zh) 2024-11-16
TWI863261B true TWI863261B (zh) 2024-11-21

Family

ID=93298473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112117049A TWI863261B (zh) 2023-05-08 2023-05-08 電流感測器電路

Country Status (3)

Country Link
US (1) US12488841B2 (zh)
CN (1) CN118918931A (zh)
TW (1) TWI863261B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433590B1 (en) * 1998-12-18 2002-08-13 Samsung Electronics Co., Ltd. Current mirror type sense amplifier circuits for semiconductor memory devices and methods of operating same
TW202219948A (zh) * 2020-11-03 2022-05-16 南韓商三星電子股份有限公司 感測放大器以及半導體記憶體裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7660161B2 (en) 2007-01-19 2010-02-09 Silicon Storage Technology, Inc. Integrated flash memory systems and methods for load compensation
CN108492840B (zh) 2018-03-12 2020-11-13 武汉新芯集成电路制造有限公司 灵敏放大器
DE102019103746A1 (de) * 2018-03-16 2019-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Speicher-Leseverstärker mit Vorladung
JP7273599B2 (ja) * 2019-04-10 2023-05-15 ルネサスエレクトロニクス株式会社 半導体装置およびメモリの読み出し方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433590B1 (en) * 1998-12-18 2002-08-13 Samsung Electronics Co., Ltd. Current mirror type sense amplifier circuits for semiconductor memory devices and methods of operating same
TW202219948A (zh) * 2020-11-03 2022-05-16 南韓商三星電子股份有限公司 感測放大器以及半導體記憶體裝置

Also Published As

Publication number Publication date
TW202445569A (zh) 2024-11-16
US12488841B2 (en) 2025-12-02
CN118918931A (zh) 2024-11-08
US20240379173A1 (en) 2024-11-14

Similar Documents

Publication Publication Date Title
JP4859835B2 (ja) 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法
KR100218306B1 (ko) 전류/전압 변환기와 이를 이용하는 센스 증폭기 및 센싱방법
US6798250B1 (en) Current sense amplifier circuit
US7483306B2 (en) Fast and accurate sensing amplifier for low voltage semiconductor memory
US9698765B1 (en) Dynamic sense amplifier with offset compensation
KR100871673B1 (ko) 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
KR20130072869A (ko) 프리차지 회로 및 비휘발성 메모리 장치
KR20140002184A (ko) 반도체 메모리 장치
US6608787B1 (en) Single-ended current sense amplifier
JP2005116143A (ja) 差動増幅器及びビット線センスアンプ
US7787321B2 (en) High performance sense amplifier and method thereof for memory system
KR100331549B1 (ko) 더미 비트 라인을 이용한 전류 센스 앰프 회로
JP2001523034A (ja) 各セルが複数レベルの記憶状態を有するフローティングゲート記憶装置のためのセンサ回路
US7075844B2 (en) Parallel sense amplifier with mirroring of the current to be measured into each reference branch
US6501696B1 (en) Current steering reduced bitline voltage swing, sense amplifier
TWI863261B (zh) 電流感測器電路
KR100955089B1 (ko) 빠르고 안정하며 정확한 비트 라인 전압을 생성하기 위한캐스코드 증폭기 회로
KR101105434B1 (ko) 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법
US7330375B2 (en) Sense amplifier circuit for parallel sensing of four current levels
KR102167831B1 (ko) 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
KR960016498B1 (ko) 불휘발성 반도체 메모리 장치
US5565802A (en) Semiconductor device with differential amplifier operable at high speed
CN104425015A (zh) 半导体存储装置
KR100505454B1 (ko) 반도체 장치의 데이터 출력 회로 및 방법
US20060227639A1 (en) Current sensing circuit and method of operation