[go: up one dir, main page]

TWI862711B - 用於不利用裸晶級輸入資料的裸晶級產品建模的方法及非暫時性電腦可讀取媒體 - Google Patents

用於不利用裸晶級輸入資料的裸晶級產品建模的方法及非暫時性電腦可讀取媒體 Download PDF

Info

Publication number
TWI862711B
TWI862711B TW109135906A TW109135906A TWI862711B TW I862711 B TWI862711 B TW I862711B TW 109135906 A TW109135906 A TW 109135906A TW 109135906 A TW109135906 A TW 109135906A TW I862711 B TWI862711 B TW I862711B
Authority
TW
Taiwan
Prior art keywords
die
wafer
semiconductor wafer
process control
yield
Prior art date
Application number
TW109135906A
Other languages
English (en)
Other versions
TW202129530A (zh
Inventor
理查 伯奇
祝青
強納森 霍爾特
Original Assignee
美商Ｐｄｆ對策公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Ｐｄｆ對策公司 filed Critical 美商Ｐｄｆ對策公司
Publication of TW202129530A publication Critical patent/TW202129530A/zh
Application granted granted Critical
Publication of TWI862711B publication Critical patent/TWI862711B/zh

Links

Classifications

    • H10P74/23—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • H10P74/207—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Factory Administration (AREA)

Abstract

一種用於每個裸晶的機器學習模型，其用於估算該裸晶處的工序控制參數。該模型基於跨整個晶圓的多個測試位點處的晶圓分類參數測量，以及晶圓的良率結果。這允許更佳地分析異常空間模式，從而導致良率結果改善。

Description

用於不利用裸晶級輸入資料的裸晶級產品建模的方法及非暫 時性電腦可讀取媒體
此申請案主張於2019年10月16日所提出的標題為「Die Level Semiconductor Product Modeling without Die Level Input Data」的美國臨時申請案的優先權，該文件的整體內容以引用方式併入本文中。
此申請案與半導體晶圓的建模相關，且更詳細而言是與對裸晶(die)級參數進行建模相關。
由於各種原因，非常難以預測半導體產品的裸晶級良率。在前幾代中，產品良率通常受限於缺陷，且對裸晶級良率進行建模需要大量的光學缺陷資料。用工序控制監測(PCM)測量對良率或晶圓分類參數測量的空間模式進行建模的大多數工作集中在對PCM測量進行內插或外推以嘗試及預測每個晶圓處的PCM測量。為此，將幾個晶圓上的測試結構的電氣測量用來代表大得多的晶圓組，然後用來產生固定的參數圖。這些工作一般不成 功，因為它們可能不計及常常導致不良晶圓的改變的空間模式。
進一步地，主要由於成本限制，只能在每一層處測量很小百分比的晶圓，因此對於大多數晶片而言實際上不可能進行裸晶級預測。與缺陷相比，更新幾代的良率通常更多地受到參數變化的驅動，從而提供了直接根據可以在每個裸晶上執行的參數測量來對良率進行建模的機會。
然而，成本再次成為障礙。刻線結構的初始參數測量(其通常稱為PCM或WAT(晶圓接受測試)資料中的任一者)通常在每個晶圓上有限數量的位點(通常只有5-10個位點)上執行。使用PCM資料來預測每個裸晶上的晶圓分類良率或晶圓分類參數很有價值，尤其是在可以指定每個晶圓上的每個變數的重要性的情況下。因為眾所周知PCM測量一般與參數良率損失及晶圓分類參數相關，所以已經成功產生了許多晶圓級模型，從而使用它們來預測每個晶圓的晶圓良率及參數平均值。然而，如所述，因為PCM測量通常僅可用於晶圓上的幾個位點，所以在裸晶級預測良率特別困難。為了預測裸晶級良率，最常用的方法是利用內插法或藉由將假設的模型形式與可用的PCM資料擬合來估算(impute)每個裸晶處的PCM參數的值。由於可用的位點有限，且每個PCM參數的模型形式的不確定性，這僅取得了小部分成功。
因此，會期望直接根據PCM參數預測裸晶良率或裸晶級晶圓分類參數，而沒有與顯式估算每個裸晶的PCM參數相關聯的誤差。
為半導體晶圓的每個裸晶產生機器學習模型。從跨晶圓分佈的複數個測試位點獲得測試資料。獲得晶圓的裸晶級圖。基於測試資料及裸晶級圖，將每個模型配置為預測其相應裸晶的良率，及估算裸晶的工序控制參數。
101:晶圓
102:晶圓
103:晶圓
104:晶圓
105:晶圓
106:晶圓
107:晶圓
108:晶圓
109:晶圓
120:線
202:步驟
204:步驟
206:步驟
208:步驟
210:步驟
圖1是圖形圖，其繪示複數個晶圓試樣的預測良率與實際良率之間的晶圓級相關性。
圖2是圖形圖，其繪示圖1的該複數個晶圓試樣的預測良率與實際良率之間的批級(lot-level)相關性。
圖3是一系列圖形圖，其繪示複數個晶圓批的預測良率與實際良率之間的裸晶級相關性。
圖4是一系列熱圖，其繪示圖3中所示的晶圓批的預測空間模式。
圖5是一系列熱圖，其繪示圖3中所示及圖4中所預測的晶圓批的實際空間模式。
圖6是用於決定工序控制參數的裸晶級值的大致過程的流程圖。
晶圓是用於製造集成電路的半導體材料薄切片。通常在晶圓上在個別的裸晶上形成許多相同的電路，且當製造完成時，在刻線處切開裸晶以分離個別的電路以供封裝。在此工序期間，將破壞靠近刻線的任何結構，從而使得該區域無法用於產生產品電路系統。然而，這些刻線間隔對於產生將在切開裸晶之前測量的測試結構而言是理想的。
在切開裸晶之前，對形成於晶圓上的各種測試位點處的刻線測試結構執行測試協定(例如晶圓接受測試(WAT)或工序控制監測(PCM))。在一個示例中，在晶圓上測量九個測試位點。為了瞭解跨晶圓的變化，將測試位點中的一些定位在晶圓的邊緣附近會是理想的。然而，通常偏好將測試位點遠離晶圓邊緣而定位以改善測量的品質。
為了改善裸晶級良率預測，可以將從每個測試位點獲得的測試資料用作對模型的單獨輸入變數，來針對晶圓上的每個裸晶建立單獨的基於處理器的模型。進一步地，可以在每個位點、每個裸晶、每個晶圓、及/或每批的基礎上建立模型。可以使用現代機器學習技術來配置基於演算法的軟體模型，該等模型起初根據訓練資料集學習複雜的非線性關係，然後根據新獲取的資料更新，以連續地學習參數到良率效能之間的關係。例如，神經網絡是機器學習模型的實施方式的示例，而XGBoost是基於極度複雜的樹狀模型的另一種機器學習模型。
工序參數及變數之間的複雜資料關係可以是單變量的或多變量的，或兩者。藉由提供據以更佳地評估作為裸晶級效能的代表的各種參數及變數的分析架構，可以整體獲得一致更佳的良率效能。根據複雜的資料關係，每個裸晶的相關輸入參數均可以藉由特定於該裸晶的模型來隱式估算。
基於處理器的模型可以是基於桌面的(即獨立的)，或是聯網系統的一部分；但如果要以某種交互性處理及顯示大量訊息，則處理器能力(CPU、RAM等等)應該是當前的最新技術，以最大化效能。在半導體鑄造環境中，Exensio®分析平台是建立GUI模板的有用選擇。在一個實施例中，處理常式的編碼可以使用版本為7.11或以上的Spotfire®分析軟體來進行，其與主要用於對機器語言模型進行編碼的Python物件導向程式設計語言相容。
關鍵是學習及瞭解隱式估算每個裸晶的每個PCM參數所需的複雜非線性關係。因為PCM資料不足以顯式地預測每個PCM值，所以此估算由裸晶的良率所驅動，使得估算的PCM值可以被隱式地預測。無論針對模型是選擇隱式還是顯式估算形式，準確度都清楚地由批級、晶圓級、裸晶級下的預測良率與實際良率之間的相關性所證明，如圖式中所示。
圖1是跨多個批的大量晶圓的預測良率與實際良率的關係的晶圓級散佈圖100，其中預測良率與實際 良率之間的線性相關性示為線120。預測良率與實際良率的線性相關性具有0.561的交叉驗證的r平方值，指示所有晶圓的預測良率與實際良率的平均相關性為56%。
出於說明的目的，在本文及圖式中特別參照標記為101-109的多個個別晶圓。例如，依據圖1中所示的晶圓級相關性，晶圓103在預測良率與實際良率之間具有相對低的相關性，而晶圓102及109在預測良率與實際良率之間具有相對高的相關性。
參照圖2，相同晶圓的批級散佈圖200有助於深入探討及提供對裸晶級模型的額外輸入，從而說明批級下的額外變異數。
因為良率是對於不通過的裸晶而言值為0而對於通過的裸晶而言值為1的二進制變數，且預測是0與1之間指示將出產裸晶的機率的數字，所以將每個裸晶及緊鄰該裸晶的裸晶的預測良率與平均實際良率進行比較更有用。這稱為平滑化，且所有圖式中的實際良率及預測良率均已經使用此方法來平滑化。
預測的平滑化的良率與實際的平滑化的良率的裸晶級相關性示於圖3中的一系列繪圖中，該等繪圖與9個試樣晶圓101-109對應。例如，晶圓109的裸晶相關性具有0.757的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約76%；晶圓108的裸晶相關性具有0.580的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約 58%；晶圓107的裸晶相關性具有0.057的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約6%；晶圓106的裸晶相關性具有0.714的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約71%；晶圓105的裸晶相關性具有0.293的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約29%；晶圓104的裸晶相關性具有0.755的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約76%；晶圓103的裸晶相關性具有0.430的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約43%；晶圓102的裸晶相關性具有0.495的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約50%；及最後，晶圓101的裸晶相關性具有0.331的平均r平方值，其指示此晶圓上的裸晶的預測良率與實際良率之間的相關性為約33%。
這些結論可以進一步藉由查看裸晶模型的空間相關性(如在圖4的預測熱圖及圖5的實際熱圖中針對晶圓101-109所示)來確認。即使良率結果較低，該等模型也很好地預測最終的圖。晶圓103、104、105、106、108、及109的晶圓圖的視覺相似性顯而易見。晶圓101及107在視覺上非常不同，且圖3中的相關性圖顯示，這些晶圓具有低的空間r平方值。
該概念實際上是輸入到輸出的映射，但基於輸入與期望的輸出(其在主要的情況下為良率)的複雜關係的分析。圖6是流程圖，其繪示用於進行對良率的裸晶級預測的簡單方法。在步驟202中，從跨晶圓形成的測試位點中的每一者獲取輸入資料。在步驟204中，獲得晶圓的裸晶級圖，其提供特徵及位置的圖形細節。在步驟206中，針對晶圓上的每個裸晶，配置為用於個別裸晶的機器學習模型基於來自所有測試位點的測試輸入資料來預測該裸晶的良率。隱式特徵估算主要由良率效能所驅動，且來自單個晶圓上的全部測試位點及個別裸晶的輸入資料之間的相互關係(其由機器學習模型學習及連續更新)的發現建立了與個別裸晶特徵的PCM值的對應性。在可選步驟208中，模型可以幫助識別特定PCM變數對良率的相對重要性。最後，在步驟210中，部署模型以用於評估良率的空間模式。將產品良率及晶圓分類參數測量用作模型的預期響應允許隱式地估算個別裸晶的PCM參數，特別是用於對異常空間模式進行建模。
除了估算多個位點處的PCM值以外，此同一技術還可以用來合併其他的位點級資料(例如度量)及晶圓級資料(例如工具、腔室、保持時間、故障指標等等)。
因此，可以將機器學習模型配置為針對每個裸晶基於跨整個晶圓的多個測試位點處的晶圓分類參數測量以及該晶圓的良率結果來估算預期工序控制參數。這允許更佳地分析異常空間模式，從而導致良率結果改善。
202:步驟
204:步驟
206:步驟
208:步驟
210:步驟

Claims (12)

  1. 一種半導體晶圓的建模方法，包括以下步驟：在從一半導體晶圓切開多個裸晶之前，從相應的複數個測試位點中的每一者獲得測試資料，該複數個測試位點跨該半導體晶圓形成及分佈；獲得該半導體晶圓的一裸晶級圖，該裸晶級圖包括關於多個半導體特徵及每個特徵在該半導體晶圓上的對應位置的圖形細節；以及針對該半導體晶圓上的該多個裸晶中的每一者：提供該測試資料和該裸晶級圖作為對多個神經網絡的輸入資料，每個神經網絡與該多個裸晶中一個相應的裸晶對應，並且每個神經網絡以用於以下操作的指令程式化：(i)針對相應的裸晶決定該輸入資料中的非線性關係；(ii)根據該輸入資料中經決定的該非線性關係估算與相應的裸晶有關的複數個輸入工序參數；以及(iii)根據經估算的該等輸入工序參數預測相應的裸晶的良率，其中每個神經網絡起初是根據訓練資料集配置的。
  2. 如請求項1所述的方法，進一步包括以下步驟：由該神經網絡識別該多個工序參數中的每一者對於相應的裸晶的良率預測的一相對重要性。
  3. 一種半導體晶圓的建模方法，包括以下步驟：針對複數個工序控制參數從複數個測試位點獲得測試資料，該複數個測試位點形成在一半導體晶圓上並跨該半導體晶圓分佈，該測試資料是在從該晶圓切開多個裸晶之前獲得的；獲得該半導體晶圓的一裸晶級圖，該圖包括關於形成在每個裸晶上的多個半導體特徵及該多個特徵中的每一者的對應位置的圖形細節；提供該測試資料及該裸晶級圖作為對多個神經網絡的輸入，該多個神經網絡中的每一者與該多個裸晶中一個相應的裸晶對應，其中該多個神經網絡中的每一者以用於以下操作的指令程式化：基於該測試資料及該裸晶級圖，學習及識別該複數個工序控制參數中的每一者與良率性能之間的非線性關係；以及基於經決定的該等非線性關係，針對每個相應的裸晶估算該複數個工序控制參數中的每一者，該多個神經網絡中的每一者起初是根據訓練資料集配置的；以及將該方法部署到一半導體處理環境中。
  4. 如請求項3所述的方法，進一步包括以下步驟： 每個神經網絡被配置為決定該等工序控制參數中一個個別的工序控制參數與該等半導體特徵中一個個別的半導體特徵之間的對應性。
  5. 如請求項3所述的方法，其中每個神經網絡起初是基於該訓練資料集配置的。
  6. 如請求項3所述的方法，其中根據從該半導體處理環境新獲取的輸入資料集連續更新每個神經網絡以連續學習及識別該等非線性關係。
  7. 如請求項3所述的方法，進一步包括以下步驟：評估該裸晶級圖上的空間模式與良率性能的對應性。
  8. 如請求項7所述的方法，進一步包括以下步驟：基於經估算的該等工序控制參數對異常空間模式進行建模。
  9. 如請求項3所述的方法，進一步包括以下步驟：將該複數個測試位點中的至少一些測試位點形成在複數個刻線上，該複數個刻線位在該晶圓上的該等裸晶之間以指示切開該等裸晶的位置。
  10. 如請求項3所述的方法，進一步包括以下步驟：將該複數個測試位點中的至少一些測試位點形成在該晶圓的邊緣附近。
  11. 一種具有指令的非暫時性電腦可讀取媒體，該等指令當被一處理器執行時，使該處理器：針對複數個工序控制參數從複數個測試位點獲得測試資料，該複數個測試位點形成在一半導體晶圓上並跨該半導體晶圓分佈，該測試資料是在從該晶圓切開多個裸晶之前獲得的；獲得該半導體晶圓的一裸晶級圖，該圖包括關於形成在每個裸晶上的多個半導體特徵及該多個特徵中的每一者在該晶圓上的對應位置的圖形細節；以及提供該測試資料及該裸晶級圖作為對多個神經網絡的輸入資料，該多個神經網絡中的每一者與該多個裸晶中一個相應的裸晶對應，其中該多個神經網絡中的每一者以用於以下操作的指令程式化：基於該測試資料及該裸晶級圖，學習及識別該複數個工序控制參數中的每一者與良率性能之間的非線性關係；以及基於經決定的該等非線性關係，針對每個相應的裸晶估算該複數個工序控制參數中的每一者，該多個神經網絡中的每一者起初是根據訓練資料集配置的。
  12. 一種半導體晶圓的建模方法，包括以下步驟：針對複數個工序控制參數從複數個測試位點獲得測試資料，該複數個測試位點形成在一半導體晶圓上並 跨該半導體晶圓分佈，該測試資料是在從該晶圓切開多個裸晶之前獲得的；獲得該半導體晶圓的一裸晶級圖，該圖包括關於形成在每個裸晶上的多個半導體特徵及該多個特徵中的每一者在該晶圓上的對應位置的圖形細節；提供該測試資料及該裸晶級圖作為對多個機器學習樹模型的輸入資料，該多個機器學習樹模型中的每一者與該多個裸晶中一個相應的裸晶對應；以及其中該多個機器學習樹模型中的每一者以用於以下操作的指令程式化：基於該測試資料及該裸晶級圖，學習該複數個工序控制參數中的每一者與良率性能之間的非線性關係；以及基於經決定的該等非線性關係，針對每個相應的裸晶估算該複數個工序控制參數中的每一者，該多個機器學習樹模型中的每一者起初是根據訓練資料集配置的。
TW109135906A 2019-10-16 2020-10-16 用於不利用裸晶級輸入資料的裸晶級產品建模的方法及非暫時性電腦可讀取媒體 TWI862711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962916163P 2019-10-16 2019-10-16
US62/916,163 2019-10-16

Publications (2)

Publication Number Publication Date
TW202129530A TW202129530A (zh) 2021-08-01
TWI862711B true TWI862711B (zh) 2024-11-21

Family

ID=75492193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109135906A TWI862711B (zh) 2019-10-16 2020-10-16 用於不利用裸晶級輸入資料的裸晶級產品建模的方法及非暫時性電腦可讀取媒體

Country Status (6)

Country Link
US (1) US11972987B2 (zh)
JP (1) JP7652770B2 (zh)
KR (1) KR20220082003A (zh)
CN (1) CN114556350A (zh)
TW (1) TWI862711B (zh)
WO (1) WO2021076937A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220122864A1 (en) * 2020-10-20 2022-04-21 Inference Tech, s.r.o. Smart skip testing method for semiconductor manufacturing
US12111355B2 (en) * 2021-11-22 2024-10-08 Onto Innovation Inc. Semiconductor substrate yield prediction based on spectra data from multiple substrate dies
DE102023203582A1 (de) 2023-04-19 2024-10-24 Robert Bosch Gesellschaft mit beschränkter Haftung Computerimplementiertes Verfahren zum Ermitteln eines Qualitätszustands eines Wafers
CN116187235A (zh) * 2023-04-25 2023-05-30 九识(苏州)智能科技有限公司 一种基于数学建模设计芯片架构的方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180330493A1 (en) * 2017-04-28 2018-11-15 Mentor Graphics Corporation Wafer Map Pattern Detection Based On Supervised Machine Learning
US20190064253A1 (en) * 2017-08-25 2019-02-28 Streammosaic, Inc. Semiconductor yield prediction
TW201920944A (zh) * 2017-09-01 2019-06-01 美商克萊譚克公司 訓練以學習為基礎之缺陷分類器
TW201939365A (zh) * 2018-02-23 2019-10-01 荷蘭商Ａｓｍｌ荷蘭公司 用於計算微影之機器學習模型的訓練方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1909318A3 (en) * 1996-03-19 2009-12-09 Hitachi, Ltd. Process management system
US7415387B2 (en) * 2006-12-19 2008-08-19 Qimonda North America Corp. Die and wafer failure classification system and method
US10627723B2 (en) 2013-12-17 2020-04-21 Asml Netherlands B.V. Yield estimation and control
US9470743B2 (en) * 2014-03-04 2016-10-18 Nvidia Corporation Dynamic yield prediction
KR102521159B1 (ko) * 2014-11-25 2023-04-13 피디에프 솔루션즈, 인코포레이티드 반도체 제조 공정을 위한 개선된 공정 제어 기술
KR102073361B1 (ko) * 2017-12-29 2020-02-04 주식회사 비스텔 뉴럴 네트워크 모델 기반의 웨이퍼 불량 패턴 인식 방법 및 이를 위한 컴퓨터 프로그램
US11199505B2 (en) * 2018-08-23 2021-12-14 International Business Machines Corporation Machine learning enhanced optical-based screening for in-line wafer testing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180330493A1 (en) * 2017-04-28 2018-11-15 Mentor Graphics Corporation Wafer Map Pattern Detection Based On Supervised Machine Learning
US20190064253A1 (en) * 2017-08-25 2019-02-28 Streammosaic, Inc. Semiconductor yield prediction
TW201920944A (zh) * 2017-09-01 2019-06-01 美商克萊譚克公司 訓練以學習為基礎之缺陷分類器
TW201939365A (zh) * 2018-02-23 2019-10-01 荷蘭商Ａｓｍｌ荷蘭公司 用於計算微影之機器學習模型的訓練方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
期刊 Seokho Kang et al.， Using Wafer Map Features to Better Predict Die-Level Failures in Final Test， IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING， VOL. 28, NO. 3， IEEE， AUGUST 2015 P.431~436 *
期刊 Seokho Kang et al.， Using Wafer Map Features to Better Predict Die-Level Failures in Final Test， IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING， VOL. 28, NO. 3， IEEE， AUGUST 2015 P.431~436。

Also Published As

Publication number Publication date
TW202129530A (zh) 2021-08-01
US11972987B2 (en) 2024-04-30
KR20220082003A (ko) 2022-06-16
CN114556350A (zh) 2022-05-27
WO2021076937A1 (en) 2021-04-22
JP7652770B2 (ja) 2025-03-27
JP2022552981A (ja) 2022-12-21
US20210118754A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
TWI862711B (zh) 用於不利用裸晶級輸入資料的裸晶級產品建模的方法及非暫時性電腦可讀取媒體
KR102637430B1 (ko) 계측을 위한 신호-도메인 적응
US7894926B2 (en) Global predictive monitoring system for a manufacturing facility
CN100578747C (zh) 用于模型预测的动态适应性取样率
KR102258942B1 (ko) 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법
JP7354421B2 (ja) エラー要因の推定装置及び推定方法
US20110112999A1 (en) Method for predicting and warning of wafer acceptance test value
US8396583B2 (en) Method and system for implementing virtual metrology in semiconductor fabrication
CN101996855A (zh) 一种晶圆缺陷分析方法
TW202227838A (zh) 半導體試樣的電屬性的預測
Xu et al. A fast ramp-up framework for wafer yield improvement in semiconductor manufacturing systems
CN101118422A (zh) 半导体制造的虚拟量测预估与建立预估模型的方法与系统
JP2011054804A (ja) 半導体製造装置の管理方法およびシステム
JP2020166442A (ja) 情報処理装置、算出方法および算出プログラム
TWI400740B (zh) 有關未被抽樣的工件之資料表示
US20240280626A1 (en) Computer-Implemented Method for Optimizing a Detection Threshold of a Prediction Model
Kim et al. AI-guided reliability diagnosis for 5, 7nm automotive process
US7533313B1 (en) Method and apparatus for identifying outlier data
Sun et al. Machine Learning Technologies for Semiconductor Manufacturing
Jauhri et al. Outlier detection for large scale manufacturing processes
TWI693395B (zh) 半導體製程之品質監控方法
CN114764550A (zh) 失效检测与分类模型的运作方法与运作装置
US20250349621A1 (en) Semiconductor process modeling method and system
US20240219899A1 (en) Monitoring and control of a semiconductor manufacturing process
US11640160B2 (en) Pattern-enhanced spatial correlation of test structures to die level responses