[go: up one dir, main page]

TWI862699B - 奈米結構之三維定向自組裝 - Google Patents

奈米結構之三維定向自組裝 Download PDF

Info

Publication number
TWI862699B
TWI862699B TW109134057A TW109134057A TWI862699B TW I862699 B TWI862699 B TW I862699B TW 109134057 A TW109134057 A TW 109134057A TW 109134057 A TW109134057 A TW 109134057A TW I862699 B TWI862699 B TW I862699B
Authority
TW
Taiwan
Prior art keywords
polymer
cylinders
forming
plane
nanosheet
Prior art date
Application number
TW109134057A
Other languages
English (en)
Other versions
TW202129842A (zh
Inventor
安東 德維利耶
約迪 格熱希科維亞克
拉爾斯 利布曼
丹尼爾 查訥姆甘姆
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202129842A publication Critical patent/TW202129842A/zh
Application granted granted Critical
Publication of TWI862699B publication Critical patent/TWI862699B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/205—Nanosized electrodes, e.g. nanowire electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H10W20/063—
    • H10W20/089—
    • H10W20/097—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10P14/6342—
    • H10P14/683—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種用於形成一裝置的方法，包含接收一基板，有著奈米通道配置於該基板上方。一閘極環繞該奈米通道之橫剖面而形成，並且該奈米通道在平行於該基板之一工作表面的一方向上延伸，使得第一奈米通道垂直配置在一垂直堆疊之中第二奈米通道上方。該方法包含在該基板之上沉積一聚合物混合物而填充該奈米通道周圍的開放空間，使得該聚合物混合物之自組裝發生，導致形成聚合物圓柱而平行於該基板之該工作表面以及垂直於該奈米通道而延伸，並且將該聚合物圓柱充分金屬化以產生至該奈米通道之終端的電性連接。

Description

奈米結構之三維定向自組裝
[相關申請案的交互參照] 此申請案主張以下優先權：美國臨時專利申請案第62909448號，申請於西元2019年10月2日，藉由引用在此將該申請案納入於此。
本發明普遍地關聯於半導體處理，並且在特定實施例之中，關聯於用於奈米結構之三維（3D）定向自組裝的方法。
通常而言，積體電路（IC）之製造需要數個裝置元件在一半導體基板之上的形成。在IC製造之中，諸如膜形成沉積、蝕刻遮罩產生、圖案化、材料蝕刻及移除、以及摻雜處理的各種不同製造程序被執行。這些製程重複地實施，以形成電路構件以及內連接元件（例如電晶體、電阻器、電容器、金屬線路、接觸窗、及介層窗）的結構。歷史而言，在微製造的情況下，電晶體已產生在一平面之中，有著佈線/金屬化形成在該主動裝置平面上方，並且因此將其表徵為二維（2D）電路或者2D製造。
在後續科技節點每一者，將IC裝置元件之尺寸縮小以大致地將構件堆積密度加倍。這些微縮努力已大幅地增加電路元件之數量以及一2D電路之每單位面積的內連接元件之數量。當這些微縮努力進入單位元奈米科技節點，對於使用2D製造完成所需要堆積密度而言，這變得更加地有挑戰性。
三維（3D）電路或者3D製造已被識別為用以形成更密集堆積裝置的替代方法。3D集成藉由垂直堆疊複數裝置而在體積而非在面積增加裝置元件密度，而克服2D電路的微縮限制。然而，3D電路有著其優勢及劣勢。儘管3D電路已成功地以3D NAND展示，邏輯裝置的3D集成帶來一組獨特的挑戰。
根據本發明之一實施例，一種用於形成一裝置的方法包含接收一基板，有著奈米通道配置在該基板上方並且以平行於該基板之一工作表面的一方向延伸，該奈米通道佈置成使得第一奈米通道垂直配置於在一垂直堆疊之中的第二奈米通道上方，該奈米通道有著環繞該等奈米通道之橫剖面而形成的一閘極；將一聚合物混合物沉積在該基板之上，填充該奈米通道周圍的開放空間；引發該聚合物混合物之自組裝，導致形成聚合物圓柱平行於該基板之該工作表面並且垂直於該奈米通道而延伸；以及將該聚合物圓柱充分金屬化以產生對於該奈米通道之終端的一電性連接。
根據本發明之一實施例，一種用於形成一裝置的方法包含接收具有三維（3D）結構的一基板，該三維結構包含複數奈米片材、複數壁、以及複數空腔，該複數奈米片材的其中一者包含一第一片材，其以該複數空腔的其中一者在第一方向與該複數奈米片材之第二片材分開，該複數奈米片材係藉由該複數壁加以支撐，該複數奈米片材沿正交於該第一方向的一第二方向延伸，該第一片材沿在一第三方向的一水平平面與該複數奈米片材之一第三片材間隔，該第三方向與該第一及該第二方向正交；以及使用一定向自組裝製程在該3D結構之內形成複數圓柱內連接，其中該複數空腔每一者包含該複數圓柱內連接的其中一者。
根據本揭露之一實施例，一種用於形成一裝置的方法包含：在一基板上方形成複數奈米線路之一第一堆疊，複數奈米線路之該第一堆疊包含第一奈米線路及第二奈米線路，該第一奈米線路佈置在該基板上方的一第一平面之中，該第二奈米線路佈置在該第一平面上方的一第二表面之中；以及在該第一奈米線路以及該第二奈米線路之間以一第一定向自組裝製程形成一第一組聚合物圓柱。
如先前提及，3D積體裝置之一垂直堆疊設計提供堆積密度的增加。然而，3D集成有著因3D裝置結構之垂直性引起的一些工程困難。此揭露案敘述用於減輕若干這些問題的方法之實施例。
3D集成藉由垂直堆疊複數裝置以增加在體積之中而非面積之中的裝置元件密度，而克服2D電路的微縮限制。垂直堆疊裝置元件的一項劣勢係其因為裝置元件之終端無法自該裝置之頂面接取而產生障礙。當在裝置元件之間形成內連接時，這特別地困擾。當形成內連接時的一個問題係傳統內連接發展製程係由上至下製程。舉例而言，如本領域之中通常知識者所理解，內連接結構（如用於接觸窗或介層窗的孔洞）係藉由垂直蝕刻加以形成。這對2D裝置之內連接的形成而言係可接受的，因為裝置元件每一者之終端可從基板上方接取。在3D裝置的例子之中，裝置元件垂直地堆疊並且並非所有裝置元件之終端可自該裝置之頂部接取，並且內連接可能必須水平地路由在垂直層之中的裝置元件之間。因此，可在垂直層之間形成水平內連接的一種內連接發展製程可減輕將3D結構內連接的困難。
3D集成的另一問題係內連接之金屬化。通常而言，內連接特徵部（如用於接觸窗或介層窗的孔洞）係藉由使用傳統的由上至下的方法將金屬沉積進入該蝕刻的孔洞而金屬化。在3D集成的例子之中，如上所討論，該內連接結構係加以垂直地路由，並且無法使用傳統的由上至下的金屬化製程加以金屬化。
藉由使用允許在垂直堆疊裝置元件之間的水平路由的內連接之形成的定向自組裝加以形成內連接，本發明之實施例優勢地克服以上問題。因此，一個以上的實施例將使用橫剖面的圖1A-4F以及圖2之流程圖加以敘述。使用定向自組裝形成內連接之進一步實施例將使用圖3-7加以敘述。
圖1A-1F繪示根據本申請案之一實施例的在各種不同製造階段期間的一半導體裝置之橫剖面圖。
圖1A繪示例示3D積體裝置之橫剖面圖，而圖1B繪示在圖1A之中所繪示的3D裝置之頂視圖。在此示意實施例之中，3D積體裝置係一環繞式閘極（gate-all-around）電晶體。該3D積體裝置可能包含垂直堆疊結構，該垂直堆疊結構包含可能被用以形成邏輯裝置（例如互補式金屬氧化物半導體（CMOS）裝置）、記憶裝置（例如一NAND或NOR記憶體）的奈米片材或者奈米佈線。
在一繪示實施例之中，該奈米片材（當片材的寬度係在奈米領域之中時的奈米佈線或者奈米通道）包含垂直堆疊在一第一奈米片材102上方的一第二奈米片材104，該第一奈米片材102形成於一絕緣層108上方，絕緣層108形成於一基板110上方。絕緣層108可能包含一絕緣氧化物材料（例如氧化矽或者二氧化矽），並且可能進一步包含如氮化矽的其他介電材料。基板110可能係一塊材基板，如一塊材矽基板、絕緣體上矽（silicon on insulator ）基板、或者各種不同的其他半導體基板（包含鍺基板、碳化矽基板、氮化鎵基板、砷化鎵基板、及其他者）。
在各種不同實施例之中，第一奈米片材102可能包含複數的第一型電晶體，並且第二奈米片材104可能包含複數的第二型電晶體。在一個以上實施例之中，該第一型電晶體可能係環繞式閘極場效電晶體、一非揮發性記憶體（如一NAND或NOR記憶體）、用於一揮發性記憶體（如SRAM、DRAM）之中的電晶體或者電容器、及其他者。相似地，在一個以上實施例之中，該第二型電晶體可能係環繞式閘極場效電晶體、一非揮發性記憶體（如一NAND或NOR記憶體）、用於一揮發性記憶體（如SRAM、DRAM）之中的電晶體或者電容器、及其他者。
在一示例之中，第一奈米片材102可能包含複數的n型MOS裝置，並且第二奈米片材104可能包含複數的p型MOS裝置。在另一示例之中，第一奈米片材102可能包含複數的p型MOS裝置，並且第二奈米片材104可能包含複數的n型MOS裝置。第一奈米片材102及第二奈米片材104以以下方式安置在該基板上方：第一奈米片材102及第二奈米片材104在平行於該基板之一工作表面的一方向之中延伸。在各種不同實施例之中，該第一奈米片材102可能垂直堆疊在第二奈米片材104上方。
第一奈米片材102以及第二奈米片材104可能在一水平方向之中延伸並且藉由物理包裹在第一奈米片材102及第二奈米片材104周圍的閘極106加以支撐。閘極106可能包含多晶矽、氮化鈦、及/或本領域中通常知識者習知的其他金屬材料。
第一奈米片材102及第二奈米片材104在閘極106之間延伸，形成複數空腔112以及奈米通道，該複數空腔係以藉由將閘極106之相鄰對所界定的溝槽為形式，而該奈米通道係形成在該奈米片材與閘極106之間各個交點處。再者，一組外部空間113形成在第一奈米片材102及第二奈米片材104延伸超過外側的閘極106處以及在閘極106延伸在第二奈米片材104上方處。第一奈米片材102及第二奈米片材104係藉由複數空腔112加以垂直分隔。複數空腔112以正交於第一奈米片材102以及第二奈米片材104的一方向延伸，並且取向為平行於閘極106。
如本領域中通常知識者所理解，第一奈米片材102及第二奈米片材104（或者奈米佈線，在其他實施例之中）可藉由以下加以形成：形成主動層及犧牲層之一交替系列、相對應於不同的場效電晶體（FET）將此等交替層圖案化成個別的奈米片材或奈米佈線、並且接著相對於圖案化後的主動層選擇性移除犧牲層。主動及犧牲層可能由二個不同的層所構成，該不同的二層可相對於彼此而選擇性蝕刻而成交替的層。舉例而言，主動層可能被選擇為選自週期表的第III-V族的一材料，而犧牲層可能被選擇為選自週期表的第II-VI族的一材料。
藉由奈米片材（奈米佈線或奈米線路）與閘極106的交會所形成的奈米尺度電晶體通道可有著各種不同的橫剖面形狀，諸如圓形、矩形、或方形，並且可能有著修圓的邊緣。第一及第二奈米片材102及104可能藉由一閘極介電質（諸如氧化矽、氮氧化矽、鉿基氧化物、或其他者）而與閘極106隔離，並且該第一及第二奈米片材102及104可能由任何材料構成並且可能以本領域中通常知識者習知的任何方式加以形成。在一實施例之中，包裹第一奈米片材102與第二奈米片材104周圍的閘極106具有有著分立面的外部側壁。在其他實施例之中，包裹奈米片材周圍的閘極106可具有圓形外部側壁。接觸閘極介電質的閘極106之內壁可以任何合適的形狀所形成，例如矩形、圓形或大致上圓形。
儘管圖1A繪示二個互補式奈米片材之單一垂直堆疊結構，但複數的奈米片材可堆疊以形成一3D積體裝置。
圖1B繪示該3D積體裝置之頂視圖。如在圖1B之中所繪示，複數的垂直堆疊結構可形成為與彼此相鄰。如在圖1B之中所繪示，在由基板114之工作表面形成的一水平平面上，包含一第二奈米片材104（形成在一第一奈米片材102上方）的額外垂直堆疊結構可形成為與彼此相鄰。舉例而言，水平平面每一者可包含複數的奈米片材，例如在第一平面之中的複數的第一奈米片材102、以及在第一平面上方的第二平面之中的複數的第二奈米片材104。
如在圖1A-1B之中所繪示，複數空腔112在與第一奈米片材102及第二奈米片材104正交的一方向（例如進入圖1A的紙平面之中）之中延伸。再者，因為複數空腔112被第二奈米片材104阻擋，複數空腔112不可自該裝置的上方接取。從而，因為缺少從該基板上方的接取，以傳統的由上至下內連接發展製程形成水平內連接係困難的。
有優勢地，如在圖1C-1F之中所繪示，一定向自組裝（DSA）方法被使用以在垂直堆疊結構之間形成水平路由的內連接。
參考圖1C，一聚合物混合物116塗佈在基板上方並且將第一奈米片材102及第二奈米片材104與閘極106之間的複數空腔112、複數的外部空間113、以及基板114之整個工作表面加以填充。然而，塗佈聚合物混合物116之前，塗佈一填充材料115以填充在第一奈米片材102及絕緣層108之間的空腔。填充材料115可能係基質材料（即聚合物混合物116之第一聚合物）或者其他材料，諸如一光阻材料、含非晶碳層、及其他者。替代地，在一實施例之中，填充材料115與聚合物混合物116係相同材料，並且被應用於相同的製程步驟之中。在如此的一實施例之中，第一奈米片材102及下伏絕緣層108之間的距離使得在它們之間沒有內連接圓柱結構被形成。
在各種不同實施例之中，聚合物混合物116包含一嵌段共聚合物，其包含複數單體的嵌段。作為一示例，嵌段共聚合物可能包含第一單體之一嵌段（-A-A-…A-A-）以及第二單體之一嵌段（-B-B-…B-B-）。因此，可自第一單體（A）形成第一聚合物，而可自第二單體（B）形成第二聚合物。在一個以上實施例之中，聚合物混合物116係一嵌段共聚合物（(-A-A-A-B-B-B-B) － (-A-A-A-B-B-B-B) - … (-A-A-A-B-B-B-B-) -）。在進一步實施例之中，聚合物混合物116可能亦係另一嵌段共聚合物，具有不同的第一及第二單體之比率。用以形成嵌段共聚合物的聚合物前驅物之示例包含甲基丙烯酸甲酯、苯乙烯、二甲基矽氧烷、環氧乙烷、丁二烯、乙烯基吡啶、異戊二烯、乳酸、及其他者。
在各種不同的實施例之中，第一單體在聚合物混合物116之中有著第一莫耳分率，並且第二單體在聚合物混合物116之中有著第二莫耳分率。如本領域之中通常知識者所知，嵌段共聚合物之化學成分可藉由改變單體之成分與莫耳分率加以裁適，俾以控制退火製程之後的相分離類型。在退火步驟期間，在嵌段共聚合物之中的單體之嵌段經受微相分離以形成微結構，該微結構包含第一單體之小聚合物單元以及第二單體之小聚合物單元。在重複的圖案或者週期的結構之中，第一單體的這些單元（或者第一均聚合物）可獨立於第二單體的單元（第二均聚合物）。圖案之類型可係嵌入第二均聚合物之基質中的第一均聚合物（或相反亦然）之球體、嵌入第二均聚合物之基質中的第一均聚合物（或相反亦然）之六方密積圓柱、螺旋二十四面體、或者交替的第一均聚合物及第二均聚合物之薄片。
如本領域中通常知識者所理解，聚合物混合物116之化學成分及/或分子量可能基於所需要的裝置結構幾何形狀加以微調或配製，包含臨界尺度、節距、微相分離、體積分率、交互作用參數、及聚合物混合物之聚合度。在各種不同實施例之中，控制聚合物混合物116之成份，使得後續的相分離形成嵌入在該第二均聚合物之基質中的第一均聚合物（或相反）之六方密積圓柱。
在一實施例之中，聚合物混合物116可能係旨在形成一圓柱結構並且可能包含聚苯乙烯-b-聚二甲基矽氧烷（PS-b-PDMS）嵌段共聚合物、聚苯乙烯-b-聚甲基丙烯酸甲酯（PS-b-PMMA）嵌段共聚合物、或者聚苯乙烯-b-2-聚乙烯吡啶（PS-P2VP）嵌段共聚合物。在各種不同實施例之中，聚合物混合物116可能使用本領域中通常知識者習知的任何傳統方式（例如利用一軌道工具的旋塗）加以沉積。
在一實施例之中，聚合物混合物116係藉由嵌段共聚合物（每一者包含相同的二聚合物）之混合物形成的雙層雙嵌段共聚合物混合物。在其他實施例之中，聚合物混合物116可能包含多嵌段共聚合物混合物，例如藉由將包含三聚合物的嵌段共聚合物混合物混合而形成的三嵌段三元聚合物混合物（(-A-A-A-B-B-B-B-C-C-)－(-A-A-A-B-B-B-B-C-C-) - … (-A-A-A-B-B-B-B-C-C- ) -）。
在各種不同的實施例之中，除了嵌段共聚合物，聚合物混合物116可能亦包含一溶劑。該溶劑可能被選擇為中性的，或者被選擇為使得在後續的溶劑退火步驟之中聚合物混合物116之少數聚合物係高度可溶於該溶劑的，以引發包含聚合物混合物116的聚合物之自對準。溶劑之示例可包含丙酮、二硫化碳、二甲基甲醯胺、甲苯、以及四氫呋喃。
在一實施例之中，聚合物混合物116包含雙層雙嵌段共聚合物，配製以形成第一組圓柱，其中在後續步驟中的微相分離之後，第一組圓柱之圓柱每一者包含被基質118圍繞的聚合物混合物116之第一聚合物，該基質118包含聚合物混合物116之第二聚合物。從而，如本領域中通常知識者所理解，在一實施例之中，第二聚合物（基質材料）係在聚合物混合物116之中的主要聚合物，而用以形成第一組圓柱的第一聚合物係聚合物混合物116之中的少數聚合物。
在其他實施例之中，三嵌段三元聚合物（例如聚異戊二烯-b-聚苯乙烯-b-聚乳酸）可能配置以形成第一組圓柱（包含第一少數聚合物）以及第二組圓柱（包含第二少數聚合物），二者皆被包含主要第三聚合物的基質材料所圍繞（或其任何組合）。在若干實施例之中，第一組圓柱可能係虛擬內連接，其與對應奈米片材相交及形成終端並且有助於第二組圓柱之形成（或相反亦然）。在其他實施例之中，三嵌段三元聚合物可能配置以形成核殼（core-shell）圓柱（亦即在第三聚合物的基質之中包含第一聚合物的圓柱形成在包含第二聚合物的圓柱之內，或者其任何組合），俾以形成比雙層雙嵌段共聚合物混合物來得薄的圓柱。
通常而言，為了控制在後續步驟之中的自對準結構之微相分離之位置及方向，需要如釘紮結構的導引圖案。有優勢地，在各種不同實施例之中，複數空腔112包含水平延伸至基板的奈米片材並且由閘極106所側夾，在可用作釘紮結構的奈米片材及閘極106之交會處形成奈米通道。有優勢地，這允許在複數空腔112之內圓柱之形成，以在無法從基板上方接取複數空腔112的情況下用作內連接。奈米片材及閘極106用作釘紮結構的另一個優勢係可免除用於形成釘紮結構的額外微影製程步驟或者任何其他的導引模板，減少製程時間及成本。
在各種不同實施例之中，奈米片材可功能化而允許豐富種類的三維圓柱結構之形成，其有著基於奈米片材之週期性的可控制的彎曲、角度、及接合。有優勢地，在第一奈米片材102及第二奈米片材104包含互補式電晶體的各種不同實施例之中，第一奈米片材102及第二奈米片材104已功能化，因為形成在第一奈米片材102及第二奈米片材104之中的電晶體係相反地摻雜。舉例而言，如果第一奈米片材102包含nmos電晶體並且第二奈米片材104包含pmos電晶體，則因為例如表面能效應，第一奈米片材102之n摻雜可能吸引聚合物混合物116之少數聚合物，而相反摻雜的第二奈米片材104排斥該少數聚合物（或相反亦然）。如此的一種優勢係旨在形成圓柱的該聚合材料可被吸引至奈米片材之其中一者，並且自對準至一第一位準之中的一奈米片材之一電晶體之終端的其中一者，並且連接至在垂直相鄰位準之中的一奈米片材之一電晶體之一終端。舉例而言，旨在用作一內連接的一圓柱可：自對準至第二奈米片材104之一第一電晶體之一終端、水平延伸至相鄰電晶體、以及自對準至相鄰電晶體之第二奈米片材104之相同類型電晶體之終端、以及基於奈米通道之週期性在相鄰電晶體之間形成用於內連接的結構。
在各種不同實施例之中，除了摻雜，奈米片材可使用其他技術加以功能化，如藉由使用不同的材料，例如矽鍺與矽。舉例而言，pmos電晶體可具有矽鍺，其可被用以在微相分離期間優先吸引少數聚合物。選擇性功能化的其他方式可能係使用一遮罩製程以使用一表面材料選擇性覆蓋若干的奈米片材，例如使用一自組裝製程或一沉積製程。功能化奈米片材與定向自組裝技術之結合允許更加地更為複雜的一內連接圖案之形成。舉例而言，如果在相同水平平面之中的交替的奈米片材係不同地功能化（例如交替n型及p型區域），則因此形成的圓柱可被做成僅選擇性地接觸n型奈米片材而略過中間的p型奈米片材。舉例而言，與第二奈米片材104之電晶體之終端對準的圓柱可被路由以連接至在基板114之工作表面之水平平面上方未定向相鄰的第一奈米片材102之電晶體之中的終端。
參考圖1D，聚合物混合物116經受微相分離以形成一自組裝結構。舉例而言，在一實施例之中，微相分離可能由熱退火所引起，該熱退火使得包含聚合物混合物116的聚合物分離並且形成可包含重複圖案或週期結構的一結構。
熱退火可能包含熱板退火、爐退火、閃光燈基礎退火、快速熱退火、微波退火、或本領域中通常知識者習知的任何其他退火方法。在各種不同實施例之中，退火步驟可在50℃至500℃之間實施，並且在一實施例之中在200℃及400℃之間。
在其他實施例之中，溶劑氣相退火可用以引發微相分離。溶劑氣相退火首先包含放置基板（在其以聚合物混合物116塗佈之後）在有著溶劑氛圍的一腔室之中。用以形成該氛圍的溶劑可係對聚合物混合物116之聚合物之其中一者為選擇性的或者中性的。在溶劑氣相退火步驟期間，因為溶劑進入聚合物混合物116，聚合物混合物116之膜厚度可膨脹為其初始厚度的數倍。聚合物混合物116之膨脹而在包含聚合物混合物116的聚合物之間產生空間，這增加聚合物混合物116之鏈遷移率並且可能引發微相分離（即自組裝）。在其他實施例之中，可能需要一額外的焠火步驟以引發微相分離。舉例而言，用於溶劑退火的溶劑蒸氣可包含甲苯蒸氣或者庚烷蒸氣。
舉例而言，在一實施例之中，在微相分離之後，包含少數第一聚合物的第一組圓柱120嵌入在複數空腔112及複數外部空間113之內的包含主要第二聚合物的一基質118之中。
如本領域中通常知識者所理解，為了控制第一組圓柱120的方向及形成圖案，需要一釘紮結構，否則第一組圓柱將以隨機的不可控制圖案形成，在此稱為「指紋」圖案。從而，如在圖1D之中繪示，形成在複數外部空間113之中的第一組圓柱120之圓柱不在複數空腔112之內，並且因此，係在該釘紮結構之外並且以一隨機圖案形成圓柱，而形成在複數空腔之內（即在釘紮結構之內）的第一組圓柱120之圓柱以一可控制圖案形成。
在複數空腔112之內的第一組圓柱120垂直於第一奈米片材102與第二奈米片材104而延伸。第一組圓柱可能路由為延伸進入相鄰空腔之中，該相鄰空腔係由水平平面（形成在該基板之工作表面上方）之中的奈米片材或奈米佈線之相鄰垂直堆疊所形成，並且形成內連接在形成於奈米片材（或奈米佈線）之相鄰垂直堆疊之中的電晶體之終端之間。
在各種不同實施例之中，在溶劑退火步驟期間使用的溶劑蒸氣可被選擇為對聚合物混合物116之少數聚合物（即形成第一組圓柱120的聚合物）係高度選擇性的。在溶劑退火步驟期間，固體-液體介面朝基板-蒸氣界面垂直地向上移動，並且優先地包含少數聚合物。因此，過量的少數聚合物垂直向上彎曲經過奈米片材而成為較大的團聚物，在若干實施例之中其可能亦被用於形成接觸墊。少數聚合物圓柱之彎曲可藉由控制溶劑退火製程參數（如在各種不同實施例之中的蒸氣壓力及退火溫度）加以控制。
有優勢地，在各種不同實施例之中，延伸出複數空腔112的第一組圓柱120之部份可形成肘形並且向上彎曲，並且在一實施例之中甚至彎曲90度。這使得能夠在垂直堆疊的奈米片材或奈米佈線之內形成內連接，如以下在另一實施例之中討論。有優勢地，如以上所述，在自對準係由溶劑退火造成的若干實施例之中，水平延伸經過奈米片材的第一組圓柱120之部份可向上彎曲形成一「U形」，並且可在形成於第一奈米片材102之中的一電晶體與形成於第二奈米片材104之中的一電晶體之間提供接觸窗，或者提供在一上位準之中的一接觸墊。
圖1E繪示第一組圓柱120及形成於複數空腔112之外的基質118的移除步驟以及一可選擇步驟，該可選擇步驟係相對於包含第二聚合物的基質118，將包含第一聚合物的第一組圓柱120選擇性移除。
在各種不同實施例之中，以一蝕刻製程將第一組圓柱120之圓柱以及形成於複數空腔112之外的基質118移除。隨後的蝕刻步驟可包含蝕刻製程之組合。一定時濕式蝕刻或一平面化製程可能被用以將在第二奈米片材104上方包含圓柱的基質118移除。這之後可接著係使用一異向性蝕刻製程的一遮罩蝕刻製程，以將圍繞複數空腔112的基質118移除。
在若干實施例之中，第一組圓柱120之未使用圓柱可形成在複數空腔112之內以及在整個基板114之工作表面之上。將第一組圓柱120之這些未使用圓柱可能藉由形成蝕刻遮罩（亦即切割遮罩）並且使用微影製程加以移除，以將未使用圓柱選擇性移除。
可選擇地，如本領域中通常技藝者習知，使用選擇性將第一聚合物移除的一異向性濕式製程將第一組圓柱120移除，以形成圓柱開口121。有優勢地，在若干實施例之中，當形成聚合物混合物116時，藉由合成地裁適第一聚合物及第二聚合物，聚合物混合物116之第一聚合物及第二聚合物係可控制的，以確保與第二聚合物相比，蝕刻製程對第一聚合物的蝕刻係較為選擇性的（或者在其他實施例中相反亦然）。在第一組圓柱120移除之後，在一後續步驟之中圓柱開口121藉由使用一金屬將其填充而金屬化成為功能內連接。
在其他實施例之中，藉由使用一金屬滲入或嵌入第一組圓柱120，該第一組圓柱120可直接地金屬化，使得第一組圓柱120的移除步驟係不必要的。
參考圖1F，在奈米片材之垂直堆疊之間形成的結構被轉變為功能內連接。在若干實施例之中，其中包含第一組圓柱120的第一聚合物被移除，該結構係藉由使用沉積製程填充圓柱開口121加以金屬化。在一個以上實施例之中，原子層沉積可用以自ALD前驅物將材料沉積為有著如PMMA的特定化學品之聚合物嵌段。舉例而言，圓柱開口121可能使用一原子層沉積製程（ALD）以一金屬加以填充，其中如鉑的一金屬可使用一ALD前驅物加以沉積。
如上所述，聚合物混合物116係以有著對金屬沉積為選擇性的特定化學品的聚合物加以形成，俾以使用一沉積製程將第一組圓柱120金屬化。
在其他實施例之中，其中第一組圓柱120未選擇性移除，藉由將金屬粒子嵌入或滲入第一組圓柱120之空洞之中，內連接可金屬化。在若干實施例之中，舉例而言，藉由使用一循序滲透製程（SIS）嵌入或滲入，第一組圓柱120可金屬化。
在各種不同實施例之中，SIS製程可包含自組裝結構對一金屬前驅物化合物以及一反應前驅物的複數交替暴露。金屬前驅物化合物可包含三甲基鋁（TMA）、四氯化鈦（TiCl4 ）、二乙基鋅（DEZ）、或者六氟化物（WF6 ）。該反應前驅物可包含氧源（例如，H2 O、O2 、O3 、H2 O2 ）、還原劑（H2 、H2 S2 Si2 H6 、等等）、或者與該金屬前驅物反應的其他化合物。一吹掃步驟（例如N2 ）可在每一前驅物暴露之後加以實施，以移除殘留反應物。每一反應物之暴露可以一步驟或者以一系列的二個以上步驟加以實施，以控制滲入第一組圓柱120的材料之量。在各種不同實施例之中，金屬前驅物對聚合物混合物116之少數聚合物（其形成第一組圓柱120）有親和性，並且滲入該少數聚合物之表面（亦即第一組圓柱120之表面）。反應前驅物與形成在少數聚合物之表面之上的金屬前驅物完成反應，並且形成一組第一組金屬化圓柱123。舉例而言，以SIS製程形成的金屬之示例可包含金、鉑、Al2 O3 、TiO2 、ZnO、SiO2 、或者HfO2 。
在其他實施例之中，舉例而言，第一組圓柱120可能使用一氣相滲入製程（VPI）、氣相滲入（VPI）、或者多相氣相滲入（VPI）加以金屬化。
如本領域中通常知識者所理解，在形成功能內連接之後，一填充材料122可能形成在外部空間113之內，俾以隔離奈米佈線或奈米片材之垂直堆疊每一者以防止：在奈米佈線或奈米片材之相鄰垂直堆疊之間的串擾、電流注入、短路、及其他問題。填充材料122可包含如氧化矽、二氧化矽、或氮化矽的隔離氧化物，並且可使用矽的局部氧化製程（LOCOS）或任何本領域中習知的其他方法加以形成。
圖2係繪示根據本申請案之一例示實施例的用於在一3D積體裝置之內形成內連接的一製程之例示製程流程的流程圖。
如方框200之中說明並且參考圖1A所敘述，垂直堆疊的奈米片材以平行於該基板之工作表面的方向而形成在該基板上方，該奈米片材具有形成為環繞在該奈米片材之橫剖面周圍的閘極106。複數奈米通道及複數空腔112係藉由第一奈米片材102及第二奈米片材104與閘極106之交會所形成。第一奈米片材102及第二奈米片材104及閘極106可如本領域中通常知識者習知地形成，並且可能包含如圖1A之中敘述的材料。
如接下來在方框202之中所說明，並且參考圖1C敘述，複數空腔112及外部空間113被填充該開放空間的聚合物混合物116所填充。
如接下來在方框204之中所說明，並且參考圖1D敘述，聚合物混合物116經受自組裝，形成第一組圓柱120，該第一組圓柱120包含由聚合物混合物116之基質118（多數聚合物）圍繞的聚合物混合物之第一聚合物（少數）材料。
如接下來在方框206之中所說明，並且參考圖1E-1F敘述，第一組圓柱120被金屬化，在形成在奈米片材之相鄰堆疊之中的電晶體之終端之間形成功能內連接，奈米片材之相鄰堆疊形成在藉由基板114之工作表面形成的水平平面上方。第一組圓柱120的金屬化係藉由如圖1E之中敘述的將第一組圓柱120選擇性移除並且使用一金屬沉積製程，或者係以相同於圖1F之中敘述的方式，使用嵌入/滲透。如以上解釋，基質118被移除，並且填充材料122被形成在外部空間113周圍，俾以隔離奈米片材之垂直堆疊。
圖3A-3B繪示本申請案之替代實施例，其中圖3A-3B繪示根據本申請案之一實施例的製造之各種不同階段期間半導體裝置之橫剖面圖，其中圖3A繪示以相對應的第一組內連接形成第一奈米片材之後的該裝置之橫剖面圖，並且圖3B繪示在形成第二奈米片材及相對應的第二組內連接之後的該裝置之橫剖面圖。
不同於先前實施例，在此實施例之中，在形成下一個位準的奈米片材之前，內連接形成（或者至少沒有最終金屬化的內連接的圖案）在每一位準。因此根據圖3A，由圍繞第一奈米片材102的閘極106物理支撐的第一奈米片材102被形成在形成於一基板110上方的一絕緣層108上方。第一奈米片材102、閘極106、絕緣層108、及基板110可如本領域中通常知識者習知加以形成，並且可能包含圖1A之中敘述的相同材料。
儘管第一奈米片材102可能被功能化，例如被摻雜為選擇性吸引第二聚合物俾以形成接觸第一奈米片材102的圓柱結構，但不存在來自一上覆奈米片材的競爭表面。因此，當奈米片材之二位準（亦即第一奈米片材102及待形成的奈米片材104）相似地功能化時，例如皆係pmos裝置或皆係nmos裝置，此實施例可被使用。
如在先前實施例之中所述，將第一奈米片材102功能化為對第一自對準聚合物混合物之少數聚合物係吸引性的之後，該第一自對準聚合物混合物被塗佈在基板110上方。以圖1C之中敘述的相同方式，第一自對準聚合物混合物將形成在第一奈米片材102及閘極106之間的空腔以及圍繞第一奈米片材102及閘極106的區域加以填充。亦如以上關於圖1C所解釋，一填充材料115可塗佈在形成於第一奈米片材102及絕緣層108之間的空腔之間。
以第一自對準聚合物混合物塗佈基板110之後，第一自對準聚合物混合物經受微相分離並且形成包含少數聚合物嵌段的圓柱與包含多數聚合物嵌段的基質118。如以上所解釋，形成在複數空腔外的圓柱可移除，而在複數空腔內的圓柱金屬化以形成第一組金屬化圓柱123。如此的一項優勢係基質118用作將第一奈米片材102遮罩的一表面材料，並且允許額外的功能化奈米片材與內連接被形成在第一奈米片材102上方，同時第一奈米片材102維持為被遮罩的並且不受影響的。因此，在此實施例之中，後續的奈米片材可相似於第一奈米片材102加以功能化。
參考圖3B，由環繞第二奈米片材104的閘極106所物理支撐的第二奈米片材104被形成在第一奈米片材102上方。第二奈米片材104與閘極106可如本領域中通常知識者所習知地加以形成並且可包含形成於圖1A之中的相同材料。在形成第二奈米片材104之後，第二奈米片材104可如圖3A所述加以功能化。接著一第二自對準聚合物混合物以於圖3A之中敘述的相同方式塗佈在基板110上方。在一以上實施例之中，第二自對準聚合物混合物可被調整或配製，以形成與第一自對準聚合物混合物相比有著不同臨界尺度、節距、微相分離、體積分率、交互作用參數、及聚合度的內連接。在一實施例之中，第二自對準聚合物混合物及第一自對準聚合物混合物可包含相同的聚合物，但可藉由與第一自對準聚合物混合物相比具有不同分子量加以微調。在一實施例之中，藉由與第一自對準聚合物混合物相比具有不同的化學成份，第二自對準聚合物混合物可加以調整。在一個以上實施例之中，第一自對準聚合物混合物及第二自對準聚合物混合物可包含確切相同的材料，以形成具有相似臨界尺度及節距的二組圓柱。
以圖1C之中所敘述的相同方式，第二自對準聚合物混合物填充以下者：藉由第二奈米片材104及閘極106之交會所形成的空腔、以及圍繞第二奈米片材104及閘極106的區域。同時，藉由第一奈米片材102及閘極106之交會所形成的空腔維持被第一自對準聚合物混合物之基質材料所遮罩。
以第二自對準聚合物混合物塗佈基板110之後，藉上文圖3A之中敘述的相同方式，第二自對準聚合物混合物經受微相分離並且形成第二組圓柱，該第二組圓柱自對準至空腔之內的第二奈米片材104之電晶體。如上解釋，第二組圓柱之圓柱（在圍繞第二片材104及閘極106的區域之中形成）形成了無法控制的「指紋」圖案並且以上文圖3A之中所敘述之相同方式加以移除。
在一以上實施例之中，第二組圓柱之不需要圓柱可形成在空腔之內，並且藉由形成一蝕刻遮罩及使用如圖3A之中敘述的微影製程加以移除。
在第二組圓柱之不需要圓柱移除之後，第二組圓柱之剩餘圓柱被金屬化，藉由以下者形成第二組金屬化圓柱124：如圖1E之中敘述，選擇性移除第二組圓柱並且形成圓柱開口，並且使用金屬沉積製程填充該圓柱開口；或者以圖1F之中敘述的相同方式使用嵌入/滲入。
在形成第二組金屬化圓柱124之後，第一自對準聚合物混合物之基質118、第二自對準聚合物混合物之基質材料、以及填充材料115被移除，並且將包含第一奈米片材102及第二奈米片材104的垂直堆疊圍繞的開放區域係藉由以圖1F之中敘述的相同方式以填充材料122加以填充而隔離。替代地，在若干實施例之中，第一自對準聚合物混合物之基質118、第二自對準聚合物混合物之基質材料形成該裝置之隔離，並且因此未被移除並且以一絕緣填充材料替換。
在各種不同實施例之中，具有不同取向、形貌、及/或接面的複數組內連接可形成在包含奈米線路之複數堆疊（亦即奈米片材或奈米佈線之複數堆疊）的垂直結構之內。因此，一以上實施例將使用橫剖面圖4A-4D以及圖5之流程圖加以敘述。
圖4A-4D繪示根據本申請案之一實施例的在製造之各種不同階段期間的一半導體裝置之橫剖面圖，其中圖4A繪示在形成奈米片材之第二堆疊之後的該裝置之橫剖面圖，圖4B繪示在以第二自組裝聚合物混合物塗佈該裝置之後的該裝置之橫剖面圖，圖4C繪示在引發第二聚合物混合物之自組裝俾以形成用於內連接的第二圖案之後該裝置的橫剖面圖，並且圖4D繪示在用於內連接的第二圖案金屬化以形成功能內連接並且將該裝置隔離於相鄰裝置之後該裝置的橫剖面圖。
與先前敘述的實施例不同，本申請案之實施例包含形成內連接之複數垂直位準。如亦繪示於此實施例之中，若干的內連接之垂直位準可在單一DSA製程之中一起形成。作為例示，藉由形成始於圖1F之結構的內連接之額外垂直位準，此實施例建構在敘述於圖1A-1F之中的實施例之上（圖5之方框500）。
在一實施例之中，如圖1A-1F之中敘述的第一組金屬化圓柱123形成之後，複數奈米片材之第二堆疊可加以形成，並且第二組的水平路由內連接可使用第二定向自組裝製程加以形成，如圖4A-4C之中繪示。
有優勢地，在一以上實施例之中，具有不同取向及/或接合的複數組內連接可使用分別的定向自組裝製程彼此獨立而加以形成。
參考圖4A以及圖5之方框502包含佈置在第四平面之中的第四奈米片材314的複數奈米線路之第二堆疊，被堆疊在佈置於第三平面之中的第三奈米片材312上方。第三平面及第四平面被佈置在平行於基板之工作表面的一方向，並且因此，第一奈米片材102、第二奈米片材104、第三奈米片材312、以及第四奈米片材314全部與彼此平行。然而，在若干實施例之中，若干的奈米片材（例如第三奈米片材312、以及第四奈米片材314）可加以取向而垂直於第一奈米片材102及第二奈米片材104。
在一以上實施例之中，包含第三奈米片材312及第四奈米片材314的複數奈米片材之第二堆疊可包含與複數奈米片材之第一堆疊相同的材料，例如第一奈米片材102及第三奈米片材312可係相同材料。
在各種不同實施例之中，如以上解釋，第三奈米片材312及第四奈米片材314可被功能化為具有不同的摻雜或不同的材料，或者可使用遮罩製程加以功能化以獨立地形成如圖3之中敘述的內連接。
以圖1A之中敘述的相似方式，第三奈米片材312及第四奈米片材314係被閘極303圍繞並且包含第二複數開放空間318、第二複數外部開口322、以及第三複數開放空間320。
參考圖4B，使用第二聚合物混合物324塗佈基板110並且填充第二複數開放空間318、第三複數開放空間320、第一複數外部開口310、以及第二複數外部開口322，俾以形成第二組內連接。第二聚合物混合物324可係如關於以上敘述的聚合物混合物116所敘述的嵌段共聚合物。然而，第二聚合物混合物324之成份可能不同於聚合物混合物116之成份。
在一以上實施例之中，為了說明，奈米片材可能以以下方式加以功能化：使得少數聚合物（形成圓柱的聚合物材料）被吸引至第三奈米片材312或第二奈米片材104及第四奈米片材314（或相反亦然）。所形成的真正圖案因此係相當彈性的，允許設計者佈設不同圖案的內連接。
參考圖4C及圖5之方框504，第二聚合物混合物324經受微相分離以形成第二組自對準結構，其包含在第二奈米片材104及第三奈米片材312之間、以及在第三奈米片材312及第四奈米片材314之間的第二組圓柱326，相似於以上在圖1D之中敘述的製程。
取決於奈米片材如何功能化，在第二複數開放空間318及第三複數開放空間320二者之中，第二組圓柱326可自對準至形成在第三奈米片材312之內的電晶體。第二組圓柱326可包含第二聚合物混合物324之第一（少數）聚合物，並且被包含第二聚合物混合物324之第二（多數）聚合物的基質材料325圍繞。
在一以上實施例之中，如上所述，第二組圓柱326之複數圓柱可形成在第二奈米片材104及第三奈米片材312之間、以及在第三奈米片材312及第四奈米片材314之間，使得包含第一組圓柱120及第二組圓柱326的圓柱之量可能係不同的。
相似於以上關於圖1E所敘述，形成在第一複數外部開口310之中的第二組圓柱326之圓柱被移除。
參考圖4D及圖5之方框506，第二組圓柱326被金屬化，形成第二組功能化圓柱327。在一以上實施例之中，第二組圓柱326可移除而形成圓柱開口，使用圖1F之中敘述及繪示的相同方式的沉積製程以一金屬加以填充該圓柱開口。在一以上實施例之中，藉由圖1F之中敘述的滲入或嵌入，第二組圓柱326被金屬化。
在形成第二組功能化圓柱327之後，第二聚合物混合物324之基質材料325以圖1E之中敘述的相同方式加以移除，並且藉由以例如如圖1F之中敘述的一絕緣填充材料328填充而將第二複數外部開口322絕緣。
因此，圖6繪示根據本申請案之一實施例的在一製造階段期間的半導體裝置之橫剖面圖，其中圖6繪示在全域內連接形成在奈米片材之垂直堆疊上方之後的該裝置之橫剖面圖。
參考圖6，在形成於相鄰閘極303之間的第四奈米片材314上方的開放空間可能以額外的雙層雙嵌段共聚合物混合物加以塗佈（例如在圖1C或4B之中顯示的步驟之中），該額外的雙層雙嵌段共聚合物混合物可能亦係圖1C或4B之中的過量填充。在此實施例之中，形成在閘極303及第四奈米片材314上方的釘紮結構可能允許被取向垂直於下方層的內連接之形成。舉例而言，在第四奈米片材314上方的後續奈米片材可取向成垂直於第四奈米片材314。
因此，如上所解釋，舉例而言，包含額外的雙層雙嵌段共聚合物混合物之第一聚合物的第三組圓柱602以及第四組圓柱604可形成為與彼此正交，其中第三組圓柱602延伸在垂直於奈米片材的方向之中，並且第四組圓柱604形成在閘極303上方平行於奈米片材的一方向之中，該奈米片材形成在包含額外的雙層雙嵌段共聚合物混合物之第二聚合物606的一基質材料之中。第三組圓柱602及第四組圓柱604可能亦彼此相交並且可能在複數的位置之中連接，形成「T形」接合。舉例而言，第四組圓柱604可用作全域內連接。
第三組圓柱602及第四組圓柱604可使用如以上於圖1C-1F之中敘述的定向自組裝製程及金屬化製程加以形成及金屬化。
在各種不同實施例之中，如上所述，當以自對準聚合物混合物塗佈該基板時，圓柱可能亦形成在基板114之工作表面之開放區域之內。形成在基板114之工作表面之開放區域之中的圓柱可被用以將內連接路由在非完美地相鄰於彼此的垂直堆疊奈米片材或奈米佈線之間，並且將內連接路由在奈米片材或奈米佈線之不同垂直堆疊之不同位準之間。
圖7A-7B繪示根據本申請案之一實施例的一製造階段期間的半導體裝置之橫剖面圖，其中圖7A繪示在內連接被路由在基板之工作表面上方的奈米片材或奈米佈線之不同垂直堆疊之間之後的該裝置之頂視圖，而圖7B繪示向上傾斜內連接之橫剖面圖。
圖7A繪示形成在圖1之中的奈米片材之垂直堆疊的頂視圖。如圖7A之中所繪示，形成在奈米片材或奈米佈線（如奈米片材104）之垂直堆疊之間的第一組金屬化圓柱123可路由在各種方向之中，並且可連接至其他功能化圓柱，該功能化圓柱延伸離開形成在基板114之水平表面上方的奈米片材或奈米佈線之其他垂直堆疊。舉例而言，在一以上實施例之中，對準至第二奈米片材104之電晶體之終端的第一組金屬化圓柱123之一圓柱可路由為連接至一終端，該終端係在基板114之工作表面之水平平面上方未定向相鄰的奈米片材之另一垂直堆疊之第一奈米片材102之電晶體之中。
在一以上實施例之中，藉由溶劑退火步驟造成微相分離的情況下，延伸離開複數空腔112的第一組圓柱120之部份可在它們以上文圖1D敘述的相同方式焠火之後在每一端之上垂直彎曲。有著垂直彎曲的金屬化圓柱之橫剖面圖可在橫跨圖7A之線段7B-7B’的圖7B之中見到。
在一以上實施例之中，參考圖7B，延伸離開複數空腔112的金屬化圓柱123之部份可形成一肘形並且在一實施例之中向上彎曲至90度的角度。如此的一項優勢係允許形成在奈米片材之相同垂直堆疊內不同奈米片材之電晶體之間的內連接，以及/或者形成奈米片材之相同垂直堆疊之內的內連接，其垂直連接並且最終連接至如圖6之中敘述形成在奈米片材之垂直堆疊上方的一全域內連接。因此，本申請案之實施例亦包含形成一物理接觸窗，亦即對另一內連接的一電性連結。
儘管此發明已參考示意實施例敘述，但此敘述不旨在被理解為限制性意義。示意實施例之各種不同修改及組合，以及本發明之其他實施例，將對參考本說明書之後的本領域中通常知識者而言係顯而易見的。因此，所附申請專利請求項旨在包含任何如此的修改或實施例。
102:第一奈米片材 104:第二奈米片材 106:閘極 108:絕緣層 110:基板 112:空腔 113:外部空間 114:基板 115:填充材料 116:聚合物混合物 118:基質 120:第一組圓柱 121:圓柱開口 122:填充材料 123:第一組金屬化圓柱 124:第二組金屬化圓柱 303:閘極 310:第一複數外部開口 312:第三奈米片材 314:第四奈米片材 316:第一組圓柱 318:第二複數開放空間 320:第三複數開放空間 322:第二複數外部開口 324:第二聚合物混合物 325:基質材料 326:第二組圓柱 327:第二組功能化圓柱 328:絕緣填充材料. 602:第三組圓柱 604:第四組圓柱
為了更全面地理解本發明及其優點，現在參考以下結合附隨圖示所作的敘述，其中：
圖1A-1F繪示根據本申請案之一實施例的在各種不同製造階段期間的一半導體之橫剖面圖，其中圖1A繪示一3D裝置之橫剖面圖，圖1B繪示在圖1A之中繪示的3D裝置之頂視圖，圖1C繪示以一自組裝聚合物混合物塗佈之後的3D裝置之橫剖面圖，圖1D繪示在引發該聚合物混合物之自組裝俾以形成內連接之一圖案之後的該3D裝置之橫剖面圖，圖1E繪示在選擇性蝕刻內連接之圖案的一可選擇步驟之後的該3D裝置之橫剖面圖，以及圖1F繪示在金屬化內連接之圖案俾以形成功能內連接之後的該3D裝置之橫剖面圖；
圖2係繪示根據本申請案之一實施例的用於在一3D積體裝置之內形成內連接的一製程之一例示製程流程的流程圖；
圖3A-3B繪示根據本申請案之一實施例的各種不同製造階段期間的半導體裝置之橫剖面圖，其中圖3A繪示以相對應的第一組內連接形成第一奈米片材之後的該裝置之橫剖面圖，並且圖3B繪示在形成第二奈米片材及相對應的第二組內連接之後的該裝置之橫剖面圖；
圖4A-4D繪示根據本申請案之一實施例在各種不同製造階段期間的半導體裝置之橫剖面圖，圖4A繪示在形成奈米片材之第二堆疊於奈米片材之第一堆疊上方之後的該裝置之橫剖面圖，圖4B繪示以第二自組裝聚合物混合物塗佈該裝置之後的該裝置之橫剖面圖，圖4C繪示引發第二聚合物混合物之自組裝俾以形成用於內連接的第二圖案之後的該裝置之橫剖面圖，並且圖4D繪示將內連接之第二圖案金屬化俾以形成功能內連接之後的該裝置之橫剖面圖；
圖5係一流程圖，繪示根據本申請案之一實施例的使用二定向自組裝製程以在包含奈米片材之複數堆疊的3D積體裝置之內形成內連接的一製程之例示製程流程；
圖6繪示根據本申請案之一實施例的在一製造階段期間的一半導體裝置之橫剖面圖，其中圖6繪示在正交內連接形成在奈米片材之堆疊上方之後的該裝置之橫剖面圖；以及
圖7A-7B繪示根據本申請案之一實施例的在一製造階段期間的一半導體裝置之橫剖面圖，其中圖7A繪示在內連接被路由在該基板之工作表面上方的奈米片材或奈米佈線之不同垂直堆疊之間之後的該裝置之頂視圖，並且圖7B繪示一向上彎曲內連接之橫剖面圖。

Claims (20)

  1. 一種形成裝置的方法，該方法包含：接收一基板，有著奈米通道配置在該基板上方並且以平行於該基板之一工作表面的一方向延伸，該等奈米通道佈置成使得第一奈米通道垂直配置於在一垂直堆疊之中的第二奈米通道上方，該等奈米通道有著環繞該等奈米通道之橫剖面而形成的一閘極；將一聚合物混合物沉積在該基板之上，填充該等奈米通道周圍的開放空間；引發該聚合物混合物之自組裝，導致形成聚合物圓柱平行於該基板之該工作表面並且垂直於該等奈米通道而延伸；以及將該等聚合物圓柱充分金屬化以產生對於該等奈米通道之終端的電性連接。
  2. 如請求項1之形成裝置的方法，其中引發該聚合物混合物之自組裝的步驟包含形成第一圓柱及第二圓柱，該等第一圓柱由第一材料形成而該等第二圓柱由第二材料形成，該第一及第二材料不相同。
  3. 如請求項1之形成裝置的方法，其中將該等聚合物圓柱金屬化的步驟包含使第一金屬滲入該等聚合物圓柱之材料。
  4. 如請求項1之形成裝置的方法，其中來自該聚合物混合物的第二聚合物佔據該等圓柱周圍的空間，並且其中將該等聚合物圓柱金屬化的步驟包含移除該等聚合物圓柱並且以第一金屬取代。
  5. 如請求項1之形成裝置的方法，其中聚合物圓柱延伸進入一相鄰溝槽。
  6. 一種形成裝置的方法，該方法包含：接收具有三維(3D)結構的一基板，該三維結構包含複數奈米片材、複數壁、以及複數空腔，該複數奈米片材的其中一者包含第一片材，其以該複數空腔的其中一者在第一方向與該複數奈米片材之第二片材分開，該複數奈米片材係藉由該複數壁加以支撐，該複數奈米片材沿正交於該第一方向的第二方向延伸，該第一片材沿在第三方向的一水平平面與該複數奈米片材之第三片材間隔，該第三方向係與該第一及該第二方向正交；以及使用一定向自組裝製程在該3D結構之內形成複數圓柱內連接，其中該複數空腔每一者包含該複數圓柱內連接的其中一者。
  7. 如請求項6之形成裝置的方法，其中形成該複數圓柱內連接的步驟包含：實施一溶劑退火製程以形成延伸在該第一方向的第一內連接、延伸在該第二方向的第二內連接、以及延伸在該第三方向之中的第三內連接，該第一內連接、該第二內連接、以及該第三內連接係彼此電性耦合。
  8. 如請求項6之形成裝置的方法，其中形成該複數圓柱內連接的步驟包含： 使用包含一嵌段共聚合物的一聚合物混合物填充該複數空腔；轉變該聚合物混合物以形成複數聚合物圓柱，其中該複數空腔每一者包含該等聚合物圓柱之其中一者；以及金屬化該複數聚合物圓柱。
  9. 如請求項8之形成裝置的方法，其中形成該複數圓柱內連接的步驟包含：將該複數聚合物圓柱每一者與該複數奈米片材之一被選擇者加以選擇性接觸；或者將該複數聚合物圓柱之其中一者與該3D結構內的另一內連接加以選擇性接觸。
  10. 如請求項9之形成裝置的方法，其中該選擇性接觸步驟包含：在該複數奈米片材之內具有功能化奈米片材，並且在關於該功能化奈米片材的該定向自組裝製程期間優先吸引該複數聚合物圓柱。
  11. 如請求項8之形成裝置的方法，其中該複數聚合物圓柱包含：包含第一聚合物材料的第一組聚合物圓柱、以及包含第二聚合物材料的第二組聚合物圓柱，該第一聚合物材料係不同於該第二聚合物材料的聚合物材料。
  12. 如請求項8之形成裝置的方法，其中金屬化該複數聚合物圓柱的步驟進一步包含將一金屬滲入該複數聚合物圓柱之中。
  13. 如請求項8之形成裝置的方法，其中該複數聚合物圓柱包含被第二聚合物材料圍繞的第一聚合物材料，並且其中金屬化該聚合物圓柱的步驟進一步包含將該複數聚合物圓柱移除而形成複數圓柱開口，並且以一金屬填充該複數圓柱開口。
  14. 一種形成裝置的方法，該方法包含：在一基板上方形成複數奈米線路之第一堆疊，複數奈米線路的該第一堆疊包含第一奈米線路及第二奈米線路，該第一奈米線路佈置在該基板上方的第一平面之中，該第二奈米線路佈置在該第一平面上方的第二平面之中；以及以第一定向自組裝製程在該等第一奈米線路及該等第二奈米線路之間形成第一組聚合物圓柱。
  15. 如請求項14之形成裝置的方法，其中該第一定向自組裝製程進一步包含：以包含一雙嵌段共聚合物的第一聚合物混合物填充在該第一平面及該第二平面之間的一空腔；轉變該第一聚合物混合物，以形成該第一組聚合物圓柱；以及金屬化該第一組聚合物圓柱。
  16. 如請求項14之形成裝置的方法，進一步包含： 在複數奈米線路之該第一堆疊上方形成複數奈米線路之第二堆疊，複數奈米線路之該第二堆疊包含第三奈米線路以及第四奈米線路，該第三奈米線路佈置在該第二平面上方的一第三平面之中，該第四奈米線路佈置在該第三平面上方的第四平面之中；以及以第二定向自組裝製程在該第三奈米線路及該第四奈米線路之間形成第二組聚合物圓柱。
  17. 如請求項16之形成裝置的方法，其中該第二定向自組裝製程進一步包含：以包含一多嵌段共聚合物的第二聚合物混合物填充在該第三平面及該第四平面之間的一空腔；以及轉變該第二聚合物混合物，以形成該第二組聚合物圓柱；以及金屬化該第二組聚合物圓柱。
  18. 如請求項14之形成裝置的方法，進一步包含：在形成該第一組聚合物圓柱之前於複數奈米線路之該第一堆疊上方形成複數奈米線路之第二堆疊，複數奈米線路之該第二堆疊包含第三奈米線路及第四奈米線路，該第三奈米線路佈置在該第二平面上方的第三平面之中，該第四奈米線路佈置在該第三平面上方的第四平面之中；以包含一多嵌段共聚合物的一聚合物混合物，填充在該第一平面及該第二平面之間的第一空腔、以及在該第三平面及該第四平面之間的第二空腔； 轉變該聚合物混合物以形成該第一組聚合物圓柱以及第二組聚合物圓柱，該第一組聚合物圓柱包含在該第一平面及該第二平面之間的第一聚合物材料，該第二組聚合物圓柱包含在該第二平面及該第三平面之間的第二聚合物材料；以及將該第一組聚合物圓柱及該第二組聚合物圓柱金屬化。
  19. 如請求項18之形成裝置的方法，其中該第一組聚合物圓柱取向為正交於該第二組聚合物圓柱。
  20. 如請求項18之形成裝置的方法，其中在複數的位置，該第一組聚合物圓柱附接於該第二組聚合物圓柱。
TW109134057A 2019-10-02 2020-09-30 奈米結構之三維定向自組裝 TWI862699B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962909448P 2019-10-02 2019-10-02
US62/909,448 2019-10-02

Publications (2)

Publication Number Publication Date
TW202129842A TW202129842A (zh) 2021-08-01
TWI862699B true TWI862699B (zh) 2024-11-21

Family

ID=75274478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134057A TWI862699B (zh) 2019-10-02 2020-09-30 奈米結構之三維定向自組裝

Country Status (2)

Country Link
US (1) US11342427B2 (zh)
TW (1) TWI862699B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12216400B2 (en) * 2021-01-22 2025-02-04 Tokyo Electron Limited Directed self-assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201903966A (zh) * 2017-04-20 2019-01-16 美商微材料有限責任公司 自對準通孔處理流程
US20190039355A1 (en) * 2017-08-01 2019-02-07 Samsung Display Co., Ltd. Flexible display window and flexible display including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201903966A (zh) * 2017-04-20 2019-01-16 美商微材料有限責任公司 自對準通孔處理流程
US20190039355A1 (en) * 2017-08-01 2019-02-07 Samsung Display Co., Ltd. Flexible display window and flexible display including the same

Also Published As

Publication number Publication date
TW202129842A (zh) 2021-08-01
US11342427B2 (en) 2022-05-24
US20210104609A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
TWI707459B (zh) 用於形成三維記憶體元件的方法
TWI701813B (zh) 立體記憶體元件
TWI689085B (zh) 3d記憶體裝置和用於形成3d記憶體裝置的方法
CN109496361B (zh) 具有z字形狭缝结构的三维存储器件及其形成方法
EP2089909B1 (en) Fully and uniformly silicided gate structure and method for forming same
CN110970388A (zh) 半导体装置
TWI594364B (zh) 半導體積體電路(ic)及其製造方法
TW202114117A (zh) 半導體結構
TW202015216A (zh) 三維記憶元件中的堆疊間插塞及其形成方法
CN103378053B (zh) 具有自对准互连件和阻挡部分的半导体器件
CN108064225A (zh) 用于第二或第三行过渡金属薄膜的沉积的固有地选择性前驱体
TW202015223A (zh) 利用自然氧化層形成具有通道結構的三維記憶體件的方法
JP2021503173A (ja) 電流駆動能力を向上させたｈ形ｖｆｅｔ
TWI527154B (zh) 電接觸結構及其形成方法
JP2011523376A (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング）
CN111403397A (zh) 一种3d nand存储器及其制造方法
TWI792904B (zh) 電晶體元件中之閘極結構之形成方法
CN112992911A (zh) 半导体装置和制造该半导体装置的方法
TWI862699B (zh) 奈米結構之三維定向自組裝
TW201546872A (zh) 半導體積體電路的製造方法
TW201800329A (zh) 半導體裝置的形成方法
TWI872167B (zh) 用於高密度電路的具有集成堆疊3d金屬線之3d電路的製作方法
US10613438B2 (en) Self-aligned patterning methods which implement directed self-assembly
US9147750B2 (en) Process for fabricating a transistor comprising nanoscale semiconductor features using block copolymers
CN113921388A (zh) 半导体结构的制作方法