[go: up one dir, main page]

TWI861637B - 碳化矽金氧半導體場效電晶體及形成其之製造方法 - Google Patents

碳化矽金氧半導體場效電晶體及形成其之製造方法 Download PDF

Info

Publication number
TWI861637B
TWI861637B TW111149233A TW111149233A TWI861637B TW I861637 B TWI861637 B TW I861637B TW 111149233 A TW111149233 A TW 111149233A TW 111149233 A TW111149233 A TW 111149233A TW I861637 B TWI861637 B TW I861637B
Authority
TW
Taiwan
Prior art keywords
heavily doped
type heavily
layer
region
doped regions
Prior art date
Application number
TW111149233A
Other languages
English (en)
Other versions
TW202418404A (zh
Inventor
柯怡君
李承哲
Original Assignee
強茂股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 強茂股份有限公司 filed Critical 強茂股份有限公司
Publication of TW202418404A publication Critical patent/TW202418404A/zh
Application granted granted Critical
Publication of TWI861637B publication Critical patent/TWI861637B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/035—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon carbide [SiC] technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭露一種碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體之製造方法。碳化矽金氧半導體場效電晶體包括主動區域環繞主動區域的周邊區域，碳化矽金氧半導體場效電晶體包括半導體基板、外延層、場氧化層、多晶矽層、介電層以及金屬接觸層。半導體基板具有碳化矽層，外延層設置在半導體基板上且外延層具有摻雜層。多晶矽層設置在該氧化層上，多晶矽層在周邊區域具有複數個P型重摻雜區及複數個N型重摻雜區，複數個P型重摻雜區及複數個N型重摻雜區交替排列設置以形成齊納二極體。

Description

碳化矽金氧半導體場效電晶體及形成其之製造方法
本發明是關於一種碳化矽金氧半導體場效電晶體(Silicon Carbide Metal Oxide semiconductor Field Effect transistor,SiC MOSFET)及形成碳化矽金氧半導體場效電晶體的製造方法，特別是關於一種在多晶矽閘極包括齊納二極體(Zenor diode)的半導體裝置及形成其之製造方法。
功率半導體裝置包括絕緣閘極雙極電晶體(Insulated Gate Bipolar Transistors,IGBTs)及金氧半導體場效電晶體(MOSFET)裝置，碳化矽的金氧半導體場效電晶體具有臨界擊穿強度(breakdown strength)，能在較高溫下操作，提供更高的電流密度及支援更高的切換頻率。
雖然金氧半導體場效電晶體具有上述的優點，但因為較薄的閘極氧化層厚度及低的氧化層質量，在操作及靜電放電(ESD)應力的過程中由閘極偏壓引發的電壓突波，使得碳化矽金氧半導體場效電晶體的閘極氧化層是脆弱的。在習知技術當中，半導體裝置可增加額外的裝置來保護閘極氧化層受到電壓過衝及靜電放電的壓力。然而，額外的裝置必須增加額外的空間來設置相關 結構，且半導體裝置的單元間距將會增加，這在裝置發展上並非為正確的方向，習知的裝置及製造過程不適用於形成碳化矽金氧半導體場效電晶體的裝置。
綜上所述，習知的碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體的習知製造方法仍有許多問題，因此，本揭露提供一種碳化矽金氧半導體場效電晶體及形成其之製造方法，解決習知技術的缺失並增進產業上的實際利用。
有鑑於上述技術之問題，本揭露之主要目的就是在提供一種碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體之製造方法，其能在多晶矽閘極形成齊納二極體而無需增加額外的區域空間。
根據本發明之一目的，提出一種碳化矽金氧半導體場效電晶體，碳化矽金氧半導體場效電晶體包括主動區域及環繞主動區域的周邊區域，碳化矽金氧半導體場效電晶體包括半導體基板、外延層、場氧化層、多晶矽層、介電層以及金屬接觸層。半導體基板具有碳化矽層，外延層設置在半導體基板上，且外延層在外延層的頂表面具有摻雜層。場氧化層設置於外延層上，多晶矽層設置在場氧化層上，多晶矽層在周邊區域具有複數個P型重摻雜區及複數個N型重摻雜區，且複數個P型重摻雜區及複數個N型重摻雜區交替排列設置以形成齊納二極體。介電層覆蓋多晶矽層，介電層在主動區域具有第一接觸孔及在周邊區域具有第二接觸孔。金屬接觸層包括源極金屬及閘極金屬，源極金屬通過第一接觸孔電性連接摻雜層，且源極金屬及閘極金屬通過第二接觸孔電性連接齊納二極體。
較佳地，複數個P型重摻雜區及複數個N型重摻雜區可形成環狀外型，環狀外型具有圓角且複數個P型重摻雜區及複數個N型重摻雜區的每個摻雜的環形區連接至源極金屬。
較佳地，複數個P型重摻雜區及複數個N型重摻雜區的每個摻雜的環形區可具有區域寬度。
較佳地，複數個P型重摻雜區可包括第一P型重摻雜區及第二P型重摻雜區，且N型重摻雜區、第一P型重摻雜區及第二P型重摻雜區交替排列設置以形成齊納二極體，其中第一P型重摻雜區相較於第二P型重摻雜區具有較高摻雜濃度。
較佳地，複數個N型重摻雜區可包括第一N型重摻雜區及第二N型重摻雜區，且第一N型重摻雜區、第二N型重摻雜區及P型重摻雜區交替排列設置以形成齊納二極體，其中第一N型重摻雜區相較於第二N型重摻雜區具有較高摻雜濃度。
較佳地，複數個P型重摻雜區可植入硼離子且複數個N型重摻雜區可植入磷離子。
較佳地，摻雜層可包括P型井層、N型重摻雜層及P型重摻雜層，N型重摻雜層設置在P型井層內且P型重摻雜層相鄰於N型重摻雜層。
較佳地，N型重摻雜層可植入氮離子且P型重摻雜層可植入鋁離子。
較佳地，源極金屬可通過第一接觸孔電性連接N型重摻雜層及P型重摻雜層。
較佳地，源極金屬與摻雜層之間可設置鎳層。
根據本發明之一目的，提出一種形成碳化矽金氧半導體場效電晶體的製造方法，製造方法包括：提供半導體基板且設置外延層於半導體基板上，半導體基板具有碳化矽層；形成電流擴散層以界定主動區域及環繞主動區域的周邊區域；對外延層的前表面執行第一植入製程以形成摻雜層；通過場氧化層沉積製程形成場氧化層於外延層上；通過閘極多晶矽沉積製程形成多晶矽層於場氧化層上；對多晶矽層執行第二植入製程以形成複數個P型重摻雜區及複數個N型重摻雜區，複數個P型重摻雜區及複數個N型重摻雜區在周邊區域交替排列設置；蝕刻複數個P型重摻雜區及複數個N型重摻雜區以界定在周邊區域的齊納二極體及在主動區域的多晶矽閘極；通過層間介電層沉積製程形成介電層以覆蓋齊納二極體及多晶矽閘極；蝕刻介電層以形成在主動區域的第一接觸孔及在周邊區域的第二接觸孔；通過金屬沉積製程形成金屬接觸層，金屬接觸層通過蝕刻界定源極金屬及閘極金屬，源極金屬通過第一接觸孔電性連接摻雜層，源極金屬及閘極金屬通過第二接觸孔電性連接齊納二極體。
較佳地，複數個P型重摻雜區及複數個N型重摻雜區可形成環狀外型，環狀外型具有圓角且複數個P型重摻雜區及複數個N型重摻雜區的每個摻雜的環形區連接至源極金屬。
較佳地，複數個P型重摻雜區及複數個N型重摻雜區的每個摻雜的環形區可具有區域寬度。
較佳地，複數個P型重摻雜區可包括第一P型重摻雜區及第二P型重摻雜區，且N型重摻雜區、第一P型重摻雜區及第二P型重摻雜區交替排列設置以形成齊納二極體，其中第一P型重摻雜區相較於第二P型重摻雜區具有較高摻雜濃度。
較佳地，複數個N型重摻雜區可包括第一N型重摻雜區及第二N型重摻雜區，且第一N型重摻雜區、第二N型重摻雜區及P型重摻雜區交替排列設置以形成齊納二極體，其中第一N型重摻雜區相較於第二N型重摻雜區具有較高摻雜濃度。
較佳地，第二植入製程可包括硼離子植入以形成複數個P型重摻雜區以及磷離子植入以形成複數個N型重摻雜區。
較佳地，在第二植入製程後可提供退火製程。
較佳地，第一植入製程可包括P型井植入製程以形成P型井層、氮離子植入以形成N型重摻雜層以及鋁離子植入以形成P型重摻雜層，N型重摻雜層設置在P型井層內且P型重摻雜層相鄰於N型重摻雜層。
較佳地，在第一植入製程後可提供退火製程。
較佳地，製造方法可進一步提供鎳沉積製程以形成鎳層於源極金屬與摻雜層之間。
綜上所述，依本揭露之碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體的製造方法可具有一或多個下述優點：
(1)碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體的製造方法能通過簡單的製程再多晶矽閘極墊上形成齊納二極體的PN連續結構，半導體裝置不需要額外的部件來做為閘極的保護，且這將提供穩定的閘極耐用性，不會為了保護而占用碳化矽金氧半導體場效電晶體的主動區域。
(2)碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體的製造方法可在金氧半導體場效電晶體操作時與其他接面具有好的絕緣性，且藉由串連連續數量的齊納二極體設計讓這樣的保護是可控的。
(3)碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體的製造方法能使碳化矽金氧半導體場效電晶體有較小的單元尺寸，形成較低的特定導通電阻。
(4)碳化矽金氧半導體場效電晶體及形成碳化矽金氧半導體場效電晶體的製造方法能在P型重摻雜區或N型重摻雜區形成不同摻雜濃度區域，進而控制在正向或反向上的擊穿電壓。
11,41:半導體基板
12,42:外延層
13,43:場氧化層
14,24,34,44:多晶矽層
15,45:介電層
16,46:金屬接觸層
100:碳化矽金氧半導體場效電晶體
100A:主動區域
100P:周邊區域
121,421:電流擴散層
122,422:P型井層
123,423:N型重摻雜層
124,424:P型重摻雜層
141,241,341,441:N型重摻雜區
142,242,342,442:P型重摻雜區
143,243,343,443:齊納二極體
151,451:第一接觸孔
152,452:第二接觸孔
161,461:源極金屬
162,462:閘極金屬
163,463:鎳層
251,252,351,352:接觸孔
341A,441A:第一N型重摻雜區
341B,441B:第二N型重摻雜區
342A,442A:第一P型重摻雜區
342B,442B:第二P型重摻雜區
444:多晶矽閘極
HM:硬膜遮罩
P1:閘極多晶矽墊區域
P2:閘極多晶矽槽道區域
SP:間隔件
為使本揭露之技術特徵、詳細結構與優點及其所能達成之功效更為顯而易見，茲將本揭露配合以下附圖所描述的實施例進行說明： 第1A圖及第1B圖係為本揭露實施例之碳化矽金氧半導體場效電晶體之示意圖。
第2A圖及第2B圖係為本揭露實施例之碳化矽金氧半導體場效電晶體的齊納二極體之示意圖。
第3A圖至第3D圖係為本揭露另一實施例之碳化矽金氧半導體場效電晶體的齊納二極體之示意圖。
第4A圖至第4J圖係為本揭露實施例之形成碳化矽金氧半導體場效電晶體的製造流程之示意圖。
第5A圖至第5C圖係為本揭露實施例之第一植入製程的製造流程之示意圖。
第6A圖至第6C圖係為本揭露實施例之形成齊納二極體的製造流程之示意圖。
第7A圖至第7C圖係為本揭露另一實施例之形成齊納二極體的製造流程之示意圖。
為瞭解本揭露之技術特徵、內容與優點及其所能達成之功效，茲將本揭露配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本揭露實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本揭露於實際實施上的權利範圍。
所屬技術領域中通常知識者將理解的是，描述的實施例可以其他不同方式調整，本揭露的例示性實施例僅用來解釋及理解。附圖及說明在本質上是用來說明而非作為限制。相同或相似的標號在說明書指代相同或相似的元件。
在整個說明書中，應當理解的是，儘管術語「第一」、「第二」、「第三」在本文中可以用於描述各種元件，這些元件不應被這些術語所限制，這些術語的目的是用來表示一個元件與另一個元件的區別，因此，在不改變本揭露的描述下，文中所描述的第一元件可被稱為第二元件。在本文中，術語「或(or)」包括所有相關所列項目的任一及所有組合。
應當理解的是，當一個元件被指「在另一個元件或層上(on)」，或者是「連接於(connected to)」或「耦接於(coupled to)」另一個元件或層，它可直接在另一元件或層上，或者直接連接於或耦接於另一元件或層，或者當中可存在中間元件或層。相對的，當一個元件被指「直接在另一個元件或層上(directly on)」，或者是「直接連接於(directly connected to)」或「直接耦接於(directly coupled to)」另一個元件或層，則不存在中間元件或層。
請參閱第1A圖及第1B圖，其為本揭露實施例之碳化矽金氧半導體場效電晶體之示意圖，第1A圖示出碳化矽金氧半導體場效電晶體100的頂面視圖，第1B圖示出沿著第1A圖的虛線AA’的碳化矽金氧半導體場效電晶體100的剖面視圖。
如第1A圖及第1B圖所示，碳化矽金氧半導體場效電晶體100包括主動區域100A及周邊區域100P，周邊區域100P包括閘極多晶矽墊區域P1及閘極多晶矽槽道區域P2，周邊區域100P環繞主動區域100A。碳化矽金氧半導體場效電晶體100是設計來承受高電壓，而主動區域100A可驅動高電流。為防止電壓擊穿或其他通道效應，周邊區域100P是設置在主動區域100A的周圍以防止上述效應，主動區域100A也阻隔了來自外部元件的影響。
碳化矽金氧半導體場效電晶體100包括半導體基板11、外延層12、場氧化層13、多晶矽層14、介電層15以及金屬接觸層16。半導體基板11具有碳化矽層，提供外延生長製程以設置N型的外延層12於半導體基板11上，外延層12具有摻雜層，位於外延層12的頂表面。摻雜層是通過對外延層12的植入製程來形成，且在植入製程後提供退火製程。在主動區域100A，摻雜層包括電流擴散層121、P型井層122及N型重摻雜層123，電流擴散層121形成於外延層12的頂表面，P型井層122形成在電流擴散層121中且N型重摻雜層123設置在P型井層122內。在周邊區域100P以及主動區域100A與周邊區域100P之間的接面區域，摻雜層包括P型重摻雜層124，P型重摻雜層124相鄰於N型重摻雜層123。在本實施例中，N型重摻雜層123是植入氮離子而P型重摻雜層124是植入鋁離子。
場氧化層13通過場氧化層沉積製程設置於外延層12上，場氧化層13覆蓋摻雜層。多晶矽層14通過閘極多晶矽沉積製程形成於場氧化層13上，在主動區域100A，多晶矽層14是作為閘極結構，在周邊區域100P，多晶矽層14是設置在場氧化層13上的多晶矽閘極墊。為了保護閘極氧化層不受到電壓過衝及靜電放電(ESD)應力，本揭露在多晶矽閘極墊提供複數個N型重摻雜區141及複數個P型重摻雜區142，複數個P型重摻雜區142及複數個N型重摻雜區141交替排列設置以形成齊納二極體143。摻雜區的數量在本揭露中並無限制，摻雜區的數量可藉由對碳化矽金氧半導體場效電晶體100的保護需求來決定。
齊納二極體143包括由複數個P型重摻雜區142及複數個N型重摻雜區141連接的接續結構，為了形成上述結構，通過對未摻雜的多晶矽層14植入來形成高摻雜區，P型重摻雜區142是植入硼離子且N型重摻雜區141是植入磷離子。在本實施例中，複數個P型重摻雜區142及複數個N型重摻雜區141形成環狀外型，環形外型可為方形且具有圓角以增加在彎角處的保護。
介電層15覆蓋多晶矽層14，即介電層15覆蓋在主動區域100A的閘極結構並覆蓋在周邊區域100P的齊納二極體143。介電層15在主動區域100a具有第一接觸孔151及在周邊區域100P具有第二接觸孔152，第一接觸孔151的形成露出摻雜層，使得金屬接觸能電性連接於摻雜層。在周邊區域100P，第二接觸孔152的形成露出多晶矽層14，使得複數個P型重摻雜區142及複數個N型重摻雜區141可電性連接於金屬接觸以形成齊納二極體143。
金屬接觸層16包括源極金屬161及閘極金屬162，源極金屬通過第一接觸孔151電性連接摻雜層，且源極金屬161及閘極金屬162通過第二接觸孔152電性連接齊納二極體143。源極金屬161通過第一接觸孔151電性連接N型重摻 雜層123及P型重摻雜層124，在第一接觸孔151中，設置鎳層163在源極金屬161與該摻雜層之間。第二接觸孔152包含兩部分，一為連接至源極金屬161的接觸孔而另一為連接至閘極金屬162的接觸孔。複數個P型重摻雜區142及複數個N型重摻雜區141的環狀外型環繞連接至源極金屬161的第二接觸孔152，連接至閘極金屬162的第二接觸孔152電性連接於多晶矽層14。因此，交替的P型重摻雜區142及N型重摻雜區141連接至源極金屬161及閘極金屬162以操作齊納二極體143。
請參閱第2A圖及第2B圖，其為本揭露實施例之碳化矽金氧半導體場效電晶體的齊納二極體之示意圖，第2A圖示出具有P型重摻雜區242及N型重摻雜區241的多晶矽層24的頂面視圖，第2B圖示出沿著第2A圖的虛線BB’的齊納二極體的剖面視圖。
在第2A圖中，多晶矽層24是高濃度摻雜以形成P型重摻雜區242及N型重摻雜區241。首先，未摻雜的閘極多晶矽層形成於場氧化層上，使用N型重摻雜遮罩來界定N型重摻雜區241的位置，並將磷離子植入至多晶矽層24來形成N型重摻雜區241。N型重摻雜遮罩是環狀外型，且環狀外型遮罩的寬度相同。在N型重摻雜植入製程後，N型重摻雜區241可具有相同的區域寬度。類似於N型重摻雜區241，使用P型重摻雜遮罩來界定P型重摻雜區242的位置，並將硼離子植入至多晶矽層24來形成P型重摻雜區242。P型重摻雜區242也可具有相同的區域寬度，在植入製程後可提供退火製程。在其他實施例中，N型重摻雜遮罩及P型重摻雜遮罩可具有不同的摻雜區域寬度。
在習知的碳化矽金氧半導體場效電晶體，P型與N型重摻雜區可形成為長條形圖樣，即重摻雜區在長條形尾端並未連接，長條形圖樣可能較容易製作，然而，長條形尾端可能會導致電流洩漏。因此，在本揭露中，使用同心 圓狀的圖樣，例如環狀外型，可防止這樣的電流洩漏。N型重摻雜的環狀外型及P型重摻雜的環狀外型環繞連接至源極接觸的接觸孔251，N型重摻雜區241的內環連接於連接至源極接觸的接觸孔251，而N型重摻雜區241的外環連接於連接至閘極接觸的接觸孔252。如第2B圖所示，PN連續結構連接於源極金屬及閘極金屬，進而形成齊納二極體243，等效電路如第2B圖所示。
在習知的碳化矽金氧半導體場效電晶體當中，因為較薄的閘極氧化層厚度及低的氧化層質量，閘極氧化層對於在操作及靜電放電應力過程中引發於閘極的電壓突波是脆弱的，為了保護閘極氧化層不受到電壓過衝及靜電放電應力，形成齊納二極體243。形成於多晶矽層的齊納二極體243提供了設計空間上的優點，齊納二極體243不需要額外的空間來設置結構。另外，本揭露的結構在金氧半導體廠效電晶體操作上提供與其他裝置結構的良好絕緣性，與閘極電極及源極電極的連接是容易製成的，且形成碳化矽金氧半導體場效電晶體的簡單製程將於以下的實施立中描述。
請參閱第3A圖至第3D圖，其為本揭露另一實施例之碳化矽金氧半導體場效電晶體的齊納二極體之示意圖，第3A圖示出具有兩個P型重摻雜區的多晶矽層34的頂面視圖，第3B圖示出沿著第3A圖的虛線CC’的齊納二極體343的剖面視圖。第3C圖示出具有兩個N型重摻雜區的多晶矽層34的頂面視圖，第3D圖示出沿著第3C圖的虛線DD’的齊納二極體343的剖面視圖。
在第3A圖中，多晶矽層34是高濃度摻雜以形成P型重摻雜區及N型重摻雜區。首先，未摻雜的閘極多晶矽層形成於場氧化層上，使用N型重摻雜遮罩來界定N型重摻雜區341的位置，並將磷離子植入至多晶矽層34來形成N型重摻雜區341。N型重摻雜遮罩是環狀外型，且兩個N型重摻雜區341之間的寬度 大於N型重摻雜區341的寬度。在N型重摻雜植入製程後，使用第一P型重摻雜遮罩來界定第一P型重摻雜區342A的位置，並將硼離子植入至多晶矽層34來形成第一P型重摻雜區342A。接著使用第二P型重摻雜遮罩來界定第二P型重摻雜區342B的位置，並將硼離子植入至多晶矽層34來形成第二P型重摻雜區342B。第一P型重摻雜區342A相較於該第二P型重摻雜區342B具有較高摻雜濃度，在植入製程後提供退火製程。
在本實施例中，複數個第一P型重摻雜區342A、複數個第二P型重摻雜區342B及複數個N型重摻雜區341的每個摻雜區域的區域寬度都相同，包括第一P型重摻雜區342A及第二P型重摻雜區342B的P型重摻雜區可較N型重摻雜區341厚，基於額外更高摻雜的P型重摻雜植入區，電壓保護在正向或反向上可有所差異。
N型重摻雜的環狀外型及P型重摻雜的環狀外型環繞連接至源極接觸的接觸孔351，N型重摻雜區341的內環連接於連接至源極接觸的接觸孔351，而N型重摻雜區341的外環連接於連接至閘極接觸的接觸孔352。如第3B圖所示，N型重摻雜區341、第一P型重摻雜區342A及第二P型重摻雜區342B交替排列設置以形成齊納二極體，從源極到閘極的方向可具有較低的擊穿電壓，而從閘極到源極的方向可具有較高的擊穿電壓。
在第3C圖中，多晶矽層34是高濃度摻雜以形成P型重摻雜區及N型重摻雜區。首先，未摻雜的閘極多晶矽層形成於場氧化層上，使用第一N型重摻雜遮罩來界定第一N型重摻雜區341A的位置，並將磷離子植入至多晶矽層34來形成第一N型重摻雜區341A。接著使用第二N型重摻雜遮罩來界定第二N型重摻雜區341B的位置，並將磷離子植入至多晶矽層34來形成第二N型重摻雜區 341B，第一N型重摻雜區341A相較於該第二N型重摻雜區341B具有較高摻雜濃度。在N型重摻雜植入製程後，使用P型重摻雜遮罩來界定P型重摻雜區342的位置，並將硼離子植入至多晶矽層34來形成P型重摻雜區342。接著使用第二P型重摻雜遮罩來界定第二P型重摻雜區342B的位置，在植入製程後提供退火製程。
在本實施例中，複數個第一N型重摻雜區341A、複數個第二N型重摻雜區341B及複數個P型重摻雜區342的每個摻雜區域的區域寬度都相同，包括第一N型重摻雜區341A及第二N型重摻雜區341B的N型重摻雜區可較P型重摻雜區342厚，基於額外更高摻雜的N型重摻雜植入區，電壓保護在正向或反向上可有所差異。
N型重摻雜的環狀外型及P型重摻雜的環狀外型環繞連接至源極接觸的接觸孔351，第一N型重摻雜區341A的內環連接於連接至源極接觸的接觸孔351，而第一N型重摻雜區341A的外環連接於連接至閘極接觸的接觸孔352。如第3D圖所示，第一N型重摻雜區341A、第二N型重摻雜區341B及P型重摻雜區342交替排列設置以形成齊納二極體，從源極到閘極的方向可具有較高的擊穿電壓，而從閘極到源極的方向可具有較低的擊穿電壓。
在習知的碳化矽金氧半導體場效電晶體當中，因為較薄的閘極氧化層厚度及低的氧化層質量，閘極氧化層對於在操作及靜電放電應力過程中引發於閘極的電壓突波是脆弱的，為了保護閘極氧化層不受到電壓過衝及靜電放電應力，形成齊納二極體343。形成於多晶矽層的齊納二極體343提供了設計空間上的優點，齊納二極體343不需要額外的空間來設置結構。另外，本揭露的結構在金氧半導體廠效電晶體操作上提供與其他裝置結構的良好絕緣性，與閘極 電極及源極電極的連接是容易製成的，且形成碳化矽金氧半導體場效電晶體的簡單製程將於以下的實施立中描述。
請參閱第4A圖至第4J圖，其為本揭露實施例之形成碳化矽金氧半導體場效電晶體的製造流程之示意圖，第4A圖至第4J圖示出沿著第1A圖的虛線AA’的碳化矽金氧半導體場效電晶體的剖面視圖。
在第4A圖中，製造流程提供半導體基板41且設置外延層42於半導體基板上41，半導體基板41可為碳化矽層。製造流程提供外延層42且外延層具有第一導電類型，例如N型低摻雜層。
在第4B圖中，製造流程形成電流擴散層421以界定主動區域及環繞主動區域的周邊區域。利用氧化物硬膜遮罩HM，阻擋周邊區域，通過電流擴散層植入製程在主動區域形成電流擴散層421，形成電流擴散層421的區域為主動區域而阻擋區域為周邊區域。如前述實施例所示，周邊區域環繞主動區域，在形成電流擴散層421後，將氧化物硬膜遮罩HM移除。
在第4C圖中，製造流程對外延層的前表面執行第一植入製程以形成摻雜層。在形成電流擴散層421後，執行第一植入製程以形成摻雜層，摻雜層包括P型井層422、N型重摻雜層423及P型重摻雜層424。在主動區域，P型井層422形成於電流擴散層421且N型重摻雜層423設置在P型井層422內。在周邊區域及主動區域與周邊區域之間的接面區域，摻雜層包括P型重摻雜層424，第一植入製程的詳細步驟將於接續的實施例中描述。
在第4D圖中，製造流程通過場氧化層沉積製程形成場氧化層43於外延層42上。在形成外延層42及摻雜層後，執行氧化層沉積製程以形成場氧 化層43。在周邊區域的場氧化層43執行光照及蝕刻製程來形成預設厚度的場氧化層43，場氧化層43可執行氧化製程來形成覆蓋外延層42的場氧化層43。
在第4E圖中，製造流程通過閘極多晶矽沉積製程形成多晶矽層44於場氧化層43上。執行閘極多晶矽沉積製程形成多晶矽層44，如前述實施例所述，多晶矽層44是未摻雜的多晶矽層，摻雜區由接續的步驟製成。
在第4F圖中，製造流程對多晶矽層44執行第二植入製程以形成複數個P型重摻雜區442及複數個N型重摻雜區441，複數個P型重摻雜區442及複數個N型重摻雜區441在周邊區域交替排列設置。首先，使用N型重摻雜遮罩，在光照及蝕刻製程後，N型重摻雜遮罩界定複數個N型重摻雜區441的位置，通過N型重摻雜遮罩以磷離子植入來形成複數個N型重摻雜區441。
在形成N型重摻雜區441後，移除N型重摻雜遮罩，使用P型重摻雜遮罩界定複數個P型重摻雜區442的位置，通過P型重摻雜遮罩以硼離子植入來形成複數個P型重摻雜區442。複數個P型重摻雜區442及複數個N型重摻雜區441在周邊區域交替排列設置如同PN陣列。在形成P型重摻雜區442後，移除P型重摻雜遮罩並在第二植入製程後提供退火製程。
在第4G圖中，製造流程蝕刻複數個P型重摻雜區442及複數個N型重摻雜區441以界定在周邊區域的齊納二極體443及在主動區域的多晶矽閘極444。在形成複數個P型重摻雜區442及複數個N型重摻雜區441後，使用閘極遮罩來界定多晶矽閘極的位置，執行蝕刻製程以在周邊區域形成齊納二極體443及在主動區域形成多晶矽閘極444。
在本實施例中，複數個P型重摻雜區442及複數個N型重摻雜區441可形成環狀外型，環狀外型可具有圓角。複數個P型重摻雜區442及複數個N型重 摻雜區441的每個摻雜的環形區具有區域寬度，複數個P型重摻雜區442及複數個N型重摻雜區441的每個摻雜的環形區的區域寬度可相同。
在第4H圖中，製造流程通過層間介電層沉積製程形成介電層45以覆蓋齊納二極體443及多晶矽閘極444。在主動區域及周邊區域形成多晶矽閘極結構後，執行層間介電層沉積製程形成介電層45，介電層45的厚度可大約為0.55-0.95μm。
在第4I圖中，製造流程蝕刻介電層45以形成在主動區域的第一接觸孔451及在周邊區域的第二接觸孔452。在形成介電層45後，執行蝕刻製程以形成第一接觸孔451及第二接觸孔452，第一接觸孔451露出摻雜層，使得金屬接觸可以電性連接至摻雜層。在周邊區域，第二接觸孔452露出多晶矽層44，使得P型重摻雜區442及N型重摻雜區441可電性連接至金屬接觸以形成齊納二極體443。第一接觸孔451可執行鎳沉積製程以形成鎳層463於第一接觸孔451的底部。
在第4J圖中，製造流程通過金屬沉積製程形成金屬接觸層46，金屬接觸層46通過蝕刻界定源極金屬461及閘極金屬462，源極金屬461通過第一接觸孔451電性連接摻雜層，源極金屬461及閘極金屬462通過第二接觸孔451電性連接齊納二極體443。製造流程通過金屬化製程形成金屬接觸層46，例如鋁(Al)、鉻(Cr)、銅(Cu)、鎳(Ni)、金(Au)等導電材料可沉積於介電層45上並填滿接觸孔來形成金屬接觸層46，接著蝕刻金屬接觸層46來界定源極金屬461及閘極金屬462，源極金屬461及閘極金屬462是分開的且分別用作為源極電極及閘極電極。
在主動區域，源極金屬461通過第一接觸孔451電性連接P型重摻雜層424及N型重摻雜層423，在周邊區域，源極金屬461及閘極金屬462通過第二接觸孔452電性連接齊納二極體443。詳細來說，連接至源極金屬461的第二接觸 孔452連接於複數個P型重摻雜區442及複數個N型重摻雜區441的摻雜區內部，連接至閘極金屬462的第二接觸孔452連接於複數個P型重摻雜區442及複數個N型重摻雜區441的摻雜區外部，通過上述過程，具有高濃度摻雜的PN連續結構可形成連接至源極端及閘極端的齊納二極體443。
請參閱第5A圖至第5C圖，其為本揭露實施例之第一植入製程的製造流程之示意圖，第5A圖至第5C圖示出沿著第1A圖的虛線AA’的碳化矽金氧半導體場效電晶體的剖面視圖。
在第5A圖中，製造流程提供P型井植入製程以形成P型井層。本步驟接續第4B圖所述的步驟，外延層421設置在半導體基板42上，在此步驟中，製造流程使用硬膜遮罩HM來界定P型井層，執行P型井植入製程以形成P型井層422，P型井層422設置於電流擴散層421。
在第5B圖中，製造流程形成氮離子植入以形成N型重摻雜層423。在此步驟中，在硬膜遮罩HM的側壁形成間隔件SP，間隔件SP及硬膜遮罩HM用作為形成N型重摻雜層423的遮罩，N型重摻雜植入製程使用氮離子來形成N型重摻雜層423，在形成N型重摻雜層423後，移除硬膜遮罩HM及間隔件SP。
在第5C圖中，製造流程執行鋁離子植入以形成P型重摻雜層424。在此步驟中，硬膜遮罩用來界定P行重摻雜層424，硬膜遮罩執行光照及蝕刻製程，接著P型重摻雜植入製程使用鋁離子來形成P型重摻雜層424，P型重摻雜層424相鄰於N型重摻雜層423。在形成P型重摻雜層424後，移除硬膜遮罩HM並在植入製程後提供退火製程。
上述步驟提供形成摻雜區的實施例，然而，本揭露不侷限於此實施例，在其他實施例中，摻雜層及形成摻雜層的製造方法可根據碳化矽金氧半導體場效電晶體裝置的類型來調整。
請參閱第6A圖至第6C圖，其為本揭露實施例之形成齊納二極體的製造流程之示意圖，第6A圖至第6C圖示出沿著第1A圖的虛線AA’的碳化矽金氧半導體場效電晶體的剖面視圖。
在第6A圖中，製造流程通過閘極多晶矽沉積製程形成多晶矽層44於場氧化層42上。執行閘極多晶矽沉積製程形成多晶矽層44，多晶矽層44是未摻雜的多晶矽層，此步驟類似於第4E圖中所描述的步驟。
在第6B圖中，製造流程對多晶矽層44執行第二植入製程以形成複數個第一P型重摻雜區442A、第二P型重摻雜區442B及複數個N型重摻雜區441，N型重摻雜區441、第一P型重摻雜區442A及第二P型重摻雜區442B交替排列設置。首先，使用N型重摻雜遮罩，在光照及蝕刻製程後，N型重摻雜遮罩界定複數個N型重摻雜區441的位置，使用磷離子並通過N型重摻雜遮罩植入以形成複數個N型重摻雜區441。
在形成N型重摻雜區441後，移除N型重摻雜遮罩。使用第一P型重摻雜遮罩以界定第一P型重摻雜區442A的位置，使用硼離子並通過第一P型重摻雜遮罩植入以形成複數個第一P型重摻雜區442A，接著使用第二P型重摻雜遮罩以界定第二P型重摻雜區442B的位置，並植入硼離子以形成第二P型重摻雜區442A，第一P型重摻雜區442A相較於第二P型重摻雜區442B具有較高摻雜濃度。第一P型重摻雜區442A及第二P型重摻雜區442B形成高濃度摻雜的P型區，N型重 摻雜區441及高濃度摻雜的P型區交替排列設置如同PN陣列。在形成第二P型重摻雜區442B後，移除第二P型重摻雜遮罩且在第二植入製程後提供退火製程。
在第6C圖中，製造流程蝕刻複數個N型重摻雜區441以界定在周邊區域的齊納二極體443及在主動區域的多晶矽閘極444。在形成第一P型重摻雜區442A、第二P型重摻雜區442B及N型重摻雜區441後，使用閘極遮罩來界定閘極多晶矽的位置，執行蝕刻製程以形成在周邊區域的齊納二極體443及在主動區域的多晶矽閘極444。
在上述蝕刻製程後，製造流程可繼續在第4H圖中描述的製程，即接續製程可型成介電層、接觸孔及金屬接觸。類似的製程如第4H圖至第4J圖中的實施例所述，相同內容在此不重複描述。
請參閱第7A圖至第7C圖，其為本揭露另一實施例之形成齊納二極體的製造流程之示意圖，第7A圖至第7C圖示出沿著第1A圖的虛線AA’的碳化矽金氧半導體場效電晶體的剖面視圖。
在第7A圖中，製造流程通過閘極多晶矽沉積製程形成多晶矽層44於場氧化層42上。執行閘極多晶矽沉積製程形成多晶矽層44，多晶矽層44是未摻雜的多晶矽層，此步驟類似於第4E圖中所描述的步驟。
在第7B圖中，製造流程對多晶矽層44執行第二植入製程以形成複數個第一N型重摻雜區441A、第二N型重摻雜區441B及P型重摻雜區442B，第一N型重摻雜區441A、第二N型重摻雜區441B及P型重摻雜區442B交替排列設置。首先，使用第一N型重摻雜遮罩，在光照及蝕刻製程後，第一N型重摻雜遮罩界定複數個第一N型重摻雜區441A的位置，使用磷離子並通過第一N型重摻雜遮罩植入以形成複數個第一N型重摻雜區441A。接著將第一N型重摻雜遮罩更換為第 二N型重摻雜遮罩，第二N型重摻雜遮罩界定複數個第二N型重摻雜區441B的位置，使用磷離子並通過第二N型重摻雜遮罩植入以形成複數個第二N型重摻雜區441B。第一N型重摻雜區441A相較於第二N型重摻雜區441B具有較高摻雜濃度。
在形成第二N型重摻雜區441B後，移除第二N型重摻雜遮罩。使用P型重摻雜遮罩以界定P型重摻雜區442的位置，使用硼離子並通過P型重摻雜遮罩植入以形成複數個P型重摻雜區442，第一N型重摻雜區441A及第二N型重摻雜區441B形成高濃度摻雜的N型區，高濃度摻雜的N型區及P型重摻雜區442交替排列設置如同PN陣列。在形成P型重摻雜區442後，移除P型重摻雜遮罩且在第二植入製程後提供退火製程。
在第7C圖中，製造流程蝕刻複數個第一N型重摻雜區441A以界定在周邊區域的齊納二極體443及在主動區域的多晶矽閘極444。在形成第一N型重摻雜區441A、第二N型重摻雜區441B及P型重摻雜區442後，使用閘極遮罩來界定閘極多晶矽的位置，執行蝕刻製程以形成在周邊區域的齊納二極體443及在主動區域的多晶矽閘極444。
在上述蝕刻製程後，製造流程可繼續在第4H圖中描述的製程，即接續製程可型成介電層、接觸孔及金屬接觸。類似的製程如第4H圖至第4J圖中的實施例所述，相同內容在此不重複描述。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
11:半導體基板
12:外延層
13:場氧化層
14:多晶矽層
15:介電層
16:金屬接觸層
121:電流擴散層
122:P型井層
123:N型重摻雜層
124:P型重摻雜層
141:N型重摻雜區
142:P型重摻雜區
143:齊納二極體
151:第一接觸孔
152:第二接觸孔
161:源極金屬
162:閘極金屬
163:鎳層

Claims (20)

  1. 一種碳化矽金氧半導體場效電晶體，該碳化矽金氧半導體場效電晶體包含一主動區域及環繞該主動區域的一周邊區域，該碳化矽金氧半導體場效電晶體包含：一半導體基板，該半導體基板具有一碳化矽層；一外延層，設置在該半導體基板上，該外延層在該外延層的頂表面具有一摻雜層；一場氧化層，設置於該外延層上；一多晶矽層，設置在該場氧化層上，該多晶矽層在該周邊區域具有複數個P型重摻雜區及複數個N型重摻雜區，且該複數個P型重摻雜區及該複數個N型重摻雜區交替排列設置以形成一齊納二極體，該複數個P型重摻雜區及該複數個N型重摻雜區形成一環狀外型，該多晶矽層在該主動區域具有至少一多晶矽閘極；一介電層，覆蓋該多晶矽層，該介電層在該主動區域具有一第一接觸孔及在該周邊區域具有兩個第二接觸孔，該環狀外型環繞連接至該源極金屬的其中一個第二接觸孔，該第一接觸孔露出該摻雜層，各該第二接觸孔分別露出該多晶矽層；以及一金屬接觸層，包含一源極金屬及一閘極金屬，該源極金屬通過該第一接觸孔電性連接該摻雜層，該源極金屬及該閘極金屬分別通過各該第二接觸孔電性連接該齊納二極體，該環狀外型的內環連接於連接至該源極金屬的該其中一個第二接觸孔，該環狀外型的外環連接於連接至該閘極金 屬的另一個第二接觸孔。
  2. 如請求項1所述之碳化矽金氧半導體場效電晶體，其中該環狀外型具有圓角且該複數個P型重摻雜區及該複數個N型重摻雜區的每個摻雜的環形區連接至該源極金屬。
  3. 如請求項2所述之碳化矽金氧半導體場效電晶體，其中該複數個P型重摻雜區及該複數個N型重摻雜區的每個摻雜的環形區具有一區域寬度。
  4. 如請求項1所述之碳化矽金氧半導體場效電晶體，其中該複數個P型重摻雜區包含第一P型重摻雜區及第二P型重摻雜區，且該N型重摻雜區、該第一P型重摻雜區及該第二P型重摻雜區交替排列設置以形成該齊納二極體，其中該第一P型重摻雜區相較於該第二P型重摻雜區具有較高摻雜濃度。
  5. 如請求項1所述之碳化矽金氧半導體場效電晶體，其中該複數個N型重摻雜區包含第一N型重摻雜區及第二N型重摻雜區，且該第一N型重摻雜區、該第二N型重摻雜區及該P型重摻雜區交替排列設置以形成該齊納二極體，其中該第一N型重摻雜區相較於該第二N型重摻雜區具有較高摻雜濃度。
  6. 如請求項1所述之碳化矽金氧半導體場效電晶體，其中該複數個P型重摻雜區係植入硼離子且該複數個N型重摻雜區係植入磷離子。
  7. 如請求項1所述之碳化矽金氧半導體場效電晶體，其中該摻雜層包含一P型井層、一N型重摻雜層及一P型重摻雜層， 該N型重摻雜層設置在該P型井層內且該P型重摻雜層相鄰於該N型重摻雜層。
  8. 如請求項7所述之碳化矽金氧半導體場效電晶體，其中該N型重摻雜層係植入氮離子且該P型重摻雜層係植入鋁離子。
  9. 如請求項7所述之碳化矽金氧半導體場效電晶體，其中該源極金屬通過該第一接觸孔電性連接該N型重摻雜層及該P型重摻雜層。
  10. 如請求項1所述之碳化矽金氧半導體場效電晶體，其中該源極金屬與該摻雜層之間設置一鎳層。
  11. 一種形成碳化矽金氧半導體場效電晶體的製造方法，該製造方法包含：提供一半導體基板且設置一外延層於該半導體基板上，該半導體基板具有一碳化矽層；形成一電流擴散層以界定主動區域及環繞該主動區域的一周邊區域；對該外延層的一前表面執行一第一植入製程以形成一摻雜層；通過一場氧化層沉積製程形成一場氧化層於該外延層上；通過一閘極多晶矽沉積製程形成一多晶矽層於該場氧化層上；對該多晶矽層執行一第二植入製程以形成複數個P型重摻雜區及複數個N型重摻雜區，該複數個P型重摻雜區及該複 數個N型重摻雜區在該周邊區域交替排列設置；蝕刻該複數個P型重摻雜區及該複數個N型重摻雜區以界定在該周邊區域的一齊納二極體及在該主動區域的一多晶矽閘極，該複數個P型重摻雜區及該複數個N型重摻雜區形成一環狀外型；通過一層間介電層沉積製程形成一介電層以覆蓋該齊納二極體及該多晶矽閘極；蝕刻該介電層以形成在該主動區域的一第一接觸孔及在該周邊區域的兩個第二接觸孔，該環狀外型環繞連接至該源極金屬的其中一個第二接觸孔，該第一接觸孔露出該摻雜層，各該第二接觸孔分別露出該多晶矽層；通過一金屬沉積製程形成一金屬接觸層，該金屬接觸層通過蝕刻界定一源極金屬及一閘極金屬，該源極金屬通過該第一接觸孔電性連接該摻雜層，該源極金屬及該閘極金屬分別通過各該第二接觸孔電性連接該齊納二極體，該環狀外型的內環連接於連接至該源極金屬的該其中一個第二接觸孔，該環狀外型的外環連接於連接至該閘極金屬的另一個第二接觸孔。
  12. 如請求項11所述之製造方法，其中該環狀外型具有圓角且該複數個P型重摻雜區及該複數個N型重摻雜區的每個摻雜的環形區連接至該源極金屬。
  13. 如請求項12所述之製造方法，其中該複數個P型重摻雜區及該複數個N型重摻雜區的每個摻雜的環形區具有一區域寬度。
  14. 如請求項11所述之製造方法，其中該複數個P型重摻雜區包含第一P型重摻雜區及第二P型重摻雜區，且該N型重摻雜區、該第一P型重摻雜區及該第二P型重摻雜區交替排列設置以形成該齊納二極體，其中該第一P型重摻雜區相較於該第二P型重摻雜區具有較高摻雜濃度。
  15. 如請求項11所述之製造方法，其中該複數個N型重摻雜區包含第一N型重摻雜區及第二N型重摻雜區，且該第一N型重摻雜區、該第二N型重摻雜區及該P型重摻雜區交替排列設置以形成該齊納二極體，其中該第一N型重摻雜區相較於該第二N型重摻雜區具有較高摻雜濃度。
  16. 如請求項11所述之製造方法，其中該第二植入製程包含一硼離子植入以形成該複數個P型重摻雜區以及一磷離子植入以形成該複數個N型重摻雜區。
  17. 如請求項16所述之製造方法，其中在該第二植入製程後提供一退火製程。
  18. 如請求項11所述之製造方法，其中該第一植入製程包含一P型井植入製程以形成一P型井層、一氮離子植入以形成一N型重摻雜層以及一鋁離子植入以形成一P型重摻雜層，該N型重摻雜層設置在該P型井層內且該P型重摻雜層相鄰於該N型重摻雜層。
  19. 如請求項18所述之製造方法，其中在該第一植入製程後提供一退火製程。
  20. 如請求項11所述之製造方法，進一步提供一鎳沉積製程以形成一鎳層於該源極金屬與該摻雜層之間。
TW111149233A 2022-10-20 2022-12-21 碳化矽金氧半導體場效電晶體及形成其之製造方法 TWI861637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/048,440 2022-10-20
US18/048,440 US12490519B2 (en) 2022-10-20 2022-10-20 Semiconductor device including zener diode ring and manufacturing method of forming the same

Publications (2)

Publication Number Publication Date
TW202418404A TW202418404A (zh) 2024-05-01
TWI861637B true TWI861637B (zh) 2024-11-11

Family

ID=90729798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149233A TWI861637B (zh) 2022-10-20 2022-12-21 碳化矽金氧半導體場效電晶體及形成其之製造方法

Country Status (3)

Country Link
US (1) US12490519B2 (zh)
CN (1) CN117917778A (zh)
TW (1) TWI861637B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201539755A (zh) * 2014-04-03 2015-10-16 Ind Tech Res Inst 半導體結構
US20180090479A1 (en) * 2016-09-29 2018-03-29 Infineon Technologies Dresden Gmbh Semiconductor Devices and Methods for Forming a Semiconductor Device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945912A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
JP2002141507A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置とその製造方法
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
WO2014073656A1 (ja) * 2012-11-08 2014-05-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7400487B2 (ja) * 2020-01-17 2023-12-19 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201539755A (zh) * 2014-04-03 2015-10-16 Ind Tech Res Inst 半導體結構
US20180090479A1 (en) * 2016-09-29 2018-03-29 Infineon Technologies Dresden Gmbh Semiconductor Devices and Methods for Forming a Semiconductor Device

Also Published As

Publication number Publication date
US20240136348A1 (en) 2024-04-25
TW202418404A (zh) 2024-05-01
US12490519B2 (en) 2025-12-02
US20240234405A9 (en) 2024-07-11
CN117917778A (zh) 2024-04-23

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
US20140361349A1 (en) Trench shield connected jfet
JP5687128B2 (ja) 半導体装置およびその製造方法
WO2011151901A1 (ja) 半導体装置
US20230246077A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5985105B2 (ja) 半導体装置
CN112466922A (zh) 半导体装置
US12170311B1 (en) Manufacturing method for a power MOSFET with gate-source ESD diode structure
US20230021015A1 (en) Junction barrier schottky diode device and method for fabricating the same
JP2011040431A (ja) 半導体装置およびその製造方法
TWI861637B (zh) 碳化矽金氧半導體場效電晶體及形成其之製造方法
TWI843526B (zh) 半導體裝置及其製造方法
CN116598355A (zh) 一种集成结势垒肖特基的沟槽型功率mosfet器件及工艺流程
CN115458585A (zh) 半导体器件及其制备方法
EP4550976A1 (en) Semiconductor device and method for manufacturing same
US20250142877A1 (en) Gate trench power semiconductor devices having trench shielding regions and support shields that extend to different depths
JP7752780B2 (ja) 半導体装置およびその製造方法
US20250261400A1 (en) Semiconductor device
US20250241040A1 (en) Gate trench power semiconductor devices having deep trench shield connection patterns
US20260040613A1 (en) Gate trench power semiconductor devices having deep channel regions and related methods of fabricating same
WO2024150368A1 (ja) 半導体装置、および、半導体装置の製造方法
TW202027248A (zh) 半導體元件及其製造方法