[go: up one dir, main page]

TWI860052B - 顯示驅動器 - Google Patents

顯示驅動器 Download PDF

Info

Publication number
TWI860052B
TWI860052B TW112131475A TW112131475A TWI860052B TW I860052 B TWI860052 B TW I860052B TW 112131475 A TW112131475 A TW 112131475A TW 112131475 A TW112131475 A TW 112131475A TW I860052 B TWI860052 B TW I860052B
Authority
TW
Taiwan
Prior art keywords
latch
inverter
coupled
variable current
nand gate
Prior art date
Application number
TW112131475A
Other languages
English (en)
Other versions
TW202349075A (zh
Inventor
程智修
郭彥儒
周志憲
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW202349075A publication Critical patent/TW202349075A/zh
Application granted granted Critical
Publication of TWI860052B publication Critical patent/TWI860052B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

一種顯示驅動器，其包含一第一閂鎖器、一第二閂鎖器、一輸出緩衝器、至少一個可變電流源與一比較器。第一閂鎖器包含一輸入端與一輸出端，第二閂鎖器包含一輸入端與一輸出端，第二閂鎖器的輸入端耦接第一閂鎖器的輸出端。輸出緩衝器提供一輸出訊號，可變電流源耦接輸出緩衝器。比較器耦接第一閂鎖器、第二閂鎖器與可變電流源，其中比較器輸出控制訊號至可變電流源。

Description

顯示驅動器
本發明係關於一種驅動器，且特別關於一種顯示驅動器。
液晶顯示器具有重量輕、低功耗、零輻射等等之特徵，並廣泛用於許多資訊科技產品，例如電腦系統、手機與個人數位助理。
第1圖為先前技術之顯示裝置之示意圖。第2圖為先前技術之顯示裝置之源極驅動器輸出致能訊號、輸出訊號與高驅動訊號之波形圖。請參閱第1圖與第2圖，顯示裝置1包含一液晶顯示面板10、一閘極驅動器11與一源極驅動器12。顯示面板10包含多個畫素，每一畫素由一薄膜電晶體所組成。一般來說，源極驅動器12用以驅動顯示面板10之多條資料線(或稱源極線)。源極驅動器12設有多個驅動通道電路。每一驅動通道電路利用不同輸出緩衝器120驅動其中一條對應之資料線。在源極驅動器12中，輸出緩衝器120可輸出數位至類比轉換器之輸出訊號Y至顯示面板10之資料線。當顯示面板10之尺寸愈大，畫素之數量就愈多。隨著幀率及/或顯示面板10之解析度愈來愈高，掃瞄線之充電時間就會愈來愈短。為了在短時間內驅動(即充電或放電)一畫素，輸出緩衝器120需要具有足夠的驅動能力。也就是說，輸出緩衝器120需要具有足夠的迴轉率(slew rate)。為了增強迴轉率，源極驅動器12接收一源極驅動器輸出致能訊號SOE與一高驅動訊號HDR。源極驅動器輸出致能訊號SOE包含多個週期性產生之電壓脈衝，高驅動訊號HDR包含多個週期性產生之電壓 脈衝。在每一時段T0、T1與T2中，會產生源極驅動器輸出致能訊號SOE之一個電壓脈衝與高驅動訊號HDR之一個電壓脈衝。當源極驅動器輸出致能訊號SOE之電壓脈衝產生時，源極驅動器12逐漸停止轉移舊資料給對應之資料線，並轉移新資料給對應之資料線。如果舊資料與新資料之差異較大，則輸出訊號Y之電壓就會改變。舉例來說，輸出訊號Y會在時段T1中從高電壓降至低電壓。當高驅動訊號HDR之電壓脈衝產生時，輸出緩衝器120之尾電流會靜態地增加，以增強迴轉率。然而，迴轉率之增加表示功耗也會增加。因為高驅動訊號HDR之電壓脈衝週期性產生，所以源極驅動器12之功耗將大幅增加。此外，當顯示面板10之尺寸較大時，驅動通道電路之數量將增加以產生過多的熱或造成高功耗。
本發明提供一種顯示驅動器，其在一固定的更新率(refresh rate)下降低多餘的功率浪費及多餘的熱，並達到最大的功率效益。
在本發明之一實施例中，提供一種顯示驅動器，其包含一第一閂鎖器、一第二閂鎖器、一輸出緩衝器、至少一個可變電流源與一比較器。第一閂鎖器包含一輸入端與一輸出端，第二閂鎖器包含一輸入端與一輸出端，第二閂鎖器的輸入端耦接第一閂鎖器的輸出端。輸出緩衝器提供一輸出訊號，可變電流源耦接輸出緩衝器。比較器耦接第一閂鎖器、第二閂鎖器與可變電流源，其中比較器輸出控制訊號至可變電流源。
基於上述，顯示驅動器根據對應第一資料與第二資料之數值的差異及預設值控制可變電流源，進而在一固定的更新率下降低多餘的功率浪費及多餘的熱，並達到最大的功率效益。
茲為使 貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
1:顯示裝置
10:液晶顯示面板
11:閘極驅動器
12:源極驅動器
120:輸出緩衝器
2:顯示裝置
20:顯示面板
21:閘極驅動器
22:顯示驅動器
220:第一閂鎖器
221:第二閂鎖器
222:輸出緩衝器
2221:輸入差動對電路
2222:增益級電路
2223:輸出級電路
i:可變電流源
i_1、i_1’:第一可變電流源
i_2、i_2’:第二可變電流源
223:比較器
2230:第一邏輯電路
2231:暫存器
2232:第二邏輯電路
224:電位移位器
225:數位至類比轉換器
Y:輸出訊號
SOE:源極驅動器輸出致能訊號
HDR:高驅動訊號
T0、T1、T2、T3、T4、T0’、T1’:時段
D:輸入資料
DR:驅動訊號
AHDR:適應性驅動訊號
D1:第一資料
D2:第二資料
C:控制訊號
MSB-0、MSB’-0:最高有效位元
MSB-1、MSB’-1:次高有效位元
a、b、c、d、e:時間點
INV1:第一反向器
INV2:第二反向器
INV3:第三反向器
INV4:第四反向器
INV5:第五反向器
INV6:第六反向器
NAND1:第一反及閘
NAND2:第二反及閘
NAND3:第三反及閘
NAND4:第四反及閘
NAND5:第五反及閘
NAND6:第六反及閘
NAND7:第七反及閘
XOR1:第一互斥或閘
XOR2:第二互斥或閘
NOR1:第一反或閘
NOR2:第二反或閘
Figure 112131475-A0305-02-0020-23
、
Figure 112131475-A0305-02-0020-26
:反向的最高有效位元
Figure 112131475-A0305-02-0020-24
、
Figure 112131475-A0305-02-0020-25
:反向的次高有效位元
F1:第一D正反器
F2:第二D正反器
C1、
Figure 112131475-A0305-02-0021-27
:第一控制訊號
C2、
Figure 112131475-A0305-02-0021-28
:第二控制訊號
MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9:N通道金氧半場效電晶體
MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9:P通道金氧半場效電晶體
VN、VN1、VN2:高偏壓
VP、VP1、VP2:低偏壓
I:尾電流
W1、W2、W3、W4:電子開關
S1、S2:電流源
CM1、CM2:電容器
第1圖為先前技術之顯示裝置之示意圖。
第2圖為先前技術之顯示裝置之源極驅動器輸出致能訊號、輸出訊號與高驅動訊號之波形圖。
第3圖為本發明之一實施例之顯示裝置之示意圖。
第4圖為本發明之一實施例之顯示驅動器之示意圖。
第5圖為本發明之一實施例之顯示驅動器之源極驅動器輸出致能訊號、驅動訊號、適應性驅動訊號與第一閂鎖器及第二閂鎖器輸出之資料之波形圖。
第6圖為本發明之一實施例之顯示驅動器之源極驅動器輸出致能訊號、適應性高驅動訊號、可變電流與輸出訊號及先前技術之高驅動訊號之波形圖。
第7圖為本發明之一實施例之比較器之示意圖。
第8圖為本發明之一實施例之輸出緩衝器與可變電流源之示意圖。
第9圖為本發明之另一實施例之比較器之示意圖。
第10圖為本發明之另一實施例之輸出緩衝器與可變電流源之示意圖。
第11圖為本發明之一實施例之顯示驅動器之輸出訊號與適應性高驅動訊號之波形圖。
第12圖為本發明之另一實施例之顯示驅動器之輸出訊號與適應性高驅動訊號之波形圖。
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可 能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
除非特別說明，一些條件句或字詞，例如「可以(can)」、「可能(could)」、「也許(might)」，或「可(may)」，通常是試圖表達本案實施例具有，但是也可以解釋成可能不需要的特徵、元件，或步驟。在其他實施例中，這些特徵、元件，或步驟可能是不需要的。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此，於下文中多處所出現之“一個實施例”或“一實施例”之多個描述並非針對同一實施例。再者，於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
揭露特別以下述例子加以描述，這些例子僅係用以舉例說明而已，因為對於熟習此技藝者而言，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所 界定者為準。在通篇說明書與申請專利範圍中，除非內容清楚指定，否則「一」以及「該」的意義包含這一類敘述包括「一或至少一」該元件或成分。此外，如本揭露所用，除非從特定上下文明顯可見將複數個排除在外，否則單數冠詞亦包括複數個元件或成分的敘述。而且，應用在此描述中與下述之全部申請專利範圍中時，除非內容清楚指定，否則「在其中」的意思可包含「在其中」與「在其上」。在通篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供從業人員(practitioner)在有關本揭露之描述上額外的引導。在通篇說明書之任何地方之例子，包含在此所討論之任何用詞之例子的使用，僅係用以舉例說明，當然不限制本揭露或任何例示用詞之範圍與意義。同樣地，本揭露並不限於此說明書中所提出之各種實施例。
在下面的描述中，將提供一種顯示驅動器，其根據對應第一資料與第二資料之數值的差異及預設值控制至少一個可變電流源，進而在一固定的更新率下降低多餘的功率浪費及多餘的熱，並達到最大的功率效益。以下提供之顯示驅動器亦可應用於其他電路架構。
第3圖為本發明之一實施例之顯示裝置之示意圖。請參閱第3圖，以下介紹顯示裝置2。顯示裝置2包含一顯示面板20、一閘極驅動器21與多個顯示驅動器22。顯示驅動器22作為源極驅動器。顯示面板20耦接閘極驅動器21與每一顯示驅動器22。每一顯示驅動器22接收輸入資料D、一源極驅動器輸出致能訊號SOE與一驅動訊號DR，以產生一輸出訊號Y，並驅動顯示面板20。
第4圖為本發明之一實施例之顯示驅動器之示意圖。請參閱第4圖，顯示驅動器22包含一第一閂鎖器220、一第二閂鎖器221、一 輸出緩衝器222、至少一個可變電流源i與一比較器223。第一閂鎖器220包含一輸入端與一輸出端，第二閂鎖器221包含一輸入端與一輸出端，第二閂鎖器221之輸入端耦接第一閂鎖器220之輸出端。可變電流源i耦接輸出緩衝器222，可變電流源i所提供的電流可為輸出緩衝器222的尾電流之一部分或其他偏壓電流源之電流。輸出緩衝器222之輸出端耦接顯示面板20。比較器223之輸入端耦接第一閂鎖器220與第二閂鎖器221之輸出端，比較器223之輸出端耦接可變電流源i。為了清晰與方便，第一實施例以多個第一閂鎖器220、多個第二閂鎖器221與一個可變電流源i為例。第一閂鎖器220之數量可以等於第二閂鎖器221之數量，但本發明並不限制第一閂鎖器220、第二閂鎖器221與可變電流源i之數量。
在另一實施例中，顯示驅動器22更可包含一電位移位器224與一數位至類比轉換器225。數位至類比轉換器225耦接於電位移位器224與輸出緩衝器222之間，電位移位器224耦接於數位至類比轉換器225與第二閂鎖器221之間。電位移位器224能移位第二閂鎖器221之輸出訊號從一電壓準位至另一電壓準位。數位至類比轉換器225對電位移位器224之輸出訊號執行數位至類比轉換。在某些實施例中，電位移位器224可以根據需求而省略。當電位移位器224省略時，數位至類比轉換器225耦接於第二閂鎖器221與輸出緩衝器222之間。在此例中，數位至類比轉換器225對第二閂鎖器221之輸出資料執行數位至類比轉換。
第5圖為本發明之一實施例之顯示驅動器之源極驅動器輸出致能訊號SOE、驅動訊號DR、適應性驅動訊號AHDR與第一閂鎖器及第二閂鎖器輸出之資料之波形圖。請參閱第4圖與第5圖，以下介紹顯示驅動器22之驅動方法。第一閂鎖器220接收包含第一資料D1與第二資料D2之輸入資料D。也就是說，第一閂鎖器220依序接收第一資料D1與 第二資料D2，第一資料D1之時序早於與第二資料D2之時序。第一閂鎖器220依序轉移第一資料D1與第二資料D2給第二閂鎖器221。第二閂鎖器221接收源極驅動器輸出致能訊號SOE，並在第一時段轉移第一資料D1給輸出緩衝器222，以輸出上述輸出訊號Y並驅動顯示面板20。同時，第一閂鎖器220與第二閂鎖器221分別轉移第二資料D2與第一資料D1給比較器223。比較器223接收驅動訊號DR，並根據一預設值與對應第一資料D1及第二資料D2之數值的差異產生可變電流源i之控制訊號C。第一實施例以一個控制訊號C為例，但本發明並不限制控制訊號C之數量。控制訊號C能控制可變電流源i。舉例來說，在對應第一資料D1及第二資料D2之數值的差異大於預設值時，控制訊號C可開啟可變電流源i。開啟可變電流源i之時間可與此差異呈正相關。或者，在此差異小於或等於預設值時，控制訊號C可關閉可變電流源i。接著，第二閂鎖器221在第二時段轉移第二資料D2給輸出緩衝器222，以輸出上述輸出訊號Y並驅動顯示面板20，並以第二資料D2取代第一資料D1。第二時段與第一時段之間存在一過渡時段。耦接被控制之可變電流源i之輸出緩衝器222在此過渡時段中驅動顯示面板20。倘若可達到相同的結果，並不需要一定照驅動方法中的步驟順序來進行，且驅動方法中的步驟不一定要連續進行，亦即其他步驟亦可插入其中。
在本發明之某些實施例中，第一資料D1與第二資料D2之每一者皆具有N個位元，其中N為大於1之自然數。對應第一資料D1及第二資料D2之數值的差異藉由比較第二資料D2之最高有效位元MSB-0與次高有效位元MSB-1與第一資料D1之最高有效位元MSB’-0與次高有效位元MSB’-1而得。預設值之二進位碼可為00，但本發明並不以此為限。源極驅動器輸出致能訊號SOE包含多個週期性產生之電壓脈衝，源極驅動器輸出致能訊號SOE之電壓脈衝分別產生於時段T0、T1、T3與T4。驅動訊號DR包含多個週期性產生之電 壓脈衝，驅動訊號DR之電壓脈衝分別產生於時段T0、T1、T3與T4。假設N=10，則在時段T0與T1中，第一資料D1可為1000000000，第二資料D2可為1111111111。因此，第一資料D1之數值為512，第二資料D2之數值為1023。第二資料D2之最高有效位元MSB-0與次高有效位元MSB-1分別為1與1，第一資料D1之最高有效位元MSB’-0與次高有效位元MSB’-1分別為1與0。因為11與10之間的差異大於00，所以對應第一資料D1及第二資料D2之數值的差異大於預設值。第一時段被視為時段T0之時間點e與時段T1之時間點a之間的時段，如剖面線所示。過渡時段被視為時段T1之時間點a與b之間的時段。第二時段被視為時段T1之時間點b與e之間的時段。在第一時段中，第一閂鎖器220轉移第二資料D2給第二閂鎖器221與比較器223，第二閂鎖器221轉移第一資料D1給輸出緩衝器222與比較器223，且比較器223判斷出對應第一資料D1及第二資料D2之數值的差異大於預設值。在過渡時段中，產生源極驅動器輸出致能訊號SOE之一電壓脈衝，使第二閂鎖器221逐漸停止轉移第一資料D1給輸出緩衝器222，但卻轉移第二資料D2給輸出緩衝器222。此外，在過渡時段中，產生驅動訊號DR之一電壓脈衝。因為對應第一資料D1及第二資料D2之數值的差異大於預設值，所以比較器223利用驅動訊號DR之電壓脈衝開啟可變電流源i。開啟可變電流源i就像產生一適應性高驅動訊號AHDR之一電壓脈衝。適應性高驅動訊號AHDR之電壓脈衝之寬度表示開啟可變電流源i之時間。驅動訊號DR之電壓脈衝之寬度等於適應性高驅動訊號AHDR之電壓脈衝之寬度。在過渡時段中，耦接被開啟之可變電流源i之輸出緩衝器222增加迴轉率，以驅動顯示面板20。在第二時段中，第二閂鎖器221轉移第二資料D2給輸出緩衝器222，以驅動顯示面板20。
在時段T2與T3中，第一資料D1之數值為1023，第二資料D2之數值為512。在時段T2與T3中的顯示驅動器22之驅動方法類似於在時段T0與T1中 的顯示驅動器22之驅動方法，故於此不再贅述。
在時段T1與T2中，第一資料D1與第二資料D2皆為1111111111。因此，第一資料D1之數值為1023，第二資料D2之數值亦為1023。第二資料D2之最高有效位元MSB-0與次高有效位元MSB-1分別為1與1，第一資料D1之最高有效位元MSB’-0與次高有效位元MSB’-1分別為1與1。因為11與11之間的差異等於00，所以對應第一資料D1及第二資料D2之數值的差異等於預設值。第一時段被視為時段T1之時間點e與時段T2之時間點a之間的時段，如剖面線所示。過渡時段被視為時段T2之時間點a與b之間的時段。第二時段被視為時段T2之時間點b與e之間的時段。在第一時段中，比較器223判斷出對應第一資料D1及第二資料D2之數值的差異等於預設值。在過渡時段中，產生驅動訊號DR之一電壓脈衝。因為對應第一資料D1及第二資料D2之數值的差異等於預設值，所以比較器223關閉可變電流源i。在過渡時段中，耦接被關閉之可變電流源i之輸出緩衝器222在不增加迴轉率之前提下，驅動顯示面板20。在第二時段中，第二閂鎖器221轉移第二資料D2給輸出緩衝器222，以驅動顯示面板20。
表一顯示對應最高有效位元MSB-0與次高有效位元MSB-1之數值，表二顯示對應最高有效位元MSB’-0與次高有效位元MSB’-1之數值。
Figure 112131475-A0305-02-0011-1
Figure 112131475-A0305-02-0011-2
Figure 112131475-A0305-02-0012-3
第6圖為本發明之一實施例之顯示驅動器之源極驅動器輸出致能訊號SOE、適應性高驅動訊號AHDR、可變電流與輸出訊號Y及先前技術之高驅動訊號HDR之波形圖。請參閱第6圖與第4圖，當源極驅動器輸出致能訊號SOE之電壓脈衝在每一時段T0’與T1’產生時，顯示驅動器22接收一高驅動訊號HDR之電壓脈衝，以開啟可變電流源i，並增加可變電流。顯示驅動器22之功率浪費會隨著可變電流增加而增加。然而，因為對應第一資料D1及第二資料D2之數值的差異小於或等於預設值，所以適應性高驅動訊號AHDR與輸出訊號Y維持一固定電壓。因此，與高驅動訊號HDR相比，適應性高驅動訊號AHDR一固定的更新率下降低多餘的功率浪費及多餘的熱，並達到最大的功率效益。
第7圖為本發明之一實施例之比較器之示意圖。請參閱第7圖與第4圖，比較器223可包含一第一邏輯電路2230、一暫存器2231與一第二邏輯電路2232。第一邏輯電路2230耦接第一閂鎖器220與第二閂鎖器221。暫存器2231耦接第一邏輯電路2230。第二邏輯電路2232耦接暫存器2231與可變電流源i。第一邏輯電路2230接收第一資料D1與第二資料D2，並對第二資料D2之最高有效位元MSB-0與次高有效位元MSB-1與第一資料D1之最高有效位元MSB’-0與次高有效位元MSB’-1進行邏輯運算，以產生至少一個邏輯值。暫存器2231接收並儲存此邏輯值，第二邏輯電路2232接收驅動訊號DR。當驅動訊號DR之電壓脈衝產生時，第二邏輯電路2232從暫存器2231中擷取邏輯值。第二邏輯電路2232對邏輯值進行邏輯運算，以產生控制訊號C。第7圖之架構可應用於第4圖之架構或其他實施例，但本發明並不限制第7圖之比較器223之架構。
第8圖為本發明之一實施例之輸出緩衝器與可變電流源之示意圖。請參閱第8圖與第4圖，輸出緩衝器222可包含一輸入差動對電路2221、一增益級電路2222與一輸出級電路2223。輸入差動對電路2221耦接數位至類比轉換器225與可變電流源i。增益級電路2222耦接輸入差動對電路2221。輸出級電路2223耦接增益級電路2222與顯示面板20。輸入差動對電路2221接收類比訊號，以產生驅動顯示面板20之輸出訊號Y。第8圖之架構可應用於第4圖之架構或其他實施例，但本發明並不限制第8圖之輸出緩衝器222之架構。輸出緩衝器222可根據需求省略增益級電路2222與輸出級電路2223，使輸入差動對電路2221直接耦接顯示面板20，並產生驅動顯示面板20之輸出訊號Y。
第9圖為本發明之另一實施例之比較器之示意圖。請參閱第9圖與第7圖，第一邏輯電路2230包含一第一反向器INV1、一第二反向器INV2、一第三反向器INV3、一第四反向器INV4、一第一反及閘NAND1、一第二反及閘NAND2、一第三反及閘NAND3、一第四反及閘NAND4、一第五反及閘NAND5、一第一互斥或閘XOR1、一第二互斥或閘XOR2、一第一反或閘NOR1與一第二反或閘NOR2。第一反向器INV1與第二反向器INV2耦接第一閂鎖器220。第三反向器INV3與第四反向器INV4耦接第二閂鎖器221。第一反及閘NAND1耦接第一反向器INV1、第三反向器INV3與第四反向器INV4。第二反及閘NAND2耦接第一反向器INV1、第二反向器INV2與第三反向器INV3。第三反及閘NAND3耦接第一反向器INV1、第二反向器INV2與第三反向器INV3。第四反及閘NAND4耦接第一反向器INV1、第三反向器INV3與第四反向器INV4。第五反及閘NAND5耦接第一反及閘NAND1、第二反及閘NAND2、第三反及閘NAND3、第四反及閘NAND4與暫存器2231。第一互斥或閘 XOR1耦接第一閂鎖器220與第二閂鎖器221。第二互斥或閘XOR2耦接第一閂鎖器220與第二閂鎖器221。第一反或閘NOR1耦接第一互斥或閘XOR1與第二互斥或閘XOR2。第二反或閘NOR2耦接第一反或閘NOR1、第五反及閘NAND5與暫存器2231。
第一反向器INV1接收最高有效位元MSB-0，以產生反向的最高有效位元
Figure 112131475-A0305-02-0014-6
。第二反向器INV2接收次高有效位元MSB-1，以產生反向的次高有效位元
Figure 112131475-A0305-02-0014-7
。第三反向器INV3接收最高有效位元MSB’-0，以產生反向的最高有效位元
Figure 112131475-A0305-02-0014-8
。第四反向器INV4接收次高有效位元MSB’-1，以產生反向的次高有效位元
Figure 112131475-A0305-02-0014-9
。第一反及閘NAND1與第四反及閘NAND4接收反向的最高有效位元
Figure 112131475-A0305-02-0014-10
、
Figure 112131475-A0305-02-0014-11
與反向的次高有效位元
Figure 112131475-A0305-02-0014-12
。第二反及閘NAND2與第三反及閘NAND3接收反向的最高有效位元
Figure 112131475-A0305-02-0014-14
、
Figure 112131475-A0305-02-0014-13
與反向的次高有效位元
Figure 112131475-A0305-02-0014-15
。第一互斥或閘XOR1接收最高有效位元MSB-0、MSB’-0。第二互斥或閘XOR2接收次高有效位元MSB-1、MSB’-1。第一邏輯電路2230對最高有效位元MSB-0、MSB’-0與次高有效位元MSB-1、MSB’-1進行邏輯運算，使第五反及閘NAND5與第二反或閘NOR2之每一者產生一邏輯值。
暫存器2231可包含一第一D正反器F1與一第二D正反器F2。第一D正反器F1耦接第五反及閘NAND5，第二D正反器F2耦接第二反或閘NOR2。第一D正反器F1與第二D正反器F2接收並儲存邏輯值。
第二邏輯電路2232可包含一第六反及閘NAND6、一第五反向器INV5、一第七反及閘NAND7與一第六反向器INV6。第六反及閘NAND6耦接第一D正反器F1，第五反向器INV5耦接第六反及閘NAND6，第七反及閘NAND7耦接第二D正反器F2，第六反向器INV6耦接第七反及閘NAND7。第六反及閘NAND6接收驅動訊號DR與邏輯值，以產生一第一控制訊號
Figure 112131475-A0305-02-0014-19
。第五反向器INV5接收第一控制訊號
Figure 112131475-A0305-02-0014-17
，以產生一第一控制訊號C1。第七反及閘NAND7接收驅動 訊號DR與邏輯值，以產生一第二控制訊號
Figure 112131475-A0305-02-0015-20
。第六反向器INV6接收第二控制訊號
Figure 112131475-A0305-02-0015-21
，以產生一第二控制訊號C2。第9圖之架構可應用於第4圖之架構或其他實施例，但本發明並不限制第9圖之比較器223之架構。
第10圖為本發明之另一實施例之輸出緩衝器與可變電流源之示意圖。本實施例以四個可變電流源為例。請參閱第4圖、第8圖、第9圖與第10圖，輸出緩衝器222耦接兩個第一可變電流源i_1、i_1’與兩個第二可變電流源i_2、i_2’。第一可變電流源i_1、i_1’之第一電流是相等的，第二可變電流源i_2、i_2’第二電流也是相等的。假設第二電流大於第一電流。輸入差動對電路2221可包含兩個N通道金氧半場效電晶體MN1、一N通道金氧半場效電晶體MN2、兩個P通道金氧半場效電晶體MP1與一P通道金氧半場效電晶體MP2。N通道金氧半場效電晶體MN1與P通道金氧半場效電晶體MP1耦接數位至類比轉換器225，N通道金氧半場效電晶體MN1與P通道金氧半場效電晶體MP1接收輸入類比訊號。N通道金氧半場效電晶體MN2接收一高偏壓VN以作為一固定電流源。P通道金氧半場效電晶體MP2接收一低偏壓VP以作為一固定電流源。固定電流源之固定電流是相等的。固定電流源、第一可變電流源i_1、i_1’與第二可變電流源i_2、i_2’可形成輸出緩衝器222之尾電流源。尾電流源之尾電流以I表示，並藉由固定電流、第一電流與第二電流來形成。第一可變電流源i_1、i_1’分別耦接第六反及閘NAND6與第五反向器INV5。第二可變電流源i_2、i_2’分別耦接第七反及閘NAND7與第六反向器INV6。第一可變電流源i_1與第二可變電流源i_2並聯耦接，第一可變電流源i_1’與第二可變電流源i_2’並聯耦接。
第一可變電流源i_1可包含一電子開關W1與一N通道金氧半場效電晶體MN3。電子開關W1耦接第五反向器INV5與N通道金氧半 場效電晶體MN1、MN2與MN3。N通道金氧半場效電晶體MN3接收一高偏壓VN1。電子開關W1接收第一控制訊號C1以被導通或被關斷。第一可變電流源i_1’可包含一電子開關W2與一P通道金氧半場效電晶體MP3。電子開關W2耦接第六反及閘NAND6與P通道金氧半場效電晶體MP1、MP2與MP3。P通道金氧半場效電晶體MP3接收一低偏壓VP1。 電子開關W2接收第一控制訊號
Figure 112131475-A0305-02-0016-22
以被導通或被關斷。
第二可變電流源i_2可包含一電子開關W3與一N通道金氧半場效電晶體MN4。電子開關W3耦接第六反向器INV6與N通道金氧半場效電晶體MN1、MN2與MN4。N通道金氧半場效電晶體MN4接收一高偏壓VN2。電子開關W3接收第二控制訊號C2以被導通或被關斷。第二可變電流源i_2’可包含一電子開關W4與一P通道金氧半場效電晶體MP4。電子開關W4耦接第七反及閘NAND7與P通道金氧半場效電晶體MP1、MP2與MP4。P通道金氧半場效電晶體MP4接收一低偏壓VP2。 電子開關W4接收第二控制訊號
Figure 112131475-A0305-02-0016-29
以被導通或被關斷。
增益級電路2222可包含P通道金氧半場效電晶體MP5、MP6、MP7與MP8、電流源S1、S2、N通道金氧半場效電晶體MN5、MN6、MN7與MN8與電容器CM1、CM2。P通道金氧半場效電晶體MP5、MP6、MP7與MP8耦接N通道金氧半場效電晶體MN1。N通道金氧半場效電晶體MN5、MN6、MN7與MN8耦接P通道金氧半場效電晶體MP1。還轉率可被定義為I/m1或I/m2，其中m1與m2分別為電容器CM1、CM2之米勒補償電容值。
輸出級電路可包含一P通道金氧半場效電晶體MP9與一N通道金氧半場效電晶體MN9。P通道金氧半場效電晶體MP9與N通道金氧半場效電晶體MN9耦接電容器CM1、CM2之間的節點，P通道金氧半 場效電晶體MP9與N通道金氧半場效電晶體MN9輸出上述輸出訊號Y。第10圖之架構可應用於第4圖之架構或其他實施例，但本發明並不限制第10圖之緩衝器222之架構。
因為第一資料D1與第二資料D2之差異藉由比較比較最高有效位元MSB-0、MSB’-0與次高有效位元MSB-1、MSB’-1而得，故此差異可為0、1、2或3。表三顯示此差異、第一控制訊號C1與第二控制訊號C2。根據表三，當此差異較大時，尾電流也會較高。
Figure 112131475-A0305-02-0017-5
第11圖為本發明之一實施例之顯示驅動器之輸出訊號與適應性高驅動訊號之波形圖。請參閱第11圖與第10圖，當用於第一可變電流源i_1、i_1’之適應性高驅動訊號AHDR之電壓脈衝產生時，電子開關W1、W2會導通。當用於第二可變電流源i_2、i_2’之適應性高驅動訊號AHDR之電壓脈衝產生時，電子開關W3、W4會導通。當只有用於第一可變電流源i_1、i_1’之適應性高驅動訊號AHDR之電壓脈衝產生時，輸出訊號Y變化緩慢。當用於第一可變電流源i_1、i_1’與第二可變電流源i_2、i_2’之適應性高驅動訊號AHDR之電壓脈衝產生時，則輸出訊號Y會快速變化。換句話說，增加導通之可變電流源之數量可以增加輸出緩衝器222之迴轉率。
第12圖為本發明之另一實施例之顯示驅動器之輸出訊號 與適應性高驅動訊號之波形圖。請參閱第12圖與第10圖，當用於第一可變電流源i_1、i_1’與第二可變電流源i_2、i_2’之適應性高驅動訊號AHDR之電壓脈衝具有較窄的寬度時，輸出訊號Y變化緩慢。當用於第一可變電流源i_1、i_1’與第二可變電流源i_2、i_2’之適應性高驅動訊號AHDR之電壓脈衝具有較寬的寬度時，則輸出訊號Y快速變化。換句話說，增加適應性高驅動訊號AHDR之電壓脈衝之寬度可以增加輸出緩衝器222之迴轉率。
根據上述實施例，顯示驅動器根據對應第一資料與第二資料之數值的差異及預設值控制至少一個可變電流源，進而在一固定的更新率下降低多餘的功率浪費及多餘的熱，並達到最大的功率效益。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
SOE：源極驅動器輸出致能訊號 DR：驅動訊號 AHDR：適應性驅動訊號 T0、T1、T2、T3、T4：時段 a、b、c、d、e：時間點

Claims (8)

  1. 一種顯示驅動器，用以驅動一顯示面板，該顯示驅動器包含：一第一閂鎖器，包含一輸入端與一輸出端；一第二閂鎖器，包含一輸入端與一輸出端，該第二閂鎖器的該輸入端耦接該第一閂鎖器的該輸出端；一輸出緩衝器，用以提供一輸出訊號；至少一個可變電流源，耦接該輸出緩衝器；以及一比較器，耦接該第一閂鎖器、該第二閂鎖器與該至少一個可變電流源，其中該比較器用以輸出控制訊號至該至少一個可變電流源；其中該輸出緩衝器包含：一輸入差動對電路，耦接該至少一個可變電流源；其中該至少一個可變電流源所提供的電流是該輸出緩衝器的尾電流的一部份。
  2. 如請求項1所述之顯示驅動器，其中該比較器包含：一第一邏輯電路，耦接該第一閂鎖器與該第二閂鎖器；一暫存器，耦接該第一邏輯電路；以及一第二邏輯電路，耦接該暫存器與該至少一個可變電流源。
  3. 如請求項2所述之顯示驅動器，其中該第一邏輯電路包含：一第一反向器與一第二反向器，耦接該第一閂鎖器；一第三反向器與一第四反向器，耦接該第二閂鎖器；一第一反及閘，耦接該第一反向器、該第三反向器與該第四反向器； 一第二反及閘，耦接該第一反向器、該第二反向器與該第三反向器；一第三反及閘，耦接該第一反向器、該第二反向器與該第三反向器；一第四反及閘，耦接該第一反向器、該第三反向器與該第四反向器；一第五反及閘，耦接該第一反及閘、該第二反及閘、該第三反及閘、該第四反及閘與該暫存器；一第一互斥或閘，耦接該第一閂鎖器與該第二閂鎖器；一第二互斥或閘，耦接該第一閂鎖器與該第二閂鎖器；一第一反或閘，耦接該第一互斥或閘與該第二互斥或閘；以及一第二反或閘，耦接該第一反或閘、該第五反及閘與該暫存器。
  4. 如請求項3所述之顯示驅動器，其中該暫存器包含：一第一D正反器，耦接該第五反及閘；以及一第二D正反器，耦接該第二反或閘。
  5. 如請求項4所述之顯示驅動器，其中該至少一個可變電流源包含兩個第一可變電流源與兩個第二可變電流源。
  6. 如請求項5所述之顯示驅動器，其中該第二邏輯電路包含：一第六反及閘，耦接該第一D正反器；一第五反向器，耦接該第六反及閘；一第七反及閘，耦接該第二D正反器；以及一第六反向器，耦接該第七反及閘，其中該第六反及閘與該第五反向器分別耦接該兩個第一可變電流源，該第七反及閘與該第六反向器分別耦接該兩個第二可變電流源。
  7. 如請求項1所述之顯示驅動器，更包含一數位至類比轉換器，其耦接於該第二閂鎖器與該輸出緩衝器之間。
  8. 如請求項7所述之顯示驅動器，更包含一電位移位器，其耦接於該數位至類比轉換器與該第二閂鎖器之間。
TW112131475A 2021-12-28 2022-03-01 顯示驅動器 TWI860052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/646,198 2021-12-28
US17/646,198 US11881136B2 (en) 2021-12-28 2021-12-28 Display driver for reducing redundant power waste and heat and driving method thereof

Publications (2)

Publication Number Publication Date
TW202349075A TW202349075A (zh) 2023-12-16
TWI860052B true TWI860052B (zh) 2024-10-21

Family

ID=86896986

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111107246A TWI816310B (zh) 2021-12-28 2022-03-01 顯示驅動器及其驅動方法
TW112131475A TWI860052B (zh) 2021-12-28 2022-03-01 顯示驅動器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111107246A TWI816310B (zh) 2021-12-28 2022-03-01 顯示驅動器及其驅動方法

Country Status (3)

Country Link
US (2) US11881136B2 (zh)
CN (1) CN116364024A (zh)
TW (2) TWI816310B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12081232B2 (en) * 2022-05-30 2024-09-03 Novatek Microelectronics Corp. Digital-to-analog conversion device and operation method thereof
EP4503008A1 (en) * 2023-08-02 2025-02-05 LX Semicon Co., Ltd. Data driver and control method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090983A1 (en) * 2005-10-24 2007-04-26 Chih-Jen Yen Apparatus for driving display panel and digital-to-analog converter thereof
US20080116942A1 (en) * 2006-11-20 2008-05-22 Princeton Technology Corporation Drive voltage generator
US20080191553A1 (en) * 2007-01-18 2008-08-14 Fuji Electric Device Technology Co., Ltd Semiconductor integrated circuit
US20120299904A1 (en) * 2011-05-24 2012-11-29 Novatek Microelectronics Corp. Apparatus and method for driving display
TW201430804A (zh) * 2013-01-24 2014-08-01 Samsung Display Co Ltd 有機發光顯示裝置及其驅動方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155396B2 (ja) * 2002-12-26 2008-09-24 株式会社 日立ディスプレイズ 表示装置
TWI391887B (zh) * 2004-11-24 2013-04-01 Semiconductor Energy Lab 顯示裝置和其驅動方法
KR100688538B1 (ko) * 2005-03-22 2007-03-02 삼성전자주식회사 디스플레이 패널에서 내부 메모리 스킴 변경을 통한 배치 면적을 최소화하는 디스플레이 패널 구동 회로 및 이를 이용한 디스플레이 패널 회로 구동 방법
JP4915841B2 (ja) * 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
JP2008122567A (ja) * 2006-11-10 2008-05-29 Nec Electronics Corp データドライバ及び表示装置
JP4306763B2 (ja) * 2007-04-19 2009-08-05 セイコーエプソン株式会社 ガンマ補正回路
TWI459358B (zh) * 2008-01-25 2014-11-01 Innolux Corp 液晶顯示器、液晶顯示器驅動電路及其驅動方法
JP5350141B2 (ja) * 2009-08-26 2013-11-27 ルネサスエレクトロニクス株式会社 レベルシフト回路
CN102708816B (zh) * 2012-03-02 2013-06-12 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
KR102025120B1 (ko) * 2013-05-24 2019-09-26 삼성디스플레이 주식회사 보상부 및 이를 포함한 유기 전계 발광 표시 장치
TWI494913B (zh) * 2013-09-03 2015-08-01 Raydium Semiconductor Corp 源極驅動電路之預充電裝置及其運作方法
US9322858B2 (en) * 2014-02-04 2016-04-26 Infineon Technologies Austria Ag System and method for a phase detector
KR20150127500A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 소스 드라이버 및 이를 포함하는 디스플레이 장치.
KR101654355B1 (ko) * 2014-12-22 2016-09-12 엘지디스플레이 주식회사 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법
US10957260B2 (en) * 2017-06-26 2021-03-23 Novatek Microelectronics Corp. Method of controlling power level of output driver in source driver and source driver using the same
US10446107B2 (en) * 2017-08-10 2019-10-15 Db Hitek Co., Ltd. Data driver and display apparatus including the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090983A1 (en) * 2005-10-24 2007-04-26 Chih-Jen Yen Apparatus for driving display panel and digital-to-analog converter thereof
US20080116942A1 (en) * 2006-11-20 2008-05-22 Princeton Technology Corporation Drive voltage generator
US20080191553A1 (en) * 2007-01-18 2008-08-14 Fuji Electric Device Technology Co., Ltd Semiconductor integrated circuit
US20120299904A1 (en) * 2011-05-24 2012-11-29 Novatek Microelectronics Corp. Apparatus and method for driving display
TW201430804A (zh) * 2013-01-24 2014-08-01 Samsung Display Co Ltd 有機發光顯示裝置及其驅動方法

Also Published As

Publication number Publication date
TW202326244A (zh) 2023-07-01
US20230206801A1 (en) 2023-06-29
TWI816310B (zh) 2023-09-21
CN116364024A (zh) 2023-06-30
TW202349075A (zh) 2023-12-16
US11881136B2 (en) 2024-01-23
US20240112612A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
Lu et al. A high-speed low-power rail-to-rail column driver for AMLCD application
KR100579154B1 (ko) 연산 증폭 회로, 구동 회로, 및 구동 방법
KR100523883B1 (ko) 구동 회로, 및 구동 방법
KR100523884B1 (ko) 연산 증폭 회로, 구동 회로, 및 구동 방법
TWI860052B (zh) 顯示驅動器
KR100569471B1 (ko) 디스플레이 제어 회로와 디스플레이 장치
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
KR20140109135A (ko) 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
US7646371B2 (en) Driver circuit, electro-optical device, and electronic instrument
JP2013085080A (ja) 出力回路及びデータドライバ及び表示装置
JP2005266738A (ja) ソースドライバーおよび液晶表示装置
CN101465108A (zh) 液晶显示装置及其驱动方法
CN116072032A (zh) 源极驱动装置及其控制方法
CN101339749B (zh) 显示装置的显示驱动器电路
CN100409304C (zh) 阻抗变换电路、驱动电路及控制方法
WO2020143398A1 (zh) 数模转换电路及数模转换方法、显示装置
CN100520904C (zh) 具有电容耦合的电平移位电路
JP2013160872A (ja) 駆動回路、電気光学装置及び電子機器
TWI395191B (zh) 液晶顯示裝置及其驅動方法
JP2011135150A (ja) Ｄ／ａコンバータ回路及びその電圧供給制御方法
TWI868727B (zh) 用來驅動顯示面板的放大器及其控制方法
CN101221714A (zh) 驱动装置及其驱动方法
CN101000750A (zh) 液晶显示器
JP4613422B2 (ja) レベル変換回路及び液晶表示装置並びに投写型表示装置
KR20060070709A (ko) 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버