TWI860051B

TWI860051B - 半導體結構及其形成方法、半導體裝置

Info

Publication number: TWI860051B
Application number: TW112131449A
Authority: TW
Inventors: 邵柏竣; 余秉隆
Original assignee: 華邦電子股份有限公司
Priority date: 2023-08-22
Filing date: 2023-08-22
Publication date: 2024-10-21
Also published as: US20250070068A1; CN119517876A; TW202510329A

Abstract

一種半導體結構，包括半導體基底、絕緣層、導電部件以及異向性導電結構。絕緣層設置於半導體基底上方。導電部件設置於絕緣層中，其中導電部件的頂面鄰接絕緣層的頂面。異向性導電結構設置於絕緣層和導電部件上。異向性導電結構包括金屬氧化物多孔層以及多個導電柱。金屬氧化物多孔層具有暴露導電部件的頂面的第一奈米通孔陣列以及暴露絕緣層的頂面的第二奈米通孔陣列。導電柱填充第一奈米通孔陣列，其中導電柱接觸導電部件的頂面。

Description

半導體結構及其形成方法、半導體裝置

本發明是關於一種半導體結構及其形成方法和半導體裝置，特別是關於半導體封裝體的導電結構及其形成方法。

隨著半導體封裝技術的發展和間距密度的增加。晶片的散熱已成為影響電子裝置性能和可靠性的關鍵因素。在半導體封裝應用中，異向性導電膠(ACA)因其僅在特定方向上表現出導熱性和導電性，而可用來代替焊料做為半導體封裝的電性連接部件。然而，異向性導電膠材料的導熱係數遠低於金屬，且與半導體封裝的熱膨脹係數(CTE)不匹配而導致晶片破裂和分層的問題。此外，異向性導電膠的材質主要為有機物，其熱穩定性表現不佳，導致機械性能會隨時間下降，因而降低半導體封裝的可靠度。

因此，有需要一種半導體封裝的電性連接部件，以解決前述問題。

本發明實施例提供半導體結構，包括半導體基底、絕緣層、導電部件以及異向性導電結構。絕緣層設置於半導體基底上方。導電部件設置於絕緣層中，其中導電部件的頂面鄰接絕緣層的頂面。異向性導電結構設置於絕緣層和導電部件上。異向性導電結構包括金屬氧化物多孔層以及多個導電柱。金屬氧化物多孔層具有暴露導電部件的頂面的第一奈米通孔陣列以及暴露絕緣層的頂面的第二奈米通孔陣列。導電柱填充第一奈米通孔陣列，其中導電柱接觸導電部件的頂面。

本發明實施例提供半導體裝置，包括半導體基底、絕緣層、導電部件、異向性導電結構以及電路基板。絕緣層設置於半導體基底上方。導電部件設置於絕緣層中，其中導電部件的頂面鄰接絕緣層的頂面。異向性導電結構設置於絕緣層和導電部件上。異向性導電結構包括金屬氧化物多孔層以及多個導電柱。金屬氧化物多孔層具有暴露導電部件的頂面的第一奈米通孔陣列以及暴露絕緣層的頂面的第二奈米通孔陣列。導電柱填充第一奈米通孔陣列，其中導電柱接觸導電部件的頂面。電路基板上具有多個接合墊，其中接合墊接觸導電柱。

本發明實施例提供半導體結構的形成方法，包括提供半導體基底；於半導體基底上方形成導電墊；於導電墊上形成絕緣層，其中絕緣層具有開口，以暴露導電墊；於絕緣層上形成金屬層，其中金屬層透過開口接觸導電墊；對金屬層進行陽極氧化處理製程循環，將絕緣層上的部分金屬層氧化形成金屬氧化物多孔層，金屬氧化物多孔層具有暴露未氧化的金屬層的第一奈米通孔陣列，以及暴露絕緣層的第二奈米通孔陣列；以及進行選擇性沉積製程，形成填充第一奈米通孔陣列的多個導電柱。

以下參照本發明實施例之圖式以更全面地闡述本揭露。然而，本揭露亦可以各種不同的實施方式實現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度可能會為了清楚起見而放大，並且在各圖式中相同或相似之參考號碼表示相同或相似之元件。

第1圖為根據本發明一些實施例之半導體結構500的剖面示意圖。在一實施例中，半導體結構500包括使用晶圓級晶片封裝技術(WLCSP)製程形成的半導體封裝體。如第1圖所示，半導體結構500包括半導體基底200、絕緣層218R、導電部件222R2以及異向性導電結構250。在一實施例中，半導體基底200可以是元素半導體基底，例如矽基底或鍺基底；或化合物半導體基底，例如碳化矽基底或砷化鎵基底。在一實施例中，半導體基底200可以是絕緣體上覆矽基底。

半導體結構500更包括形成於半導體基底200上的電子裝置以及內連線結構204(電子裝置以及部分內連線結構204以第1圖中半導體基底200上的連續點標示)。在一實施例中，內連線結構204與電子裝置電性連接，其包括交錯堆疊的多個金屬層(包括導電墊214)和多個介電層(包括介電層210以及蓋層215)，以及穿過介電層的多個介層孔(包括介層孔212)。如第1圖所示，介電層210、介層孔212以及導電墊214分別屬於內連線結構204的最頂層介電層、最頂層介層孔以及最頂層金屬層。介電層210和蓋層215可包括氧化矽、氮化矽、氮氧化矽、磷矽玻璃、硼磷矽玻璃、低介電常數(low-k)材料、SiCO、SiCN、SiC、及/或上述之組合。介層孔212 可包括鎢、鋁、鎳、鈷、鉑、鈦、銅、金、銀或上述之組合。導電墊214可包括鋁、銅、鈷、鈦、金、銀、鉑或上述之合金。在本實施例中，導電墊214包括鋁。

半導體結構500更包括設置於半導體基底200上方的絕緣層216、218R。絕緣層216覆蓋內連線結構204且具有平坦表面，且絕緣層218R覆蓋絕緣層216。並且，絕緣層216、218R具有暴露部分導電墊214的開口(圖未顯示)。在一實施例中，絕緣層218R的頂面218RT為週期性凹凸表面，其具有多個凸部218RT-1和多個凹部218RT-2。絕緣層216、218R可包括矽基材料，例如氧化矽、氮化矽、氧氮化矽、摻碳的氮化矽或摻碳的氧化矽。絕緣層216、218R可一起做為保護層結構219，用以保護其下方的內連線結構204以及電子裝置(圖未顯示)。在一實施例中，絕緣層216與絕緣層218R可包括不同的矽基材料。舉例來說，絕緣層216可為氧化矽，而絕緣層218R可為氮化矽。

導電部件222R2設置於絕緣層216、218R的開口(圖未顯示)中，且連接導電墊214。導電部件222R2的頂面222R2T可鄰接絕緣層218R的頂面218RT。在一實施例中，導電部件222R2的頂面222R2T為週期性凹凸表面，其具有多個凸部222R2T-1和多個凹部222R2T-2。並且，導電部件222R2的頂面222R2T與絕緣層218R的頂面218RT具有相同或相似的剖面輪廓及週期。在一實施例中，導電部件222R2與導電墊214包括相同的材料。舉例來說，導電部件222R2可包括鋁。當導電部件222R2與導電墊214包括相同的材料時，導電部件222R2與導電墊214之間可不存在界面。

異向性導電結構250設置於絕緣層218R和該導電部件222R2上。在一實施例中，異向性導電結構250包括金屬氧化物多孔層240R以及多個導電柱242。金屬氧化物多孔層240R具有第一奈米通孔陣列238H1以及第二奈米通孔陣列238H2。第一奈米通孔陣列238H1貫穿金屬氧化物多孔層240R且暴露導電部件222R2的頂面222R2T，第二奈米通孔陣列238H2貫穿金屬氧化物多孔層240R且暴露絕緣層218R的頂面218RT。如第1圖所示，第一奈米通孔陣列238H1的第一奈米通孔可具有第一孔徑R1，第二奈米通孔陣列238H2的第二奈米通孔可具有第二孔徑R2，第一奈米通孔陣列238H1和第二奈米通孔陣列238H2可具有相同的通孔高度H。並且，導電部件222R2可具有第一橫向尺寸D1。在一實施例中，第一孔徑R1可等於第二孔徑R2。並且，第一半徑R1可小於第一橫向(水平)尺寸D1。在一實施例中，第一奈米通孔陣列238H1的通孔高寬比(第一孔徑R1與通孔高度H的比值)可在1至1000之間。若第一奈米通孔陣列238H1的通孔高寬比小於1，則會發生導電柱242橫跨多個金屬層222R2，而發生短路現象；若第一奈米通孔陣列238H1的通孔高寬比大於1000，則異向性導電結構250體積過大，使產品封裝後體積無法微縮。

如第1圖所示，金屬氧化物多孔層240接觸絕緣層218R的頂面218RT的凸部218RT-1以及導電部件222R2的頂面222R2T的凸部222R2T-1。並且，絕緣層218R的頂面218RT的凸部218RT-1和導電部件222R2的頂面222R2T的凸部222R2T-1伸入金屬氧化物多孔層240中。此外，導電部件222R2的頂面222R2T的凸部222R2T-1接觸金屬氧化物多孔層240。在一實施例中，金屬氧化物多孔層240包括陽極氧化鋁材料。

異向性導電結構250的導電柱242選擇性地填充第一奈米通孔陣列238H1且被金屬氧化物多孔層240包圍。並且，導電柱242接觸導電部件222R2的頂面222R2T的凹部222R2T-2。如第1圖所示，第二奈米通孔陣列238H2未被導電柱242填充。換句話說，第二奈米通孔陣列238H2被空氣填充，且導電柱242不接觸絕緣層218R。在一實施例中，導電柱242包括金屬，例如銅、鋁、鈷、鎳、鈦、金、銀、鉑、鎢或上述之組合。

以下分別說明半導體結構500的形成方法。

請參考第2圖，提供半導體基底200。半導體基底200可為半導體晶片的一部分。接著，進行沉積及後續的微影製程和蝕刻製程，於半導體基底200上方形成電子裝置以及內連線結構204的介電層210、位於介電層210中的介層孔212、位於介層孔212上的導電墊214以及位於導電墊214上的蓋層215。

接著，進行沉積製程，於介電層210和導電墊214上形成絕緣層216、218。之後，進行微影製程和蝕刻製程，於絕緣層216、218和蓋層215中形成暴露部分導電墊214的開口220a、220b。

接著，如第3圖所示，進行例如物理氣相沉積、化學氣相沉積、原子層沉積、濺鍍、或上述之組合的沉積製程，於絕緣層218上形成金屬層222並填充開口220a、220b。金屬層222的頂面222T實質上為一平坦表面，且金屬層222透過開口220a、220b接觸導電墊214。

接著，對金屬層222進行第4-7圖所示的陽極氧化處理製程循環以形成金屬氧化物多孔層240R(第7圖)。如第4圖所示，對金屬層222進行第一陽極氧化處理製程300，將接近金屬層222的頂面222T(第3圖)的部分金屬層222氧化形成金屬氧化物多孔層230。在一實施例中，可將例如鋁的金屬層222置入例如硫酸(H ₂SO ₄)、磷酸(H ₃PO ₄)、鉻酸(H₂CrO₄)或草酸(C ₂H ₂O ₄)的電解液中，並對金屬層222施加電壓，以形成例如陽極氧化鋁的金屬氧化物多孔層230。如第4圖所示，金屬氧化物多孔層230包括具有多個奈米孔洞228的表層部分以及週期性波浪狀底部230B。圓柱形的奈米孔洞228從金屬氧化物多孔層230的頂面230T延伸至部分金屬氧化物層230中，且垂直於金屬氧化物多孔層230的頂面230T週期性排列(例如蜂巢狀排列)。可通過控制第一陽極氧化處理製程300的製程參數(例如溫度、時間、電解液種類及濃度、對金屬層222的施加電壓)來調整奈米孔洞228的孔徑、孔洞深寬比以及孔洞密度。此外，金屬氧化物多孔層230的週期性波浪狀底部230B連接未氧化的金屬層222R1，以將未氧化的金屬層222R1與奈米孔洞228隔開。

接著，如第5圖所示，進行酸洗製程，移除部分金屬氧化物多孔層230，以使週期性波浪狀底部230B殘留在未氧化的金屬層222R1上。在一實施例中，可將金屬氧化物多孔層230置入磷酸、鉻酸或草酸的酸液中，移除金屬氧化物多孔層230之孔徑和孔洞密度較不均勻的表層部分，留下具有較均勻孔徑和孔洞密度的週期性波浪狀底部230B做為後續第二陽極氧化處理製程的基座，以便於後續製程中製得具有均勻奈米通孔陣列的金屬氧化物多孔層。

接著，如第6圖所示，對週期性波浪狀底部230B和未氧化的金屬層222R1(第5圖)進行第二陽極氧化處理製程302，使絕緣層218上的部分未氧化的金屬層222R1(第5圖)氧化形成第二金屬氧化物多孔層240，而殘留於絕緣層218的開口220a、220b(第2圖)中的未氧化的金屬層形成導電部件222R2。如第6圖所示，金屬氧化物多孔層240具有多個奈米孔洞238以及週期性波浪狀底部240B。圓柱形的奈米孔洞238從金屬氧化物多孔層240的頂面240T延伸至部分金屬氧化物層240中，且垂直於金屬氧化物多孔層240的頂面240T週期性排列(例如蜂巢狀排列)。由於未氧化的金屬層222R1具有相應於週期性波浪狀底部230B(第5圖)的表面輪廓，進行第二陽極氧化處理製程302之後，可形成具有較均勻孔徑和孔洞密度的金屬氧化物多孔層240。在一實施例中，可根據製程需要，使第二陽極氧化處理製程302具有與第一陽極氧化處理製程300相同或不同的製程參數(例如製程溫度、時間、電解液種類及濃度、對未氧化的金屬層222R1的施加電壓)，以調整奈米孔洞238的孔徑、孔洞高寬比及孔洞密度。金屬氧化物多孔層240的週期性波浪狀底部240B可接觸絕緣層218和位於絕緣層218的開口220a、220b(第2圖)中的導電部件222R2，以將導電部件222R2與奈米孔洞238隔開。此外，絕緣層218的頂面218T與奈米孔洞238之間的部分週期性波浪狀底部240B之間可能會殘留未氧化的金屬層222R3。

接著，如第7圖所示，進行移除製程，移除週期性波浪狀底部240B，直到暴露出絕緣層218和位於絕緣層218中的導電部件222R2為止。上述移除製程可使用磷酸、鉻酸、草酸或氫氧化鈉(NaOH)移除從奈米孔洞238暴露出來的週期性波浪狀底部240B以及位於奈米孔洞238正下方的部分絕緣層218以形成絕緣層218R，且具有擴孔效果。進行上述移除製程之後，於絕緣層218R上形成具有第一奈米通孔陣列238H1和第二奈米通孔陣列238H2的金屬氧化物多孔層240R。如第7圖所示，移除週期性波浪狀底部240B之後，絕緣層218R和導電部件222R2各別具有週期性凹凸表面(頂面)218RT、222R2T。其中，第一奈米通孔陣列238H1暴露出絕緣層218R的頂面218RT，而第二奈米通孔陣列238H2暴露出導電部件222R2的頂面222R2T。

接著，如第8圖所示，進行例如電鍍的選擇性沉積製程，將金屬沉積於第一奈米通孔陣列238H1中，以形成填充第一奈米通孔陣列238H1的多個導電柱242。在例如電鍍的選擇性沉積製程期間，金屬僅會沉積於暴露出導電部件222R2的頂面222R2T的第一奈米通孔陣列238H1中，而不會沉積於暴露出絕緣層218的頂面218RT的第二奈米通孔陣列238H2中。意即第二奈米通孔陣列238H2中不會形成任何導電柱(僅被空氣填充)。因此，可不需藉由微影及蝕刻製程，即可自對準地定義導電柱242的形成位置。導電柱242可做為導電部件222R2與外部電路或電子部件(例如電路基板或其他電子裝置)的垂直電性連接部件。並且，相鄰的導電柱242由金屬氧化物多孔層240R彼此橫向隔開，且與同一導電部件222R2接觸的導電柱242的尺寸(相應於第1圖中第一奈米通孔陣列238H1的第一孔徑R1)可小於導電部件222R2的第一橫向尺寸D1(第1圖)。此外，與不同導電部件222R2接觸的導電柱242可被空氣填充的第二奈米通孔陣列238H2橫向隔開。因此，在導電部件222R2的尺寸及間距微縮的情形下，也不會產生橫向(水平方向)短路的問題。經過上述製程之後，形成包括金屬氧化物多孔層240R及導電柱242的異向性導電結構250。

接著，對半導體基底200、內連線結構204、保護層結構219以及異向性導電結構250進行切割製程，分離成多個半導體封裝體。值得注意的是，前述圖中顯示的雖為單一半導體封裝體的半導體結構，然而實際在製程時，可在同一個半導體基底200同時製作複數個相同的半導體封裝體。

接著，如第1圖所示，於上述半導體封裝體的側壁200S上形成保護層252。經過上述製程之後，形成例如半導體封裝體的半導體結構500。

如第9圖所示，在其他實施例中，可將半導體結構500接合至例如印刷電路板(PCB)或封裝基板(package substrate)的電路基板400，使導電柱242接觸設置於電路基板400上的多個接合墊402，以製得例如半導體封裝部件的半導體裝置600。

本發明實施例提供半導體結構及其形成方法以及半導體裝置。例如半導體封裝體的半導體結構使用金屬氧化物多孔層及其中的導電柱做為導電墊與外部電路或電子部件(例如電路基板)電性連接的異向性(垂直方向)導電結構。在一實施例中，金屬氧化物多孔層包括陽極氧化鋁，其具有多個垂直貫穿金屬氧化物多孔層且各自獨立的奈米通孔形成的奈米通孔陣列，以做為導電柱的支撐層。在一實施例中，例如銅的導電柱選擇性填充暴露導電墊的奈米通孔陣列，且不填充暴露保護層的奈米通孔陣列。相較於使用異向性導電膠(ACA)做為習知半導體封裝體的對外導電結構，本發明實施例的金屬氧化物多孔層由高硬度的陽極氧化鋁形成，其熱膨脹係數(陽極氧化鋁的熱膨脹係數約為5.4 ppm/K)與矽基材料的保護層的熱膨脹係數(矽的熱膨脹係數約為2.5 ppm/K)具有較佳的匹配性，可避免半導體封裝體在長期的高溫與低溫循環過程中產生對外導電結構斷裂、剝離或脫層等問題。並且，例如由銅製成的導電柱可具有較異向性導電膠更為優異的導電和導熱性質。此外，導電柱可通過例如電鍍沉積製程選擇性形成於暴露導電墊的奈米通孔中，不需額外的微影及蝕刻製程即可自對準地定義導電柱的形成位置，可提供高密度、細間距的垂直導電結構，且可避免水平方向短路的問題。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200:半導體基底 200S:側壁 204:內連線結構 210:介電層 212:介層孔 214:導電墊 215:蓋層 216,218,218R:絕緣層 218RT-1,222R2T-1:凸部 218RT-2,222R2T-2:凹部 218T,218RT,222R2T,222T,230T,240T:頂面 219:保護層結構 220a,220b:開口 222,222R1,222R3:金屬層 222R2:導電部件 228,238:奈米孔洞 230,240,240R:金屬氧化物多孔層 230B,240B:週期性波浪狀底部 238H1:第一奈米通孔陣列 238H2:第二奈米通孔陣列 242:導電柱 250:異向性導電結構 252:保護層 300:第一陽極氧化處理製程 302:第二陽極氧化處理製程 400:電路基板 402:接合墊 500:半導體結構 600:半導體裝置 D1:第一橫向尺寸 H:通孔高度 R1:第一孔徑 R2:第二孔徑

第1圖為根據本發明一些實施例之半導體結構的剖面示意圖。第2-9圖為形成第1圖所示的根據本發明一些實施例之半導體結構的中間階段的剖面示意圖。

200:半導體基底

200S:側壁

204:內連線結構

210:介電層

212:介層孔

214:導電墊

215:蓋層

216,218R:絕緣層

218RT-1,222R2T-1:凸部

218RT-2,222R2T-2:凹部

218RT,222R2T:頂面

219:保護層結構

222R2:導電部件

240R:金屬氧化物多孔層

238H1:第一奈米通孔陣列

238H2:第二奈米通孔陣列

242:導電柱

250:異向性導電結構

252:保護層

500:半導體結構

D1:第一橫向尺寸

H:通孔高度

R1:第一孔徑

R2:第二孔徑

Claims

一種半導體結構，包括：一半導體基底；一絕緣層，設置於該半導體基底上方；一導電部件，設置於該絕緣層中，其中該導電部件的一頂面鄰接該絕緣層的一頂面；以及一異向性導電結構，設置於該絕緣層和該導電部件上，其中該異向性導電結構包括：一金屬氧化物多孔層，其具有暴露該導電部件的該頂面的一第一奈米通孔陣列以及暴露該絕緣層的該頂面的一第二奈米通孔陣列；以及多個導電柱，填充該第一奈米通孔陣列，其中該些導電柱接觸該導電部件的該頂面，其中該導電部件的該頂面為一第一週期性凹凸表面，該導電部件的該第一週期性凹凸表面具有多個凸部和多個凹部，且該些凸部接觸該金屬氧化物多孔層。
如請求項1之半導體結構，其中該第二奈米通孔陣列未被該些導電柱填充。
如請求項1之半導體結構，其中該金屬氧化物多孔層包括陽極氧化鋁材料。
如請求項3之半導體結構，其中該絕緣層包括矽基材料。
如請求項1之半導體結構，其中該些導電柱包括金屬。
如請求項1之半導體結構，其中在一剖面圖中，該第一奈米通孔陣列的多個第一奈米通孔具有一第一孔徑，該導電部件具有一第一橫向尺寸，且該第一孔徑小於該第一橫向尺寸。
如請求項1之半導體結構，其中該導電部件的該第一週期性凹凸表面的該些凹部接觸該些導電柱。
如請求項1之半導體結構，其中該絕緣層的該頂面為一第二週期性凹凸表面，該絕緣層的該第二週期性凹凸表面具有多個凸部和多個凹部，且該些凸部伸入該金屬氧化物多孔層中。
一種半導體裝置，包括：一半導體基底；一絕緣層，設置於該半導體基底上方；一導電部件，設置於該絕緣層中，其中該導電部件的一頂面鄰接該絕緣層的一頂面；一異向性導電結構，設置於該絕緣層和該導電部件上，其中該異向性導電結構包括：一金屬氧化物多孔層，其具有暴露該導電部件的該頂面的一第一奈米通孔陣列以及暴露該絕緣層的該頂面的一第二奈米通孔陣列；以及多個導電柱，填充該第一奈米通孔陣列，其中該些導電柱接觸該導電部件的該頂面，其中該導電部件的該頂面為一週期性凹凸表面，該導電部件的該週期性凹凸表面具有多個凸部和多個凹部，且該些凸部接觸該金屬氧化物多孔層；以及一電路基板，其中該電路基板上具有多個接合墊，其中該些接合墊接觸該些導電柱。
一種半導體結構的形成方法，包括：提供一半導體基底；於該半導體基底上方形成一導電墊；於該導電墊上形成一絕緣層，其中該絕緣層具有一開口，以暴露該導電墊；於該絕緣層上形成一金屬層，其中該金屬層透過該開口接觸該導電墊；對該金屬層進行一陽極氧化處理製程循環，將該絕緣層上的部分該金屬層氧化形成一金屬氧化物多孔層，而位於該絕緣層中的未氧化的該金屬層形成一導電部件，該金屬氧化物多孔層具有暴露未氧化的該金屬層的一第一奈米通孔陣列，以及暴露該絕緣層的一第二奈米通孔陣列，其中該導電部件的一頂面為一第一週期性凹凸表面，該導電部件的該第一週期性凹凸表面具有多個凸部和多個凹部，且該些凸部接觸該金屬氧化物多孔層；以及進行一選擇性沉積製程，形成填充該第一奈米通孔陣列的多個導電柱。
如請求項10之半導體結構的形成方法，其中進行該陽極氧化處理製程循環包括：對該金屬層進行一第一陽極氧化處理製程，將部分該金屬層氧化形成一第一金屬氧化物多孔層，其中該第一金屬氧化物多孔層具有多個第一奈米孔洞以及一第一週期性波浪狀底部；移除部分該第一金屬氧化物多孔層，以使該第一週期性波浪狀底部殘留在未氧化的該金屬層上；對該第一週期性波浪狀底部和未氧化的該金屬層進行一第二陽極氧化處理製程，使該絕緣層上的部分未氧化的該金屬層氧化形成一第二金屬氧化物多孔層，其中該第二金屬氧化物多孔層具有多個第二奈米孔洞以及一第二週期性波浪狀底部；以及移除該第二週期性波浪狀底部。
如請求項11之半導體結構的形成方法，其中該第二週期性波浪狀底部接觸該絕緣層和位於該絕緣層的該開口中的未氧化的該金屬層。
如請求項11之半導體結構的形成方法，其中移除該第二週期性波浪狀底部之後，該絕緣層和位於該絕緣層的該開口中的未氧化的該金屬層各別具有一週期性凹凸表面。
如請求項10之半導體結構的形成方法，更包括：形成該些導電柱後，對該半導體基底和該金屬氧化物多孔層進行一切割製程。