[go: up one dir, main page]

TWI859897B - 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI859897B
TWI859897B TW112120278A TW112120278A TWI859897B TW I859897 B TWI859897 B TW I859897B TW 112120278 A TW112120278 A TW 112120278A TW 112120278 A TW112120278 A TW 112120278A TW I859897 B TWI859897 B TW I859897B
Authority
TW
Taiwan
Prior art keywords
unit
physical
data
reserved area
memory
Prior art date
Application number
TW112120278A
Other languages
English (en)
Other versions
TW202449787A (zh
Inventor
葉彥辰
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW112120278A priority Critical patent/TWI859897B/zh
Priority to US18/349,962 priority patent/US12321640B2/en
Application granted granted Critical
Publication of TWI859897B publication Critical patent/TWI859897B/zh
Publication of TW202449787A publication Critical patent/TW202449787A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。所述方法用於可複寫式非揮發性記憶體模組，其包括多個第一類實體單元與多個第二類實體單元。第一類實體單元是採用第一操作模式。第二類實體單元是採用第二操作模式。所述方法包括：將第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，其中屬於第一保留區與第二保留區的實體單元保留於資料整理操作中使用；以及執行第一資料整理操作，其包括：從來源單元收集第一資料；根據來源單元的屬性，從第一保留區或第二保留區中選擇目標單元；以及將第一資料儲存至目標單元中。

Description

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。
行動電話與筆記型電腦等可攜式電子裝置在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式電子裝置中。
在某些類型的記憶體儲存裝置中，會配置有快取區與儲存區。在儲存資料時，快取區的實體單元會先基於單階記憶胞(Single Level Cell, SLC)程式化模式被快速地寫入資料。在寫滿快取區後，儲存區中的一部分實體單元也可被切換為基於SLC程式化模式被寫入資料。然而，若預設可操作於SLC程式化模式的實體單元被用完，則垃圾回收(Garbage Collection, GC)操作可被啟動。例如，此垃圾回收操作可隨著主機寫入操作同步執行，以釋放出新的實體單元供寫入新資料。然而，雖然垃圾回收操作可用以維持主機寫入操作的持續執行，但其也會讓同步執行的主機寫入操作的寫入效能大幅下降或者在短時間內劇烈變化。
本發明提供一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可對資料整理操作進行優化。
本發明的範例實施例提供一種記憶體管理方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述多個實體單元包括多個第一類實體單元與多個第二類實體單元。所述多個第一類實體單元是採用第一操作模式。所述多個第二類實體單元是採用第二操作模式。所述記憶體管理方法包括：將所述多個第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，其中屬於所述第一保留區與所述第二保留區的實體單元保留於資料整理操作中使用；以及執行第一資料整理操作，其包括：從所述多個實體單元中的來源單元收集第一資料；根據所述來源單元的屬性，從所述第一保留區或所述第二保留區中選擇目標單元；以及將所述第一資料儲存至所述目標單元中。
在本發明的範例實施例中，採用所述第一操作模式的實體單元只能基於第一程式化模式來程式化，而採用所述第二操作模式的實體單元可基於所述第一程式化模式與第二程式化模式的其中之一來程式化。
在本發明的範例實施例中，在基於所述第一程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存n個位元，在基於所述第二程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存m個位元，且n小於m。
在本發明的範例實施例中，所述來源單元的所述屬性反映出所述來源單元中的每一實體單元是採用所述第一操作模式或所述第二操作模式。
在本發明的範例實施例中，根據所述來源單元的所述屬性，從所述第一保留區或所述第二保留區中選擇所述目標單元的步驟包括：響應於所述來源單元中的多個實體單元皆是採用所述第一操作模式，從所述第一保留區中選擇至少一實體單元作為所述目標單元；以及響應於所述來源單元中的至少一實體單元非採用所述第一操作模式，從所述第二保留區中選擇至少一實體單元作為所述目標單元。
在本發明的範例實施例中，所述的記憶體管理方法更包括：在將所述第一資料儲存至所述目標單元後，將所述目標單元從所述第一保留區或所述第二保留區中移除。
在本發明的範例實施例中，所述的記憶體管理方法更包括：在將所述第一資料儲存至所述目標單元後，抹除所述來源單元；從主機系統接收寫入指令，其中所述寫入指令指示儲存第二資料；以及在抹除所述來源單元後，根據所述寫入指令，將所述第二資料儲存至所抹除的所述來源單元中。
在本發明的範例實施例中，所述的記憶體管理方法更包括：在將所述第一資料儲存至所述目標單元後，抹除所述來源單元；以及將所抹除的所述來源單元中的至少一實體單元設為第二資料整理操作中使用的目標單元。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元，所述多個實體單元包括多個第一類實體單元與多個第二類實體單元，所述多個第一類實體單元是採用第一操作模式，所述多個第二類實體單元是採用第二操作模式，所述記憶體控制電路單元用以：將所述多個第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，其中屬於所述第一保留區與所述第二保留區的實體單元保留於資料整理操作中使用；以及執行第一資料整理操作，其包括：指示從所述多個實體單元中的來源單元收集第一資料；根據所述來源單元的屬性，從所述第一保留區或所述第二保留區中選擇目標單元；以及指示將所述第一資料儲存至所述目標單元中。
在本發明的範例實施例中，所述記憶體控制電路單元根據所述來源單元的所述屬性，從所述第一保留區或所述第二保留區中選擇所述目標單元的操作包括：響應於所述來源單元中的多個實體單元皆是採用所述第一操作模式，從所述第一保留區中選擇至少一實體單元作為所述目標單元；以及響應於所述來源單元中的至少一實體單元非採用所述第一操作模式，從所述第二保留區中選擇至少一實體單元作為所述目標單元。
在本發明的範例實施例中，所述記憶體控制電路單元更用以：在將所述第一資料儲存至所述目標單元後，將所述目標單元從所述第一保留區或所述第二保留區中移除。
在本發明的範例實施例中，所述記憶體控制電路單元更用以：在將所述第一資料儲存至所述目標單元後，指示抹除所述來源單元；從所述主機系統接收寫入指令，其中所述寫入指令指示儲存第二資料；以及在抹除所述來源單元後，根據所述寫入指令，指示將所述第二資料儲存至所抹除的所述來源單元中。
在本發明的範例實施例中，所述記憶體控制電路單元更用以：在將所述第一資料儲存至所述目標單元後，指示抹除所述來源單元；以及將所抹除的所述來源單元中的至少一實體單元設為第二資料整理操作中使用的目標單元。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元，所述多個實體單元包括多個第一類實體單元與多個第二類實體單元，所述多個第一類實體單元是採用第一操作模式，所述多個第二類實體單元是採用第二操作模式。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以：將所述多個第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，其中屬於所述第一保留區與所述第二保留區的實體單元保留於資料整理操作中使用；以及執行第一資料整理操作，其包括：指示從所述多個實體單元中的來源單元收集第一資料；根據所述來源單元的屬性，從所述第一保留區或所述第二保留區中選擇目標單元；以及指示將所述第一資料儲存至所述目標單元中。
在本發明的範例實施例中，所述記憶體管理電路根據所述來源單元的所述屬性，從所述第一保留區或所述第二保留區中選擇所述目標單元的操作包括：響應於所述來源單元中的多個實體單元皆是採用所述第一操作模式，從所述第一保留區中選擇至少一實體單元作為所述目標單元；以及響應於所述來源單元中的至少一實體單元非採用所述第一操作模式，從所述第二保留區中選擇至少一實體單元作為所述目標單元。
在本發明的範例實施例中，所述記憶體管理電路更用以：在將所述第一資料儲存至所述目標單元後，將所述目標單元從所述第一保留區或所述第二保留區中移除。
在本發明的範例實施例中，所述記憶體管理電路更用以：在將所述第一資料儲存至所述目標單元後，指示抹除所述來源單元；從所述主機系統接收寫入指令，其中所述寫入指令指示儲存第二資料；以及在抹除所述來源單元後，根據所述寫入指令，指示將所述第二資料儲存至所抹除的所述來源單元中。
在本發明的範例實施例中，所述記憶體管理電路更用以：在將所述第一資料儲存至所述目標單元後，指示抹除所述來源單元；以及將所抹除的所述來源單元中的至少一實體單元設為第二資料整理操作中使用的目標單元。
基於上述，可複寫式非揮發性記憶體模組包括多個第一類實體單元與多個第二類實體單元。第一類實體單元是採用第一操作模式。第二類實體單元是採用第二操作模式。在將第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，以保留於資料整理操作中使用後，第一資料整理操作可被執行。在第一資料整理操作中，第一資料可從來源單元收集，且目標單元可根據來源單元的屬性，從第一保留區或第二保留區中選擇，以儲存第一資料。透過對資料整理操作進行優化，可提升可複寫式非揮發性記憶體模組在執行資料整理操作的期間的寫入穩定性。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52及記憶體介面53。
記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元42還包括錯誤檢查與校正電路54、緩衝記憶體55及電源管理電路56。
錯誤檢查與校正電路54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。例如，錯誤檢查與校正電路54可支援低密度奇偶檢查碼(Low Density Parity Check code, LDPC code)或BCH等各式編/解碼演算法。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
可複寫式非揮發性記憶體模組43可包括多個實體單元。在一範例實施例中，一個實體單元是指一個實體位址或一個實體程式化單元。在一範例實施例中，一個實體單元亦可以是由多個連續或不連續的實體位址組成。在一範例實施例中，一個實體單元亦可以是指一個虛擬區塊(VB)。一個虛擬區塊可包括多個實體位址或多個實體程式化單元。
在一範例實施例中，記憶體管理電路51可配置邏輯單元以映射實體單元。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。
須注意的是，一個邏輯單元可被映射至一或多個實體單元。若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料包括有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。此外，描述邏輯單元與實體單元之間的映射關係的邏輯至實體映射資訊可記載於邏輯至實體映射表中。爾後，記憶體管理電路51可根據此邏輯至實體映射表中的資訊來存取可複寫式非揮發性記憶體模組43。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，在一範例實施例中，可複寫式非揮發性記憶體模組43中的多個實體單元可以被邏輯地分組至快取區61、保留區(亦稱為第一保留區)621、保留區(亦稱為第二保留區)622及儲存區623。例如，實體單元611(0)~611(A)可被分組至快取區61，實體單元621(0)~621(B)可被分組至保留區621，實體單元622(0)~622(C)可被分組至保留區622，且實體單元623(0)~623(D)可被分組至儲存區623。
在一範例實施例中，可複寫式非揮發性記憶體模組43中的多個實體單元可包括第一類實體單元與第二類實體單元。例如，可複寫式非揮發性記憶體模組43中的每一個實體單元可為第一類實體單元與第二類實體單元的其中之一。第一類實體單元與第二類實體單元採用不同的操作模式。例如，第一類實體單元採用一種特定的操作模式(亦稱為第一操作模式)，而第二類實體單元則採用另一種特定的操作模式(亦稱為第二操作模式)。
在一範例實施例中，在可複寫式非揮發性記憶體模組43中，第一類實體單元的總數少於第二類實體單元的總數。例如，第一類實體單元的總數可約為第二類實體單元的總數的5%~15%，且本發明不限於此。
在一範例實施例中，記憶體管理電路51可將第一類實體單元分組至快取區61。例如，實體單元611(0)~611(A)皆為第一類實體單元。此外，記憶體管理電路51可將第二類實體單元分組至保留區621、保留區622及儲存區623。例如，保留區621、保留區622及儲存區623中的實體單元621(0)~621(B)、622(0)~622(C)及623(0)~623(D)皆為第二類實體單元。
在一範例實施例中，第一類實體單元只能基於單一種程式化模式(亦稱為第一程式化模式)來程式化，而第二類實體單元則可基於多種程式化模式來程式化以儲存資料。例如，第二類實體單元可基於第一程式化模式與另一特定程式化模式(亦稱為第二程式化模式)的其中之一來程式化以儲存資料。
在一範例實施例中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43基於第一程式化模式來程式化第一類實體單元，以將資料儲存至第一類實體單元中。在一範例實施例中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43基於第一程式化模式或第二程式化模式來程式化第二類實體單元，視當下的操作需求而定，以將資料儲存至第二類實體單元中。
在一範例實施例中，在基於第一程式化模式來程式化的一個實體單元中，一個記憶胞可用以儲存n個位元。在一範例實施例中，在基於第二程式化模式來程式化的一個實體單元中，一個記憶胞可用以儲存m個位元。n小於m。例如，n可為“1”，且m可為“2”、“3”或“4”等正整數。在一範例實施例中，n與m亦可為其他正整數，只要滿足n小於m之規範即可。
在一範例實施例中，第一程式化模式是指SLC程式化模式、虛擬(pseudo)SLC程式化模式、下實體程式化(lower physical programming)模式、混合程式化(mixture programming)模式及少層記憶胞(less layer memory cell)模式的其中之一。在SLC程式化模式與虛擬SLC程式化模式中，一個記憶胞只儲存一個位元的資料。在下實體程式化模式中，只有下實體程式化單元會被程式化，而此下實體程式化單元所對應之上實體程式化單元可不被程式化。在混合程式化模式中，有效資料(或真實資料)會被程式化於下實體程式化單元中，而同時虛擬資料(dummy data)會被程式化至儲存有效資料之下實體程式化單元所對應的上實體程式化單元中。在少層記憶胞模式中，一個記憶胞儲存一第一數目之位元的資料。例如，此第一數目可設為“1”。
在一範例實施例中，第二程式化模式是指MLC程式化模式、TLC程式化模式、QLC程式化模式或類似模式。在第二程式化模式中，一個記憶胞可儲存有一第二數目之位元的資料，其中此第二數目等於或大於“2”。例如，此第二數目可設為“2”、“3”或“4”。在另一範例實施例中，上述第一程式化模式中的第一數目與第二程式化模式中的第二數目皆可以是其他數目，只要滿足第二數目大於第一數目即可。
在一範例實施例中，基於第一程式化模式所執行的程式化操作的效能可高於基於第二程式化模式所執行的程式化操作的效能。因此，相較於第二程式化模式，基於第一程式化模式來將來自主機系統11的寫入指令所指示儲存的資料儲存至可複寫式非揮發性記憶體模組43中，可提升可複寫式非揮發性記憶體模組43的主機寫入效能。在一範例實施例中，基於第一程式化模式所儲存的資料的可靠度亦可高於基於第二程式化模式所儲存的資料的可靠度。
在一範例實施例中，記憶體管理電路51可啟動並執行資料整理(data merge)操作。此資料整理操作可用以將資料(即有效資料)從基於第一程式化模式進行程式化的實體單元(亦稱為來源單元)中搬移或複製至基於第二程式化模式進行程式化的實體單元(亦稱為目標單元)中。須注意的是，此來源單元可為第一類實體單元及/或第二類實體單元，而目標單元則為第二類實體單元。在一範例實施例中，假設n與m分別為“1”與“4”。因此，在資料整理操作中，至少4個基於第一程式化模式進行程式化的實體單元所儲存的資料(即有效資料)可被讀取並基於第二程式化模式集中儲存至作為目標單元的1個實體單元中。爾後，資料(即有效資料)已被完整搬移或複製的實體單元可被抹除，以重新儲存來自主機系統11的新資料。
在一範例實施例中，記憶體管理電路51可將第一類實體單元(例如圖6中的實體單元611(0)~611(A))分組至快取區61並將第二類實體單元中的部分實體單元(例如圖6中的實體單元621(0)~621(B)及622(0)~622(C))分組至保留區621與622。特別是，屬於保留區621與622的實體單元會被保留於資料整理操作中使用。或者，從另一角度而言，屬於保留區621與622的實體單元只能用來儲存在資料整理操作中從來源單元收集的資料(即有效資料)，而不能用來儲存非於資料整理操作中從來源單元收集的資料。
在一範例實施例中，記憶體管理電路51可執行一個資料整理操作(亦稱為第一資料整理操作)。在第一資料整理操作中，記憶體管理電路51可從來源單元收集資料(亦稱為第一資料)。例如，記憶體管理電路51可從快取區61及/或儲存區623中選擇當前有儲存有效資料的多個實體單元作為來源單元。例如，第一資料包括儲存於來源單元中的有效資料。記憶體管理電路51可根據來源單元的屬性，從保留區621或622中選擇目標單元。然後，記憶體管理電路51可將從來源單元收集的資料(即第一資料)儲存至目標單元中。
在一範例實施例中，來源單元的屬性可反映出來源單元中的每一實體單元是採用第一操作模式或第二操作模式。從另一角度而言，來源單元的屬性可反映出來源單元中的每一實體單元是屬於第一類實體單元或第二類實體單元。
在一範例實施例中，在選定來源單元後，記憶體管理電路51可根據來源單元的屬性，判斷來源單元中是否包含採用第一操作模式的實體單元(即第一類實體單元)或採用第二操作模式的實體單元(即第二類實體單元)。記憶體管理電路51可根據判斷結果來決定要從保留區621或622中選擇目標單元。
在一範例實施例中，響應於來源單元中的多個實體單元皆是採用第一操作模式(即來源單元中的所有實體單元皆為第一類實體單元)，記憶體管理電路51可從保留區621中選擇至少一實體單元作為目標單元。或者，在一範例實施例中，響應於來源單元中的至少一實體單元非採用第一操作模式(即來源單元中的所有實體單元非皆為第一類實體單元)，則記憶體管理電路51可從保留區622中選擇至少一實體單元作為目標單元。然後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將從來源單元收集的資料(即第一資料)儲存至所選定的目標單元中。
在一範例實施例中，在將第一資料儲存至目標單元後，記憶體管理電路51可將目標單元從保留區621或622移除。例如，假設目標單元原先是屬於保留區621，則在基於第二程式化模式將第一資料程式化至目標單元後，記憶體管理電路51可將目標單元從保留區621移除並將目標單元重新關聯(即分組)至儲存區623。此時，保留區621中的實體單元的總數會對應減少。或者，假設目標單元原先是屬於保留區622，則在基於第二程式化模式將第一資料程式化至目標單元後，記憶體管理電路51可將目標單元從保留區622移除並將目標單元重新關聯(即分組)至儲存區623。此時，保留區622中的實體單元的總數也會對應減少。
圖7是根據本發明的範例實施例所繪示的資料整理操作的示意圖。請參照圖7，假設在資料整理操作中，來源單元71包含從快取區61中選擇的實體單元701~704。響應於來源單元71中的實體單元701~704皆為第一類實體單元，記憶體管理電路51可從保留區621中選擇實體單元705作為目標單元72。
在圖7的資料整理操作中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43從作為來源單元71的實體單元701~704中讀取資料710(即第一資料)。例如，資料710包括有效資料。記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將資料710重新儲存至作為目標單元72的實體單元705中。須注意的是，資料710原先是基於第一程式化模式分散儲存於實體單元701~704中。在資料整理操作中，從實體單元701~704讀取的資料710會改為基於第二程式化模式儲存於實體單元705中。在將實體單元705寫滿後，記憶體管理電路51可將實體單元705從保留區621中移除並重新關聯至儲存區623。
圖8是根據本發明的範例實施例所繪示的資料整理操作的示意圖。請參照圖8，假設在資料整理操作中，來源單元81包含從儲存區623(或者儲存區623與快取區61)中選擇的實體單元801~804。亦即，實體單元801~804的至少其中之一(例如實體單元801)是從儲存區623選取的。響應於來源單元81中的實體單元801~804非皆為第一類實體單元(例如實體單元801為第二類實體單元)，記憶體管理電路51可從保留區622中選擇實體單元805作為目標單元82。
在圖8的資料整理操作中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43從作為來源單元81的實體單元801~804中讀取資料810(即第一資料)。例如，資料810包括有效資料。記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將資料810重新儲存至作為目標單元82的實體單元805中。須注意的是，資料810原先是基於第一程式化模式分散儲存於實體單元801~804中。在資料整理操作中，從實體單元801~804讀取的資料810會改為基於第二程式化模式儲存於實體單元805中。在將實體單元805寫滿後，記憶體管理電路51可將實體單元805從保留區622中移除並重新關聯至儲存區623。
在一範例實施例中，在將第一資料儲存至目標單元後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43抹除來源單元。另一方面，記憶體管理電路51可從主機系統11接收寫入指令。此寫入指令指示儲存資料(亦稱為第二資料)。在抹除所述來源單元後，記憶體管理電路51可根據此寫入指令，將第二資料儲存於先前抹除的來源單元中。換言之，透過資料整理操作所釋放出的閒置實體單元(即抹除後的來源單元)，可重新用來儲存來自主機系統11的新資料(即第二資料)。
例如，在圖7的範例實施例中，在將資料710從來源單元71讀取出來並寫入至目標單元72後，來源單元71中的實體單元701~704可被抹除。爾後，經抹除的實體單元701~704即可用來儲存來自主機系統11的新資料(即第二資料)。類似的，在圖8的範例實施例中，在將資料810從來源單元81讀取出來並寫入至目標單元82後，來源單元81中的實體單元801~804可被抹除。爾後，經抹除的實體單元801~804即可用來儲存來自主機系統11的新資料(即第二資料)。
須注意的是，在圖8的一範例實施例中，若保留區622中的實體單元不足(例如保留區622中的實體單元的總數小於臨界值)，則在抹除實體單元801~804後，記憶體管理電路51可將實體單元801~804的至少其中之一(例如實體單元801)重新設定為下一個資料整併操作(亦稱為第二資料整理操作)中使用的目標單元。此外，實體單元801~804中其餘的實體單元(例如實體單元802~804)則可用來儲存來自主機系統11的新資料(即第二資料)。藉此，可確保下一個資料整理操作(即第二資料整理操作)可順利執行。
圖9至圖10D是根據本發明的範例實施例所繪示的同步執行資料整併操作與主機寫入操作的示意圖。請參照圖9，在一範例實施例中，假設快取區61包括4個實體單元(標記為A~D)，儲存區623包括8個實體單元(標記為E~L)，保留區621包括7個實體單元(標記為M~S)，且保留區622包括1個實體單元(標記為T)。此外，假設實體單元A~L皆已經被寫入資料。
請參照圖10A，接續於圖9的範例實施例，在啟動資料整理操作後，假設來源單元1001包括從快取區61中選取的實體單元A~D，則目標單元1002可包括從保留區621中選取的實體單元M。在此資料整理操作中，資料1010(即第一資料)可從作為來源單元1001的實體單元A~D中讀取出來並且基於第二程式化模式儲存至作為目標單元1002的實體單元M中。在將資料1010完整儲存至實體單元M後，實體單元A~D可被抹除。此外，在將資料1010完整儲存至實體單元M後，實體單元M可被從保留區621中移除並關聯至儲存區623。在移除實體單元M後，保留區621中剩下實體單元N~S。
另一方面，在抹除實體單元A~D後，來自主機系統11的資料1020(即第二資料)可基於第一程式化模式儲存至原先作為來源單元1001的實體單元A~D中。須注意的是，在圖10A的範例實施例中，資料1020儲存至實體單元A~D的寫入效能可視為4的SLC的寫入效能(表示資料1020可基於第一程式化模式寫入至4個實體單元)。
請參照圖10B，接續於圖10A的範例實施例，在下一個資料整理操作中，假設來源單元1003包括從儲存區623中選取的實體單元E~H，則目標單元1004可包括從保留區622中選取的實體單元T。在此資料整理操作中，資料1030(即第一資料)可從作為來源單元1003的實體單元E~H中讀取出來並且基於第二程式化模式儲存至作為目標單元1004的實體單元T中。在將資料1030完整儲存至實體單元T後，實體單元E~H可被抹除。此外，在將資料1030完整儲存至實體單元T後，實體單元T可被從保留區622中移除並關聯至儲存區623。在移除實體單元T後，保留區622中沒有任何實體單元可供使用。
另一方面，在抹除實體單元E~H後，實體單元E可被設定為新的目標單元，以供下一個資料整理操作使用。此外，來自主機系統11的資料1040(即第二資料)可基於第一程式化模式儲存至原先作為來源單元1003的實體單元F~H中。須注意的是，在圖10B的範例實施例中，資料1040儲存至實體單元F~H的寫入效能可視為3個SLC的寫入效能(表示資料1040可基於第一程式化模式寫入至3個實體單元)。對於主機系統11而言，圖10B的範例實施例中的3個SLC的寫入效能略低於圖10A的範例實施例中的4個SLC的寫入效能。
請參照圖10C，接續於圖10B的範例實施例，在下一個資料整理操作中，假設來源單元1005包括從儲存區623中選取的實體單元I~L，則目標單元1006可包括在圖10B的中作為來源單元1003的實體單元E。在此資料整理操作中，資料1050(即第一資料)可從作為來源單元1005的實體單元I~L中讀取出來並且基於第二程式化模式儲存至作為目標單元1006的實體單元E中。在將資料1050完整儲存至實體單元E後，實體單元I~L可被抹除。此外，在將資料1050完整儲存至實體單元E後，實體單元E可被關聯至儲存區623。
另一方面，在抹除實體單元I~L後，實體單元I可被設定為新的目標單元，以供下一個資料整理操作使用。此外，來自主機系統11的資料1060(即第二資料)可基於第一程式化模式儲存至原先作為來源單元1005的實體單元J~L中。須注意的是，類似於圖10B的範例實施例，在圖10C的範例實施例中，資料1060儲存至實體單元F~H的寫入效能也可視為3個SLC的寫入效能(表示資料1060可基於第一程式化模式寫入至3個實體單元)。
請參照圖10D，在執行圖10A至圖10C的3個資料整理操作及相對應的主機寫入操作後，快取區61包括4個實體單元A~D，儲存區623包括6個實體單元F~H、K~L，保留區621包括6個實體單元N~S，且保留區622包括在圖10C的範例實施例中選定作為下一個目標單元的實體單元I。在一範例實施例中，作為下一個目標單元的實體單元I也可不被分組至保留區622，本發明不加以限制。
圖11是根據本發明的範例實施例所繪示的同步執行資料整併操作與主機寫入操作的示意圖。請參照圖11，接續於圖10D的範例實施例，在下一次的資料整理操作中，來源單元1101可包含實體單元A~D，且有效資料可從來源單元1101複製或搬移到目標單元中。爾後，寫入效能為4個SLC的主機寫入操作可用以將資料儲存至抹除後的實體單元A~D中。依此類推，來源單元1102~1109可依序用於多個資料整理操作中，且相對應的主機寫入操作可被執行。相關操作細節可參照圖9至圖10D的範例實施例，在此不多加贅述。
圖12是根據本發明的範例實施例所繪示的主機寫入操作的寫入效能的示意圖。請參照圖12，效能曲線1201表示在沒有配置如圖9的保留區621的情況下，在執行連續的主機寫入操作的期間，在不同時間點主機寫入操作的寫入效能。根據效能曲線1201，在沒有配置如圖9的保留區621的情況下，在執行連續的主機寫入操作的期間，在資料寫入初期，資料可以快速寫入至圖9的快取區61中。此時，主機寫入操作的寫入效能最高(圖12中註記為SLC快取加速)。然而，在快取區61中的實體單元被大量使用後，搭配資料整理操作執行的主機寫入操作的寫入效能開始在4個SLC的寫入效能及2個SLC的寫入效能之間大幅震盪，導致主機寫入操作的寫入效能很不穩定。
另一方面，效能曲線1202表示在額外配置如圖9的保留區621的情況下，在執行連續的主機寫入操作的期間，在不同時間點主機寫入操作的資料寫入效能。根據效能曲線1202，在額外配置如圖9的保留區621的情況下，在執行連續的主機寫入操作的期間，即便在快取區61中的實體單元被大量使用後，搭配資料整理操作執行的主機寫入操作的寫入效能仍可維持在3個SLC的寫入效能與4個SLC的寫入效能之間。由此可知，在額外配置如圖9的保留區621的情況下，即便啟動資料整理操作，主機寫入操作的寫入效能仍可被維持穩定。
圖13是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。請參照圖13，在步驟S1310中，將可複寫式非揮發性記憶體模組中的部分實體單元分組至第一保留區與第二保留區，其中屬於第一保留區與第二保留區的實體單元保留於資料整理操作中使用。在步驟S1320中，執行第一資料整理操作。步驟S1320可包括步驟S1321~S1323。在步驟S1321中，從來源單元收集第一資料。在步驟S1322中，根據來源單元的屬性，從第一保留區或第二保留區中選擇目標單元。在步驟S1323中，將第一資料儲存至目標單元中。
然而，圖13中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖13中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖13的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明的範例實施例所提出的記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可設置第一保留區與第二保留區。第一保留區與第二保留區的實體單元保留於資料整理操作中使用。在啟動資料整理操作後，根據來源單元的屬性從第一保留區與第二保留區選擇目標單元以執行資料搬移(或複製)，可有效提高同步執行的主機寫入操作的寫入效能的穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10,30:記憶體儲存裝置 11,31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 41:連接介面單元 42:記憶體控制電路單元 43:可複寫式非揮發性記憶體模組 51:記憶體管理電路 52:主機介面 53:記憶體介面 54:錯誤檢查與校正電路 55:緩衝記憶體 56:電源管理電路 61:快取區 621,622:保留區 623:儲存區 611(0)~611(A),621(0)~621(B),622(0)~622(C),623(0)~623(D),701~705,801~805,A~T:實體單元 71,81,1001,1003,1005,1101~1109:來源單元 72,82,1002,1004,1006:目標單元 710,810,1010,1020,1030,1040,1050,1060:資料 1201,1202:效能曲線 S1310:步驟(將可複寫式非揮發性記憶體模組中的部分實體單元分組至第一保留區與第二保留區，其中屬於第一保留區與第二保留區的實體單元保留於資料整理操作中使用) S1320:步驟(執行第一資料整理操作) S1321:步驟(從來源單元收集第一資料) S1322:步驟(根據來源單元的屬性，從第一保留區或第二保留區中選擇目標單元) S1323:步驟(將第一資料儲存至目標單元中)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。 圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的範例實施例所繪示的資料整理操作的示意圖。 圖8是根據本發明的範例實施例所繪示的資料整理操作的示意圖。 圖9至圖10D是根據本發明的範例實施例所繪示的同步執行資料整併操作與主機寫入操作的示意圖。 圖11是根據本發明的範例實施例所繪示的同步執行資料整併操作與主機寫入操作的示意圖。 圖12是根據本發明的範例實施例所繪示的主機寫入操作的寫入效能的示意圖。 圖13是根據本發明的範例實施例所繪示的記憶體管理方法的流程圖。
S1310:步驟(將可複寫式非揮發性記憶體模組中的部分實體單元分組至第一保留區與第二保留區，其中屬於第一保留區與第二保留區的實體單元保留於資料整理操作中使用)
S1320:步驟(執行第一資料整理操作)
S1321:步驟(從來源單元收集第一資料)
S1322:步驟(根據來源單元的屬性，從第一保留區或第二保留區中選擇目標單元)
S1323:步驟(將第一資料儲存至目標單元中)

Claims (24)

  1. 一種記憶體管理方法，用於可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該多個實體單元包括多個第一類實體單元與多個第二類實體單元，該多個第一類實體單元是採用第一操作模式，該多個第二類實體單元是採用第二操作模式，且該記憶體管理方法包括： 將該多個第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，其中屬於該第一保留區與該第二保留區的實體單元保留於資料整理操作中使用；以及 執行第一資料整理操作，其包括： 從該多個實體單元中的來源單元收集第一資料； 根據該來源單元的屬性，從該第一保留區或該第二保留區中選擇目標單元；以及 將該第一資料儲存至該目標單元中。
  2. 如請求項1所述的記憶體管理方法，其中採用該第一操作模式的實體單元只能基於第一程式化模式來程式化，而採用該第二操作模式的實體單元可基於該第一程式化模式與第二程式化模式的其中之一來程式化。
  3. 如請求項2所述的記憶體管理方法，其中在基於該第一程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存n個位元， 在基於該第二程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存m個位元，且n小於m。
  4. 如請求項1所述的記憶體管理方法，其中該來源單元的該屬性反映出該來源單元中的每一實體單元是採用該第一操作模式或該第二操作模式。
  5. 如請求項4所述的記憶體管理方法，其中根據該來源單元的該屬性，從該第一保留區或該第二保留區中選擇該目標單元的步驟包括： 響應於該來源單元中的多個實體單元皆是採用該第一操作模式，從該第一保留區中選擇至少一實體單元作為該目標單元；以及 響應於該來源單元中的至少一實體單元非採用該第一操作模式，從該第二保留區中選擇至少一實體單元作為該目標單元。
  6. 如請求項1所述的記憶體管理方法，更包括： 在將該第一資料儲存至該目標單元後，將該目標單元從該第一保留區或該第二保留區中移除。
  7. 如請求項1所述的記憶體管理方法，更包括： 在將該第一資料儲存至該目標單元後，抹除該來源單元； 從主機系統接收寫入指令，其中該寫入指令指示儲存第二資料；以及 在抹除該來源單元後，根據該寫入指令，將該第二資料儲存至所抹除的該來源單元中。
  8. 如請求項1所述的記憶體管理方法，更包括： 在將該第一資料儲存至該目標單元後，抹除該來源單元；以及 將所抹除的該來源單元中的至少一實體單元設為第二資料整理操作中使用的目標單元。
  9. 一種記憶體儲存裝置，包括： 連接介面單元，用以耦接至主機系統； 可複寫式非揮發性記憶體模組；以及 記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該可複寫式非揮發性記憶體模組包括多個實體單元，該多個實體單元包括多個第一類實體單元與多個第二類實體單元，該多個第一類實體單元是採用第一操作模式，該多個第二類實體單元是採用第二操作模式， 該記憶體控制電路單元用以： 將該多個第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，其中屬於該第一保留區與該第二保留區的實體單元保留於資料整理操作中使用；以及 執行第一資料整理操作，其包括： 指示從該多個實體單元中的來源單元收集第一資料； 根據該來源單元的屬性，從該第一保留區或該第二保留區中選擇目標單元；以及 指示將該第一資料儲存至該目標單元中。
  10. 如請求項9所述的記憶體儲存裝置，其中採用該第一操作模式的實體單元只能基於第一程式化模式來程式化，而採用該第二操作模式的實體單元可基於該第一程式化模式與第二程式化模式的其中之一來程式化。
  11. 如請求項10所述的記憶體儲存裝置，其中在基於該第一程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存n個位元， 在基於該第二程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存m個位元，且n小於m。
  12. 如請求項9所述的記憶體儲存裝置，其中該來源單元的該屬性反映出該來源單元中的每一實體單元是採用該第一操作模式或該第二操作模式。
  13. 如請求項12所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該來源單元的該屬性，從該第一保留區或該第二保留區中選擇該目標單元的操作包括： 響應於該來源單元中的多個實體單元皆是採用該第一操作模式，從該第一保留區中選擇至少一實體單元作為該目標單元；以及 響應於該來源單元中的至少一實體單元非採用該第一操作模式，從該第二保留區中選擇至少一實體單元作為該目標單元。
  14. 如請求項9所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 在將該第一資料儲存至該目標單元後，將該目標單元從該第一保留區或該第二保留區中移除。
  15. 如請求項9所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 在將該第一資料儲存至該目標單元後，指示抹除該來源單元； 從該主機系統接收寫入指令，其中該寫入指令指示儲存第二資料；以及 在抹除該來源單元後，根據該寫入指令，指示將該第二資料儲存至所抹除的該來源單元中。
  16. 如請求項9所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 在將該第一資料儲存至該目標單元後，指示抹除該來源單元；以及 將所抹除的該來源單元中的至少一實體單元設為第二資料整理操作中使用的目標單元。
  17. 一種記憶體控制電路單元，用於控制可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該多個實體單元包括多個第一類實體單元與多個第二類實體單元，該多個第一類實體單元是採用第一操作模式，該多個第二類實體單元是採用第二操作模式，且該記憶體控制電路單元包括： 主機介面，用以耦接至主機系統； 記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以： 將該多個第二類實體單元中的部分實體單元分組至第一保留區與第二保留區，其中屬於該第一保留區與該第二保留區的實體單元保留於資料整理操作中使用；以及 執行第一資料整理操作，其包括： 指示從該多個實體單元中的來源單元收集第一資料； 根據該來源單元的屬性，從該第一保留區或該第二保留區中選擇目標單元；以及 指示將該第一資料儲存至該目標單元中。
  18. 如請求項17所述的記憶體控制電路單元，其中採用該第一操作模式的實體單元只能基於第一程式化模式來程式化，而採用該第二操作模式的實體單元可基於該第一程式化模式與第二程式化模式的其中之一來程式化。
  19. 如請求項18所述的記憶體控制電路單元，其中在基於該第一程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存n個位元， 在基於該第二程式化模式來程式化的一個實體單元中，一個記憶胞用以儲存m個位元，且n小於m。
  20. 如請求項17所述的記憶體控制電路單元，其中該來源單元的該屬性反映出該來源單元中的每一實體單元是採用該第一操作模式或該第二操作模式。
  21. 如請求項20所述的記憶體控制電路單元，其中該記憶體管理電路根據該來源單元的該屬性，從該第一保留區或該第二保留區中選擇該目標單元的操作包括： 響應於該來源單元中的多個實體單元皆是採用該第一操作模式，從該第一保留區中選擇至少一實體單元作為該目標單元；以及 響應於該來源單元中的至少一實體單元非採用該第一操作模式，從該第二保留區中選擇至少一實體單元作為該目標單元。
  22. 如請求項17所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 在將該第一資料儲存至該目標單元後，將該目標單元從該第一保留區或該第二保留區中移除。
  23. 如請求項17所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 在將該第一資料儲存至該目標單元後，指示抹除該來源單元； 從該主機系統接收寫入指令，其中該寫入指令指示儲存第二資料；以及 在抹除該來源單元後，根據該寫入指令，指示將該第二資料儲存至所抹除的該來源單元中。
  24. 如請求項17所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 在將該第一資料儲存至該目標單元後，指示抹除該來源單元；以及 將所抹除的該來源單元中的至少一實體單元設為第二資料整理操作中使用的目標單元。
TW112120278A 2023-05-31 2023-05-31 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 TWI859897B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112120278A TWI859897B (zh) 2023-05-31 2023-05-31 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US18/349,962 US12321640B2 (en) 2023-05-31 2023-07-11 Memory management method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112120278A TWI859897B (zh) 2023-05-31 2023-05-31 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI859897B true TWI859897B (zh) 2024-10-21
TW202449787A TW202449787A (zh) 2024-12-16

Family

ID=93653467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112120278A TWI859897B (zh) 2023-05-31 2023-05-31 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US12321640B2 (zh)
TW (1) TWI859897B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430376B2 (en) * 2012-12-26 2016-08-30 Western Digital Technologies, Inc. Priority-based garbage collection for data storage systems
TWI611410B (zh) * 2016-05-13 2018-01-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9965194B2 (en) * 2016-09-07 2018-05-08 Phison Electronics Corp. Data writing method, memory control circuit unit and memory storage apparatus which performs data arrangement operation according to usage frequency of physical erasing unit of memory storage apparatus
US11030094B2 (en) * 2018-07-31 2021-06-08 SK Hynix Inc. Apparatus and method for performing garbage collection by predicting required time

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251055B2 (en) * 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system
US9778863B2 (en) * 2014-09-30 2017-10-03 Sandisk Technologies Llc System and method for folding partial blocks into multi-level cell memory blocks
US9841910B2 (en) * 2014-09-30 2017-12-12 Sandisk Technologies Llc Moving and committing valid data on a set-by-set basis
US10268400B2 (en) * 2015-09-03 2019-04-23 Sandisk Technologies Llc System and method for file detection and usage during compaction
TWI791981B (zh) * 2020-04-30 2023-02-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
US11762680B2 (en) * 2020-10-20 2023-09-19 Alilbaba Group Holding Limited Method and system of host resource utilization reduction
US11798643B1 (en) * 2022-03-15 2023-10-24 Western Digital Technologies, Inc. Non-volatile storage system with hybrid SLC wear leveling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430376B2 (en) * 2012-12-26 2016-08-30 Western Digital Technologies, Inc. Priority-based garbage collection for data storage systems
TWI611410B (zh) * 2016-05-13 2018-01-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9965194B2 (en) * 2016-09-07 2018-05-08 Phison Electronics Corp. Data writing method, memory control circuit unit and memory storage apparatus which performs data arrangement operation according to usage frequency of physical erasing unit of memory storage apparatus
US11030094B2 (en) * 2018-07-31 2021-06-08 SK Hynix Inc. Apparatus and method for performing garbage collection by predicting required time

Also Published As

Publication number Publication date
US12321640B2 (en) 2025-06-03
TW202449787A (zh) 2024-12-16
US20240402943A1 (en) 2024-12-05

Similar Documents

Publication Publication Date Title
TWI587135B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN111737165B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN107239225A (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元
CN110390985A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI859965B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI863051B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI852352B (zh) 有效節點管理方法、記憶體儲存裝置及記憶體控制電路單元
CN110096215B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI653531B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN109471806B (zh) 数据存储方法、存储器存储装置及存储器控制电路单元
TWI859897B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN116483278A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN116841471A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI845275B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI897614B (zh) 記憶體管理方法、記憶體儲存裝置與記憶體控制電路單元
TWI897781B (zh) 記憶體管理方法、記憶體儲存裝置與記憶體控制電路單元
TWI898784B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI886949B (zh) 裝置控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI867977B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN114527941B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI887615B (zh) 基於檔案系統的資料整理方法、記憶體儲存裝置及記憶體控制電路單元
TWI867874B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元