[go: up one dir, main page]

TWI859441B - 光子處理器架構 - Google Patents

光子處理器架構 Download PDF

Info

Publication number
TWI859441B
TWI859441B TW110115070A TW110115070A TWI859441B TW I859441 B TWI859441 B TW I859441B TW 110115070 A TW110115070 A TW 110115070A TW 110115070 A TW110115070 A TW 110115070A TW I859441 B TWI859441 B TW I859441B
Authority
TW
Taiwan
Prior art keywords
optical
signal
vcsel
input
light
Prior art date
Application number
TW110115070A
Other languages
English (en)
Other versions
TW202209033A (zh
Inventor
尼可拉斯Ｃ 哈里斯
Original Assignee
美商萊特美特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萊特美特股份有限公司 filed Critical 美商萊特美特股份有限公司
Publication of TW202209033A publication Critical patent/TW202209033A/zh
Application granted granted Critical
Publication of TWI859441B publication Critical patent/TWI859441B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/06—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the phase of light
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12019—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by the optical interconnection to or from the AWG devices, e.g. integration or coupling with lasers or photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00—Optical logic elements; Optical bistable devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E1/00—Devices for processing exclusively digital data
    • G06E1/02—Devices for processing exclusively digital data operating upon the order or content of the data handled
    • G06E1/04—Devices for processing exclusively digital data operating upon the order or content of the data handled for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06E1/045—Matrix or vector computation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
    • G06E3/001—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements
    • G06E3/005—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements using electro-optical or opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Algebra (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明描述光子處理器。本文中所描述之該等光子處理器經組態以執行矩陣乘法(例如，矩陣向量乘法)。矩陣乘法分解成標量乘法及標量加法。一些實施例係關於用於在光學域中執行標量加法的裝置。舉例而言，一個光學加法器包括一干涉儀，該干涉儀具有複數個移相器及一相干偵測器。充分利用此等光學加法器之高速特性，一些處理器足夠快以支援數十吉赫茲頻率的時脈，該等時脈表示對習知電子處理器的一顯著改良。

Description

光子處理器架構
對相關申請案的交叉參考
本申請案主張以下各案的權益：依據檔案號L0858.70028US00在2020年4月27日申請之題為「VCSEL-BASED INTEGRATED OPTICAL- ELECTRONIC COMPUTING」的美國臨時專利申請案第63/016,127；依據檔案號L0858.70033US00在2020年10月7日申請之題為「PHOTONICS PROCESSOR ARCHITECTURE」的美國臨時專利申請案第63/088,915號；依據檔案號L0858.70033US01在2020年10月15日申請之題為「PHOTONIC ADDER」的美國臨時專利申請案第63/092,289號；及依據檔案號L0858.70033US02在2020年11月16日申請之題為「SEGMENTED COHERENT PHOTONIC ADDER FOR PHOTONIC ALGEBRA ACCELERATION」的美國臨時專利申請案第63/114,387號，前述各案全文據此以引用之方式併入本文中。
本發明係關於光子處理器架構。
深度學習、機器學習、潛變數模型、神經網路及其他基於矩陣之可微分程式用以解決多種問題，包括自然語言處理及影像中的物件辨識。運用深度神經網路解決此等問題通常需要長的處理時間來執行所要求計算。解決此等問題方面的計算上最密集的運算常常為數學矩陣運算，諸如矩陣乘法。
一些實施例係針對一種經組態以執行矩陣乘法的光子處理器，該光子處理器包含：一第一編碼器，該第一編碼器經組態以產生指示一第一輸入值的一第一輸入信號；及一第二編碼器，該第二編碼器經組態以產生指示一第二輸入值的一第二輸入信號；一第一乘法器，該第一乘法器經組態以基於該第一輸入信號產生一第一輸出信號，該第一輸出信號指示該第一輸入值與一第一矩陣值的一第一乘積；一第二乘法器，該第二乘法器經組態以基於該第二輸入信號產生一第二輸出信號，該第二輸出信號指示該第二輸入值與一第二矩陣值的一第二乘積；一光學加法器，該光學加法器經組態以接收光且基於該第一輸出信號及該第二輸出信號產生一累積信號，該累積信號指示該第一乘積與該第二乘積的一總和；及一接收器，該接收器經組態以基於該累積信號產生指示該總和的一輸出值。
在一些實施例中，該光學加法器包含第一光學移相器及第二光學移相器，且其中該光子處理器進一步包含一數位控制器，該數位控制器經組態以：基於該第一輸出信號控制該第一光學移相器；及基於該第二輸出信號控制該第二光學移相器。
在一些實施例中，該第一光學移相器及該第二光學移相器經光學串聯連接。
在一些實施例中，該光學加法器進一步包含耦接至該第二光學移相器的一相干偵測器。
在一些實施例中，該光學加法器進一步包含一第一波導及一第二波導，其中該第一光學移相器及該第二光學移相器嵌入於一第一波導中，且其中該第一波導及該第二波導作為輸入被提供至該相干偵測器。
在一些實施例中，該光學加法器進一步包含耦接至該第一波導及該第二波導的一分束器。
在一些實施例中，該第一編碼器為一第一光學編碼器，使得該第一輸入信號為一第一光學輸入信號，且該第二編碼器為一第二光學編碼器，使得該第二輸入信號為一第二光學輸入信號。
在一些實施例中，該第一乘法器包含一第一可調變偵測器，使得該第一輸出信號為一第一電輸出信號，且該第二乘法器包含一第二可調變偵測器，使得該第二輸出信號為一第二電輸出信號。
在一些實施例中，該第一可調變偵測器具有一可調變回應性，其中該第一可調變偵測器經組態以藉由基於該第一矩陣值設定該可調變回應性來產生該第一輸出信號。
在一些實施例中，該第一可調變偵測器具有一可調變增益，其中該第一可調變偵測器經組態以藉由基於該第一矩陣值設定該可調變增益來產生該第一輸出信號。
在一些實施例中，該第一編碼器為一第一電子編碼器，使得該第一輸入信號為一第一電輸入信號，且該第二編碼器為一第二電子編碼器，使得該第二輸入信號為一第二電輸入信號。
在一些實施例中，該第一乘法器包含一吉爾伯特單元。
在一些實施例中，該光子處理器進一步包含一垂直空腔表面發射雷射(vertical cavity surface emitting laser；VCSEL)，其經組態以產生具有小於1.1 μm之一波長的光。
在一些實施例中，該光學加法器形成於一矽基板上，且其中該矽基板包含一氮化矽波導，該氮化矽波導經組態以將具有小於1.1 μm之該波長的該光耦接至該光學加法器。
在一些實施例中，該輸出值等於該總和。
一些實施例係針對一種用於使用光計算一數值加法的方法，該方法包含以下步驟：產生第一光學信號及第二光學信號；提供該第一光學信號至一相干偵測器的一第一輸入端，其中該提供步驟包含以下步驟：基於一第一數值調變該第一光學信號的一相位，及進一步基於一第二數值調變該第一光學信號的該相位；提供該第二光學信號至該相干偵測器的一第二輸入端；及基於該相干偵測器的一輸出相加該第一數值與該第二數值。
在一些實施例中，基於該第一數值調變該第一光學信號之該相位的步驟包含使用指示該第一數值之一電壓控制一移相器的步驟。
在一些實施例中，該相干偵測器包含第一光偵測器及第二光偵測器，該第一光偵測器及該第二光偵測器經連接，使得該第一光偵測器的一陽極耦接至該第二光偵測器的一陰極，且其中將該第一數值相加至該第二數值的步驟包含混合在該第一光偵測器的該陽極處之一第一光電流與該第二光偵測器之該陰極處的一第二光電流的步驟。
一些實施例係針對一種光子加法器，包含：一分光器；一第一波導，該第一波導耦接至該分光器之一第一輸出端，該第一波導包含光學串聯連接的第一可控制移相器及第二可控制移相器；一第二波導，該第二波導耦接至該分光器的一第二輸出端；及一相干偵測器，該相干偵測器包含耦接至該第一波導的一第一光偵測器及耦接至該第二波導的一第二光偵測器。
在一些實施例中，該光子加法器，進一步包含一數位電路，該數位電路經組態以產生指示一第一輸入值與一第二輸入值之一總和的一輸出值，其中該產生步驟包含以下步驟：基於該第一輸入值控制該第一可控制移相器，及基於該第二輸入值控制該第二可控制移相器。
在一些實施例中，該輸出值等於該第一輸入值與該第二輸入值的該總和。
在一些實施例中，該第二波導包含光學串聯連接的第三可控制移相器及第四可控制移相器。
在一些實施例中，該光子加法器進一步包含耦接至該相干偵測器之一輸出端的一類比數位轉換器(analog-to-digital converter；ADC)。
在一些實施例中，該第一光偵測器之一陽極電耦接至該第二光偵測器的一陰極。
一些實施例係針對一種用於執行矩陣乘法之方法，該方法包含以下步驟：產生一第一輸出信號，該第一輸出信號指示一第一輸入值與一第一矩陣值之一第一乘積，其中產生該第一輸出信號包含以下步驟；控制一第一編碼器以基於該第一輸入值對一第一輸入信號進行編碼；及基於該第一矩陣值控制與該第一編碼器串聯定位的一第一乘法器；產生一第二輸出信號，該第二輸出信號指示一第二輸入值與一第二矩陣值之一第二乘積，其中產生該第二輸出信號包含以下步驟；控制一第二編碼器以基於該第二輸入值對一第二輸入信號進行編碼；及基於該第二矩陣值控制與該第二編碼器串聯定位的一第二乘法器；及控制一光學加法器以基於該第一輸出信號及該第二輸出信號且進一步基於輸入光產生指示該第一乘積與該第二乘積之一總和的一累積信號。
在一些實施例中，控制該光學加法的步驟器包含將該光耦接至該光學加法器的步驟。
在一些實施例中，該光學加法器包含一相干偵測器，且其中控制該光學加法器的步驟包含對該相干偵測器進行反向偏壓的步驟。
在一些實施例中，該光學加法器包含光學串聯連接的第一光學移相器及第二光學移相器，且其中控制該光學加法器的步驟包含以下步驟：基於該第一輸出信號控制該第一光學移相器；及基於該第二輸出信號控制該第二光學移相器。
在一些實施例中，控制該第一編碼器的步驟包含控制一第一光學編碼器，使得該第一輸入信號為一第一光學輸入信號的步驟。
在一些實施例中，基於該第一矩陣值控制該第一乘法器的步驟包含基於該第一矩陣值設定一可調變偵測器的一特性的步驟。
一些實施例係針對一種製造一光子加法器的方法，該方法包含以下步驟：在一基板上形成一分光器；在該基板上形成一第一波導，使得該第一波導耦接至該分光器之一第一輸出端且包含光學串聯連接的第一可控制移相器及第二可控制移相器；在該基板上形成一第二波導，使得該第二波導耦接至該分光器的一第二輸出端；及在該基板上形成一相干偵測器，使得該相干偵測器包含耦接至該第一波導的一第一光偵測器及耦接至該第二波導的一第二光偵測器。
在一些實施例中，形成該第一波導的步驟包含形成該第一光學移相器及該第二光學移相器以光學串聯連接的步驟。
在一些實施例中，形成該光學加法器的步驟進一步包含將一相干偵測器耦接至該第二光學移相器的步驟。
一些實施例係針對一種積體光子系統，其包含：一垂直空腔表面發射雷射(VCSEL)；及光子積體電路(photonic integrated circuit；PIC)，該光子積體電路包含一光子處理器，該光子處理器經組態以執行矩陣乘法，其中該VCSEL光學耦接至該光子處理器。
在一些實施例中，該VCSEL經組態以產生具有小於1.1 μm之一中心波長的光；且該PIC進一步包含光學耦接該VCSEL至該光子處理器的一波導，該波導對於該中心波長為透明的。
在一些實施例中，該VCSEL為直接可調變的。
在一些實施例中，該積體光子系統進一步包含一光學信號監視器，該光學信號監視器經組態以監視藉由該VCSEL產生的該光之一強度。
在 一些實施例中，該VCSEL為一第一VCSEL，該波導為一第一波導，該中心波長為一第一中心波長，且該光子系統進一步包含：一第二VCSEL，該第二VCSEL經組態以產生具有小於1.1 μm之一第二中心波長的光；及將該第二VCSEL光學耦接至該光子處理器的一第二波導，該第二波導對於該第二中心波長為透明的。
在一些實施例中，該第一中心波長不同於該第二中心波長。
在一些實施例中，該光子處理器包含複數個可調變偵測器，其中該光子處理器經組態以至少部分使用該複數個可調變偵測器來執行矩陣乘法。
在一些實施例中，該PIC包含一矽基板，且該波導包含氮化矽。
在一些實施例中，該波導至少部分藉由一平面外光學耦接器光學耦接至該VCSEL。
一些實施例係針對一種操作一積體光子系統以執行矩陣乘法的方法，該方法包含以下步驟：將光耦接至一光子積體電路(PIC)的一光子處理器，其中該耦接步驟包含以下步驟：運用一垂直空腔表面發射雷射(VCSEL)產生該光；及使用該PIC的一波導將藉由該VCSEL產生的該光耦接至該光子處理器；及使用該光來執行矩陣乘法。
在一些實施例中，運用該VCSEL產生該光的步驟包含產生具有小於1.1 μm之一中心波長的光之步驟，且其中使用該PIC之該波導將藉由該VCSEL產生的該光耦接至該光子處理器的步驟包含使用對於該中心波長為透明的一波導的步驟。
在一些實施例中，使用該光來執行矩陣乘法的步驟包含使用複數個調變偵測器來調變該光的步驟。
在一些實施例中，運用該VCSEL產生該光的步驟包含直接調變該VCSEL的步驟。
在一些實施例中，該方法進一步包含監視藉由該VCSEL產生的該光之一強度的步驟。
在一些實施例中，運用該VCSEL產生該光的步驟進一步包含基於藉由該VCSEL產生的該光之實際強度產生一回饋信號的步驟。
在一些實施例中，運用該VCSEL產生該光的步驟包含產生具有一第一中心波長之光的步驟，且其中將該光耦接至該光子處理器的步驟進一步包含以下步驟：運用一第二VCSEL產生該光，該第二VCSEL經組態以產生具有小於1.1 μm之一第二中心波長的光；使用該PIC之一第二波導將藉由該第二VCSEL產生的該光耦接至該光子處理器，該波導對於藉由該第二VCSEL產生之該光的該中心波長為透明的。
在一些實施例中，產生具有一第二中心波長之光的步驟包含產生具有不同於該第一中心波長之中心波長的光的步驟。
一些實施例係針對一種製造一積體光子系統的方法，包含以下步驟：獲得包含一垂直空腔表面發射雷射(VCSEL)的一基板，該垂直空腔表面發射雷射經組態以產生具有小於1.1 μm之一中心波長的光；獲得一光子積體電路(PIC)，該光子積體電路包含：一光子處理器，該光子處理器經組態以執行矩陣乘法；及光學耦接至該光子處理器的一波導，該波導對於該中心波長為透明的；及將該VCSEL接合至該PIC，使得該波導將該VCSEL光學耦接至該光子處理器。
在一些實施例中，將該VCSEL接合至該PIC的步驟包含覆晶接合包含該VCSEL之該基板至該PIC的步驟。
在一些實施例中，該PIC形成於一矽基板上，且該波導由氮化矽形成。
I. 概述
一些實施例係關於經組態以在光學域中執行加法及/或乘法的處理器架構。發明人已認識到且瞭解，習知電子處理器執行加法及乘法的方式為低效的。習知電子處理器主要歸因於電互連件之間的寄生電容之固有存在而面臨嚴格的速度及效率限制。導電跡線互連執行加法及乘法之電子處理器的彼等部分。大的阻抗值限制資料可以可接受之位元錯誤率經由跡線傳送的最大速率。運用此類習知處理器，例如以數十吉赫茲的速率執行加法及乘法在價格並非過高情況下為極具挑戰性的。因此，習知處理器通常以2 GHz以下之頻率計時。
發明人已認識到且瞭解，在光學域中執行加法及乘法克服電子計算情況下的前述問題。光學信號以光速行進，且不受寄生電容影響。因此，光學信號之潛時相較於電傳播延遲具有小得多的限制。另外，無功率藉由增大光信號行進之距離而被耗散，從而開發使用電信號將不可行的新的拓撲及處理器佈局。因此，光學加法器及乘法器(本文中亦稱作「光子加法器」及「光子乘法器」)相較於其電子對應物給予好得多的速度及效率效能。充分利用此類光學組件的處理器可足夠快以支援超出15 GHz或甚至20 GHz的時脈頻率，此情形表示優於習知處理器的實質改良。
處理器良好適宜於特定類型之演算法。舉例而言，許多機器學習演算法(例如，支援向量機器、人工神經網路及機率圖形模型化學習)重度依賴於關於多維陣列/張量的線性變換。最簡單的線性變換為矩陣-向量乘法，使用習知演算法的矩陣-向量乘法具有關於階數O(N 2 )的複雜度，其中N 為正方形矩陣乘以具有相同尺寸之向量的維度。通用矩陣-矩陣(General matrix-matrix；GEMM)運算在軟體演算法，包括針對圖形處理、人工智慧、神經網路及深度學習之彼等演算法中為普遍存在的。現今電腦中的GEMM計算通常使用基於電晶體之系統，諸如GPU或脈動陣列系統來執行。
第1A圖為根據一些實施例之矩陣-向量乘法的表示。矩陣A本文中被稱作「輸入矩陣」或簡稱為「矩陣」，且矩陣A之個別元素本文中被稱作「矩陣值值」或「矩陣參數」。向量X本文中被稱作「輸入向量」，且向量X之個別元素被稱作「輸入值」或簡稱為「輸入」。向量Y本文中被稱作「輸出向量」，且向量Y之個別元素被稱作「輸出值」或簡稱為「輸出」。在此實例中，A為N×N矩陣，儘管本申請案之實施例不限於正方形矩陣或任何特定尺寸。在人工神經網路之情形下，在若干可能實例間，矩陣A可為權重矩陣，或權重張量之子矩陣的區塊或啟動(批量化)矩陣或(批量化)啟動張量之子矩陣的區塊。類似地，例如，輸入向量X可為權重張量的向量或啟動張量的向量。
第1A圖之矩陣-向量乘法可依據標量乘法及標量加法來分解。舉例而言，第1B圖圖示如何獲得輸出值yi (其中i=1,2…N)作為輸入值x1 , x2 …xN 的線性組合。獲得yi 涉及執行標量乘法(例如，Ai1 乘以x1 且Ai2 乘以x2 )及標量加法(例如，Ai1 x1 加上Ai2 x2 )。本發明之一些實施例係關於用於在光學域中執行標量乘法的技術。本發明之一些實施例係關於用於在光學域中執行標量加法的技術。 II.  光學乘法器
一些實施例使用光學乘法器在光學域中執行標量乘法。本文中所描述之類型的光學乘法器經設計，使得至乘法器之輸入中的至少一者藉由光學信號表示。至乘法器的其他輸入可藉由光學信號或電子信號來表示。乘法器的輸出可藉由光學信號或電子信號來表示。
光學乘法器之一個實例為「可調變偵測器」。發明人已瞭解，一些光學乘法器歸因於冗長光學干涉儀的存在佔用大體晶片基板面(real estate)。此情形限制可整合於單一晶片上之乘法器的數目，因此限制使用此等乘法器之光子處理器的計算能力。一些實施例係關於係基於可調變偵測器的緊湊型光學乘法器。可調變偵測器為具有至少一個特性的光學偵測器，該至少一個特性可藉由使用者使用電子控制信號來控制。此等偵測器經設計，使得使控制信號(例如，電壓或電流)之量值發生變化變更偵測器的特性，諸如偵測器之回應性、增益、阻抗、導電係數等。結果為，偵測器之光電流不僅取決於偵測器接收之光學功率，而且取決於施加至偵測器的控制信號。基於可調變偵測器的光學乘法器經設計，使得待相乘之因數中的一者調變可調變特性。舉例而言，在可調變特性為偵測器之回應性之實施例中的一些中，回應性可基於矩陣參數Aij 來控制。可調變偵測器該干涉儀光學乘法器為大體上更緊湊的，因此允許每單位面積之高得多的整合度。
第2A圖為根據一些實施例之圖示可調變偵測器的方塊圖。可調變偵測器10接收具有功率P之光學信號作為輸入，且回應地產生光電流i (可調變偵測器之暗電流自此論述內容將被忽略的)。光電流i藉由以下表達式係關於輸入光學功率：i=P/R，其中R為可調變偵測器的回應性。除了取決於光學功率P外，光電流亦取決於控制電壓V (或在其他實施例中，諸如控制電流的另一類型之電子信號)。此偵測器藉由術語「可調變」作為先導以指示，光電流可藉由應用控制電子信號來調變。第2A圖之可調變偵測器可用以實施光學乘法器。舉例而言，第一標量值x可以光學功率P編碼，且第二標量值A可以電壓V編碼，使得係P及V兩者之函數的光電流i乘積x乘以A成比例。可調變偵測器10之實例實施下文進一步詳細地描述。
第2B圖為根據一些實施例之以額外細節圖示可調變偵測器的方塊圖。可調變偵測器10包括光偵測器11及增益級12。光偵測器11可使用以下各者來實施：光導體、光二極體、雪崩光二極體、光電晶體、光學乘法器(例如，電子管)、超導偵測器、基於石墨之偵測器，或任何其他合適類型的光敏裝置。增益級12可包括例如用於放大藉由光偵測器11產生之電流的電流放大器。在一些實施例中，調變可調變偵測器10之特性可涉及使用電壓V (或使用控制電流)調變光偵測器11之回應性及/或增益級12的增益(例如，電流增益)或阻抗。
在一些實施例中，多個可調變偵測器用以執行各種標量乘法，該等標量乘法為執行矩陣-向量乘法所需要。第2C圖之架構經設計以執行四個標量乘法：具有兩個輸入值的輸入向量乘以2×2矩陣，儘管此架構可經縮放至任何其他尺寸。輸入向量的值識別為x1 及x2 。電壓Vx1 為運用x1 編碼(與x1 成比例或以某其他樣式取決於x1 )的電壓，且電壓Vx2 為運用x2 編碼的電壓。光學編碼器14將Vx1 及Vx2 編碼為分別具有功率Pin1 及Pin2 的一對光學信號。在此實施例中，光學編碼器以不同樣式來操作。因此，第一光學編碼器14輸出經編碼的一對光學信號Pt1 及Pb1 ，使得差Pt1 -Pb1 與x1 成比例。類似地，第二光學編碼器14輸出經編碼的一對光學信號Pt2 及Pb2 ，使得差Pt2 -Pb2 與x2 成比例。
此等光學信號作為輸入提供至一組四個光學乘法器15。如第2C圖之小圖中所圖示，每一光學乘法器15包括一對可調變偵測器10。第一光學乘法器15使輸入值x1 與矩陣值A11 相乘；第二光學乘法器15使輸入值x1 與矩陣值A21 相乘；第三光學乘法器15使輸入值x2 與矩陣值A12 相乘；且第四光學乘法器15使輸入值x2 與矩陣值A22 相乘。此等乘法執行如下。電壓VA11 、VA12 、VA21 及VA22 分別運用矩陣值A11 、A12 、A21 及A22 編碼。每一光學乘法器15產生一對光電流，其中光電流之間的差與各別輸入值乘以各別矩陣值成比例。此情形藉由允許可調變偵測器的特性藉由各別電壓VAij 控制來達成。舉例而言，電壓VAij 可調變光偵測器11的回應性及/或可調變增益級12的增益。
如上文所論述，本文中所描述之類型的可調變偵測器為具有至少一個特性的光偵測器，該至少一個特性可藉由使用者使用一或多個電子控制信號來控制。因此，可調變偵測器具有至少一個電控制端子。此等偵測器經設計，使得使控制信號(例如，電壓、電流或電荷)之應用變更偵測器的特性，諸如偵測器之回應性、增益、阻抗等。結果為，偵測器之光電流不僅取決於入射於偵測器上之光學功率，而且取決於施加至偵測器的控制信號。
在一個實例中，可調變偵測器10包括具有可調變回應性的光偵測器11。根據一些實施例，一個此類可調變偵測器圖示於第2D圖至第2G圖中。第2D圖為具有可調變回應性之代表性光偵測器的俯視圖，且第2E圖為具有可調變回應性之代表性光偵測器的橫截面圖。第2E圖係沿著第2D圖之BB線截取。此光偵測器包括波導20 (例如，矽或氮化矽波導)、高度摻雜之n型區(n+區) 22、本征區(i區) 23、p型區24、氧化物層(例如，二氧化矽) 25、多晶矽層(或由另一導電材料製成的層) 26、本征區(i區) 107、包括鍺(或包括另一吸收材料)的光吸收區28，及高度摻雜的p型區(p+區) 29。在一些實施例中，鍺區亦經塑形以形成光學波導。
波導20抵靠鍺區28。以此方式，沿著波導20行進之光被透射至鍺區28，且因此被吸收。鍺區28定位於本征區107頂部上。舉例而言，鍺區28磊晶生長於矽上。高度摻雜區22及29連接至各別電極。P型區24相鄰於鍺區28定位。氧化物層25定位於區24頂部上，且多晶矽層26定位於氧化物層25頂部上。
共同地，p型區24、氧化物層25及多晶矽層26形成金屬氧化物半導體電容器(metal-oxide- semiconductor capacitor；MOS cap)。應瞭解，除了MOS電容器外的控制電容器可用於一些實施例中，包括例如肖特接面-電容器或石墨類電容器。第2F圖圖示沿著CC線的第2E圖之光偵測器的能帶圖。圖形圖示四個帶。頂部帶表示低偏壓電壓施加至MOS電容器時的導電帶，及大偏壓電壓施加至MOS電容器時的導電帶。底部帶表示低偏壓電壓施加至MOS電容器時的價帶，及大偏壓電壓施加至MOS電容器時的價帶。
施加於n+區與p+區之間的電壓控制沿著x軸的電場。在第2F圖之圖形中，此電壓產生反向偏壓。反向偏壓又產生沿著x軸定向的電場。假定光載波具有足夠能量以克服存在於Ge區28與p型區24之間的介面處的能量阻障，此電場遠離鍺區掃過光產生的載波。
施加至MOS電容器或其他控制電容器(被稱作閘極電壓)的電壓判定在Ge區28與p型區24之間的介面處電子及電洞能量阻障的範圍。當施加至MOS電容器的偏壓電壓為低時，電子及電動能量阻障兩者為相對大的。在此等條件下，在鍺區中光產生的載流子被阻斷，且因此並不產生顯著的光電流。相反，當施加至MOS電容器的偏壓電壓為大時，電子及電洞能量阻障兩者為相對低的。在此等條件下，在鍺區中光產生的載流子具有足夠能量以克服各別阻障，且因此產生光電流。因此，施加至MOS電容器的電壓控制光偵測器的回應性。
在一些實施例中，光偵測器包括光產生之載流子經歷衝擊離子化藉此產生增益的突崩區。在第2D圖至第2E圖之實例中，i區23形成突崩區。在其他實施例中，突崩區可包括準i區(例如，具有小於10-14 cm-3 之摻雜濃度的區)。衝擊離子化發生於突崩區中，此情形放大光電流。因此，突崩區之存在增大光偵測器的敏感性。在一些實施例中，光偵測器之回應性可藉由控制與突崩區相關聯之增益來調變。
第2G圖為圖示描繪於第2D圖至第2E圖中之類型的光偵測器之回應性的圖形。在此實例中，鍺區具有500 nm的寬度(在平行於x軸的方向上量測)。如圖所繪示，使施加至MOS電容器的電壓(閘極電壓)發生變化導致光偵測器之回應性的改變。如上文所論述，此回應性改變發生，此係因為電壓控制能量阻障的範圍。
在另一實例中，可調變偵測器10包括具有調變增益的增益級12。第2H圖為根據一些實施例的具有藉由可調變電流增益特徵化之增益級的可調變偵測器的電路圖。在此可調變偵測器中，增益級12使用電晶體實施。另外，此可調變偵測器以差動樣式操作。
在此可調變偵測器中，光學功率P(x)- 及P(x)+ 以數值x編碼(使得例如差P(x)+ -P(x)- 與x成比例)。電壓V(A)+ 及V(A)- 運用數值A編碼(使得例如差V(A)+ -V(A)- 與A成比例)，且調變電流增益。光電流i(P, V)+ 及i(P, V)- 表示數值x乘以數值A的乘積(使得例如差i(P, V)+ -i(P, V)- 與x乘以A成比例)。應瞭解，雖然此圖圖示使用MOS電晶體形成的增益級，但任何其他合適類型之電晶體可予以使用，包括雙極接面電晶體(bipolar junction transistor；BJT)及接面場效電晶體(junction field effect transistor；JFET)。因此，如本文中所使用，術語「閘極」指示場效電晶體之閘極或雙極電晶體的基極，術語「源極」指示場效電晶體之源極或雙極電晶體的發射極，且術語「汲極」指示場效電晶體之汲極或雙極電晶體的集電極。亦應注意，電晶體之汲極及源極可為可互換的。因此，在一些實施例中，當電晶體之汲極描述為耦接至某端子時，此情形包括電晶體之源極耦接至端子(且反之亦然)的組態。第2H圖之可調變偵測器允許帶正負號數值的編碼。實際上，在此等實施例中，數值之正負號(正或負)基於光電流的方向表示。
圖示於第2H圖中之此可調變偵測器包括運用交叉耦接連接的具有兩個差分對的增益級(參見電晶體對T1至T2及電晶體對T3至T4)。電晶體T1之汲極耦接至電晶體T4的汲極，且電晶體T2的汲極耦接至電晶體T3的汲極。光偵測器11耦接至電晶體T1至T4的源極。電壓V(A)- 及V(A)+ 控制增益級之電流增益，且光電流i(P, V)+ -i(P, V)- 表示數值x乘以數值A的乘積。第2H圖之可調變偵測器提供高速度操作、光學-功率-獨立總回應性、對程式變化及失配之強健性，以及P及V輸入端兩者上的大的共模抑制比(common mode rejection ratio；CMRR)。
並非所有實施例使用可調變偵測器來在光學域中執行乘法。可使用其他光學調變器，包括例如光學干涉儀、光學諧振器，或其他光學裝置以在光學域中執行乘法。在此等實施例中，乘法之輸出可藉由光學信號表示。 III. 光學加法器
發明人已開發出改良習知電子加法器之速度的光學加法器。藉由發明人開發之加法器充分利用光對寄生電容的相對免疫。此外，因為光亦對電磁干涉免疫，所以藉由發明人開發之加法器相較於電子對應物較不易受串擾影響。
本文中描述之類型的光學加法器經設計以產生編碼兩個或兩個以上標量值之總和的光學信號。在一些實施例中，光學加法器可藉由將一系列移相器嵌入於光學干涉儀中來實施。相空間加法可例如使用零差偵測經由與參考場(通常稱作本端振盪器)的相干干涉來量測。相干偵測方案之所添加益處為，在信號場與本端振盪器場之間通常存在場積項，該本端振盪場有效地導致信號場的放大。
根據一些實施例，此光學加法器之實例描繪於第3A圖中(在第3A圖至第3C圖中，虛線表示光學通道，諸如光學波導，且實線表示電通道，諸如導電跡線)。此光學加法器嵌入於具有一對光學波導的干涉儀中。光學分束器31接收輸入光，且在干涉儀之波導之間分裂所接收光(例如，在相等部件中)。光學分束器可使用任何合適光學裝置，包括例如雙向耦接器或Y接面來實施。一系列光學移相器32嵌入於波導中的一者中。每一移相器藉由各別控制電壓V1 、V2 、V3 及V4 控制(儘管並非所有實施例限於具有四個移相器，此是由於可使用大於一的任何合適數目個移相器)。光學移相器可藉由任何機構，包括但不限於電壓、電流、熱、不同波長的光或機械構件來致動。光學移相器之一個實例下文結合第3D圖所描述。每一移相器調變存在於下部波導上的光學信號之相位達取決於所施加電壓的量。使f(Vi )為移相器調變光學信號的相位達到的量。
相干偵測器33經設計以偵測上部波導及下部波導之相位上的差。舉例而言，相干偵測器33可產生電流，該電流與此等相位之間的差成比例。顯現於相干偵測器33之輸入端處的相位差可等於： 其中Vi 為控制第i移相器的電壓，f為將電驅動信號映射至以弧度單位之光學相移的函數(此函數可為線性的或非線性的)，ϕLO 為沿著上部波導累積之相位，且ϕ0 為可例如歸因於製造變化或與加法器周圍之環境的相互作用產生的隨機相位偏移。ϕ0 可藉由在無對移相器之電驅動情況下在相干偵測下量測相位來校準。校準程式可在僅初始步階(就在操作之前)或週期性地進行。週期性校準具有校準遠離非所要隨機相的優勢，該等非所要隨機相位歸因於在延長的操作期間的熱或應力被準動態地賦予。在一些實施例中，移相器可在一區中操作，使得f(V)與編碼成電壓的數值(z)成比例。舉例而言，在一些實施例中，f(V1 )等於數值Z1 乘以常數β的乘積，f(V2 )等於數值Z2 乘以常數β的乘積，f(V3 )等於數值Z3 乘以常數β的乘積，且f(V4 )等於數值Z4 乘以常數β的乘積。在此等實施例中，相位差Δφ可表達如下： 藉此表示數值z1 、z2 、z3 及z4 的總和。在此方面，干涉儀可被視為光學加法器在於，產生光學數量(Δφ)，該光學數量表示輸入數值(zi )的總和(例如，與該總和成比例)。藉由相干偵測器33產生之電流可為Δφ的函數(例如，與Δφ成比例)。
第3A圖之光子加法器以單端樣式操作。在一些實施例中，光子加法器可以差動樣式操作，如例如結合第3B圖所描述。在此實例中，上部波導及下部波導兩者包括移相器32。上部波導之移相器藉由電壓V1 - 、V2 - 、V3 - 及V4 - 控制，且下部波導的移相器藉由電壓V1 + 、V2 + 、V3 + 及V4 + 控制(其中Vi + 及Vi - 差動地表示數值zi )。因此，顯現於相干偵測器33之輸入端處的相位差可等於
如第3A圖之實例中一般，在一些實施例中，移相器可在一區中操作，使得f(V)與編碼成電壓的數值(z)成比例。以此方式，Δφ表示數值z1、z2、z3及z4的總和。
第3C圖之光子加法器類似於第3B圖的光子加法器。然而，在第3C圖之光子加法器中，輸入電壓不必差動地界定。確切而言，在此實施中，每一電壓表示不同數值。因此，此架構可用以加法地組合數值(例如，使用下部波導的移相器)且減法地組合數值(例如，使用上部波導的移相器)。
第3D圖圖示根據一些實施例之圖示移相器32的實例。此移相器包括嵌入於波導70中的pn接面(其表示干涉儀的上部波導或下部波導)。因此，波導之一側摻雜有p型摻雜劑，且波導之一側摻雜有n型摻雜劑。觸點72連接至n型區，且觸點71連接至p型區(例如，藉由形成歐姆觸點)。在此實例中，觸點72接地，且觸點71充當控制端子，儘管相對配置亦有可能。施加電壓V導致耗盡區之大小的調變，此情形又調變輸入光的相位。因此，光的相位取決於所施加電壓。電壓與相位改變之間的關係可為線性的，或可具有任何合適行為。
第3E圖至第3F圖圖示根據一些實施例之相干偵測器33的實例。此相干偵測器包括波導41 (其連接至干涉儀、上部波導)，波導42 (其連接至干涉儀、下部波導)、光學耦接器43、44及45，光偵測器47、48、49及50，以及運算放大器53。信號t及b分別表示耦接器43之輸出端處的光學信號。T表示信號t之功率，且B表示信號b的功率。功率T及B分別藉由以下表達式給出： 其中Au 為存在於波導41處之光學信號的振幅，A1 為存在於波導42處之光學信號的振幅，且Δφ為波導41處存在之光學信號的相位與存在於波導42處之光學信號之相位之間的差。耦接器44將光學信號t耦接至光偵測器47及48，且耦接器45將光學信號b耦接至光偵測器49及50 (儘管在一些實施例中，每一光學信號可藉由單一光偵測器而非兩個光偵測器來偵測)。
現參看第3F圖，ib 表示藉由光偵測器49及50產生的光電流，且it 表示藉由光偵測器47及48產生的光電流。因為光偵測器47及49在節點51處以陽極-陰極配置耦接(亦即，一個光偵測器的陽極耦接至另一光偵測器的陰極)，所以各別光電流經減法組合。類似地，因為光偵測器48及50在節點52處以陽極-陰極配置耦接，所以各別光電流亦經減法組合。耦接至運算放大器53之第一輸入端的光電流it -ib 與sin(Δφ)成比例。對於Δφ的小的值，it -ib 與Δφ成比例。類似地，耦接至運算放大器53之第二輸入端的ib -it 與-sin(Δφ)成比例。對於Δφ的小的值，ib -it 與-Δφ成比例。
IV.基於光學加法器及光學或電子乘法器的光子處理器
充分利用本文中所描述之光子加法器，發明人已開發出可支援數十吉赫茲(例如，20 GHz)之時脈頻率的光子處理器。第4A圖圖示根據一些實施例之代表性的基於光子加法器之處理器的架構。光子處理器包括數位控制器400，數位與類比轉換器(digital-to-analog converter；DAC) 403、405、407及409，光學源402，光學編碼器404及406，光學乘法器408及410，光學加法器412，光學源414，及接收器(RX) 416。光子處理器經組態以執行矩陣乘法(例如，如第1A圖至第1B圖中所圖示的矩陣向量乘法)。為了簡單，第4A圖之架構圖示處理器的僅對應於輸入矩陣之第一列的部分。在此狀況下，輸入矩陣包括兩個行。然而，應瞭解，第4A圖之架構可經縮放達具有任何合適尺寸的矩陣。
第4A圖之信號路徑根據不同域劃分。第一域為光學域在於，信號S0 、S(x1 )及S(x2 )為光學信號。第二域為電子類比域在於，信號S(A11X1 )及S(A12X2 )為電子類比信號。第三域為光學域在於，信號S(A11X1 + A12X2 )為光學信號。第四域為電子數位域在於，信號y1 為表示數值的數位信號。每一信號可以單端樣式或差動樣式表示。
光學源402產生光S0 。光學源402可以任何合適方式實施。舉例而言，光學源402可包括雷射，諸如垂直空腔表面發射雷射(vertical cavity surface emitting laser；VCSEL)的邊緣發射雷射，其實例在下文進一步詳細地描述。在一些實施例中，光學源402可經組態以產生多個波長的光，此情形啟用充分利用分波長多工(wavelength division multiplexing；WDM)的光學處理，如下文進一步詳細地描述。舉例而言，光學源402可包括多個射束空腔，其中每一空腔經特定設定大小以產生不同波長。
光學編碼器將輸入向量編碼成複數個光學信號。舉例而言，光學編碼器404將輸入值x1 編碼成光學信號S(x1 )，且光學編碼器406將輸入值x2 編碼成光學信號S(x2 )。藉由數位控制器400產生的輸入值x1 及x2 為帶符號的數位實數(例如，運用浮動點或固定點數位表示)。
編碼可以兩個步驟執行。首先，DAC將輸入值轉換為輸入電壓(或在一些實施例中輸入電流)。舉例而言，DAC 403將輸入值x1 轉換為電壓Vx1 ，且DAC 403將輸入值x2 轉換為電壓Vx2 。第二，光學編碼器基於各別輸入電壓調變光S0 。舉例而言，光學編碼器404調變光以產生光學信號S(x1 )，且光學編碼器406調變光以產生光學信號S(x2 )。因此，信號S(x1 )及S(x2 )分別指示輸入值x1 及x2 。光學編碼器可使用任何合適光學調變器，包括例如光學強度調變器來實施。此類調變器之實例包括馬赫-岑得調變器(Mach-Zehnder modulator；MZM)、弗蘭茲-凱爾(Franz- Keldysh modulator；FKM)、諧振調變器(例如，環類或盤類)、奈米-電-電-機械-系統(nano-electro-electro-mechanical-system；NOEMS)調變器等。
光學乘法器經設計以產生指示輸入值與矩陣值之間的乘積的信號。舉例而言，光學乘法器408產生指示輸入值x1 與矩陣值A11 之間的乘積的信號S(A11x1 )，且光學乘法器410產生指示輸入值x2 與矩陣值A12 之間的乘積的信號S(A12x2 )。DAC 407及409將矩陣值A11 及A12 (其藉由數位控制器400產生)轉換為電壓VA11 或VA12 (或替代地，轉換為電流)。在一些實施例中可使用之光學乘法器的實例為在下文進一步詳細地描述的可調變偵測器。在此等實施例中，輸入電壓調變可調變偵測器的特性，諸如光偵測器11之回應性及/或增益級12的增益(參見第2B圖)。
然而，其他類型之光學乘法器在一些實施例中可予以使用，包括例如光學調變器繼之以光偵測器。在此等實施例中，輸入電壓調變光學調變器的特性，諸如干涉儀類調變器(例如，MZM)的相移、吸收類調變器(例如，FKM)的吸收、諧振器類調變器的諧振頻率等。遵循光學調變器的光偵測器在此等實施例中將光學調變信號轉換為電信號(例如，信號S(A11 x1 ))。
光學加法器412接收電子類比信號S(A11 x1 )及S(A12 x2 )以及光S0 ’ (藉由光學源414產生)，且產生指示A11 x1 與A12 x2 之總和的光學信號S(A11 x1 +A12 x2 )。光學加法器之實例結合第3A圖至第3C圖在上文描述。在此等實施例中，電子類比信號S(A11 x1 )調變藉由第一移相器32 (或在使用差分配置情況下藉由相對波導處的第一對移相器)賦予之相移，且電子類比信號S(A12 x2 )調變藉由第二移相器32 (或在使用差分配置情況下藉由相對波導處的第二對移相器)賦予的相移。第一移相器及第二移相器(或第一對移相器及第二移相器)彼此光學串聯。因此，在此等實施例中，呈現於干涉儀之波導處的光學信號的相位指示總和A11 x1 +A12 x2 。光學源414可以類似於光學源402的方式實施，儘管光學源不需要具有同一類型。
RX 416基於光學信號S(A11 x1 +A12 x2 )產生指示總和A11 x1 +A12 x2 的電子數位信號。在一些實施例中，RX 416包括相干偵測器33 (參見第3A圖至第3C圖及第3E圖至第3F圖)，繼之以類比至數位轉換器(ADC)。相干偵測器產生輸出，該輸出指示干涉儀之波導之間的相差。因為相差為總和A11 x1 +A12 x2 的函數，所以相干偵測器之輸出亦指示該總和。ADC將相干接收器之輸出轉換為輸出值y1 =A11 x1 +A12 x2 。輸出值y1 可作為輸入提供回至數位控制器400，該數位控制器可使用輸出值以供進一步處理。
因此，一些實施例係針對經組態以執行矩陣乘法(例如，矩陣-向量乘法)的光子處理器。光子處理器可包含：第一編碼器，該第一編碼器經組態以產生指示第一輸入值(例如，第4A圖之x1 )的第一輸入信號(例如，第4A圖之S(x1 ))；及第二編碼器，該第二編碼器經組態以產生指示第二輸入值(例如，第4A圖之x2 )的第二輸入信號(例如，第4A圖的S(x2 ))。光子處理器可進一步包含第一乘法器，該第一乘法器經組態以基於第一輸入信號(例如，第4A圖之S(x1 ))產生第一輸出信號(例如，第4A圖之S(A11 x1 ))，該第一輸出信號指示第一輸入值(例如，第4A圖之x1 )與第一矩陣值(例如，第4A圖之A11 )的第一乘積(例如，第4A圖的A11 x1 )。光子處理器可進一步包含第二乘法器，該第二乘法器經組態以基於第二輸入信號(例如，第4A圖之S(x2 ))產生第二輸出信號(例如，第4A圖之S(A12 x2 ))，該第二輸出信號指示第二輸入值(例如，第4A圖之x2 )與第二矩陣值(例如，第4A圖之A12 )的第二乘積(例如，第4A圖的A12 x2 )。光子處理器可進一步包含光學加法器，該光學加法器經組態以接收光(例如，第4A圖之S0 ’ )且基於第一輸出信號(例如，第4A圖之S(A11 x1 ))及第二輸出信號(例如，第4A圖之S(A12 x2 ) )且進一步基於光產生累積信號(例如，第4A圖之S(A11 x1 +A12 x2 ))，該累積信號指示第一乘積與第二乘積的總和(例如，第4A圖的A11 x1 +A12 x2 )。光子處理器可包含接收器，該接收器經組態以基於累積信號產生指示總和的輸出值(例如，第4A圖之y1 )。
在一些實施例中，光學源402或光學源414 (或兩者)可使用VCSEL實施，其實例在下文進一步詳細地描述。在一些此類實施例中，VCSEL可進一步經組態以實施光學編碼器(例如，光學編碼器404)。發明人已瞭解，VCSEL特別適合於直接調變，從而使得VCSEL適合於使用單一裝置實施光學源及光學編碼器。在一些此類實施例中，每一光學編碼器包括分離VCSEL。
第4B圖至第4D圖圖示根據一些實施例的第4A圖之架構的代表性實施。出於圖示之目的，此等實施描繪為對4×4矩陣執行矩陣乘法，儘管本技術不限於任何特定矩陣尺寸。在第4B圖至第4D圖中，虛線表示光學通道，諸如光學波導，且實線表示電通道，諸如導電跡線。
第4B圖之實施包括第3A圖之光學加法器的實例化。矩陣的每一列(在此實例中存在四個列)係與各別光學加法器相關聯。每一光學加法器包括分束器31、複數個移相器32 (在此實例中四個移相器，其等於矩陣A之行的數目)及相干偵測器33。
光學源402經由光學功率樹將光提供至光學編碼器14。每一光學編碼器將輸入值編碼成傳入光。在此實例中，光學編碼器404編碼輸入值x1 ，光學編碼器406編碼輸入值x2 ，另一光學編碼器(未標記)編碼輸入值x3 ，且又一光學編碼器(亦未標記)編碼輸入值x4 。」光學編碼器404的輸出(S(x1 ))作為輸入提供至分別標記為「A11 」、「A21 」、「A31 」及「A41 」的四個光學乘法器。光學乘法器可使用可調變偵測器或其他合適裝置實施，如上文結合第4A圖所描述。此等四個乘法器中之每一者產生指示輸入值x1 與各別矩陣值之乘積的電子類比信號。舉例而言，標記為「A11 」 的光學乘法器產生信號S(A11 x1 )。類似地，光學編碼器406之輸出作為輸入提供至分別標記為「A12 」、 「A22 」、 「A32 」及「A42 」的四個光學乘法器；「x3 」光學編碼器的輸出作為輸入提供至分別標記為「A13 」、 「A23 」、 「A33 」及「A43 」的四個光學乘法器；且「x4 」光學編碼器的輸出作為輸入提供至分別標記為「A14 」、 「A24 」、 「A34 」及「A44 」的四個光學乘法器。
每一光學乘法器的輸出控制對應移相器32將存在於光學加法器之波導處之光的相位移位的範圍。如上文所論述，在通過波導之所有移相器之後累積的光的相位為對應於矩陣之列之乘積之總和的函數。舉例而言，光學信號S(A11 x1 +A12 x2 +A13 x3 +A14 x4 )呈現於第一光學加法器之下部波導的末端處。此光學信號之相位指示總和A11 x1 +A12 x2 +A13 x3 +A14 x4 。其他光學加法器以類似方式操作。相干偵測器33產生指示總和的輸出信號。輸出信號使用可包括ADC、放大器、濾波器等的接收器34來數位化。共同地，ADC之輸出形成輸出向量Y (y1 、y2 、y3 及y4 )。
第4C圖之實施類似於第4B圖的實施，但是第4C圖之實施使用第3B圖而非第3A圖之光學加法器的實例化。因此，第4C圖之實施不同地操作。每一光學編碼器產生一對光學信號，其中一對光學信號之功率之間的差運用輸入值編碼(如例如結合第2C圖之光學編碼器14所描述)。每一光學乘法器亦產生差分對的信號。光學乘法器可例如使用一對可調變偵測器(如結合第2C圖之光學乘法器15所描述)來實施。光學乘法器之輸出差分地驅動一對移相器。
發明人已瞭解，處理器之執行矩陣乘法的能力可藉由使用波分多工(wavelength division multiplexing；WDM)來擴增。在WDM中，產生多個波長的光，且每一波長支援獨特通道。發明人已開發出每一波長支援矩陣乘法的WDM光子處理器。利用此等方案，處理器每單位時間可處置的操作之數目向上增加達因數M，其中M為WDM波長的數目。
第4D圖圖示根據一些實施例的使用三個波長的第4A圖之架構的實施(當然，可使用任何其他數目個波長)。在此實施中，光學源402產生多個波長的光(例如，五個以上波長、十五個以上波長或三十個以上波長)。波長在共同波導上傳播，直至其到達解多工器18。每一解多工器18將傳入波長路由至不同輸出波導。多工器19將波長組合回至共同波導。定位於解多工器與多工器之間為數組光學編碼器。一組編碼器中的每一光學編碼器將輸入值(例如，x1 )編碼成複數個波長的光。
經編碼光學信號作為輸入提供至上述類型之數組光學乘法器。第4E圖以額外細節圖示一組代表性光學乘法器。每一組光學乘法器包括光學乘法器416、一對多工器418、光偵測器417 (在此實例中每波長兩個光偵測器，給定此實施之差分本質情況下)及移相器32 (再者，每波長兩個移相器)。移相器以與上文描述之方式相同的方式操作。替代具有兩個波導，干涉儀包括六個波導，此係因為存在三個波長(或更一般而言2M個波導，其中M為波長的數目)。對於每一波長，波導作為輸入成對地提供至各別組的相干偵測器。
在某實施例中，相同向量X可與不同矩陣值A相乘。在此類實施例中，類似於第4D圖之光學源402，光學源可產生多個波長的光。波長可在共同波導上傳播，且可藉由相同輸入值編碼器調變，使得所有(或一些)波長的光對同一輸入值進行編碼。解多工器(類似於第4D圖之解多工器18)可在光到達對矩陣Aij 進行編碼之光學調變器的地方之前置放。複數個波長的光可藉由解多工器空間分離，且每一波長可作為輸入提供至一個光學乘法器。若例如考慮M個WDM波長，則接著針對每一Aij 可存在總計M個光學調變器，每一調變器編碼不同不矩陣Aij (1) …Aij (M) 。每一個別波長之乘法的結果可作為輸入獨立地呈現於光學加法器處。本質上，此類實施例可啟用M個不同矩陣與單一輸入向量之間的高達M個不同矩陣-向量乘法。
第5A圖圖示根據一些實施例的另一架構。如在第4A圖之架構中一般，此架構包括光學加法器412。然而，不同於第4A圖之架構，編碼器及乘法器為電子而非光學的。第5A圖之信號路徑根據不同域劃分。第一域為電子類比域在於，信號S(x1 )、S(x2 )、S(A11 x1 )及S(A12 x2 )為電子類比信號。第二域為光學域在於，信號S(A11 x1 + A12 x2 )為光學信號。第三域為電子數位域在於，信號y1 為表示數值的數位信號。每一信號可以單端樣式或差動樣式表示。
發明人已瞭解，不管乘法在電子域中執行的事實，在光學域中使用僅加法改良此架構優於習知處理器之架構的效能。首先，如上文所論述，光學加法器相較於電子加法器較不易受寄生電容影響，此情形導致速度增大。第二，光學域有效地產生電子類比域之信號與電子數位域之信號之間的隔離阻障。本質上，將信號自電子域轉換為光學域且接著轉換回至電子域致使抑制非所要信號在與所要方向相對之方向上傳播。發明人已瞭解，界定電子域中自編碼器至接收器(receiver；RX)的整個信號路徑將產生反射，此情形將使得信號自接收器行進回至編碼器。此等信號導致錯誤。沿著如第5A圖中圖示的自編碼器至接收器之接收路徑插入光學層形成禁止此類反射的隔離層。
電子編碼器504及506分別將輸入值x1 及x2 編碼成電子類比信號S(x1 )及S(x2 )。在一些實施例中，電子編碼器可簡單地實施為DAC，儘管在一些實施例中可使用更多詳盡編碼方案。電子乘法器508產生指示輸入值x1 及矩陣值A11 之乘積的信號S(A11 x1 )。類似地，電子乘法器510產生指示輸入值x2 及矩陣值A12 之乘積的信號S(A12 x2 )。電子乘法器可以多種方法中的任一者，包括例如使用吉爾伯特單元或其他類型之混合器來實施。光學加法器412及RX 416以結合第4A圖所描述的方式來操作。
因此，一些實施例係針對經組態以執行矩陣乘法的光子處理器。光子處理器可包含：第一編碼器，該第一編碼器經組態以產生指示第一輸入值(例如，第4B圖之x1 )的第一輸入信號(例如，第4B圖之S(x1 ))；及第二編碼器，該第二編碼器經組態以產生指示第二輸入值(例如，第4B圖之x2 )的第二輸入信號(例如，第4B圖的S(x2 ))。光子處理器可進一步包含第一乘法器，該第一乘法器經組態以基於第一輸入信號(例如，第4B圖之S(x1 ))產生第一輸出信號(例如，第4B圖之S(A11 x1 ))，該第一輸出信號指示第一輸入值(例如，第4B圖之x1 )與第一矩陣值(例如，第4B圖之A11 )的第一乘積(例如，第4B圖的A11 x1 )。光子處理器可進一步包含第二乘法器，該第二乘法器經組態以基於第二輸入信號(例如，第4B圖之S(x2 ))產生第二輸出信號(例如，第4B圖之S(A12 x2 ))，該第二輸出信號指示第二輸入值(例如，第4B圖之x2 )與第二矩陣值(例如，第4B圖之A12 )的第二乘積(例如，第4B圖的A12 x2 )。光子處理器可進一步包含光學加法器，該光學加法器經組態以接收光(例如，第4B圖之S0 ’ )且基於第一輸出信號(例如，第4B圖之S(A11 x1 ))及第二輸出信號(例如，第4B圖之S(A12 x2 ))且進一步基於光產生累積信號(例如，第4B圖之S(A11 x1 +A12 x2 ))，該累積信號指示第一乘積與第二乘積的總和(例如，第4B圖的A11 x1 +A12 x2 )。光子處理器可包含接收器，該接收器經組態以基於累積信號產生指示總和的輸出值(例如，第4B圖之y1 )。
第5B圖至第5D圖圖示根據一些實施例的第5A圖之架構的代表性實施。儘管此等實施為有差別的，但單端實施亦有可能。此等實施對4×4矩陣執行矩陣乘法，儘管本技術不限於任何特定矩陣尺寸。在第5B圖至第5D圖中，虛線表示光學通道，諸如光學波導，且實線表示電通道，諸如導電跡線。
每一電子編碼器耦接至各別對的電接線。電子編碼器504將輸入值x1 編碼成在一對電接線之間量測的電壓。類似地，電子編碼器506將輸入值x2 編碼成在一對電接線之間量測的電壓。其他兩個電子編碼器(未經標記)分別將輸入值x3 及x4 編碼成各自在兩個電接線之間量測的數對電壓。每一電接線對使用終端(Ter) 51終止以避免反射。每一電接線對饋入一組四個電子乘法器。舉例而言，第一電接線對饋入標記為「A11 」、「A21 」、「A31 」及「A41 」的電子乘法器。每一電子乘法器差分地驅動一對光學移相器。此處，存在根據描繪於第3B圖中之方案實施的四個光學加法器。光子加法器自光學源414接收光，且以結合第4C圖描述的方式操作。
第5D圖圖示用於恰當地對準電信號與時脈時序的方案。類似於用於分佈式放大器或分佈式光偵測器中的速率匹配，此方案充分利用速率匹配的原理。在此實例中，對ADC之操作進行計時的時脈以與傳輸接線相同的傳播速度沿著差分電接線傳播，該等傳輸接線沿著行攜載編碼器產生的信號。緩衝器55用以使時脈延遲達使信號匹配必要的量。雖然行信號及ADC時脈在不同時間到達每一連續列處，但針對每一者的時間差為恆定的，因此確保行保持同步。相同原理可應用至時脈，該時脈對電子編碼器(如第5D圖中所繪示)的操作進行計時，使得自每一電子編碼器至下一電子編碼器的時脈傳播時間與相位調變之光學信號沿著列傳播的時間相同。
發明人已瞭解，上文描述之速率匹配技術對於增大操作之頻率為特別強勁的。舉例而言，當電子編碼器經計時時，電子編碼器的類比輸出改變，且彼等改變傳播至每一移相器。在無速率匹配情況下，在編碼器可經計時以俘獲結果且編碼器可再次計時以產生下一類比值之前，每一移相器必須設定為其新狀態且光需要足夠時間來橫越所有移相器，從而使每一相移沿著該路累積。編碼器之所要求週期/ADC時脈因此係關於光的傳播達列的整個長度之時間。在速率匹配情況下，所有信號及時脈在越過陣列的每一元素處在正確時間到達。在該狀況下，設定時間係關於沿著一列而非列的全部長度自一個元素至下一元素的傳播時間。對於大的陣列，可為較小的時間數量級。相同原理沿著數個行應用。 V.   垂直空腔表面發射雷射
如上文所論述，電路易受可導致信號串擾及熱雜訊的寄生電容影響。較大寄生電容可限制帶寬，且增大用於習知數位中央處理單元(central processing unit；CPU)中之電子電路的功率消耗。光子處理器表示用以克服習知CPU之帶寬及高功率消耗的有前途解決方案。不管開發光子處理器中的不斷增大之軌線，發明人已認識到且瞭解，限制光子處理器之帶寬的顯著瓶頸為：光學編碼組件的密度，及光學編碼器的帶寬。此係因為用以將輸入值編碼成輸入光的光子及電組件可要求光子積體電路的大的佔據面積，從而限制光子處理器的計算密度。發明人已開發出積體光子系統，該系統使用垂直空腔表面發射雷射(vertical cavity surface emitting laser；VCSEL)來減低編碼組件的佔據面積且產生針對具有高帶寬之光子處理器的輸入光。
一些光子處理器可使用光學信號來執行數學運算，諸如矩陣-矩陣乘法。考慮例如經組態以使輸入向量乘以矩陣的光子處理器，如上文所描述。輸入向量編碼於輸入光中且傳輸至光子處理器，在該光子處理器處，輸入光進一步經調變以執行對應於矩陣的乘法。現代計算任務可需要許多數學運算進行平行計算。為了提供高度並行處理能力，光子處理器可具有數百或數千個光學輸入(例如，波導)以接收編碼有輸入值的光學信號。編碼器用以提供編碼於輸入光中的輸入值至乘法單元。
發明人已瞭解，提供小的佔據面積之高帶寬編碼器呈現挑戰。光子組件之大小受組件經組態以支援的光之中心波長限制。對於波導，此係波導之橫截面面積，且限於波導材料中光之波長的大約一半。因此，使用較短波長(亦即，較高能量)的光子處理器相較於較高波長對應物可支援較小光子組件。然而，對於高產率製程，如將需要的是商業上製造光子處理器的數千個組件，矽光子製程提供最經濟的製造。矽具有大約1.1 eV的帶隙(對應於大約1.1 µm的波長)。因此，矽光子並不適合於與短於1.1 µm的波長一起使用，從而提供光子組件的大小上的瓶頸。
發明人已瞭解，提供高帶寬編碼器呈現其他挑戰。當光源操作時，光源產生熱。若此熱經傳送至光子處理器，則熱梯度可影響光的透射，從而導致增大的雜訊。為了減輕熱產生問題，光源可遠離光子處理器地定位，且可使用纖維光學件將光透射至處理器。在將經編碼光透射至乘法單元之前，接收自纖維光學件的光經由分束器的網路分佈至調變器，以對輸入值進行編碼。雖然此情形可減小至光子處理器的熱傳送，但分束器及調變器的網路可要求光子積體電路上的有價值的基板面。另外，產生用於所有處理器輸入之光的共同光源不可經直接調變以並行提供多個輸入值，此係因為輸入具有共同源。為了提供個別輸入值至光子處理器的每一輸入，外部調變用於編碼經輸入至光子處理器中的光。習知外部調變歸因於調變器組件的帶寬可限制光子處理器的帶寬。作為對使用單一共同光源的替代例，個別光源可用以產生光用作至光子處理器之輸入。然而，將個別光源用於至光子處理器的每一輸入將佔據基板上有價值的基板面。對於以與矽光子相容的波長(亦即，1.55 µm)發射之習知二極體雷射，二極體雷射將具有至少10 µm2 的佔據面積，且可為極大能量密集的。
發明人已認識到以上挑戰，且已開發出使用VCSEL之積體光子系統架構，該等VCSEL經組態而以高於矽帶隙(例如，高於1.1 eV)之能量產生光以提供小佔據面積之高帶寬編碼器。VCSEL之發射孔徑與發射中心波長成比例。舉例而言，經組態以在1500 nm (例如，0.82 eV)產生光的VCSEL可具有大約1500 nm的發射孔徑。對比而言，經組態以在500 nm (例如，2.5 eV)產生光的VCSEL可具有大約500 nm的發射孔徑。結果，VCSEL佔據面積可小於10 µm2 。對比而言，其他二極體雷射(例如，旁側發射雷射)具有大於10 µm2 的佔據面積。因此，經組態而以高於矽帶隙之能量產生光的VCSEL可減小VCSEL的佔據面積以提供高密度編碼器。
本發明人已瞭解，雖然經組態而以高於矽帶隙之能量產生光的VCSEL可減小用於編碼之光源的大小，此情形亦可使得使用矽波導為不切實際的。若矽波導用以使高於矽帶隙之能量的光透射，則波導將吸收該光，從而引起光學計算的過大損耗。因此，發明人已認識到，為了啟用經組態而以高於矽帶隙之能量產生光的VCSEL的使用，對於所產生光之中心波長透明且同時與矽光子製程相容的波導為所要的以將光自VCSEL輸送至光子處理器。
認識到使用上述透明波導的優勢，發明人已進一步開發出架構，該等架構使用氮化矽波導以使具有高於矽帶隙之能量的光自VCSEL透射至光子處理器。氮化矽製造與許多矽光子製程相容，且具有大約5 eV的帶隙。氮化矽之大帶隙(相對於矽)對於具有長於大約250 nm之波長的光為透明的。不幸地，氮化矽在矽基板上的製造顯著地增大製造成本。作為實例，考慮使用矽處理技術製造於矽基板上的光子處理器。為了進一步製造氮化矽波導，作為光子處理器內之輸入波導或作為其他光學組件，需要額外光罩、微影步驟及蝕刻。發明人已瞭解在包括光子處理器之矽基板上製造氮化矽組件的增大之成本。同時，發明人已認識到，開發包括氮化矽之矽光子處理器架構的優勢相比於其成本更重要，此係因為氮化矽波導賦予實質佔據面積減小。
因此，一些實施例係關於包含VCSEL之積體光子系統及包含光子處理器的光子積體電路(PIC)，該光子處理器經組態以執行矩陣乘法。VCSEL光學耦接至光子處理器。在一些實施例中，VCSEL經組態以產生具有小於1.1 μm之中心波長的光，且PIC進一步包含將VCSEL光學耦接至光子處理器的波導(例如，氮化矽波導)，波導對於中心波長為透明的。
如上文所論述，發明人已認識到且瞭解，垂直空腔表面發射雷射(vertical cavity surface emitting laser；VCSEL)可藉由提供具有小佔據面積的光源來增大積體光子系統的總帶寬，該佔據面積可經直接調變以對光子處理器的輸入光學信號進行編碼。相對於其他二極體雷射，諸如旁側發射雷射(例如，分佈回饋式雷射及分佈式布拉格反射器雷射)，VCSEL具有較低臨限值，所產生光的改良之空間輪廓，更低廉地產生，且較不易受熱雜訊影響。不同於旁側發射雷射，VCSEL空腔長度垂直於基板。因此，VCSEL的佔據面積並不取決於空腔長度，如針對旁側發射雷射及額外鏡面(例如，額外介電質層)一般，建置式調變器、光學監視器及/或額外主動層可與VCSEL一起包括而不增大佔據面積。
第6A圖圖示根據一些實施例的VCSEL。如第6A圖中所圖示，VCSEL可包括半導體二極體雷射，該等半導體二極體雷射包括兩個分佈式布拉格反射器(distributed Bragg reflector；DBR)之間的主動層。VCSEL中之主動層大約垂直於光發射方向定向。舉例而言，VCSEL 200包括主動層206、頂部DBR 204、底部DBR 205、信號端子201、接地端子202，及輸出孔徑203。主動層206安置於頂部DBR 204與底部 DBR 205之間，使得所圖示結構組態為雷射空腔。DBR鏡面為在一些實施例中可提供大於99%之反射率的多層介電結構。光在電子及電洞在主動層206中重新組合時產生。VCSEL之發射波長至少部分依賴於主動區中的材料。在一些實施例中，砷化鎵鋁(GaAlAs)、砷化銦鎵(InGaAs)或砷化鋁鎵(AlGaAs)可用以提供介於700 nm與1,100 nm之間(大約1.77 eV至1.1 eV) 的中心波長。在一些實施例中，氮化銦鎵(InGaN)、氮化鋁鎵(AlGaInP)、磷化鎵銦(GaInP)、磷化鋁及/或磷化鎵銦(AlGaInP)可用以提供400 nm與700 nm之間(大約3 eV至1.77 eV)的中心波長。在一些實施例中，氮化鋁鎵(AlGaN)可用以提供介於200 nm與400 nm之間(大約6.2 eV至3 eV)的中心波長。舉例而言，主動區206可包括InGaN量子井，該量子井經組態以發射具有介於510 nm與525 nm之間(大約2.43 eV至2.36 eV)的中心波長的可見光。主動層可包括用於產生與本文中所提供之實例相同及/或不同之波長的其他材料，此係由於本文中所描述之技術的態樣不在此方面受限。
當電信號越過VCSEL 200施加時，光藉由電子與電洞的重新組合在主動區中產生。所產生的光207經由輸出孔徑203發射。在一些實施例中，頂部DBR 204組態為p型摻雜DBR，且底部DBR 205組態為n型摻雜DBR (儘管相反配置亦有可能)。信號端子201電耦接至頂部DBR 204，且接地端子202電耦接至底部DBR 205。在一些實施例中，信號端子安置於頂部DBR 204的頂部上，且接地端子202安置於底部DBR 205下方。
在一些實施例中，p型摻雜DBR 204包括交替的介電層。舉例而言，交替的p型摻雜介電層可包括砷化鎵鋁(GaAlAs)及砷化鋁(AlAs)的p型摻雜層，或磷化銦(InP)及磷化砷化銦鎵(InGaAsP)的p型摻雜層。可使用其他p型介電質，此係由於本文中所描述之技術的態樣不在此方面受限。
在一些實施例中，n型摻雜DBR 205包括交替的介電層。舉例而言，n型摻雜介電質的交替層可包括GaAlAs及AlAs的n型摻雜層，或InP及InGaAsP的n型摻雜層。可使用其他n型介電質，此係由於本文中所描述之技術的態樣不在此方面受限。
另外或替代地，VCSEL 200可包括未經摻雜鏡面以增大VCSEL的反射率。舉例而言，未經摻雜鏡面可包括氧化矽(SiO2)、氮化矽(Si3N4)、氧化鈦(TiO2)，及/或氧化鉭(HfO2)介電層。其他介電層亦可在頂部及底部DBR層中使用，此係由於本文中所描述之技術的態樣在此方面並不受限。
在一些實施例中，除摻雜鏡面外，亦使用未經摻雜鏡面。在其他實施例中，除摻雜鏡面外，亦使用未經摻雜鏡面。在具有未經摻雜鏡面之實施例中，用於電泵浦增益媒體的經摻雜半導體層中包括於主動區中。舉例而言，主動區之增益材料可包括安置於n型摻雜GaN及p型摻雜GaN之間的InGaN量子井。因此，信號及接地電極可分別設置於主動區與頂部/底部DBR鏡面之間。
在一些實施例中，孔徑203安置於頂部端子中，如第6A圖中所圖示。在其他實施例中，輸出孔徑203安置於底部端子中。在又其他實施例中，第一輸出孔徑安置於頂部端子中，且第二輸出孔徑安置於底部端子中。第一端子可經組態以將光透射至光子處理器，且第二端子可經組態以使光透射至光學監視器以產生回饋信號，如結合第8圖將進一步描述。
在一些實施例中，VCSEL可包括多個主動層。第一主動層可經組態以產生泵浦光以光學泵浦第二主動層。舉例而言，VCSEL可製造有兩個堆疊的VCSEL，其中第一電泵浦VCSEL製造於第二VCSEL的頂部上。第一VCSEL經組態以光學泵浦第二VCSEL。
另外或替代地，輸出孔徑可經組態以促進光自VCSEL至波導的耦接。舉例而言，輸出孔徑可經蝕刻以促進脫離VCSEL之光的定向耦接。作為另一實例，輸出孔徑可包括額外特徵以影響所發射光的偏光。
在一些實施例中，主動層206包括複數個光發射器。舉例而言，主動層206可包括複數個量子井。在一些實施例中，主動層可包括其他組態，此係由於本文中所描述之技術的態樣在此方面並不受限。
在一些實施例中，VCSEL信號電極及接地電極安置於VCSEL的同一表面上。舉例而言，信號電極201及接地電極202可皆定位於輸出孔徑207之任一側上的頂表面上。信號電極201可直接接觸p型摻雜DBR 204，從而將信號電極電耦接至主動層，且接地電極202可經由通孔或導電接線電耦接至n型摻雜DBR 205，從而將信號電極電耦接至主動層。
如上文所描述，光子處理器可經組態以使用運用輸入值編碼的光來執行數學運算。然而，編碼製程可為光子處理器之計算密度的瓶頸。光源之直接調變相較於外部調變可提供高得多的帶寬，且因此可藉由增大編碼製程之帶寬來增大光子處理器的計算密度。
VCSEL具有主動區及高度反射鏡面，如上文結合第6A圖所論述。相較於邊緣發射雷射，VCSEL之薄的主動區及高度反射鏡面減小經激勵發射的臨限電流。下部臨限電流准許高的本徵調變帶寬。因此，相對於諸如其他二極體雷射的其他光源，VCSEL可提供較高帶寬及用於直接調變的更高效光源。
第6B圖圖示根據一些實施例的可直接調變之VCSEL。VCSEL 200接收調變信號249，且產生具有強度輪廓250的經調變光207。強度輪廓250編碼有電調變信號249，如第6B圖中所圖示。調變信號249可為強度調變信號。在強度調變中，光學功率根據電調變信號來調變。舉例而言，具有用於激勵發射之臨限電流Ith 的VCSEL可接收調變信號，該調變信號自低於Ith 的第一電流交替至高於Ith 的第二電流。當電流高於臨限電流時，VCSEL經由激勵發射產生光，且當電流低於臨限電流時，VCSEL並不產生光，或產生具有極低強度的光(例如，自發發射)。
在一些實施例中，VCSEL 200可經組態以提供2 Gb/s與10 Gb/s之間的帶寬。在一些實施例中，VCSEL 200經組態以提供50 Gb/s與100 Gb/s之間的帶寬。在一些實施例中，VCSEL 200經組態以提供100 Gb/s與200 Gb/s之間的帶寬。
如上文所論述，發明人已認識到，VCSEL可藉由提供較小佔據面積而進一步增大系統的總體帶寬，從而增大計算密度。不同於VCSEL，其他二極體雷射(例如，旁側發射雷射)使用平面內耦接。因此，二極體雷射及平面內耦接器兩者佔據光子積體電路上的分離佔據面積。對比而言，VCSEL垂直地發射光，且作為優勢可使用平面外耦接。VCSEL及將光自VCSEL耦接至光子處理器之輸入波導的光學耦接器可在堆疊式組態中佔據光子積體電路上的相同佔據面積。一個此類例示性實施例圖示於第7圖中。
第7圖圖示根據一些實施例的積體光子系統的例示性實施例，該積體光子系統經組態以使用接收自VCSEL的光執行矩陣乘法。積體光子系統211包括光子積體電路209、光子處理器210、VCSEL 212、波導214及平面外耦接器213。在一些實施例中，光子積體電路209為包括光子處理器210的矽基板。VCSEL 212安置於平面外耦接器上方。在一些實施例中，VCSEL 212係在平面外耦接器上方，使得VCSEL之表面及平面外耦接器的表面接觸。在其他實施例中，VCSEL懸置於平面外耦接器上方，使得VCSEL之表面及平面外耦接器的表面之間存在氣隙。在又其他實施例中，氧化物層(例如，氧化矽)安置於VCSEL表面與平面外耦接器之表面之間。
在 一些實施例中，VCSEL 212經組態以產生具有小於1.1 μm之中心波長的光，且經由平面外耦接器213光學耦接至波導214。舉例而言，VCSEL 212可在主動區中組態有不同材料以產生各種波長，如本文中所描述。
根據一些實施例，波導214對於藉由VCSEL產生之光的中心波長為透明的。舉例而言，波長214為具有大約5.0 eV之帶隙的氮化矽波導。根據氮化矽之帶隙，氮化矽波導對於具有大於250 nm之中心波長的光將為透明的。在一些實施例中，波導214經組態以使具有1.1 μm之中心波長的光透射。在一些實施例中，波導214經組態以使具有短於750 nm之中心波長的光透射。在一些實施例中，波導214經組態以使具有短於550 nm之中心波長的光透射。在一些實施例中，波導214經組態以使具有短於450 nm之中心波長的光透射。
在一些實施例中，波導214經組態以支援橫向光學模式。在其他實施例中，波導214經組態以支援多個橫向光學模式。在一些實施例中，波導214經組態以使具有介於200 nm與5 nm之間的頻譜帶寬的光透射。在一些實施例中，波導214經組態以使具有小於1 nm之頻譜帶寬的光透射。
在一些實施例中，波導經組態以支援藉由VCSEL 212接收之光的中心波長處的低損耗傳輸。舉例而言，VCSEL 212經組態以發射具有515 nm之中心波長，且波導214經組態而以20 dB/cm或以下的損耗使具有515 nm之中心波長的光透射。
如第7圖之所圖示實施例中所繪示，平面外耦接器213經組態以將光自VCSEL 212耦接至波導214。舉例而言，平面外耦接器213可為組態有單一輸出的光柵。作為另一實例，平面外耦接器可為組態有多個輸出的光柵。
根據本文中所描述之實施例，光子處理器210經組態以實施矩陣乘法。根據一些實施例，光子處理器可包括可調變偵測器。根據一矩陣，可調變偵測器可用以藉由調變接收自波導的輸入向量來執行矩陣乘法。舉例而言，光子處理器210可為結合第2圖至第5圖在上文描述的處理器。
VCSEL類光學編碼器亦可包括控制器，從而調變VCSEL以編碼輸入光用於光子處理器。高速度調變可在調變器處產生熱，該調變器又可導致頻譜移位，藉此所發射光之波長漂移遠離所要值。光源之中心波長的頻譜移位可影響光經由光子處理器的透射，從而導致頻譜雜訊。頻譜雜訊減低光子處理器之信雜比，且通常為系統中溫度梯度及光子溫度誘發之折射率改變的結果。本發明已認識到，VCSEL對於直接調變為理想的，此係因為VCSEL消耗較少電力，且相對於其他光源(例如，旁側發射雷射)提供改良的溫度穩定性。在一些實施例中，雷射之主動區最不易受藉由溫度誘發之折射率改變影響。對主動區的溫度改變可使所產生光的中心波長移位。作為光學組件(例如，光學耦接器、波導、偵測器敏感度)之光學組件之光學相依性的結果，使所產生光之中心波長移位的溫度改變可導致光之透射率的改變以及減低之信雜比。擴展而言，中心波長之移位可導致光子處理器之總體效率或敏感度的減低。在高計算強度編碼器中，在小區域內有許多光源情況下，此等效應可為更顯著的。VCSEL中之主動區短於旁側發射雷射中的主動區(沿著光發射之方向)。因此，VCSEL之輸出相對於旁側發射雷射提供改良的溫度穩定性。發明人已認識到且瞭解，相對於其他光源在高效率及高信雜比情況下能夠進行直接調變的藉由VCSEL提供的改良之頻譜穩定性可提供光子處理器的高帶寬、高計算強度編碼。
發明人已進一步認識到，用以調變VCSEL之電組件可提供關於用以編碼光子處理器之輸入光的帶寬之瓶頸。如上文所論述，電路易受寄生電容影響，此情形可限制調變速度且擴展而言帶寬。發明人已瞭解，因為光子組件不易受寄生電容影響，所以光子電路的長度(例如，波導的長度)並不限制調變的速度。因此，發明人已開發出提供高帶寬光學編碼器的積體光子系統架構。
第8圖圖示根據一些實施例的積體光子系統之例示性實施例的方塊圖，該積體光子系統經組態以直接調變VCSEL以提供高帶寬光學編碼器。光子系統211包括光子積體電路209、光子處理器210、VCSEL 212、信號端子215、接地端子219、控制器217、參考電壓218、光學取樣器220、光學信號監視器221，及波導214。信號端子215及接地端子219可使用如結合第13A圖至第13D圖在本文中描述的封裝技術電耦接至控制器217及參考電壓218。
如第8圖中所圖示，VCSEL 212經由信號端子215電耦接至控制器217，且經由接地端子219電耦接至參考電壓218。控制器217經組態以施加電調變信號216至VCSEL 212。VCSEL 212光學耦接至平面外耦接器213，該平面外耦接器使藉由VCSEL產生的光透射至光子處理器210從而執行數學運算。舉例而言，為了執行矩陣乘法，輸入數值藉由使用控制器217而編碼於藉由VCSEL 212產生的光，以直接調變施加至VCSEL的電信號以使得VCSEL產生光。直接調變可根據本文中結合第6B圖描述的技術來實施。
根據一些實施例，控制器217可經組態從而與VCSEL垂直電耦接。舉例而言，控制器217可製造為安置於VCSEL上方之插入件頂部上的分離ASIC。ASIC可經由插入件中之通孔或經由其他封裝互連件電耦接至VCSEL 212，如結合第13D圖進一步描述。控制器217、VCSEL 212及平面外光學耦接器213的所有垂直整合提供小佔據面積的光源，該小佔據面積光源可經直接調變且啟用控制器217與VCSEL 212之間的短的電連接，以減小調變器電子件的電阻、電感及電容。
在一些實施例中，控制器217為安置於與光子處理器相同之基板上的特殊應用積體電路(application-specific integrated circuit；ASIC)。在其他實施例中，控制器217為組態於與光子處理器分離之基板上的ASIC。在又其他實施例中，控制器217可包括組件，該等組件係在包括光子處理器之第一基板上及包括VCSEL的第二基板上。在又其他實施例中，控制器217可經組態以與積體光子系統分離，且可使用輸入/輸出介面將信號傳輸至積體光子系統。
在一些實施例中，控制器217可經由輸入-輸出介面與其他處理器或控制器接收信號以指令控制器217，信號的值經由VCSEL之直接調變編碼於輸入光中。
根據一些實施例，光子處理器210經組態以使用輸入光執行數學運算。舉例而言，光子處理器可藉由調變光子處理器內之光學組件施加矩陣值至輸入值，該輸入值編碼於輸入光中。在一些實施例中，光子處理器可為如上文結合第2圖至第5圖描述的光子處理器。
另外或替代地，控制器217產生電調變信號以根據目標信號直接調變VCSEL 212。然而，實際信號歸因於製造中的線性調頻、非線性光學效應、對準及/或偏離與目標信號偏離。發明人已瞭解，隨著調變速度增大，線性調頻及/或非線性可變得更顯著。認識到自目標信號的偏離可減低光子處理器的帶寬，發明人已開發出積體光子系統架構，該積體光子系統架構包括經組態以偵測藉由VCSEL產生之實際信號的光學信號監視器。光學信號監視器可用以改良調變信號以減小實際信號與目標信號之間的偏離。
作為實例，VCSEL 212自控制器217接收對應於目標光學信號的調變信號。在一些實施例中，目標光學信號對應於目標強度，其中目標強度可對應於待由光子處理器210使用以執行矩陣乘法的輸入數值，如本文中所描述。藉由VCSEL 212產生的光根據對應於目標強度的輸入電調變信號耦接至波導214中。光學取樣器220將藉由波導214透射之光的一部分耦接至光學信號監視器。光學信號監視器221基於藉由光學信號監視器偵測到的光產生對應於藉由VCSEL產生之實際強度的電回饋信號。回應於藉由光學信號監視器221產生的電回饋信號，控制器217調整調變信號216以減小目標信號與實際信號之間的差。
在一些實施例中，光學信號監視器221可與VCSEL 212一起整合。舉例而言，VCSEL 212可包括光學耦接至波導214之頂部輸出孔徑及光學耦接至光學信號監視器的底部輸出孔徑。
在一些實施例中，光學取樣器安置於VCSEL與光子處理器之間，如第8圖中所圖示。在其他實施例中，光學取樣器安置於光子處理器之後。在又其他實施例中，用以執行矩陣乘法的偵測器亦可用作光學信號監視器且提供回饋信號至控制器217。
在一些實施例中，光學取樣器220經組態以將經由波導214透射之光的一部分耦接至光學信號監視器221。舉例而言，光學取樣器220可為平面內光學耦接器，該平面內光學耦接器經組態以耦接經由波導214透射之光的5%以下。在其他實施例中，光學取樣器可為平面內光學耦接器，該平面內光學耦接器經組態以耦接經由波導214透射之光的40%以下。
在一些實施例中，光學信號監視器可用以校正VCSEL與平面外耦接器之間的製造或對準差。
VCSEL之小的佔據面積可藉由賦予較大計算密度(亦即，每單位面積之更多光子組件)來增大光子處理器的帶寬。計算密度與可並行計算的數學運算成比例。發明人已認識到且瞭解，除了經組態以產生具有高於矽帶隙之能量之光的VCSEL之較小佔據面積外，使用較短波長(亦即，短於1.1 μm的波長)賦予在光子處理器自身中使用較小光學組件。處理器中之較小光學組件進一步賦予每單位面積之光子組件的增大，從而導致較大電腦密度。經組態以使多個VCSEL適應於以高計算密度編碼輸入值用於光子處理器的編碼器架構圖示於第9圖中。
第9圖圖示根據一些實施例的經組態有用於並行地執行矩陣乘法之多個VCSEL的光子處理器之例示性實施例。圖示於第9圖中之積體光子系統211包括光子處理器210、VCSEL 212及224、平面外耦接器213及223，及波導214及225。
在一些實施例中，每一VCSEL可耦接至如結合第8圖所描述的諸如控制217的控制器，從而產生電信號以獨立地調變每一VCSEL。舉例而言，VCSEL 212可組態有第一控制器，且VCSEL 224可經組態有獨立於第一控制器的第二控制器。在一些實施例中，單一控制器經組態以將信號傳輸至多個VCSEL。舉例而言，VCSEL 212及224可皆接收來自同一控制器的調變信號。
在一些實施例中，VCSEL可經組態以產生具有短於1.1 μm之中心波長的光。因此，VCSEL 212及224可經組態以產生具有同一中心波長的光。舉例而言，VCSEL 212及224兩者可經組態以產生具有大約515 nm之中心波長的光。
另外或替代地，根據一些實施例，VCSEL可經組態以產生具有不同中心波長的光。舉例而言，VCSEL 212可經組態以產生具有515 nm之第一中心波長的光，且VCSEL 224可經組態以產生具有680 nm之第二中心波長的光。在一些實施例中，經組態以產生具有不同中心波長之光的VCSEL可用以產生經多工信號，其中自每一VCSEL產生的光經分離地編碼且接著在共用波導中組合。
在一些實施例中，波導214及225自對於藉由VCSEL產生之中心波長為光學透明的材料形成。在一些實施例中，波導由對於中心波長透明的材料形成。如本文中所描述，結合第7圖，氮化矽可用以提供對於中心波長透明且與矽光子製程相容的波導，儘管其他材料亦有可能。
VCSEL 212及224可經組態以產生編碼有輸入數值的光。舉例而言，VCSEL 212可接收第一信號以對對應於第一數值的藉由VCSEL 212產生的光進行調變，且VCSEL 224可接收第二信號以對對應於第二數值的藉由VCSEL 224產生的光進行調變。在一些實施例中，輸入值可對應於標量數用於標量乘法中。當VCSEL 212及224經組態以編碼用於標量乘法的值時，第一數值及第二數值可對應於同一標量數量(例如，同一數字)。另外或替代地，第一數值及第二數值可對應於不同標量數量(例如，不同數字)。
另外或替代地，輸入值可對應於用於矩陣乘法中的輸入向量。輸入向量可藉由其維度(例如，向量中的元素之數目「n」)特徵化。在一些實施例中，VCSEL 212及224可經組態以接收對應於同一輸入向量的元件。舉例而言，對於n=2的輸入向量，向量包括兩個元素，第一數值x1 及第二數值x2 。VCSEL 212可接收對應於值x1 的信號，且VCSEL 224可接收對應於x2 的輸入值。
兩個例示性向量編碼方案藉助於圖示來提供。在第一例示性向量編碼方案中，VCSEL可對值進行編碼從而用於不同輸入向量的並行計算。舉例而言，對於具有兩個元素x1 及x2 的第一輸入向量及具有兩個元素x3 及x4 的第二輸入向量，每一VCSEL可接收對應於單一輸入向量的值。更詳細而言，VCSEL 212可首先接收信號以對對應於第一輸入向量的元素x1 編碼，且VCSEL 224可首先接收信號以對對應於第二輸入向量的元素x3 進行編碼。在將編碼有元素x1 及x3 之光透射至光子處理器之後，VCSEL 212可接收信號以對對應於第一輸入向量的元素x2 編碼，且VCSEL 224可接收信號以對對應於第二輸入向量的元素x4 進行編碼。
在第二例示性向量編碼方案中，VCSEL可對值進行編碼從而用於相同輸入向量的並行計算。舉例而言，對於具有四個元素x1 、x2 、x3 及x4 之輸入向量，元素的子集可使用VCSEL 212及214並行編碼。VCSEL 212可首先編碼元素x1 ，且VCSEL 214可首先編碼元素x2 以藉由光子處理器210並行地編碼。在編碼有元素x1 及x2 的光已透射至光子處理器之後，VCSEL 212可編碼元素x3 ，且VCSEL 214可編碼元素x4 以藉由光子處理器210並行地編碼。
對於任一編碼方案，輸入向量可藉由對元素的子集並行地進行編碼且依序更新子集相較於輸入向量中元素的數目使用較少VCSEL進行計算，直至所有元素已被編碼。因此，輸入向量可為任何維度，此係由於本文中所描述之技術的態樣在此方面並不受限。
上述例示性編碼方案可組合地使用。舉例而言，VCSEL之子集可根據第一編碼方案對輸入值進行編碼，而第二子集可根據第二編碼方案對輸入值進行編碼。替代地或另外，第一子集VCSEL可根據第一編碼方案使用以對第一輸入值進行編碼，且可根據第二編碼方案使用以對第二輸入值進行編碼。在一些實施例中，將使用其他編碼方案，此係由於本文中所描述之技術的態樣在此方面並不受限。
在一些實施例中，額外外部調變組件可包括有光子積體系統以使用藉由VCSEL產生的輸入光來實施矩陣乘法。
另外或替代地，發射自VCSEL 212的光可發射光至複數個輸入波導，使得複數個計算與發射自單一VCSEL的光並行地執行。
在一些實施例中，積體光子系統可包括32與1024之間的數目個VCSEL。在一些實施例中，積體光子系統可包括100與10,000之間的數目個VCSEL。在一些實施例中，積體光子系統可包括多達100,000個VCSEL。
在一些實施例中，對於經組態以計算M乘N值之陣列或矩陣元素的光子處理器，積體光子系統可包括M個VCSEL。每一VCSEL可提供輸入光至至少N個光學調變器，每一光學調變器經組態用於在光子處理器中執行乘法，使得M乘N值或矩陣元素可經並行計算。
光子處理器可包括多個光子核心。光子核心包括光學元件，該等光學元件經組態以使用編碼有輸入值的輸入光執行數學運算，如本文中所描述。當每一可用輸入予以利用時，計算效率可增大。若存在相較於系統具有之可用輸入較少的輸入可實施的計算，則剩餘輸入可更有效地用以在第一製程之間執行第二製程而非保持閒置。具有多個光子核心提供在所有核心中使用所有輸入以進行一個計算或使用單一核心來進行一個計算的靈活性，同時使額外核心空閒以執行其他製程。
第10圖圖示包括光子處理器210及226的積體光子系統211的例示性實施例。每一光子處理器可經組態以使用接收自多個VCSEL的光執行矩陣乘法，該等VCSEL經組態以提供高帶寬編碼器，如本文中所描述。光子處理器210接收藉由VCSEL 212產生的光，該VCSEL藉由平面外耦接器213光學耦接至波導214。根據一些實施例，光子處理器210可組態有100與500之間的數目個VCSEL及100與500之間的數目個輸入波導。光子處理器226接收藉由VCSEL 224產生的光，該VCSEL藉由平面外耦接器223光學耦接至波導225。根據一些實施例，光子處理器226可組態有100與500之間的數目個VCSEL及100與500之間的數目個輸入波導。
在一些實施例中，光子處理器210及226可組態有相同數目個輸入波導及VCSEL。在其他實施例中，光子處理器210及226可組態有不同數目個輸入波導及VCSEL。
在一些實施例中，光子處理器210及226可經組態以執行計算的兩個不同部分。在一些實施例中，光子處理器210及226可經組態以執行同一計算。在一些實施例中，光子處理器210及226可經組態以執行不同計算。
在一些實施例中，積體光子系統可包括2至32個核心。在其他實施例中，積體光子系統可具有額外核心，此係由於本文中所描述之技術的態樣在此方面並不受限。
光子核心210及226以及VCSEL 212及224可根據上文所描述之積體光子系統組態。
第11圖為根據本文中所描述之實施例的圖示用於操作積體光子系統以執行矩陣乘法之例示性方法的流程圖。如上文所描述，根據矩陣，光子處理器經組態以藉由調變編碼有輸入值的光來執行矩陣乘法。輸入值可在使光透射至乘法單元之前及/或根據調變信號產生光的直接調變之前使用光的外部調變編碼於經透射光中。如結合以上第6圖至第8圖所描述，發明人已認識到且瞭解，直接調變經組態以產生具有高於矽帶隙之能量(大約1.1 eV)的VCSEL可提供高帶寬編碼以提供輸入光至光子處理器。
在方法230開始之前，電調變信號可藉由控制器產生且傳輸至VCSEL。電調變信號可藉由中心化控制器或區域化控制器產生，如上文結合第8圖所描述。在一些實施例中，電調變信號將直接調變VCSEL的輸出以編碼輸入值。
方法230在區塊231處開始，在該區塊處，VCSEL產生具有小於1.1 μm之中心波長的光(例如，具有大於矽帶隙之能量的光)。在一些實施例中，當電調變信號包括調變信號時，藉由VCSEL產生的光經調變以將輸入值編碼成經發射光。舉例而言，VCSEL可根據調變信號產生光，該調變信號直接調變VCSEL的強度。調變信號可調變用於受激發射的高於臨限電流的電流與用於受激發射的低於雷射臨限電流之電流之間的電信號。VCSEL可根據如本文中結合第6B圖描述之其他調變技術來調變。
根據一些實施例，電調變信號對應於待編碼於藉由VCSEL產生之光中的目標強度。光學監視器可監視藉由VCSEL產生之光的實際強度，如上文結合第8圖所描述。在一些實施例中，光學監視器基於光的實際強度產生回饋信號。產生調變信號的控制器可根據回饋信號調整調變信號，使得目標強度與實際強度之間的差被減小。
在一些實施例中，VCSEL可產生具有介於200 nm與1.1 μm之間的中心波長的光。在一些實施例中，VCSEL可產生具有介於400 nm與700 nm之間的中心波長的光。
根據一些實施例，多個VCSEL可用以產生並編碼多個輸入值，從而並行地執行多個矩陣乘法程式。舉例而言，第一VCSEL可用以產生使用第一波導透射至光子處理器的光，且第二VCSEL可用以產生使用第二波導透射至光子處理器的光。在一些實施例中，第一VCSEL及第二VCSEL可產生具有相同中心波長的光。在其他實施例中，第一VCSEL及第二VCSEL可產生具有不同中心波長的光。舉例而言，第一VCSEL及第二VCSEL在主動區中可具有相同增益材料，但鏡面可經組態以提供不同中心波長。作為另一實例，第一VCSEL及第二VCSEL在主動區中可具有不同增益材料。
另外或替代地，第一VCSEL及第二VCSEL的輸出可經組合。舉例而言，第一VCSEL及第二VCSEL的輸出可用以產生經多工信號。經多工信號可藉由第一波導或藉由多個波導傳輸。
接著，在區塊232處，藉由VCSEL產生的光使用波導耦接至光子積體電路的光子處理器，該波導對於藉由VCSEL產生之光的中心波長為透明的。波導在一些實施例中可為氮化矽波導，儘管其他材料亦為可能的。氮化矽具有大約5 eV的帶隙。因此，氮化矽對於具有小於大約5 eV之能量或大於250 nm之波長的光為透明的。在一些實施例中，氮化矽波導用以將藉由VCSEL產生的具有250 nm與1.1 μm之間的中心波長之光耦接至光子積體電路上的光子處理器。
波導可包括用於將波導光學耦接至VCSEL的平面外耦接器。平面外耦接器經組態以接收垂直於光子積體電路之表面發射自VCSEL的光，且使所接收光在積體電路的平面內透射。在一些實施例中，平面外耦接器可經由單一波導耦接光。另外或替代地，平面外耦接器可經由多個波導耦接多個方向上的光。
將來自VCSEL的光耦接至光子處理器的波導可另外包括額外波導，該等額外波導光學耦接至彼此，使得藉由單一VCSEL產生的光透射使用多個波導透射至光子處理器。多個波導可係關於單一光學輸入，或可經組態為分離光學輸入。舉例而言，在一些實施例中，波導可藉由分束器耦接。在其他實施例中，波導可經短暫耦接。
在一些實施例中，對於中心波長透明的其他材料可用作對於藉由VCSEL產生之光為透明而至光子處理器的波導。
接著，在區塊233處，光子處理器使用藉由波導耦接至光子處理器的光以執行矩陣乘法。根據一些實施例，光子處理器可包括可調變偵測器。根據一矩陣，如本文中所描述，可調變偵測器可用以藉由調變接收自波導的輸入向量來執行矩陣乘法。
在一些實施例中，執行矩陣乘法可涉及調變可調整分束器以進一步調變輸入光以執行矩陣乘法。根據一矩陣，如本文中所描述，可調整分束器可用以藉由調變接收自波導的輸入光來執行矩陣乘法。
方法230在乘法完成之後結束。在完成方法230之後，控制器可發送對應於新值的新信號至VCSEL以經編碼用於額外矩陣方法。所計算矩陣乘法可經加總或以其他方式用於其他計算中，此係由於本文中所描述之技術的態樣在此方面並不受限。舉例而言，根據一些實施例，光子處理器可包括光學加法器。
如上文所描述，光子處理器包括光子及電子組件，且可使用矽處理節點經濟地製造。VCSEL為分層介電結構，該等結構可使用用於主動區且DBR鏡面兩者的廣泛範圍之介電材料製造。歸因於高品質半導體製造的具體化及靈敏度，多數代工廠專門研究半導體材料之有限選擇且基於特定材料及應用來使用專用處理節點以防止交叉污染。因此，代工廠通常並不准許VCSEL與矽光子的共同製造。確切而言，VCSEL及光子處理器通常使用不同裝備分離且在一些狀況下使用不同代工廠製造，且接著封裝在一起。第12圖至第13圖圖示根據本文中所描述之一些實施例的用於封裝的例示性技術。
第12A圖圖示根據一些實施例的例示性封裝技術。VCSEL可直接製造於包括光子處理器的基板上。舉例而言，在針對光子處理器210之初始製造製程之後，包括矽基板的光子積體電路經傳送至VCSEL處理裝備，且VCSEL 212、270、272及274可接著生長於光子積體電路280上。VCSEL 212、270、272及274可分別生長於平面外耦接器213、271、273及275上方。因此，藉由VCSEL產生的光將光學耦接至平面外耦接器。
在一些實施例中，可為有利的是與包括光子處理器的光子積體電路分離地製造VCSEL。分離製造允許VCSEL之更經濟的晶圓規模之製造技術。作為另一優勢，VCSEL在將VCSEL接合至光子處理器之前予以測試。以此方式，製造缺陷及故障VCSEL可在接合之前識別出，從而減小替換已經接合至光子積體電路之故障VCSEL的成本。在一些實施例中，於在光子積體電路上製造光子處理器及VCSEL的分離製造之後，VCSEL接著接合至光子積體電路。舉例而言，VCSEL 212、270、272及274可接合至光子積體電路280，光子積體電路包括光子處理器210。VCSEL 212、270、272及274可經接合，使得藉由VCSEL產生的光將分別光學耦接至平面外耦接器213、271、273及275。在一些實施例中，VCSEL使用黏著劑及/或光學接合劑接合至光子積體電路。
在一些實施例中，VCSEL及光子積體電路使用覆晶接合技術封裝在一起。第12B圖圖示根據一些實施例的包括VCSEL之第一基板與包括光子處理器之第二基板之間的例示性覆晶接合。舉例而言，VCSEL基板281包括VCSEL 212、270、272、274及光子積體電路280。光子積體電路210為矽基板，該矽基板包括光子處理器210及平面外耦接器213、271、273及275。為了接合，VCSEL基板281經翻轉且置放於光子積體電路280的頂部上。諸如焊球、銷、柱、溝槽及/或通孔的額外特徵可經包括以促進VCSEL基板281與光子積體電路280的對準。在一些實施例中，焊料成份經重新熔融以將VCSEL基板耦接至光子積體電路。
在一些實施例中，接合技術可彼此結合地使用。另外或替代地，可使用額外接合技術，此係由於本文中所描述之技術的態樣在此方面並不受限。
如上文所描述，諸如調變信號及回饋信號的電信號可在光子積體電路與VCSEL之間傳輸。由於代工廠通常並不允許此等組件的共同製造，因此電互連件用以將VCSEL電耦接至積體光子系統或外部控制器。例示性電互連件圖示於第13A圖至第13D圖中。
第13A圖圖示根據一些實施例的VCSEL與包括通孔(例如，矽通孔或氧化物通孔)之積體光子電路之間的電耦接。積體光子電路包括信號通孔215及接地通孔219。在一些實施例中，VCSEL包括：信號端子，該信號端子經組態以將VCSEL電耦接至信號通孔；及接地端子，該接地端子經組態以將VCSEL電耦接至接地通孔。
如上文所描述，結合第6A圖，VCSEL及信號互連件可定位於VCSEL之同一表面上。舉例而言，信號互連件及接地互連件可皆定位於VCSEL的表面上以促進與光子積體電路的電耦接。VCSEL可另外包括內部或外部導電跡線以將端子電耦接至經摻雜層。在其他實施例中，信號互連件可安置於DBR之一側上，且接地互連件可安置於DBR之另一側上。舉例而言，VCSEL之頂部DBR可包括單一互連件，且VCSEL之底部DBR可包括接地互連件。
第13B圖圖示根據一些實施例的VCSEL與包括導線接墊及導電接墊之積體光子電路之間的電耦接。光子積體電路包括導電信號接墊216及導電接地接墊218。VCSEL亦可包括導電信號接墊、VCSEL信號接墊215及VCSEL接地接墊219。導電信號接墊216可使用導線接墊260電耦接至VCSEL信號接墊215，且導電接地接墊218可使用導線接墊261電耦接至VCSEL。
另外或替代地，電互連件可將光子積體電路耦接至包含複數個VCSEL的VCSEL基板。VCSEL基板可包括VCSEL基板與複數個VCSEL之間的額外互連件，從而提供電信號至複數個VCSEL。額外互連件可包括導電跡線、導線接墊及導電接墊、矽通孔或氧化物通孔、插入件、焊料凸點、凸起網格陣列、接腳網格陣列及/或其他封裝技術，此係由於本文中所描述之技術的態樣在此方面並不受限。
第13C圖圖示根據一些實施例的VCSEL與包括插入件(例如，矽插入件或有機插入件)之積體光子電路之間的電耦接。插入件262可經由安置於VCSEL之頂表面處或附近的導電接墊電耦接至VCSEL的導電表面。舉例而言，VCSEL可包括導電信號接墊215及導電接地接墊219。插入件可電耦接至導電接地接墊215及信號接墊219。在其他實施例中，VCSEL可使用其他封裝技術或封裝技術的組合電連接至插入件，此係由於本文中所描述之技術在此方面並不受限。
單一插入件可經組態以將多個VCSEL電耦接至光子積體電路。在一些實施例中，插入件可提供每一VCSEL與光子積體電路之間的個別電連接。另外或替代地，插入件可使用單一電連接將多個VCSEL電耦接至光子積體電路。
發明人已認識到且瞭解，使用以調變VCSEL之控制器與VCSEL垂直堆疊提供具有高帶寬能力的小佔據面積光源。電阻、阻抗及電容限制電組件的帶寬。藉由使電信號行進的距離最小化，電阻、阻抗及電容可經最小化，從而允許較大帶寬及更快調變。在一些實施例中，插入件可包括通孔，使得特殊應用積體電路(application specific integrated circuit；ASIC)可組態於插入件上方，製造於插入件上或接合至插入件的分離晶粒上，從而發送電信號至VCSEL。組態於VCSEL上方的ASIC可經組態以提供電力至VCSEL，且可進一步經組態以直接調變VCSEL。ASIC可組態為控制器217，如結合第8圖所描述。
第13D圖圖示根據一些實施例之插入件、ASIC及VCSEL的例示性組態。ASIC 264可安置於插入件262上方。插入件安置於VCSEL上方，且經由插入件中之通孔電耦接至VCSEL。在一些實施例中，插入件提供自ASIC 264至導電信號接墊215及導電接地接墊219的電連接。在一些實施例中，分離ASIC可經組態以調變每一VCSEL。另外或替代地，ASIC可經組態以調變多個VCSEL。 VI.  額外注釋
具有此申請案之技術的因此描述之若干態樣及實施例，應瞭解，各種替代例、修改及改良對於熟習此項技術者易於發生。此類替代、修改及改良意欲係在申請案中描述之技術的精神及範疇內。因此，應理解，前述實施例僅藉助於實例呈現，且在附加申請專利範圍及其等效物的範疇內，本發明之實施例可不同於如具體所描述以其他方式來實踐。此外，本文中所描述之兩個或兩個以上特徵、系統、物品、材料及/或方法的任何組合在此類特徵、系統、物品、材料及/或方法並非相互一致情況下包括於本發明的範疇內。
此外，如所描述，一些態樣可具體化為一或多個方法。作為方法之部分執行的動作可以任何合適方式決定次序。因此，實施例可經構建，其中動作以不同於所圖示之次序的次序執行，其可包括同時執行一些動作，儘管在圖示性實施例中繪示為連續動作。
如本文中所界定並使用之定義應理解為控制詞典定義、藉由參考併入文獻中的定義及/或所界定術語的一般含義。
如本文中在說明書及申請專利範圍中使用的量詞「一」應理解為意謂「至少一個」，除非清楚地相反指示。
片語「及/或」如本文中在說明書及申請專利範圍中所使用應理解為意謂因此聯合之元件的「任一者或兩者」，亦即，在一些狀況下聯合地存在且在其他情況下分離地存在的元件。
如本文中在說明書中且申請專利範圍中所使用，片語「至少一個」在一或多個元件之清單的參考應理解為意謂選自元件清單中數個元件中任何一或多者的至少一個元件，但不必包括在元件清單中具體列舉之每一元件中的至少一者，且不排除元件清單中元件的任何組合。此定義亦允許，元件可視需要不同於在片語「至少一個」提及之元件清單內具體識別之元件存在，不管與具體識別之彼等元件相關或不相關。
術語「大約」、「大體上」及「約」在一些實施例中可用以意謂係在目標值的±20%內。術語「大約」、「大體上」及「約」可包括目標值。
諸如「第一」、「第二」、「第三」等的序數術語在申請專利範圍中使用以修飾申請專利範圍元素的使用本身並不暗示一個申請專利範圍元素優於執行方法的次序的另一或臨時次序的任何優先權、優先或次序，而是僅用作區分具有某名稱之一個申請專利範圍元素與具有相同名稱之另一申請專利範圍元素(但使用序數術語)的標記以區分數個申請專利範圍元素。
又，本文中所使用之片語及術語係出於描述的目的，且不應被視為限制性的。使用「包括」、「包含」、「具有」、「含有」、「涉及」及其變化意謂涵蓋其後列出的項目及其等效物以及額外項目。
10:可調變偵測器 11:光偵測器 12:增益級 14:光學編碼器 15:光學乘法器 18:解多工器 20:波導 22:高度摻雜之n型區 23:本征區 24:p型區 25:氧化物層 26:多晶矽層 28:光吸收區 29:p型區(p+區) 31:光學分束器 32:光學移相器 33:相干偵測器 34:接收器 41:波導 42:波導 43:光學耦接器 44:光學耦接器 45:光學耦接器 47:光偵測器 48:光偵測器 49:光偵測器 50:光偵測器 51:節點/終端(Ter) 52:節點 53:運算放大器 55:緩衝器 71:觸點 72:觸點 107:本征區 200:垂直空腔表面發射雷射(VCSEL) 201:信號端子/信號電極 202:接地端子/接地電極 203:輸出孔徑 204:頂部DBR 205:底部DBR 206:主動層 207:經調變光 209:光子積體電路 210:光子處理器/光子核心 211:積體光子系統 212:垂直空腔表面發射雷射(VCSEL) 213:平面外耦接器 214:波導 215:信號端子/垂直空腔表面發射雷射(VCSEL)信號接墊 216:調變信號/導電信號接墊 217:控制器 218:參考電壓/導電接地接墊 219:接地端子/垂直空腔表面發射雷射(VCSEL)接地接墊 220:光學取樣器 221:光學信號監視器 223:平面外耦接器 224:垂直空腔表面發射雷射(VCSEL) 225:波導 226:光子處理器/光子核心 230:方法 231:區塊 232:區塊 233:區塊 249:調變信號 250:強度輪廓 260:導線接墊 261:導線接墊 262:插入件 264:ASIC 270:垂直空腔表面發射雷射(VCSEL) 271:平面外耦接器 272:垂直空腔表面發射雷射(VCSEL) 273:平面外耦接器 274:垂直空腔表面發射雷射(VCSEL) 275:平面外耦接器 280:光子積體電路 281:垂直空腔表面發射雷射(VCSEL)基板 400:數位控制器 402:光學源 403:數位與類比轉換器(DAC) 404:光學編碼器 405:數位與類比轉換器(DAC) 406:光學編碼器 407:數位與類比轉換器(DAC) 408:光學乘法器 409:數位與類比轉換器(DAC) 410:光學乘法器 412:光學加法器 414:光學源 416:接收器(RX)/光學乘法器 417:光偵測器 418:多工器 504:電子編碼器 506:電子編碼器 508:電子乘法器 510:電子乘法器 A:矩陣/第二標量值 Aij :矩陣參數 A11 :矩陣值/電子乘法器 A12 :矩陣值 A13 :光學乘法器 A14 :光學乘法器 A21 :矩陣值/電子乘法器 A22 :矩陣值 A23 :光學乘法器 A24 :光學乘法器 A31 :電子乘法器 A32 :電子乘法器 A33 :光學乘法器 A34 :光學乘法器 A41 :電子乘法器 A42 :電子乘法器 A43 :光學乘法器 A44 :光學乘法器 B:功率 b:光學信號/信號 i:光電流 ib : 光電流 it -ib :光電流 ib -it :光電流 i(P, V)+ :光電流 i(P, V)- :光電流 P:功率/光學功率 Pin1 :功率 Pin2 :功率 Pt1 :光學信號 Pb1 :光學信號 Pt1 -Pb1 :差 Pt2v :光學信號 Pb2 :光學信號 Pt2 -Pb2 :差 P(x)- :光學功率 P(x)+ :光學功率 R:回應性 S0 :信號/光 S0’ :信號 S(x1 ) :信號 S(x2 ) :信號 S(A11X1 ) :信號 S(A12X2 ) :信號 S(A11X1 + A12X2 ) :信號 T1~T4:電晶體 t:光學信號/信號 T:功率 V(A)+ :電壓 V(A)- :電壓 VA11 :電壓 VA12 :電壓 VA21 :電壓 VA22 :電壓 V:電壓 V1 :電壓 V2 :電壓 V3 :電壓 V4 :電壓 V1 - :電壓 V2 - :電壓 V3 - :電壓 V4 - :電壓 V1 - :電壓 V2 - :電壓 V3 - :電壓 V4 - :電壓 Vx1 :電壓 Vx2 :電壓 VAij :電壓 X:向量 x:第一標量值 x1 :輸入值 x2 :輸入值 x3 :輸入值 x4 :輸入值 Y:向量 y1 :信號 yi :輸出值
應用之各種態樣及實施例將參看以下諸圖來描述。應瞭解，諸圖不必按比例繪製。顯現於多個諸圖中的項目在項目顯現所在之諸圖中藉由相同參考數字來指示。
第1A圖為根據一些實施例之矩陣-向量乘法的表示。
第1B圖圖示根據一些實施例的第1A圖之矩陣向量乘法的一部分。
第2A圖為根據一些實施例之圖示可調變偵測器的方塊圖。
第2B圖為根據一些實施例之以額外細節圖示第2A圖之可調變偵測器的方塊圖。
第2C圖為根據一些實施例的圖示基於第2A圖之可調變偵測器的複數個光學乘法器的方塊圖。
第2D圖為根據一些實施例的包括金屬-氧化物-半導體電容器(metal-oxide-semiconductor capacitor；MOS cap)之光偵測器的俯視圖。
第2E圖為根據一些實施例的沿著BB線截取的第2D圖之光偵測器的橫截面圖。
第2F圖為根據一些實施例的沿著第2E圖之CC線繪製的能帶圖。
第2G圖為根據一些實施例的圖示第2D圖之光偵測器之實例回應性的曲線。
第2H圖為根據一些實施例之可調變偵測器的電路圖。
第3A圖至第3C圖為根據一些實施例之圖示光子加法器之實例的方塊圖。
第3D圖為根據一些實施例之圖示移相器的示意性圖。
第3E圖至第3F圖為根據一些實施例的分別圖示相干偵測器之示意圖及電路圖。
第4A圖至第4E圖為根據一些實施例的圖示基於光子加法器之光子處理器之實例的方塊圖。
第5A圖至第5D圖為根據一些實施例之圖示基於光子加法器之光子處理器之額外實例的方塊圖。
第6A圖為根據一些實施例的垂直空腔表面發射雷射(VCSEL)的透視圖。
第6B圖為根據一些實施例的直接調變之VCSEL的示意圖。
第7圖為根據一些實施例的光學耦接至光子處理器之VCSEL的透視圖。
第8圖為根據一些實施例的光學耦接至光子處理器的經組態用於直接調變之VCSEL的示意圖。
第9圖為根據一些實施例的包括光學耦接至光子處理器之複數個VCSEL的積體光子系統的透視圖。
第10圖為根據一些實施例的具有多個光子處理器之積體光子系統的透視圖。
第11圖為根據一些實施例的操作積體光子系統之方法的流程圖。
第12A圖為根據一些實施例之封裝技術的透視圖。
第12B圖為根據一些實施例之封裝技術的透視圖。
第13A圖為根據一些實施例之光子封裝的橫截面側視圖。
第13B圖為根據一些實施例之另一光子封裝的橫截面側視圖。
第13C圖為根據一些實施例之又一光子封裝的橫截面側視圖。
第13D圖為根據一些實施例的包括ASIC的又一光子封裝的橫截面側視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
400:數位控制器
402:光學源
403:數位與類比轉換器(DAC)
404:光學編碼器
405:數位與類比轉換器(DAC)
406:光學編碼器
407:數位與類比轉換器(DAC)
408:光學乘法器
409:數位與類比轉換器(DAC)
410:光學乘法器
412:光學加法器
414:光學源
416:接收器(RX)/光學乘法器
417:光偵測器

Claims (21)

  1. 一種經組態以執行矩陣乘法的光子處理器，該光子處理器包含：一第一編碼器，該第一編碼器經組態以產生指示一第一輸入值的一第一輸入信號；及一第二編碼器，該第二編碼器經組態以產生指示一第二輸入值的一第二輸入信號；一第一乘法器，該第一乘法器經組態以基於該第一輸入信號產生一第一輸出信號，該第一輸出信號指示該第一輸入值與一第一矩陣值的一第一乘積；一第二乘法器，該第二乘法器經組態以基於該第二輸入信號產生一第二輸出信號，該第二輸出信號指示該第二輸入值與一第二矩陣值的一第二乘積；一光學加法器，該光學加法器經組態以接收光且基於該第一輸出信號及該第二輸出信號產生一累積信號，該累積信號指示該第一乘積與該第二乘積的一總和；及一接收器，該接收器經組態以基於該累積信號產生指示該總和的一輸出值。
  2. 如請求項1所述之光子處理器，其中該光學加法器包含第一光學移相器及第二光學移相器，且其中該光子處理器進一步包含一數位控制器，該數位控制器經組態以：基於該第一輸出信號控制該第一光學移相器；及基於該第二輸出信號控制該第二光學移相器。
  3. 如請求項2所述之光子處理器，其中該第一光學移相器及該第二光學移相器經光學串聯連接。
  4. 如請求項2所述之光子處理器，其中該光學加法器進一步包含耦接至該第二光學移相器的一相干偵測器。
  5. 如請求項4所述之光子處理器，其中該光學加法器進一步包含一第一波導及一第二波導，其中該第一光學移相器及該第二光學移相器嵌入於該第一波導中，且其中該第一波導及該第二波導作為輸入被提供至該相干偵測器。
  6. 如請求項5所述之光子處理器，其中該光學加法器進一步包含耦接至該第一波導及該第二波導的一分束器。
  7. 如請求項1所述之光子處理器，其中：該第一編碼器為一第一光學編碼器，使得該第一輸入信號為一第一光學輸入信號，且該第二編碼器為一第二光學編碼器，使得該第二輸入信號為一第二光學輸入信號。
  8. 如請求項7所述之光子處理器，其中：該第一乘法器包含一第一可調變偵測器，使得該第一輸出信號為一第一電輸出信號，且該第二乘法器包含一第二可調變偵測器，使得該第二輸出信號為一第二電輸出信號。
  9. 如請求項8所述之光子處理器，其中該第一 可調變偵測器具有一可調變回應性，其中該第一可調變偵測器經組態以藉由基於該第一矩陣值設定該可調變回應性來產生該第一輸出信號。
  10. 如請求項8所述之光子處理器，其中該第一可調變偵測器具有一可調變增益，其中該第一可調變偵測器經組態以藉由基於該第一矩陣值設定該可調變增益來產生該第一輸出信號。
  11. 如請求項1所述之光子處理器，其中：該第一編碼器為一第一電子編碼器，使得該第一輸入信號為一第一電輸入信號，且該第二編碼器為一第二電子編碼器，使得該第二輸入信號為一第二電輸入信號。
  12. 如請求項11所述之光子處理器，其中該第一乘法器包含一吉爾伯特單元。
  13. 如請求項1所述之光子處理器，其進一步包含一垂直空腔表面發射雷射(VCSEL)，其經組態以產生具有小於1.1μm之一波長的光。
  14. 如請求項13所述之光子處理器，其中該光學加法器形成於一矽基板上，且其中該矽基板包含一氮化矽波導，該氮化矽波導經組態以將具有小於1.1μm之該波長的該光耦接至該光學加法器。
  15. 如請求項1所述之光子處理器，其中該輸出值等於該總和。
  16. 一種用於執行矩陣乘法之方法，該方法包含 以下步驟：產生一第一輸出信號，該第一輸出信號指示一第一輸入值與一第一矩陣值之一第一乘積，其中產生該第一輸出信號的步驟包含以下步驟；控制一第一編碼器以基於該第一輸入值對一第一輸入信號進行編碼；及基於該第一矩陣值控制與該第一編碼器串聯定位的一第一乘法器；產生一第二輸出信號，該第二輸出信號指示一第二輸入值與一第二矩陣值之一第二乘積，其中產生該第二輸出信號的步驟包含以下步驟；控制一第二編碼器以基於該第二輸入值對一第二輸入信號進行編碼；及基於該第二矩陣值控制與該第二編碼器串聯定位的一第二乘法器；及控制一光學加法器以基於該第一輸出信號及該第二輸出信號且進一步基於輸入光產生指示該第一乘積與該第二乘積之一總和的一累積信號。
  17. 如請求項16所述之方法，其中控制該光學加法器的步驟包含將該光耦接至該光學加法器的步驟。
  18. 如請求項16所述之方法，其中該光學加法器包含一相干偵測器，且其中控制該光學加法器的步驟包含對該相干偵測器進行反向偏壓的步驟。
  19. 如請求項16所述之方法，其中該光學加法 器包含光學串聯連接的第一光學移相器及第二光學移相器，且其中控制該光學加法器的步驟包含以下步驟：基於該第一輸出信號控制該第一光學移相器；及基於該第二輸出信號控制該第二光學移相器。
  20. 如請求項16所述之方法，其中控制該第一編碼器的步驟包含控制一第一光學編碼器，使得該第一輸入信號為一第一光學輸入信號的步驟。
  21. 如請求項16所述之方法，其中基於該第一矩陣值控制該第一乘法器的步驟包含基於該第一矩陣值設定一可調變偵測器的一特性的步驟。
TW110115070A 2020-04-27 2021-04-27 光子處理器架構 TWI859441B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202063016127P 2020-04-27 2020-04-27
US63/016,127 2020-04-27
US202063088915P 2020-10-07 2020-10-07
US63/088,915 2020-10-07
US202063092289P 2020-10-15 2020-10-15
US63/092,289 2020-10-15
US202063114387P 2020-11-16 2020-11-16
US63/114,387 2020-11-16

Publications (2)

Publication Number Publication Date
TW202209033A TW202209033A (zh) 2022-03-01
TWI859441B true TWI859441B (zh) 2024-10-21

Family

ID=78222154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115070A TWI859441B (zh) 2020-04-27 2021-04-27 光子處理器架構

Country Status (8)

Country Link
US (2) US20210336414A1 (zh)
EP (1) EP4143704A4 (zh)
JP (1) JP2023524219A (zh)
KR (1) KR20230008142A (zh)
CN (1) CN115668181A (zh)
CA (1) CA3179512A1 (zh)
TW (1) TWI859441B (zh)
WO (1) WO2021222098A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656336B1 (en) 2018-11-08 2020-05-19 Luminous Computing, Inc. Method for phase-based photonic computing
US12045080B1 (en) * 2020-02-07 2024-07-23 Luminous Computing, Inc. Optical computing system and method of use
US11500410B1 (en) * 2020-05-06 2022-11-15 Luminous Computing, Inc. System and method for parallel photonic computation
US12242142B2 (en) 2022-04-28 2025-03-04 Hewlett Packard Enterprise Development Lp Optical device for phase shifting an optical signal
WO2023212196A1 (en) * 2022-04-28 2023-11-02 Lightmatter, Inc. Led-based photonic communication and processing unit
JP2025517719A (ja) * 2022-05-13 2025-06-10 マサチューセッツ インスティテュート オブ テクノロジー Ｖｃｓｅｌベースのコヒーレントでスケーラブルな能率的深層学習
CN117434998A (zh) * 2022-07-15 2024-01-23 南京光智元科技有限公司 计算系统及处理光子计算结果的方法
US20240310661A1 (en) * 2023-03-15 2024-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Optical pulse amplitude modulator (pam) with multiple modulator segments
GB2636854A (en) * 2023-12-22 2025-07-02 Sony Semiconductor Solutions Corp A device, computer program and method
US20250224560A1 (en) * 2024-01-10 2025-07-10 Globalfoundries U.S. Inc. Photodetectors with an adjoined slotted waveguiding structure
FR3161766A1 (fr) 2024-04-24 2025-10-31 Arago Computing Unité de traitement optique à algèbre linéaire hybride sans interféromètre
US20250350367A1 (en) * 2024-05-08 2025-11-13 Ii-Vi Delaware, Inc. Method and System for Multi-Level Amplitude Optical Signal Generation Using Binary Level Keying of Multiple Sources

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170194911A1 (en) * 2016-01-06 2017-07-06 Analog Devices Global Low-voltage low-power variable gain amplifier
US20190362787A1 (en) * 2018-05-22 2019-11-28 The Regents Of The University Of Michigan Memory Processing Unit
US20190370652A1 (en) * 2018-06-05 2019-12-05 Lightelligence, Inc. Optoelectronic computing systems
TW202005312A (zh) * 2018-05-15 2020-01-16 美商萊特美特股份有限公司 用於訓練基於矩陣的可微分程式的系統及方法
TW202013265A (zh) * 2018-06-04 2020-04-01 美商萊特美特股份有限公司 使用可編程奈米光子器件計算旋積的方法
US20200110992A1 (en) * 2018-06-05 2020-04-09 Lightelligence, Inc. Optoelectronic Computing Systems

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944820A (en) 1975-05-12 1976-03-16 The United States Of America As Represented By The Secretary Of The Navy High speed optical matrix multiplier system
DE3242818A1 (de) 1982-11-19 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur durchfuehrung einer skalaren multiplikation von vektoren
US4918635A (en) * 1988-11-15 1990-04-17 Yao Li Ultrafast digital photonic signal processing using optical noncollinear second harmonic generation
US5877519A (en) 1997-03-26 1999-03-02 Picolight Incoporated Extended wavelength opto-electronic devices
JPH1196140A (ja) * 1997-09-19 1999-04-09 Olympus Optical Co Ltd 内積演算装置
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US7058245B2 (en) * 2000-04-04 2006-06-06 Waveguide Solutions, Inc. Integrated optical circuits
JP2003168938A (ja) * 2001-11-29 2003-06-13 Sanyo Electric Co Ltd 可変利得型差動増幅回路および乗算回路
US6967981B2 (en) * 2002-05-30 2005-11-22 Xerox Corporation Nitride based semiconductor structures with highly reflective mirrors
US7018580B2 (en) 2002-12-18 2006-03-28 General Electric Company Method and apparatus for forming tapered waveguide structures
US7042020B2 (en) * 2003-02-14 2006-05-09 Cree, Inc. Light emitting device incorporating a luminescent material
US7218388B1 (en) * 2004-12-01 2007-05-15 Sandia Corporation VCSEL fault location apparatus and method
US20060126684A1 (en) 2004-12-10 2006-06-15 Chien-Chang Liu Real time constant excitation ratio (ER) laser driving circuit
US7813401B2 (en) * 2006-07-13 2010-10-12 California Institute Of Technology Electrically pumped low-threshold ultra-small photonic crystal lasers
US7977665B2 (en) 2006-07-26 2011-07-12 Lg Electronics Inc. & Lg Innotek Co., Ltd. Nitride-based light emitting device
US8027587B1 (en) * 2007-08-21 2011-09-27 Sandia Corporation Integrated optic vector-matrix multiplier
US20090080898A1 (en) 2007-09-24 2009-03-26 Fiber Sensys Llc Method and apparatus for reducing noise in a fiber-optic sensor
US8526771B2 (en) 2008-09-15 2013-09-03 Hewlett-Packard Development Company, L.P. In-plane optical wave guide with area based splitter
US20160266110A1 (en) 2015-02-09 2016-09-15 Washington University Micro-resonator and fiber taper sensor system
US9874688B2 (en) * 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
EP3465302B1 (en) * 2016-06-02 2022-05-04 Massachusetts Institute of Technology Apparatus and methods for optical neural network
FR3054331B1 (fr) 2016-07-20 2022-07-29 Irisiome Systeme de generation d'impulsions lumineuses breves ou ultra-breves
EP3803265A4 (en) 2018-05-15 2022-01-26 Lightmatter, Inc. Photonic processing systems and methods
WO2020092899A1 (en) 2018-11-02 2020-05-07 Lightmatter, Inc. Matrix multiplication using optical processing
US10656336B1 (en) 2018-11-08 2020-05-19 Luminous Computing, Inc. Method for phase-based photonic computing
US11734556B2 (en) * 2019-01-14 2023-08-22 Lightelligence PTE. Ltd. Optoelectronic computing systems
JP2023503444A (ja) 2019-11-22 2023-01-30 ライトマター インコーポレイテッド 線形フォトニックプロセッサ及び関連する方法
US12039433B2 (en) * 2020-02-20 2024-07-16 Ohio University Optical multiply and accumulate unit
AU2020433835A1 (en) * 2020-03-02 2022-09-29 Atom Computing Inc. Scalable neutral atom based quantum computing
KR20220149583A (ko) 2020-03-02 2022-11-08 아톰 컴퓨팅 인크. 확장 가능한 중성 원자 기반 양자 컴퓨팅
TW202217377A (zh) 2020-07-06 2022-05-01 新加坡商光子智能私人有限公司 積體電路中介層、系統、裝置、製造積體電路中介層的方法、以及用於從多個節點向目的地傳輸資訊的方法與系統
TWI902113B (zh) 2020-12-09 2025-10-21 新加坡商光子智能私人有限公司 光子計算裝置
WO2022266376A1 (en) * 2021-06-17 2022-12-22 Nubis Communications, Inc. Communication systems having pluggable modules
WO2023212196A1 (en) 2022-04-28 2023-11-02 Lightmatter, Inc. Led-based photonic communication and processing unit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170194911A1 (en) * 2016-01-06 2017-07-06 Analog Devices Global Low-voltage low-power variable gain amplifier
TW202005312A (zh) * 2018-05-15 2020-01-16 美商萊特美特股份有限公司 用於訓練基於矩陣的可微分程式的系統及方法
US20190362787A1 (en) * 2018-05-22 2019-11-28 The Regents Of The University Of Michigan Memory Processing Unit
TW202013265A (zh) * 2018-06-04 2020-04-01 美商萊特美特股份有限公司 使用可編程奈米光子器件計算旋積的方法
US20190370652A1 (en) * 2018-06-05 2019-12-05 Lightelligence, Inc. Optoelectronic computing systems
US20200110992A1 (en) * 2018-06-05 2020-04-09 Lightelligence, Inc. Optoelectronic Computing Systems

Also Published As

Publication number Publication date
US20210333818A1 (en) 2021-10-28
JP2023524219A (ja) 2023-06-09
CN115668181A (zh) 2023-01-31
KR20230008142A (ko) 2023-01-13
CA3179512A1 (en) 2021-11-04
WO2021222098A1 (en) 2021-11-04
US12206220B2 (en) 2025-01-21
EP4143704A4 (en) 2024-05-08
US20210336414A1 (en) 2021-10-28
TW202209033A (zh) 2022-03-01
EP4143704A1 (en) 2023-03-08

Similar Documents

Publication Publication Date Title
TWI859441B (zh) 光子處理器架構
US11686955B2 (en) Optoelectronic computing platform
US12481107B2 (en) Photonic computing platform
TWI884162B (zh) 用於使用線性光子處理器來進行類比計算的系統及方法
US10416378B2 (en) Chip-to-chip interconnect with embedded electro-optical bridge structures
US20210133547A1 (en) High efficiency optical neural network
US20220374575A1 (en) Electronic-photonic processors and related packages
US11656485B2 (en) Photonic bandgap phase modulator, optical filter bank, photonic computing system, and methods of use
US20230289142A1 (en) Linear photonic processors and related methods
TW202036135A (zh) 用於光子計算的系統和方法
CN105190385A (zh) 耦合环谐振系统
CN113805641B (zh) 一种光子神经网络
KR20240109999A (ko) 광학 위상 어레이를 갖는 광자 이징 컴퓨트 엔진
Tossoun et al. Large-scale integrated photonic device platform for energy-efficient AI/ML accelerators
JP2025517719A (ja) Ｖｃｓｅｌベースのコヒーレントでスケーラブルな能率的深層学習
Dalir et al. Compact low driving voltage (< 400 mVpp) electro‐absorption modulator laterally integrated with VCSEL
Bœuf et al. Silicon photonics research and manufacturing using a 300-mm wafer platform
CN120195901A (zh) 传输信息的方法和系统
Xie et al. Complete-Mapping Bidirectional Light Communication Using Monolithic III-Nitrides Based Photonic Circuit
Piramidowicz et al. HyperPIC: on the road to mid-infrared photonic integrated circuits
CN117454950A (zh) 一种基于单行载流子光电探测器的神经元
Chen et al. Absorption density control in waveguide photodiode-analysis, design, and demonstration
Nakahara et al. VCSEL-based smart pixels and their applications