TWI858642B - 自動化主機板測試系統 - Google Patents

Abstract

一種自動化主機板測試系統，適用以電連接一除錯主機，主要技術是包含主機板與信號分路模組，主機板的第一電路與第二電路分別用以提供第一除錯資料的與第二除錯資料，傳輸模組電連接該第一電路與該第二電路，且具有VGA連接器，VGA連接器具有至少一閒置接腳，傳輸模組用以將該第一除錯資料與該第二除錯資料的其中之一從VGA連接器的閒置接腳輸出，以作為一待檢測資料。信號分路模組電連接VGA連接器的閒置接腳與除錯主機，以接收來自閒置接腳的待檢測資料，且將待檢測資料進行信號格式轉換，且傳送到除錯主機，無需從機台拆主機板，達到降低成本與時間。

Description

自動化主機板測試系統

本發明是有關於一種除錯技術，特別是指一種自動化主機板測試系統。

現有主機板在研發階段尚未出廠給客戶前，會在主機板上設置一些用於除錯(debug)用的元件，例如除錯接腳(pin)，當研發完成，主機板上的除錯接腳會先被移除，完成出貨前測試後再出貨給客戶，不論是出貨前進行測試時或是出貨之後，若主機板發生問題，需要重新除錯時，由於當初研發階段所使用的除錯接腳已被移除，因此，現有主機板除錯技術是如圖1所示，必須從伺服器機台拆下主機板，讓內部元件，例如基板管理器(以下簡稱BMC)11、可程式邏輯裝置(CPLD)12、數位計時器(retimer)13顯現外露，可以被測試人員看到，再用外部儀器經由探針14對BMC11、CPLD12、retimer13一一測試，導致以下缺點：

缺點一、若客戶端在海外，由於必須從機台拆下主機板在加上從客戶端寄回到原廠的運費，耗費人力時間與金錢。即便是尚未出貨的時間點，只要除錯接腳被移除，就只能拆下主機板並使用探針方式進行除錯。缺點二、主機板的視訊圖形陣列 (Video Graphics Array ，以下簡稱VGA) 連接器的部分接腳沒有被充分利用，屬於不傳輸影像信號的閒置接腳(也可稱為空pin)，導致VGA 連接器的整體接腳利用率低。

因此，本發明的一目的，即在提供一種能夠克服先前技術必須從機台拆下主機板所導致缺點的自動化主機板測試系統。

於是，自動化主機板測試系統，適用以電連接一除錯主機，包含一主機板與一信號分路模組。

主機板包括一用以提供一第一除錯資料的第一電路、一用以提供一第二除錯資料的第二電路，與一傳輸模組，該傳輸模組電連接該第一電路與該第二電路，且具有一VGA連接器，該VGA連接器具有至少一閒置接腳，該傳輸模組用以將該第一除錯資料與該第二除錯資料的其中之一從該VGA連接器的該閒置接腳輸出，以作為一待檢測資料。

信號分路模組電連接該VGA連接器的該閒置接腳與該除錯主機，以接收來自該閒置接腳的該待檢測資料，且將該待檢測資料進行信號格式轉換，且傳送到該除錯主機。

本發明的功效在於：利用VGA連接器的閒置接腳配合分路電纜，提供一條除錯資料的傳輸路徑，用以使測試人員的除錯主機與需要除錯的主機板之間連接，而無需再從機台拆下主機板，達到降低成本與時間的功效。

在本發明被詳細描述前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖2，為本發明自動化主機板測試系統的一實施例，適用以電連接一螢幕2與一除錯主機3，且包含一主機板4與一信號分路模組30與一電連接該主機板4的輸入介面49。

主機板4包括一用以提供一第一除錯資料的第一電路41、一用以提供一第二除錯資料的第二電路42、一用以提供一第三除錯資料的第三電路43與一傳輸模組44，傳輸模組44包括一線路切換器5、一具有至少一閒置接腳的視訊圖形陣列 (Video Graphics Array ，以下簡稱VGA) 連接器6，與一電連接該線路切換器5的晶片控制組7。晶片控制組7包括一平台路徑控制器（Platform Controller Hub，以下簡稱PCH）71與一處理器(以下簡稱CPU)72。

該第一電路41具有一基板管理器(Baseboard Management Controller，以下簡稱BMC）411。第二電路42具有一複雜可程式邏輯裝置（英語：Complex Programmable Logic Device, CPLD）421。第三電路43具有一數位重計時器(retimer）431。

傳輸模組44電連接該第一電路41與該第二電路42與該第三電路43，該傳輸模組44用以將該第一除錯資料與該第二除錯資料與該第三除錯資料的其中之一從該VGA連接器6的該閒置接腳輸出，以作為一待檢測資料傳輸到信號分路模組30。當信號分路模組30傳輸除錯資料時，螢幕2依舊保有原有螢幕顯示除錯資料的功能，可以照原設計執行螢幕功能，並搭配指令顯示除錯資料。

該線路切換器5具有一電連接該第一電路41以接收該第一除錯資料的第一端51、一電連接該第二電路42以接收該第二除錯資料的第二端52、一電連接該第三電路43以接收該第三除錯資料的第三端53、一總收發端54，與一接收一切換信號的控制端55，該線路切換器5根據該切換信號的控制，以決定該第一端51、該第二端52與該第三端53的其中之一連接到該總收發端54，將該第一除錯資料與該第二除錯資料與該第三除錯資料的其中之一從該總收發端54輸出以作為一待檢測資料。在此進一步說明，當開機時，CPU執行BIOS時，若接收一來自一輸入介面49且指示進入除錯選單的暗碼輸入指令(key debug)，BIOS會進入debug選單，可以選擇要讀取BMC/CPLD/Retimer的其中之一所儲存的除錯資料檔(debug log)，產生該切換信號，若是選擇BMC則切換信號使第一端51連接到該總收發端54，若是選擇CPLD則切換信號使第二端52連接到該總收發端54，若是選擇Retimer則切換信號使第三端53連接到該總收發端54。

當該線路切換器5根據該切換信號，使該第一端51連接到該總收發端54時，則該第二端52不連接到該總收發端54，且該第一電路41根據來自該除錯主機3的一檔案索取命令，產生該第一除錯資料。其中，該檔案索取命令是依序經由該信號分路模組30、該VGA連接器6、該線路切換器5的總收發端54到該第一端51，傳送到該第一電路41。

當該線路切換器5根據該切換信號，使該第二端52連接到該總收發端54時，則該第一端51不連接到該總收發端54，且該第二電路42根據來自該除錯主機3的一檔案索取命令，產生該第二除錯資料，該檔案索取命令是依序經由該信號分路模組30、該VGA連接器6、該線路切換器5的總收發端54到該第二端52，傳送到該第二電路42。

在此進一步說明BMC、CPLD、Retimer各自與線路切換器的連線方式，BMC是經由一資料傳輸線(以下簡稱TXD)511與一資料接收線(以下簡稱RXD)512連接到該線路切換器5的第一端51，TXD511是用以將第一除錯資料由BMC411單向傳送到線路切換器5的第一端，RXD512是用以將來自線路切換器5的第一端的信號單向傳送到BMC411。參閱圖2，例如，對BMC411而言，來自除錯主機3的檔案索取命令透過RXD512傳給BMC411，BMC411提供第一除錯資料透過TXD511傳給除錯主機3 ，除錯主機3收到第一除錯資料後，再透過RXD512回傳一指示收到無誤的確認信號給BMC411。

CPLD421是經由一第一串列資料線（以下簡稱第一SDA）521和第一串列時鐘線（以下簡稱第一SCL）522連接到該線路切換器5的第二端52，第一SDA521用以使CPLD421與線路切換器5的第二端52之間雙向傳送資料，第一SCL522則是用來傳送時鐘信號(clock)到線路切換器5。Retimer431是經由一第二串列資料線（以下簡稱第二SDA）531和第二串列時鐘線（以下簡稱第二SCL）532連接到該線路切換器5的第三端53，第二SDA531用以使Retimer431與線路切換器5的第三端53之間雙向傳送資料。

參閱圖3是VGA連接器6的對外連接結構圖，該VGA連接器6具有一外接腳組61與一對應連接該外接腳組61的內接腳組62，如圖4所示，外接腳組61包括多個外接接腳(以下簡稱pin1~pin15)，其中，該等外接腳的一部分pin4、9、11是閒置接腳，而其他接腳(以下簡稱other pins)的pin1~3、5~8、10、12~15則是用以傳輸影像信號的非閒置接腳。

該內接腳組62包括多個內接腳(以下簡稱pin1’~pin15’)，該等內接腳的一部分(pin4’、pin9’)電連接該線路切換器的該總收發端以接收該待檢測資料，且傳送到該閒置接腳(pin4、pin9)，內接腳的pin4’、pin9’、pin11’分別是對應外接接腳的pin4、pin9、pin11，其中， pin11’則是接地，而該等內接腳的其他部分的pin1’~pin3’、pin5’~pin8’、pin10’、pin12’~pin15’ 分別是對應外接接腳的pin1~pin3、pin5~pin8’、pin10、pin12~pin15。主機板各元件連接對應關係如表一~表三：

表一，當第一端51電連接總收發端54時。

內接腳	pin4’	pin9’
外接腳	pin4	pin9
BMC	TXD	RXD

表二，當第二端52電連接總收發端54時。

內接腳	pin4’	pin9’
外接腳	pin4	pin9
CLPD	第一SDA	第一SCL

表三，當第三端53電連接總收發端54時。

內接腳	pin4’	pin9’
外接腳	pin4	pin9
Retimer	第二SDA	第二SCL

信號分路模組3電連接該VGA連接器6與該除錯主機3，用以將該待檢測資料傳送到該除錯主機3，且包括一分路電纜31與一轉接板32，該分路電纜31具有一電連接該外接腳組61的第一電纜段A、一電連接該第一電纜段A與一螢幕2之間的第二電纜段B，與一電連接該第一電纜段A以對應傳輸來自該內接腳(pin4’、pin9’)的該待檢測資料的第三電纜段C。該第一電纜段A用以傳輸對應pin1~pin15的信號也就是影像信號與待檢測資料，第二電纜段B用以傳輸對應other pins的信號將來自第一電纜段A的影像信號傳送到螢幕2，第三電纜段C用以傳輸對應pin4、pin 9、pin 11的信號將來自第一電纜段A的待檢測資料傳送到轉接板32。

該轉接板32電連接該第三電纜段C與該除錯主機3之間，用以將該待檢測資料進行信號格式轉換，產生一檢測輸出，由該除錯主機3對該檢測輸出進行分析。轉接板32具有一電連接該第三電纜段C的第一開關81、第一轉換器84、第二轉換器85、第二開關82，與一開關控制器83。

該第一開關81具有一電連接該第三電纜段C的第一端811、一第二端812、一第三端813，及一接收一控制信號的控制端，該第一開關81根據該控制信號選擇該第二端812與第三端813的其中之一與該第一端811之間切換於導通與不導通之間，當第一端811與第二端812之間導通時，則第一端811與第三端813之間不導通，當第一端811與第三端813之間導通時，則第一端811與第二端812之間不導通。在本實施例中，該第一開關81的第一端811具有第一線TX與第二線RX，第一端811的第一線TX與第二線RX分別電連接第三電纜段C中對應閒置接腳pin4、pin 9的線路；該第一開關81的第二端812具有第一線TX’與第二線RX’，別對應第一端811的第一線TX與第二線RX；該第一開關81的第三端813具有第一線SDA’與第二線SCL’，別對應第一端811的第一線TX與第二線RX。

該第二開關82具有一電連接該除錯主機3的第一端821、一第二端822、一第三端823，及一接收該控制信號的控制端，該第二開關82根據該控制信號選擇該第二端822與第三端823的其中之一與該第一端821之間切換於導通與不導通之間，當第一端821與第二端822之間導通時，則第一端821與第三端823之間不導通，當第一端821與第三端823之間導通時，則第一端821與第二端822之間不導通。

第一轉換器84電連接該第一開關81的第二端812與該第二開關82的第二端822之間，用以將所接收的信號進行格式轉換，在本實施例中，第一轉換器84是CP2105晶片，對應於轉換來自主機板4的BMC411的第一除錯資料的信號格式(UART TX/RX的格式轉USB的格式)。

第二轉換器85電連接該第一開關81的第三端813與該第二開關82的第三端823之間，用以將所接收的信號進行格式轉換，在本實施例中，第二轉換器85是CY8C24894晶片，對應於轉換來自主機板4的CPLD421/Retimer431的第二除錯資料/第三除錯資料的信號格式(SMBUS的格式轉USB的格式)。

開關控制器83電連接該第一開關81與第二開關82的控制端，用以產生該控制信號，當選擇要讀取主機板4的BMC411的第一除錯資料時，則利用控制信號設定第一開關81與第二開關82的第一端811、821分別與其第二端812、822導通，參閱圖2和圖5，則第一除錯資料的傳遞路徑是從BMC411、TXD511、從線路切換器5的第一端51到總收發端54、內接腳組62的pin4’、 外接腳組61的pin4、第一電纜段A、第三電纜段C、第一開關81的第一端811的第一線TX到第二端812的第一線TX’、第一轉換器84、第二開關82的第二端822到第一端821、除錯主機3。

當選擇要讀取主機板4的CPLD的第二除錯資料時，則利用控制信號設定第一開關81與第二開關82的第一端811、821分別與第三端813、823導通，則第二除錯資料的傳遞路徑是從CPLD421、SDA521、從線路切換器5的第二端52到總收發端54、內接腳組62的pin4’、 外接腳組61的pin4、第一電纜段A、第三電纜段C、第一開關81的第一端811的第一線TX到第三端813的第一線SDA’、 第二轉換器85、第二開關82的第三端823到第一端821、除錯主機3。

綜上所述，上述實施例具有以下優點：一、利用VGA連接器6的閒置接腳(pin4、pin9)配合分路電纜51與轉接板52，提供一條除錯資料的傳輸路徑，用以使測試人員的除錯主機與需要除錯的主機板之間連接，而無需再從機台上拆下主機板，達到降低成本與時間的功效。二、利用不傳輸影像信號的閒置接腳來傳輸除錯資料，提升VGA 連接器的整體接腳利用率。

惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。

2:螢幕 3:除錯主機 30:信號分路模組 31:分路電纜 32:轉接板 A:第一電纜段 B:第二電纜段 C:第三電纜段 4:主機板 41:第一電路 411:基板管理器 42:第二電路 421:複雜可程式邏輯裝置 43:第三電路 431:數位計時器 44:傳輸模組 49:輸入介面 5:線路切換器 51:第一端 52:第二端 53:第三端 54:總收發端 55:控制端 511:資料傳輸線 512:資料接收線 521:第一串列資料線 522:第一串列時鐘線 531:第二串列資料線 532:第二串列時鐘線 6:VGA連接器 61:外接腳組 62:內接腳組 7:晶片控制組 71:平台路徑控制器 72:處理器 81:第一開關 811:第一端 812:第二端 813:第三端 82:第二開關 821:第一端 822:第二端 823:第三端 83:開關控制器 84:第一轉換器 85:第二轉換器 TX:第一線 RX:第二線 SDA’:第一線 SCL’:第二線 TX’:第一線 RX’:第二線

本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一習知技術的主機板測試系統圖；及 圖2是本發明自動化主機板測試系統的實施例的一系統圖； 圖3是VGA連接器的對外連接結構圖； 圖4是外接接腳的一示意圖；及 圖5是本實施例的轉接板的一系統圖。

2:螢幕

3:除錯主機

30:信號分路模組

31:分路電纜

32:轉接板

A:第一電纜段

B:第二電纜段

C:第三電纜段

4:主機板

41:第一電路

42:第二電路

43:第三電路

44:傳輸模組

49:輸入介面

5:線路切換器

6:VGA連接器

61:外接腳組

62:內接腳組

Claims (8)

1. 一種自動化主機板測試系統，適用以電連接一除錯主機，包含：一主機板，包括一用以提供一第一除錯資料的第一電路、一用以提供一第二除錯資料的第二電路，與一傳輸模組，該傳輸模組電連接該第一電路與該第二電路，且具有一VGA連接器，該VGA連接器具有至少一閒置接腳，該傳輸模組用以將該第一除錯資料與該第二除錯資料的其中之一從該VGA連接器的該閒置接腳輸出，以作為一待檢測資料；一信號分路模組，電連接該VGA連接器的該閒置接腳與該除錯主機，以接收來自該閒置接腳的該待檢測資料，且將該待檢測資料進行信號格式轉換，且傳送到該除錯主機，該信號分路模組包括一分路電纜與一轉接板，該分路電纜具有一電連接該VGA連接器的第一電纜段、一電連接該第一電纜段與一螢幕之間的第二電纜段，與一電連接該第一電纜段以對應傳輸來自該閒置接腳的該待檢測資料的第三電纜段，該轉接板電連接該第三電纜段與該除錯主機之間，用以將該待檢測資料進行信號格式轉換，產生一檢測輸出，由該除錯主機對該檢測輸出進行分析，該轉接板具有一第一開關、第一轉換器、第二轉換器、第二開關，與一開關控制器，該第一開關具有一電連接該第三電纜段的第一端、一 第二端、一第三端，及一接收一控制信號的控制端，該第一開關根據該控制信號選擇該第二端與第三端的其中之一與該第一端之間切換於導通與不導通之間，該第二開關具有一電連接該除錯主機的第一端、一第二端、一第三端，及一接收該控制信號的控制端，該第二開關根據該控制信號選擇該第二端與第三端的其中之一與該第一端之間切換於導通與不導通之間，該第一轉換器電連接該第一開關的第二端與該第二開關的第二端之間，用以將所接收的信號進行格式轉換，該第二轉換器電連接該第一開關的第三端與該第二開關的第三端之間，用以將所接收的信號進行格式轉換，該關控制器電連接該第一開關與該第二開關的控制端，用以產生該控制信號。
2. 如請求項1所述的自動化主機板測試系統，其中，該傳輸模組還包括一線路切換器，該線路切換器具有一電連接該第一電路以接收該第一除錯資料的第一端、一電連接該第二電路以接收該第二除錯資料的第二端、一電連接該VGA連接器的總收發端，與一接收一切換信號的控制端，該線路切換器根據該切換信號的控制，以決定該第一端與該第二端的其中之一連接到該總收發端，將該第一除錯資料與該第二除錯資料的其中之一作為該待檢測資料，從該總收發端輸出到該VGA連接器。
3. 如請求項1所述的自動化主機板測試系統，其中，該傳輸模組還包括一電連接該線路切換器的晶片控制組，當該 晶片控制組接收一指示進入除錯選單的暗碼輸入指令時，晶片控制組產生該切換信號。
4. 如請求項1所述的自動化主機板測試系統，當該線路切換器根據該切換信號，使該第一端連接到該總收發端時，則該第二端不連接到該總收發端，且該第一電路根據來自該除錯主機的一檔案索取命令，產生該第一除錯資料，其中，該檔案索取命令是依序經由該信號分路模組、該VGA連接器、該線路切換器的總收發端到該第一端，傳送到該第一電路。
5. 如請求項1所述的自動化主機板測試系統，其中，當該線路切換器根據該切換信號，使該第二端連接到該總收發端時，則該第一端不連接到該總收發端，且該第二電路根據來自該除錯主機的一檔案索取命令，產生該第二除錯資料，該檔案索取命令是依序經由該信號分路模組、該VGA連接器、該線路切換器的總收發端到該第二端，傳送到該第二電路。
6. 如請求項1所述的自動化主機板測試系統，其中，該第一電路具有一基板管理器。
7. 如請求項1所述的自動化主機板測試系統，其中，該第二電路具有一複雜可程式邏輯裝置。
8. 如請求項1所述的自動化主機板測試系統，其中，該VGA連接器具有一電連接該除錯主機的外接腳組與一對應連接該外接腳組的內接腳組，該外接腳組具有多個外接腳， 該內接腳組具有多個內接腳，其中，該等外接腳的一部分是該閒置接腳，該等內接腳的一部分電連接該線路切換器的該總收發端以接收該待檢測資料，且傳送到該閒置接腳。

Images