[go: up one dir, main page]

TWI858381B - 正交相位檢測器及相關電路 - Google Patents

正交相位檢測器及相關電路 Download PDF

Info

Publication number
TWI858381B
TWI858381B TW111131905A TW111131905A TWI858381B TW I858381 B TWI858381 B TW I858381B TW 111131905 A TW111131905 A TW 111131905A TW 111131905 A TW111131905 A TW 111131905A TW I858381 B TWI858381 B TW I858381B
Authority
TW
Taiwan
Prior art keywords
clock signal
transistor
switch
node
electrode
Prior art date
Application number
TW111131905A
Other languages
English (en)
Other versions
TW202316786A (zh
Inventor
李峯文
王文傑
林育信
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202316786A publication Critical patent/TW202316786A/zh
Application granted granted Critical
Publication of TWI858381B publication Critical patent/TWI858381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0082—Quadrature arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本發明提供了一種正交相位檢測器及相關電路，其中包括檢測電路。檢測電路包括第一開關、第二開關和第一濾波器，第一開關受第二時鐘信號控制以選擇性地將第一時鐘信號耦接到第一節點，第二開關受第二時鐘信號控制以選擇性地將第一節點耦接到參考電壓，並且第一濾波器對第一節點處的電壓進行濾波以產生第一檢測結果。本發明的正交相位檢測器能夠降低功耗並改善相位檢測失配。

Description

正交相位檢測器及相關電路
本發明涉及檢測同相時鐘信號和正交時鐘信號之間的相位差，更具體地涉及正交相位檢測器及其相關電路。
通常使用正交相位檢測器(quadrature phase detector)來檢測同相時鐘信號和正交時鐘信號之間的相位差，正交相位檢測器的檢測結果可以被時鐘信號發生器或延遲元件用於調整同相時鐘信號或正交時鐘信號的相位。傳統的正交相位檢測器通常使用主動器件(如異或閘XOR)來實現，然而，使用異或閘可能會增加功耗。另外，如果正交相位檢測器被設計為用於檢測相位為0度、90度、180度和270度的四個時鐘信號，則需要設計四組電路來檢測0度和90度時鐘信號之間的相位差、90度和180度時鐘信號之間的相位差、180度和270度時鐘信號之間的相位差、270度和0度時鐘信號之間的相位差。但是，由於半導體工藝的原因，四組電路之間可能存在不匹配，導致相位檢測不匹配或相位檢測錯誤。
因此，本發明的目的在於提供一種正交相位檢測器及其相關電路， 其中大部分部件採用被動器件實現，以降低功耗並改善相位檢測失配。
根據本發明的一個實施例，公開了一種包括第一檢測電路的正交相位檢測器。第一檢測電路包括第一開關、第二開關和第一濾波器，其中第一開關受第二時鐘信號控制以選擇性地將第一時鐘信號耦接到第一節點，第二開關受第二時鐘信號控制以選擇性地將第一節點耦接到參考電壓，並且第一濾波器對第一節點處的電壓進行濾波以產生第一檢測結果。
根據本發明的一個實施例，公開了一種包括時鐘信號發生器、第一檢測電路和控制電路的正交相位檢測電路。時鐘信號發生器被配置為產生第一時鐘信號和第二時鐘信號。第一檢測電路包括第一開關、第二開關和第一濾波器，其中第一開關受第二時鐘信號控制以選擇性地將第一時鐘信號耦接到第一節點，第二開關受第二時鐘信號控制以選擇性地將第一節點耦接到參考電壓，並且第一濾波器被配置為對第一節點處的電壓進行濾波以產生第一檢測結果。控制電路用以根據第一檢測結果產生控制信號以調整第一時鐘信號或第二時鐘信號的相位。
在閱讀了在各種附圖和附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其他目的對於本領域習知技藝者無疑將變得顯而易見。
100:正交相位檢測電路
110:正交相位檢測器
120:控制電路
130:時鐘信號發生器
112,112':第一檢測電路
114,114':第二檢測電路
116,116':第三檢測電路
118,118':第四檢測電路
210:低通濾波器
M11,M12,M21,M22,M31,M32,M41,M42,M13,M23,M33,M43:電晶體
R11,R12,R13,R21,R22,R23,R31,R32,R33,R41,R42,R43,R14,R24,R34,R44:電阻器
C11,C21,C31,C41:電容器
N1,N2,N3,N4:節點
610,710,810,910:或非閘
本發明通過結合附圖，閱讀隨後的詳細描述和實施例可以更全面地理解，其中：第1圖是例示根據本發明一個實施例的電路的示意圖。
第2圖為例示根據本發明一個實施例的第一檢測電路的示意圖。
第3圖是例示根據本發明一個實施例的第二檢測電路的示意圖。
第4圖為例示根據本發明一個實施例的第三檢測電路的示意圖。
第5圖為例示根據本發明一個實施例的第四檢測電路的示意圖。
第6圖為例示根據本發明一個實施例的第一檢測電路的示意圖。
第7圖是例示根據本發明一個實施例的第二檢測電路的示意圖。
第8圖為例示根據本發明一個實施例的第三檢測電路的示意圖。
第9圖為例示根據本發明一個實施例的第四檢測電路的示意圖。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。本領域技術人員應可理解，電子設備製造商可以會用不同的名詞來稱呼同一元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的申請專利範圍當中所提及的“包括”是開放式的用語，故應解釋成“包括但不限定於”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置電性連接於第二裝置，則代表該第一裝置可直接連接於該第二裝置，或通過其他裝置或連接手段間接地連接至該第二裝置。
第1圖是例示根據本發明一個實施例的正交相位檢測電路100的示意圖。如第1圖所示，正交相位檢測電路100包括正交相位檢測器110、控制電路120和時鐘信號發生器130，其中正交相位檢測器110包括第一檢測電路112、第二檢測電路114、第三檢測電路116和第四檢測電路118。在本實施例中，正交相位檢測電路100被配置為產生理想相位分別為0度、90度、180度和270度的四個時鐘信號CK0、CK90、CK180和CK270。
在正交相位檢測電路100的操作中，正交相位檢測器110被配置為檢測任意兩個相鄰時鐘信號之間的相位差以產生檢測結果。具體地，第一檢測電 路112用於檢測時鐘信號CK0和CK90之間的相位差以產生第一檢測結果V1，第二檢測電路114用於檢測時鐘信號CK90和CK180之間的相位差以產生第二檢測結果V2，第三檢測電路116用於檢測時鐘信號CK180和CK270之間的相位差以產生第三檢測結果V3，第四檢測電路118用於檢測時鐘信號CK270與CK0之間的相位差以產生第四檢測結果V4。然後，控制電路120參考第一檢測結果V1、第二檢測結果V2、第三檢測結果V3和第四檢測結果V4，判斷時鐘信號CK0、CK90、CK180和CK270中的任何一個是否需要調整相位，並據此產生至少一個控制信號Vc。具體而言，控制電路120可以參考第一檢測結果V1來判斷時鐘信號CK0與CK90之間的相位差是否不等於90度，並產生控制信號Vc至時鐘信號發生器130以調整時鐘信號CK90的相位。控制電路120可參考第二檢測結果V2來判斷時鐘信號CK90與CK180之間的相位差是否不等於90度，並產生控制信號Vc至時鐘信號發生器130以調整時鐘信號CK180的相位。控制電路120可參考第三檢測結果V3以判斷時鐘信號CK180與CK270之間的相位差是否不等於90度，並產生控制信號Vc至時鐘信號發生器130以調整時鐘信號CK270的相位。控制電路120可參考第四檢測結果V4並判斷時鐘信號CK270與CK0之間的相位差是否不等於90度，並產生控制信號Vc至時鐘信號發生器130以調整時鐘信號CK0的相位。
在本實施例中，第一檢測電路112、第二檢測電路114以及第三檢測電路116和第四檢測電路118的至少一部分被設計為使得大部分元件採用被動元件來實現，以降低功耗並改善相位檢測失配。
第2圖為例示本發明一個實施例的第一檢測電路112的示意圖。如第2圖所示，第一檢測電路112包括電晶體M11和M12、電阻器R11和R12以及低通濾波器210，其中低通濾波器210包括電阻器R13和電容器C11。在本實施例中，電晶體M11為P型電晶體而電晶體M12為N型電晶體，電晶體M11的閘電極耦接時鐘信號CK90，電晶體M11的第一電極通過節點N1和電阻器R12耦接至電晶體M12 的第一電極，電晶體M11的第二電極通過電阻器R11耦接到時鐘信號CK0，電晶體M12的第二電極耦接到地電壓。
在另一實施例中，電晶體M11可以由任何不同類型的開關代替，並且該開關由時鐘信號CK90控制以選擇性地將時鐘信號CK0連接到節點N1。此外，電晶體M12可以用任何不同類型的開關代替，該開關由時鐘信號CK90控制，以選擇性地將節點N1連接到地電壓。
在第一檢測電路112的操作中，當時鐘信號CK90具有低電壓(例如地電壓或0V)並且時鐘信號CK0具有高電壓(例如時鐘信號發生器130的電源電壓VDD)時，節點N1將具有高電壓(例如VDD)；當時鐘信號CK90和CK0均為低電壓時，節點N1為低電壓。而當時鐘信號CK90為高電壓時，則節點N1將一直為低電壓，因為具有較大驅動能力的電晶體M12對節點N1進行放電。因此，由於節點N1僅在時鐘信號CK0/CK90的四分之一週期期間具有高電壓，因此如果時鐘信號CK0和CK90之間的相位差正好等於90度，則對節點N1的電壓進行濾波產生的第一檢測結果V1應等於(1/4)*VDD。
在一個實施例中，如果第一檢測結果V1低於(1/4)*VDD，則表示時鐘信號CK0和CK90之間的相位差小於90度，控制電路120可以產生控制信號Vc，以控制時鐘信號發生器130延遲時鐘信號CK90的相位。同樣地，若第一檢測結果V1大於(1/4)*VDD，則表示時鐘信號CK0與CK90之間的相位差大於90度，控制電路120可產生控制信號Vc以控制時鐘信號發生器130使時鐘信號CK90的相位提前。
在第2圖所示的實施例中，第一檢測電路112被配置為基於時鐘信號CK0和CK90的上升沿檢測相位差。在另一實施例中，電晶體M11可以由N型電晶體實現，而電晶體M12可以由P型電晶體實現，用於根據時鐘信號CK0和CK90的下降沿檢測相位差。
第3圖是例示根據本發明一個實施例的第二檢測電路114的示意圖。如第3圖所示，第二檢測電路114包括電晶體M21和M22、電阻器R21和R22以及低通濾波器310，其中低通濾波器310包括電阻器R23和電容器C21。在本實施例中，電晶體M21為P型電晶體而電晶體M22為N型電晶體，電晶體M21的閘電極耦接時鐘信號CK180，M21的第一電極通過節點N2和電阻器R22耦接至電晶體M22的第一電極，電晶體M21的第二電極通過電阻器R21耦接到時鐘信號CK90，電晶體M22的第二電極耦接到地電壓。
在另一實施例中，電晶體M21可以由任何不同類型的開關代替，並且該開關由時鐘信號CK180控制以選擇性地將時鐘信號CK90連接到節點N2。此外，電晶體M22可以用任何不同類型的開關代替，該開關由時鐘信號CK180控制，以選擇性地將節點N2連接到地電壓。
在第二檢測電路114的操作中，當時鐘信號CK180具有低電壓(例如地電壓或0V)並且時鐘信號CK90具有高電壓(例如時鐘信號發生器130的電源電壓VDD)時，節點N2將具有高電壓(例如VDD)；當時鐘信號CK180和CK90均具有低電壓時，節點N2將具有低電壓。而當時鐘信號CK180具有高電壓時，節點N2將一直為低電壓，因為具有較大驅動能力的電晶體M22對節點N2進行放電。因此，由於節點N2僅在時鐘信號CK90/CK180的四分之一週期期間內具有高電壓，因此如果時鐘信號CK90和CK180之間的相位差正好等於90度，則對節點N2的電壓進行濾波產生的第二檢測結果V2應當等於(1/4)*VDD。
在一個實施例中，若第二檢測結果V2低於(1/4)*VDD，則表示時鐘信號CK90與CK180之間的相位差小於90度，控制電路120可產生控制信號Vc以控制時鐘信號發生器130延遲時鐘信號CK180的相位。類似地，若第二檢測結果V2大於(1/4)*VDD，則表示時鐘信號CK90與CK180之間的相位差大於90度，則控制電路120可產生控制信號Vc以控制時鐘信號發生器130使時鐘信號CK180的 相位提前。
在第3圖所示的實施例中，第二檢測電路114被配置為基於時鐘信號CK90和CK180的上升沿檢測相位差。在另一個實施例中，電晶體M21可以由N型電晶體實現，而電晶體M22則由P型電晶體實現，用於根據時鐘信號CK90和CK180的下降沿檢測相位差。
第4圖為例示根據本發明一個實施例的第三檢測電路116的示意圖。如第4圖所示，第三檢測電路116包括電晶體M31和M32、電阻器R31和R32以及低通濾波器410，其中低通濾波器410包括電阻器R33和電容器C31。在本實施例中，電晶體M31為P型電晶體而電晶體M32為N型電晶體，電晶體M31的閘電極耦接時鐘信號CK270，電晶體M31的第一電極通過節點N3和電阻器R32耦接至電晶體M32的第一電極，電晶體M31的第二電極通過電阻器R31耦接到時鐘信號CK180，電晶體M32的第二電極耦接到地電壓。
在另一實施例中，電晶體M31可以由任何不同類型的開關代替，並且該開關由時鐘信號CK270控制以選擇性地將時鐘信號CK180連接到節點N3。此外，電晶體M32可以用任何不同類型的開關代替，該開關由時鐘信號CK270控制，以選擇性地將節點N3連接到地電壓。
在第三檢測電路116的操作中，當時鐘信號CK270具有低電壓(例如地電壓或0V)並且時鐘信號CK180具有高電壓(例如時鐘信號發生器130的電源電壓VDD)時，節點N3將具有高電壓(例如VDD)；當時鐘信號CK270和CK180均具有低電壓時，節點N3為低電壓。而當時鐘信號CK270為高電壓時，節點N3將一直為低電壓，因為具有較大驅動能力的電晶體M32對節點N3進行放電。因此，由於節點N3僅在時鐘信號CK180/CK270的四分之一週期期間內具有高電壓，因此如果時鐘信號CK180和CK270之間的相位差正好等於90度，則對節點N3的電壓進行濾波產生的第三檢測結果V3應當等於(1/4)*VDD。
在一個實施例中，若第三檢測結果V3低於(1/4)*VDD，則表示時鐘信號CK180與CK270之間的相位差小於90度，控制電路120可產生控制信號Vc以控制時鐘信號發生器130延遲時鐘信號CK270的相位。類似地，若第三檢測結果V3大於(1/4)*VDD，則表示時鐘信號CK180與CK270之間的相位差大於90度，控制電路120可產生控制信號Vc，以控制時鐘信號發生器130使時鐘信號CK270的相位提前。
在第4圖所示的實施例中，第三檢測電路116被配置為基於時鐘信號CK180和CK270的上升沿檢測相位差。在另一實施例中，電晶體M31可由N型電晶體實現，而電晶體M32則由P型電晶體實現，以根據時鐘信號CK180和CK270的下降沿檢測相位差。
第5圖為根據本發明一個實施例的第四檢測電路118的示意圖。如第5圖所示，第四檢測電路118包括電晶體M41和M42、電阻器R41和R42以及低通濾波器510，其中低通濾波器510包括電阻器R43和電容器C41。在本實施例中，電晶體M41為P型電晶體而電晶體M42為N型電晶體，電晶體M41的閘電極耦接時鐘信號CK0，電晶體M41的第一電極通過節點N4和電阻器R42耦接電晶體M42的第一電極，電晶體M41的第二電極通過電阻器R41耦接到時鐘信號CK270，電晶體M42的第二電極耦接到地電壓。
在另一實施例中，電晶體M41可以由任何不同類型的開關代替，並且該開關由時鐘信號CK0控制以選擇性地將時鐘信號CK270連接到節點N4。此外，電晶體M42可以用任何不同類型的開關代替，該開關由時鐘信號CK0控制，以選擇性地將節點N4連接到地電壓。
在第四檢測電路118的操作中，當時鐘信號CK0具有低電壓(例如地電壓或0V)並且時鐘信號CK270具有高電壓(例如時鐘信號發生器130的電源電壓VDD)時，節點N4將具有高電壓(例如VDD)；當時鐘信號CK0和CK270均 為低電壓時，節點N4為低電壓。而當時鐘信號CK0為高電壓時，節點N4將一直為低電壓，因為具有較大驅動能力的電晶體M42對節點N4進行放電。因此，由於節點N4僅在時鐘信號CK270/CK0的四分之一週期內具有高電壓，因此如果時鐘信號CK270和CK0之間的相位差正好等於90度，則對節點N4的電壓進行濾波產生的第四檢測結果V4應當等於(1/4)*VDD。
在一個實施例中，若第四檢測結果V4低於(1/4)*VDD，則表示時鐘信號CK270與CK0之間的相位差小於90度，控制電路120可產生控制信號Vc以控制時鐘信號發生器130延遲時鐘信號CK0的相位。同樣地，若第四檢測結果V4大於(1/4)*VDD，則表示時鐘信號CK270與CK0之間的相位差大於90度，控制電路120可產生控制信號Vc以控制時鐘信號發生器130使時鐘信號CK0的相位提前。
在第5圖所示的實施例中，第四檢測電路118被配置為基於時鐘信號CK270和CK0的上升沿檢測相位差。在另一實施例中，電晶體M41可由N型電晶體實現，而電晶體M42則由P型電晶體實現，用於根據時鐘信號CK270和CK180的下降沿檢測相位差。
在第2圖至第5圖所示的實施例中，由於第一檢測電路112、第二檢測電路114、第三檢測電路116和第四檢測電路118內的元件不需要由電源電壓VDD供電，因此電路100的功耗可以大大減少。另外，由於電阻器R11、R21、R31、R41等被動器件的工藝誤差較小，因此可以改善第一檢測電路112、第二檢測電路114、第三檢測電路116和第四檢測電路118的相位檢測失配。
在第2圖所示的第一檢測電路112中，當時鐘信號CK0和CK90都為低電壓時，由於電晶體M11的較大導通電阻，節點N1可能不完全具有地電壓或0V，導致第一檢測結果V1具有錯誤。為解決此問題，可將第一檢測電路112修改為具有補償電路，以在時鐘信號CK0和CK90都為低電壓時控制節點N1具有接地電壓或0V。如第6圖所示，第一檢測電路112'還包括補償電路，補償電路包括電晶體 M13、電阻器R14和或非(NOR)閘610，其中或非閘610接收時鐘信號CK0和CK90。在第6圖所示的補償電路的操作中，當時鐘信號CK0和CK90都為低電壓時，或非閘610的輸出信號將使電晶體M13對節點N1進行放電，從而使節點N1具有地電壓。因此，第一檢測結果V1可以更準確地反映時鐘信號CK0和CK90的相位差。
需要說明的是，第6圖中所示的補償電路是例示性的，並非對本發明的限制。只要補償電路能夠在電晶體M11被使能且時鐘信號CK0為低電壓(即時鐘信號CK0和CK90均為低電壓)時對節點N1進行放電，補償電路可以具有任何其他合適的設計。在一個實施例中，補償電路僅在電晶體M11被使能並且時鐘信號CK0具有低電壓時才對節點N1進行放電。
另外，對於電晶體M11由N型電晶體實現的情況，補償電路被設計成當時鐘信號CK0為低電壓且時鐘信號CK90為高電壓時節點N1被放電。
在第3圖所示的第二檢測電路114中，當時鐘信號CK90和CK180都為低電壓時，由於電晶體M21的導通電阻較大，節點N2可能不完全為地電壓或0V，導致第二檢測結果V2有誤差。為解決此問題，可將第二檢測電路114修改為具有補償電路，以在時鐘信號CK90和CK180都為低電壓時控制節點N2具有接地電壓或0V。參考第7圖，第二檢測電路114'還包括補償電路，補償電路包括電晶體M23、電阻器R24和或非(NOR)閘710，其中或非閘710接收時鐘信號CK90和CK180。在第7圖所示的補償電路的操作中，當時鐘信號CK90和CK180都為低電壓時，或非閘710的輸出信號將使電晶體M23對節點N2進行放電，從而使節點N2具有地電壓。因此，第二檢測結果V2可以更準確地反映時鐘信號CK90與CK180的相位差。
在第4圖所示的第三檢測電路116中，當時鐘信號CK180和CK270都為低電壓時，由於電晶體M31的導通電阻較大，節點N3可能不完全為地電壓或0V， 導致第三檢測結果V3有誤差。為解決此問題，可將第三檢測電路116修改為具有補償電路，以在時鐘信號CK180和CK270均為低電壓時控制節點N3具有接地電壓或0V。參考第8圖，第三檢測電路116'還包括補償電路，補償電路包括電晶體M33、電阻器R34和或非(NOR)閘810，其中或非閘810接收時鐘信號CK180和CK270。在第8圖所示的補償電路的操作中，當時鐘信號CK180和CK270都為低電壓時，或非閘810的輸出信號將使電晶體M33使節點N3放電，從而使節點N3具有地電壓。因此，第三檢測結果V3可以更準確地反映時鐘信號CK180與CK270的相位差。
在第5圖所示的第四檢測電路118中，由於電晶體M41的導通電阻較大，當時鐘信號CK270和CK0都為低電壓時，節點N4可能不完全為地電壓或0V，導致第四檢測結果V4有誤差。為解決此問題，可將第四檢測電路118修改為具有補償電路，以在時鐘信號CK270和CK0都為低電壓時控制節點N4具有接地電壓或0V。參考第9圖，第四檢測電路118'還包括補償電路，補償電路包括電晶體M43、電阻器R44和或非(NOR)閘910，其中或非閘910接收時鐘信號CK270和CK0。在第9圖所示的補償電路的操作中，當時鐘信號CK270和CK0都為低電壓時，或非閘910的輸出信號將使電晶體M43對節點N4進行放電，從而使節點N4具有地電壓。因此，第四檢測結果V4可以更準確地反映時鐘信號CK270與CK0的相位差。
在第6圖至第9圖所示的實施例中，由於第一檢測電路112'、第二檢測電路114'、第三檢測電路116'和第四檢測電路118'內的大部分元件不需要由電源電壓VDD供電，因而可以大大降低電路100的功耗。另外，由於電阻器R11、R21、R31、R41等被動器件的工藝誤差小，可以改進第一檢測電路112'、第二檢測電路114'、第三檢測電路116'、第四檢測電路118'的相位檢測失配。
值得注意的是，正交相位檢測器110內的檢測電路的數量是為了說 明，而不是限制本發明。在其他實施例中，正交相位檢測器110可以僅具有第一檢測電路112，或者正交相位檢測器110可以僅具有第一檢測電路112和第二檢測電路114，或者正交相位檢測器110可以僅具有第一檢測電路112、第二檢測電路114和第三檢測電路116。這些替代設計應落入本發明的範圍內。
本領域習知技藝者將容易地理解，在保留本發明的教導的同時，可以對裝置和方法進行許多修改和改變。因此，上述公開應被解釋為僅受所附申請專利範圍的範圍和界限的限制。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
112:第一檢測電路
210:低通濾波器
M11,M12:電晶體
R11,R12,R13:電阻器
C11:電容器

Claims (20)

  1. 一種正交相位檢測器，包括：第一檢測電路，包括：第一開關，其中所述第一開關由第二時鐘信號控制，以選擇性地將第一時鐘信號耦接到第一節點；第二開關，其中所述第二開關由所述第二時鐘信號控制，以選擇性地將所述第一節點耦接到參考電壓；以及第一濾波器，用於對所述第一節點處的電壓進行濾波以產生第一檢測結果，其中，該第一檢測結果用於指示該第一時鐘信號和該第二時鐘信號之間的相位差。
  2. 如請求項1之正交相位檢測器，其中所述第一開關是具有閘電極、第一電極和第二電極的第一電晶體，其中所述第一電晶體在其第二電極處接收所述第一時鐘信號並且在其閘電極處接收所述第二時鐘信號；所述第二開關是具有閘電極、第一電極和第二電極的第二電晶體，其中所述第二電晶體的第一電極在所述第一節點處耦接到所述第一電晶體的第一電極，所述第二電晶體的閘電極接收所述第二時鐘信號，所述第二電晶體的第二電極耦接所述參考電壓。
  3. 如請求項2之正交相位檢測器，其中，所述第一電晶體為P型電晶體，所述第二電晶體為N型電晶體。
  4. 如請求項2之正交相位檢測器，其中，所述第一電晶體為N型電晶體，所述第二電晶體為P型電晶體。
  5. 如請求項1之正交相位檢測器，其中，所述第一檢測電路還包括：補償電路，被配置為選擇性地提供用於對所述第一節點進行放電的放電路 徑。
  6. 如請求項5之正交相位檢測器，其中，所述補償電路被配置為當所述第一開關被使能並且所述第一時鐘信號具有低電壓電平時提供所述放電路徑對所述第一節點放電。
  7. 如請求項1之正交相位檢測器，其中，所述第一時鐘信號與所述第二時鐘信號之間的相位差理想地等於90度，並且所述正交相位檢測器還包括：第二檢測電路，包括：第三開關，其中所述第三開關由第三時鐘信號控制以選擇性地將所述第二時鐘信號耦接到第二節點；第四開關，其中所述第四開關由所述第三時鐘信號控制以選擇性地將所述第二節點耦接到所述參考電壓；以及第二濾波器，被配置為對所述第二節點處的電壓進行濾波以產生第二檢測結果。
  8. 如請求項7之正交相位檢測器，其中所述第三開關是具有閘電極、第一電極和第二電極的第三電晶體，其中所述第三電晶體在其第二電極處接收所述第二時鐘信號並且在其閘電極處接收所述第三時鐘信號；所述第四開關是具有閘電極、第一電極和第二電極的第四電晶體，其中所述第四電晶體的第一電極在所述第二節點處耦接到所述第三電晶體的第一電極，所述第四電晶體的閘電極接收所述所述第三時鐘信號，所述第四電晶體的第二電極耦接所述參考電壓。
  9. 如請求項7之正交相位檢測器，其中，所述第二時鐘信號與所述第三時鐘信號的相位差理想地等於90度，所述正交相位檢測器還包括：第三檢測電路，包括： 第五開關，其中所述第五開關由第四時鐘信號控制以選擇性地將所述第三時鐘信號耦接到第三節點；第六開關，其中所述第六開關由所述第四時鐘信號控制以選擇性地將所述第三節點耦接到所述參考電壓；以及第三濾波器，用於對所述第三節點的電壓進行濾波，產生第三檢測結果。
  10. 如請求項9之正交相位檢測器，其中所述第五開關是包括閘電極、第一電極和第二電極的第五電晶體，其中所述第五電晶體在其第二電極處接收所述第三時鐘信號並在其閘電極處接收所述第四時鐘信號；並且所述第六開關為包括閘電極、第一電極和第二電極的第六電晶體，其中所述第六電晶體的第一電極在所述第三節點處耦接到所述第五電晶體的第一電極，所述第六電晶體的閘電極接收所述第四時鐘信號，所述第六電晶體的第二電極耦接所述參考電壓。
  11. 如請求項9之正交相位檢測器，其中，所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號的相位分別為0度、90度、180度和270度，並且所述正交相位檢測器還包括：第四檢測電路，包括：第七開關，其中所述第七開關由所述第一時鐘信號控制以選擇性地將所述第四時鐘信號耦接到第四節點；第八開關，其中所述第八開關受所述第一時鐘信號控制以選擇性地將所述第四節點耦接到所述參考電壓；以及第四濾波器，用於對所述第四節點的電壓進行濾波，產生第四檢測結果。
  12. 一種正交相位檢測電路，包括： 時鐘信號發生器，用於產生第一時鐘信號和第二時鐘信號，第一檢測電路，包括：第一開關，其中所述第一開關由所述第二時鐘信號控制以選擇性地將所述第一時鐘信號耦接到第一節點；第二開關，其中所述第二開關由所述第二時鐘信號控制以選擇性地將所述第一節點耦接到參考電壓；以及第一濾波器，用於對所述第一節點處的電壓進行濾波以產生第一檢測結果，其中，該第一檢測結果用於指示該第一時鐘信號和該第二時鐘信號之間的相位差；控制電路，耦接到所述第一檢測電路，用於根據所述第一檢測結果產生控制信號以調整所述第一時鐘信號或所述第二時鐘信號的相位。
  13. 如請求項12之正交相位檢測電路，其中所述第一開關是包括閘電極、第一電極和第二電極的第一電晶體，其中所述第一電晶體在其第二電極處接收所述第一時鐘信號並在其閘電極處接收所述第二時鐘信號；所述第二開關是包括閘電極、第一電極和第二電極的第二電晶體，其中所述第二電晶體的第一電極在所述第一節點處耦接到所述第一電晶體的第一電極，所述第二電晶體的閘電極接收所述第二時鐘信號，所述第二電晶體的第二電極耦接到所述參考電壓。
  14. 如請求項13之正交相位檢測電路，其中，所述第一電晶體是P型電晶體，並且所述第二電晶體是N型電晶體。
  15. 如請求項13之正交相位檢測電路，其中，所述第一電晶體是N型電晶體，並且所述第二電晶體是P型電晶體。
  16. 如請求項12之正交相位檢測電路，其中，所述第一檢測電路還包括： 補償電路，用於選擇性地提供用於對所述第一節點進行放電的放電路徑。
  17. 如請求項16之正交相位檢測電路，其中所述補償電路被配置為在所述第一開關被使能並且所述第一時鐘信號具有低電壓電平時提供所述放電路徑對所述第一節點進行放電。
  18. 如請求項12之正交相位檢測電路，其中，所述第一時鐘信號和所述第二時鐘信號之間的相位差理想地等於90度，並且所述正交相位檢測器還包括：第二檢測電路，包括：第三開關，其中所述第三開關由第三時鐘信號控制以選擇性地將所述第二時鐘信號耦接到第二節點；第四開關，其中所述第四開關由所述第三時鐘信號控制以選擇性地將所述第二節點耦接到所述參考電壓；以及第二濾波器，用於對所述第二節點處的電壓進行濾波以產生第二檢測結果。
  19. 如請求項18之正交相位檢測電路，其中所述第二時鐘信號和所述第三時鐘信號之間的相位差理想地等於90度，並且所述正交相位檢測器還包括：第三檢測電路，包括：第五開關，其中所述第五開關由第四時鐘信號控制以選擇性地將所述第三時鐘信號耦接到第三節點；第六開關，其中所述第六開關由所述第四時鐘信號控制以選擇性地將所述第三節點耦接到所述參考電壓；以及第三濾波器，用於對所述第三節點的電壓進行濾波，產生第三檢測結果。
  20. 如請求項19之正交相位檢測電路，其中所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號分別具有相位0度、90度、180度和270度，並且所述正交相位檢測器進一步包括：第四檢測電路，包括：第七開關，其中所述第七開關由所述第一時鐘信號控制以選擇性地將所述第四時鐘信號耦接到第四節點；第八開關，其中所述第八開關由所述第一時鐘信號控制以選擇性地將所述第四節點耦接到所述參考電壓；以及第四濾波器，用於對所述第四節點的電壓進行濾波，產生第四檢測結果。
TW111131905A 2021-10-13 2022-08-24 正交相位檢測器及相關電路 TWI858381B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163255030P 2021-10-13 2021-10-13
US63/255,030 2021-10-13
US17/857,161 2022-07-04
US17/857,161 US12212325B2 (en) 2021-10-13 2022-07-04 Low power quadrature phase detector

Publications (2)

Publication Number Publication Date
TW202316786A TW202316786A (zh) 2023-04-16
TWI858381B true TWI858381B (zh) 2024-10-11

Family

ID=83005881

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131905A TWI858381B (zh) 2021-10-13 2022-08-24 正交相位檢測器及相關電路

Country Status (4)

Country Link
US (1) US12212325B2 (zh)
EP (1) EP4167487A1 (zh)
CN (1) CN115967378A (zh)
TW (1) TWI858381B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230691A (en) * 2011-01-04 2012-07-16 Faraday Tech Corp Phase detector, phase detecting method, and clock-and-data recovery device
US20190131962A1 (en) * 2017-10-26 2019-05-02 SK Hynix Inc. Duty cycle detector and phase difference detector
US20200186323A1 (en) * 2018-12-05 2020-06-11 Samsung Electronics Co., Ltd. System and method for providing fast-settling quadrature detection and correction

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682047A (en) * 1985-08-29 1987-07-21 Siemens Aktiengesellschaft Complementary metal-oxide-semiconductor input circuit
JP3770741B2 (ja) * 1998-11-20 2006-04-26 富士通株式会社 半導体集積回路、および半導体集積回路内のトランジスタのソース電位切換方法
US9832013B2 (en) 2016-02-01 2017-11-28 Oracle International Corporation Phased clock error handling
US11632098B2 (en) * 2021-03-24 2023-04-18 Qualcomm Incorporated Polyphase filter with interphase coupling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201230691A (en) * 2011-01-04 2012-07-16 Faraday Tech Corp Phase detector, phase detecting method, and clock-and-data recovery device
US20190131962A1 (en) * 2017-10-26 2019-05-02 SK Hynix Inc. Duty cycle detector and phase difference detector
US20200186323A1 (en) * 2018-12-05 2020-06-11 Samsung Electronics Co., Ltd. System and method for providing fast-settling quadrature detection and correction

Also Published As

Publication number Publication date
CN115967378A (zh) 2023-04-14
EP4167487A1 (en) 2023-04-19
US20230113143A1 (en) 2023-04-13
TW202316786A (zh) 2023-04-16
US12212325B2 (en) 2025-01-28

Similar Documents

Publication Publication Date Title
US9590626B1 (en) Physically unclonable functions with enhanced margin testing
US8476940B2 (en) Stress reduced cascoded CMOS output driver circuit
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
EP3477860B1 (en) Comparator and relaxation oscillator
US7212027B2 (en) Disconnection and short detecting circuit that can detect disconnection and short of a signal line transmitting a differential clock signal
CN101702575B (zh) 应用于负电压电荷泵的逻辑控制接口电路
CN106130542B (zh) 电荷泵
CN109327218A (zh) 一种电平移位电路和集成电路芯片
US6369622B1 (en) Clock doubler circuit with RC-CR phase shifter network
US11811413B2 (en) Poly phase filter with phase error enhance technique
CN116073801B (zh) 相位内插器与相位缓冲器电路
TWI858381B (zh) 正交相位檢測器及相關電路
US6958641B2 (en) Delay circuit with more-responsively adapting delay time
WO1995022064A1 (en) A phase detector with minimized phase detection error
CN101330284A (zh) 时间常数校正装置及其相关方法
US20080018375A1 (en) Level shifter
US20040169540A1 (en) Low-jitter delay cell
TWI448695B (zh) Oscillation detection circuit
TWI761162B (zh) 訊號處理電路
TWI748800B (zh) 電流導向式比較器與電容控制方法
CN102710242B (zh) 一种应用于高频pll的片内上电复位检测电路
CN101127505B (zh) 振荡器
JP4075082B2 (ja) 位相差検出器及び半導体装置
CN113507281B (zh) 一种环形振荡器
CN114679178B (zh) 电流导向式比较器与电容控制方法