[go: up one dir, main page]

TWI857772B - 一種hemt器件 - Google Patents

一種hemt器件 Download PDF

Info

Publication number
TWI857772B
TWI857772B TW112133551A TW112133551A TWI857772B TW I857772 B TWI857772 B TW I857772B TW 112133551 A TW112133551 A TW 112133551A TW 112133551 A TW112133551 A TW 112133551A TW I857772 B TWI857772 B TW I857772B
Authority
TW
Taiwan
Prior art keywords
drain
orthographic projection
source
gate
straight line
Prior art date
Application number
TW112133551A
Other languages
English (en)
Other versions
TW202412307A (zh
Inventor
姜濤
Original Assignee
大陸商鎵合半導體（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商鎵合半導體（上海）有限公司 filed Critical 大陸商鎵合半導體（上海）有限公司
Publication of TW202412307A publication Critical patent/TW202412307A/zh
Application granted granted Critical
Publication of TWI857772B publication Critical patent/TWI857772B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明公開了一種HEMT器件，包括：襯底、半導體層以及多個基本單元；沿垂直於襯底所在平面的方向，各基本單元中柵極和漏極之間的最短直線連線的正投影至少與一個絕緣阻斷區的正投影交迭、源極與漏極之間的最短直線連線的正投影至少與一個絕緣阻斷區的正投影交迭，基本單元中至少存在一條採用2DEG區域、經柵極連通源極和漏極的通路，該通路不經過絕緣阻斷區且電流經過的最短距離大於源極和漏極之間的最短直線距離；基本單元不存在採用2DEG區域但不經柵極連通源極和漏極的通路，源極上至少存在一點到漏極的最短直線不經過柵極。本發明可以有效改變源漏和柵漏之間的電場分佈，提高了器件的耐壓性和可靠性。

Description

一種HEMT器件
本發明屬半導體技術領域，具體涉及一種HEMT器件。
HEMT器件具有二維電子氣2DEG作為電流導通通道，因此具有很高的電子遷移率和電子密度，適合製作高頻器件，特別是GaN基的HEMT器件近年來在功率器件和射頻器件領域都有廣泛的應用，成為當下研究的熱門課題。
GaN基HEMT器件屬平面器件，即器件的柵極、源極和漏極都在器件的同一面，且在設計柵極、源極和漏極的接觸電極時往往都設計成彼此平行，即電流從源極的一點出發，通過2DEG的導電通道，經過與其直線距離最近的柵極某點，到達與其直線距離最近的漏極某點。
現有GaN基HEMT器件在柵極、源極和漏極的版圖拓撲設計上都遵從彼此平行的原則，即源極到柵極再到漏極之間的最短距離在各個點都是一樣的，或源極到漏極的最短直線距離始終比柵極到漏極的最短直線距離大且差值固定。無論版圖拓撲上如何進行改進，例如從交叉的手指狀或梳狀改進成同心圓，或改進成層層嵌套的六邊形、五邊形甚至三角形等圖形，柵極、源極和漏極始終都保持相互之間的最短直線距離一致這個特點，並且在源極到漏極的最短直線距離上必須有一個點是經過柵極的，這也是能夠通過柵極來控制源極和漏極之間電流導通和管段的基本原理。
然而，由於現有技術中採用柵極、源極和漏極彼此平行的設計方式，GaN基HEMT器件的耐壓性只能通過增加源、漏之間的距離來提升，因此器件的可靠性和耐壓特性受到了限制。
為了解決現有技術中存在的上述問題，本發明提供了一種HEMT器件。本發明要解決的技術問題通過以下技術方案實現。
本發明提供一種HEMT器件，包括：襯底、位於襯底一側的半導體層以及位於所述半導體層遠離襯底一側的多個基本單元，半導體層中溝道層靠近勢壘層的一側包括2DEG區域，所述多個基本單元呈陣列排布，所有基本單元的柵極、源極和漏極分別並聯；各基本單元包括：源極、漏極、柵極以及位於所述半導體層的絕緣阻斷區，所述絕緣阻斷區用於在所述基本單元的源極和漏極之間的2DEG區域上形成阻礙；沿垂直於襯底所在平面的方向，各基本單元中柵極與漏極之間的最短直線連線的正投影至少與一個所述絕緣阻斷區的正投影交迭、源極與漏極之間的最短直線連線的正投影至少與一個所述絕緣阻斷區的正投影交迭，所述基本單元中至少存在一條採用2DEG區域、經柵極連通源極和漏極的通路，該通路不經過絕緣阻斷區且電流經過的最短距離大於源極和漏極之間的最短直線距離；所述基本單元不存在採用2DEG區域但不經柵極連通源極和漏極的通路，源極上至少存在一點到漏極的最短直線不經過柵極。
在本發明的一個實施例中，所述基本單元中，柵極與漏極之間的最短直線距離大於等於源極與漏極之間的最短直線距離。
在本發明的一個實施例中，所述絕緣阻斷區包括開口；各基本單元中，沿垂直於襯底所在平面的方向，源極靠近漏極一側的正投影被所述絕緣阻斷區的正投影包圍，源極與漏極之間的最短直線連線的正投影僅與所述絕緣阻斷區的正投影交迭，所述源極與所述漏極的延伸方向平行。
在本發明的一個實施例中，所述基本單元中柵極和漏極之間的最短直線連線的正投影只與所述絕緣阻斷區的正投影交迭。
在本發明的一個實施例中，所述基本單元中柵極和漏極之間最短直線連線從柵極出發，依次經過源極和絕緣阻斷區後到達漏極。
在本發明的一個實施例中，所述絕緣阻斷區包括第一阻斷區和第二阻斷區，所述漏極包括第一漏極和第二漏極，所述柵極包括第一柵極和第二柵極；各基本單元中，沿垂直於襯底所在平面的方向，第一漏極靠近源極一側的正投影被所述第一阻斷區的正投影包圍，第二漏極靠近源極一側的正投影被所述第二阻斷區的正投影包圍，所述源極的正投影位於第一柵極的正投影、第二柵極的正投影、第一阻斷區的正投影與第二阻斷區的正投影形成的封閉區域內，且源極到第一漏極的最短直線連線的正投影只與所述第一阻斷區的正投影交迭、源極到第二漏極的最短直線連線的正投影只與所述第二阻斷區的正投影交迭，柵極到第一漏極的最短直線連線的正投影與所述源極的正投影和所述所述第一阻斷區的正投影均交迭、柵極到第二漏極的最短直線連線的正投影與所述源極的正投影和所述所述第二阻斷區的正投影均交迭；所述源極到第一漏極的最短直線距離與其到第二漏極的最短直線距離相等、所述源極到第一柵極的最短直線距離與其到第二柵極的最短直線距離相等。
在本發明的一個實施例中，所述基本單元中，源極至少存在一個點與漏極之間的最短直線連線經過至少一個絕緣阻斷區、且不經過柵極覆蓋的2DEG區域。
在本發明的一個實施例中，各基本單元中，所述漏極包括第一漏極和第二漏極，所述絕緣阻斷區包括第一阻斷區和第二阻斷區；在垂直於襯底所在平面的方向上，所述第一阻斷區的正投影位於所述第一漏極的正投影靠近所述第二漏極的正投影一側、且至少部分第一漏極的正投影被所述第一阻斷區的正投影包圍，所述第二阻斷區的正投影位於所述第二漏極的正投影靠近所述第一漏極的正投影一側、且至少部分第二漏極的正投影被所述第二阻斷區的正投影包圍，所述柵極的正投影位於所述第一阻斷區的正投影與所述第二阻斷區的正投影之間，所述柵極包括第一柵極和第二柵極，所述源極位於第一柵極與第二柵極之間，所述源極到第一漏極/第二漏極的最短直線連線的正投影僅與所述第一阻斷區/所述第二阻斷區的正投影交迭。
在本發明的一個實施例中，所述第一柵極與所述第二柵極的延伸方向平行，所述第一漏極的延伸方向與所述第二漏極的延伸方向平行，且所述第一柵極的延伸方向與所述第一漏極的延伸方向垂直；所述源極到第一漏極的最短直線距離與其到第二漏極的最短直線距離相等、所述源極到第一柵極的最短直線距離與其到第二柵極的最短直線距離相等。
在本發明的一個實施例中，所述基本單元中源極和漏極之間的最短直線連線從源極出發，依次經過至少一個絕緣阻斷區、柵極覆蓋的2DEG區域和至少一個絕緣阻斷區後到達漏極。
在本發明的一個實施例中，各基本單元中，所述絕緣阻斷區包括：第一阻斷區和第二阻斷區；沿垂直於襯底所在平面的方向，所述第一阻斷區的正投影位於所述源極正投影靠近所述漏極正投影的一側、所述第二阻斷區的正投影位於所述漏極正投影靠近源極正投影的一側，所述柵極的正投影位於所述第一阻斷區的正投影與所述第二阻斷區的正投影之間。
在本發明的一個實施例中，所述基本單元包括多組源極和漏極，其中，在至少一組源極和漏極中，源極的至少一個點與漏極之間的最短直線連線經過至少一個絕緣阻斷區、且不經過柵極覆蓋的2DEG區域，柵極和漏極之間的最短直線距離大於等於源極和漏極之間的最短直線距離，且柵極和漏極之間最短直線連線從柵極出發，依次經過源極和絕緣阻斷區後到達漏極。
在本發明的一個實施例中，所述絕緣阻斷區通過刻蝕所述半導體層形成凹陷區域，並在所述凹陷區域內以側壁沉積或完全填充的方式填充預設材料制得；其中，所述填充材料為Ga xO 1-x；或者，所述絕緣阻斷區通過離子注入將所述半導體層中的半導體材料轉變為絕緣半導體材料或P型半導體材料後制得。
本發明提供一種HEMT器件，充分利用了2DEG在半導體層中廣泛存在的特點，設計了基本單元中源極和漏極之間的最短直線連線不經過柵極的拓撲結構，進而基於拓撲結構的原理，延伸出多種柵極、源極和漏極組合的拓撲結構，這些拓撲結構在電氣特性上具有共同特點：首先，基本單元中源極和漏極之間的電場分佈主要作用在絕緣阻斷區上，而傳統HEMT器件拓撲結構的源極和漏極之間的電場分佈全部作用在柵極上，因此本發明提提供的HEMT器件可以改善漏極電壓對柵極性能的影響；其次，基本單元中柵、源極和柵極和漏極之間的電場分佈不是均勻的，以柵漏之間的電場分佈為例，越靠近漏極的柵極部分所承受的電場越強，而傳統HEMT器件中柵、極和源極和漏極之間的電場分佈是均勻的，因此上述HEMT器件可以獲得不同的柵極開啟特性，更適合一些特殊的應用場景，例如獲得不同的dv/dt和di/dt的特性；再次，源漏溝道導通時，2DEG中的電流導通路徑和源漏電極間電場方向不必重合也不一定平行，甚至部分區域電流方向還會垂直於源漏電極間電場方向，而傳統HEMT器件拓撲結構的源漏之間的電流方向與源漏電極之間的電場方向是平行或重合的，因此本發明提供的HEMT器件可以有效減少載流子被電場持續加速而引發的熱載流子發射效應，使得載流子更不容易脫離2DEG而進入半導體材料表面或者緩衝區並最終造成電流崩塌，進而提高器件的可靠性；更進一步地，由於部分柵極到達漏極的路徑會先經過源極，因此在器件關斷時源極電位會給予柵極天然的保護屏障，同時也更有利於源極場板發揮作用，達到改善器件耐壓特性和開啟時的動態特性的目的。
下面結合具體實施例對本發明做進一步詳細的描述，但本發明的實施方式不限於此。
請參見圖1-3、8、10和12，本發明實施例提供一種HEMT器件，包括：襯底、位於襯底一側的半導體層以及位於所述半導體層遠離襯底一側的多個基本單元，半導體層中溝道層靠近勢壘層的一側包括2DEG區域，所述多個基本單元呈陣列排布，所有基本單元的柵極G、源極S和漏極D分別並聯。
各基本單元包括：源極S、漏極D、柵極G以及位於所述半導體層的絕緣阻斷區10，所述絕緣阻斷區10用於在所述基本單元的源極S和漏極D之間的2DEG區域上形成阻礙；沿垂直於襯底所在平面的方向，各基本單元中柵極G與漏極D之間的最短直線連線的正投影至少與一個所述絕緣阻斷區10的正投影交迭、源極S與漏極D之間的最短直線連線的正投影至少與一個所述絕緣阻斷區10的正投影交迭，所述基本單元中至少存在一條採用2DEG區域、經柵極G連通源極S和漏極D的通路，該通路不經過絕緣阻斷區10且電流經過的最短距離大於源極S和漏極D之間的最短直線距離；所述基本單元不存在採用2DEG區域但不經柵極G連通源極S和漏極D的通路，源極S上至少存在一點到漏極D的最短直線不經過柵極G。
具體而言，上述HEMT器件的拓撲結構包括由柵極G、源極S和漏極D的一種拓撲圖案而組成的基本單元，每個基本單元都可以實現完整的HEMT器件中柵極G、源極S和漏極D之間的控制和導通特性。這些基本單元呈陣列排布，通過將基本單元重複分佈可以直接獲得一個大面積、大電流的器件，即把各個基本單元的源極S並聯在一起形成統一的源極S、把各個基本單元的漏極D並聯在一起形成統一的漏極D、把各個基本單元的柵極G並聯在一起形成統一的柵極G。示例性地，基本單元的周圍也可製作絕緣隔離區，用於將基本單元製作成獨立小單元，將若干個獨立小單元通過串聯或並聯的方式連接在一起後，同樣可以獲得一個大面積、大電流的器件或一個電路拓撲，例如半橋電路。
通常，GaN基HEMT器件主要包括襯底、依次生長於襯底上方的緩衝層、溝道層和勢壘層，勢壘層上方還有作為帽層的半導體層表面以及表面鈍化層，需要說明的是，本發明提供的HEMT器件拓撲結構以GaN基HEMT器件結構為例，主要對柵極G、源極S和漏極D的相對位置和絕緣阻斷區10等功能區的設計，但並不局限於一般GaN基HEMT器件結構，而是適用任意GaN基HEMT器件結構的器件。無論何種GaN基HEMT器件結構，其共同點都是2DEG廣泛存在於勢壘層和溝道層之間，從俯視圖的角度看，2DEG區域覆蓋了全部器件半導體表面和\或表面鈍化層，即只要沒被絕緣阻斷區10和/或絕緣隔離區所覆蓋的區域都具有2DEG，柵極G的製作可以對柵極G下方的2DEG進行調製，降低或恢復2DEG中的電子密度，但不影響2DEG區域的存在。
可選地，所述基本單元中，柵極G與漏極D之間的最短直線距離大於等於源極S與漏極D之間的最短直線距離。
如圖1-3所示，所述絕緣阻斷區10包括開口。
各基本單元中，沿垂直於襯底所在平面的方向，源極S靠近漏極D一側的正投影被所述絕緣阻斷區10的正投影包圍，源極S與漏極D之間的最短直線連線的正投影僅與所述絕緣阻斷區10的正投影交迭，所述源極S與所述漏極D的延伸方向平行。
上述基本單元中源極S和漏極D之間主要由絕緣阻斷區10構成，優選地源極S與漏極D的延伸方向相互平行，源極S被絕緣阻斷區10包圍並且絕緣阻斷區10離漏極D最遠的一側設置有開口，開口位置設置柵極G，優選地柵極G的延伸方向平行於源極S的延伸方向。
可選地，如圖1所示，柵極G可以設置在開口內，即基本單元中柵極G、漏極D之間最短直線連線從柵極G出發，依次經過源極S和絕緣阻斷區10後到達漏極D；此外，如圖2-3所示，柵極G還可以設置在開口外側，也就是說，基本單元中柵極G、漏極D之間的最短直線連線的正投影只與絕緣阻斷區10的正投影交迭。在上述拓撲圖案組成的基本單元中，柵極G到漏極D的距離大於或等於源極S到漏極D的距離，基本單元中不存在被絕緣阻斷區10完全分割開的器件半導體層表面或表面鈍化層區域，即存在至少一條採用2DEG區域經過柵極G連通源極S和漏極D的通路，且不存在採用2DEG區域但不經過柵極G連通源極S和漏極D的通路。
進一步地，在基本單元周圍製作絕緣隔離區，以將基本單元製作成獨立小單元，將若干個獨立小單元拼接在一起後獲得一個大面積的器件。當然，如圖4-6所示，直接將基本單元重複分佈也可以獲得一個大面積的器件，圖7所示為HEMT器件中的拓撲連接電路示意圖，在重複分佈基本單元時，在同一行的基本單元可以直接拼接，不同行的基本單元則要通過水準鏡像翻轉後拼接且源極S不被絕緣隔離區包圍的開口位置相互對齊。
可選地，如圖8所示，所述絕緣阻斷區10包括第一阻斷區101和第二阻斷區102，所述漏極D包括第一漏極D1和第二漏極D2，所述柵極G包括第一柵極G1和第二柵極G2。
各基本單元中，沿垂直於襯底所在平面的方向，第一漏極D1靠近源極S一側的正投影被所述第一阻斷區101的正投影包圍，第二漏極D2靠近源極S一側的正投影被所述第二阻斷區102的正投影包圍，所述源極S的正投影位於第一柵極G1的正投影、第二柵極G2的正投影、第一阻斷區101的正投影與第二阻斷區102的正投影形成的封閉區域內，且源極S到第一漏極D1的最短直線連線的正投影只與第一阻斷區101的正投影交迭、源極S到第二漏極D2的最短直線連線的正投影只與第二阻斷區102的正投影交迭，柵極G到第一漏極D1的最短直線連線的正投影與所述源極S的正投影和所述第一阻斷區101的正投影均交迭、柵極G到第二漏極D2的最短直線連線的正投影與所述源極S的正投影和所述第二阻斷區102的正投影均交迭。
所述源極S到第一漏極D1的最短直線距離與其到第二漏極D2的最短直線距離相等、所述源極S到第一柵極G1的最短直線距離與其到第二柵極G2的最短直線距離相等。
可選地，所述基本單元中，源極S至少存在一個點與漏極D之間的最短直線連線經過至少一個絕緣阻斷區10、且不經過柵極G覆蓋的2DEG區域。
請繼續參見圖8，各基本單元中，所述漏極D包括第一漏極D1和第二漏極D2，所述絕緣阻斷區10包括第一阻斷區101和第二阻斷區102；在垂直於襯底所在平面的方向上，所述第一阻斷區101的正投影位於所述第一漏極D1的正投影靠近所述第二漏極D2的正投影一側、且至少部分第一漏極D1的正投影被所述第一阻斷區101的正投影包圍，所述第二阻斷區102的正投影位於所述第二漏極D2的正投影靠近所述第一漏極D1的正投影一側、且至少部分第二漏極D2的正投影被所述第二阻斷區102的正投影包圍，所述柵極G的正投影位於所述第一阻斷區101的正投影與所述第二阻斷區102的正投影之間，所述柵極G包括第一柵極G1和第二柵極G2，所述源極S位於第一柵極G1與第二柵極G2之間，所述源極S到第一漏極D1/第二漏極D2的最短直線連線的正投影僅與所述第一阻斷區101/第二阻斷區102的正投影交迭。
具體而言，基本單元中源極S位於第一漏極D1和第二漏極D2之間，且源極S到第一漏極D1的最短直線距離只經過第一阻斷區101而不經過柵極G、源極S到第二漏極D2的最短直線距離只經過第二阻斷區102而不經過柵極G；第一漏極D1朝向源極S一側靠近第一漏極D1處設置有第一阻斷區101且至少部分第一漏極D1的正投影被第一阻斷區101的正投影包圍，只有離源極S最遠的一側沒有設置第一阻斷區101，第二漏極D2朝向源極S一側靠近第二漏極D2處設置有第二阻斷區102且至少部分第二漏極D2的正投影被第二阻斷區102的正投影包圍，只有離源極S最遠的一側沒有設置第二阻斷區102；進一步地，柵極G的正投影位於第一阻斷區101的正投影與第二阻斷區102的正投影之間，柵極G包括第一柵極G1和第二柵極G2，源極S的正投影位於兩個柵極G的正投影與兩個絕緣阻斷區10的正投影所形成的封閉區域內，柵極G到漏極D的最短直線距離必須經過源極S和絕緣阻斷區10。
優選地，源極S到第一漏極D1和第二漏極D2的最短直線距離相等且源極S到第一柵極G1和第二柵極G2的最短直線距離相等。
應當理解，此種拓撲圖案組成的基本單元中不存在被絕緣阻斷區10完全分割開的器件半導體層表面或表面鈍化層區域，即存在至少一條採用2DEG區域經過柵極G連通源極S和漏極D的通路，且不存在採用2DEG區域但不經過柵極G連通源極S和漏極D的通路。通過在基本單元周圍製作絕緣隔離區可以將基本單元製作成獨立小單元，將若干個獨立小單元拼接在一起可以獲得一個大面積的器件；當然，如圖9所示，通過將基本單元重複分佈也可以直接獲得一個大面積的器件，此時，在同一行的基本單元可以直接拼接、不同行的基本單元的漏極D不被絕緣隔離區包圍的開口位置相互對齊。
可選地，請參見圖10，所述第一柵極G1與所述第二柵極G2的延伸方向平行，所述第一漏極D1的延伸方向與所述第二漏極D2的延伸方向平行，且所述第一柵極G1的延伸方向與所述第一漏極D1的延伸方向垂直；所述源極S到第一漏極D1的最短直線距離與其到第二漏極D2的最短直線距離相等、所述源極S到第一柵極G1的最短直線距離與其到第二柵極G2的最短直線距離相等。
具體而言，基本單元中包括兩個漏極D即第一漏極D1和第二漏極D2，源極S位於第一漏極D1與第二漏極D2之間，第一漏極D1朝向源極S一側靠近第一漏極D1處設置有第一阻斷區101且至少部分第一漏極D1的正投影被第一阻斷區101的正投影包圍，只有離源極S最遠的一側沒有設置第一阻斷區101，第二漏極D2朝向源極S一側靠近第二漏極D2處設置有第二阻斷區102且至少部分第二漏極D2的正投影被第二阻斷區102的正投影包圍，只有離源極S最遠的一側沒有設置第二阻斷區102；第一阻斷區101和第二阻斷區102之間設置有兩個柵極G即第一柵極G1和第二柵極G2，優選地，第一柵極G1與第二柵極G2的延伸方向平行、第一漏極D1的延伸方向與第二漏極D2的延伸方向平行，且第一柵極G1的延伸方向與第一漏極D1的延伸方向垂直。如圖10所示，源極S還位於兩個柵極G的中間區域，優選地，源極S到第一漏極D1的最短直線距離與其到第二漏極D2的最短直線距離相等，並且源極S到第一柵極G1的最短直線距離與其到第二柵極G2的最短直線距離相等。此外，在此種拓撲結構中，源極S到第一漏極D1的最短直線距離只經過第一阻斷區101而不經過柵極G，源極S到第二漏極D2的最短直線距離只經過第二阻斷區102而不經過柵極G。
需要說明的是，上述基本單元中不存在被絕緣阻斷區10完全分割開的器件半導體層表面或表面鈍化層區域，即存在至少一條採用2DEG區域經過柵極G連通源極S和漏極D的通路，且不存在採用2DEG區域但不經過柵極G連通源極S和漏極D的通路。在基本單元周圍製作絕緣隔離區可以將基本單元製作成獨立小單元，將若干個獨立小單元拼接在一起可以獲得一個大面積的器件，當然，如圖11所示，將基本單元重複分佈也可以直接獲得一個大面積的器件，將基本單元重複分佈時，在同一行的基本單元可以直接拼接，不同行的基本單元的漏極D不被絕緣隔離區包圍的開口位置相互對齊。
可選地，如圖12所示，所述基本單元中源極S和漏極D之間的最短直線連線從源極S出發，依次經過至少一個絕緣阻斷區10、柵極G覆蓋的2DEG區域和至少一個絕緣阻斷區10後到達漏極D。
示例性地，各基本單元中，所述絕緣阻斷區10包括：第一阻斷區101和第二阻斷區102；沿垂直於襯底所在平面的方向，所述第一阻斷區101的正投影位於所述源極S正投影靠近所述漏極D正投影的一側、所述第二阻斷區102的正投影位於所述漏極D正投影靠近源極S正投影的一側，所述柵極G的正投影位於所述第一阻斷區101的正投影與所述第二阻斷區102的正投影之間。
本實施例中，源極S朝向漏極D一側靠近源極S處設置有第一阻斷區101、漏極D朝向源極S一側靠近漏極D處設置有第二阻斷區102，第一阻斷區101與第二阻斷區102之間設置有柵極G；優選地，柵極G的延伸方向與源極S的延伸方向和漏極D的延伸方向垂直。上述拓撲圖案組成的基本單元中不存在被絕緣阻斷區10完全分割開的器件半導體層表面或表面鈍化層區域，即存在至少一條採用2DEG區域經過柵極G連通源極S和漏極D的通路，且不存在採用2DEG區域但不經過柵極G連通源極S和漏極D的通路。
進一步地，將此種基本單元以圖13所示的方式重複分佈後可以獲得一個大面積的器件，或者，也可以先在此種基本單元周圍製作絕緣隔離區，將基本單元製作成獨立小單元，再將若干個獨立小單元拼接在一起後獲得一個大面積的器件。其中，在將基本單元重複分佈時，在同一行的基本單元相鄰的兩個基本單元通過垂直鏡像翻轉後拼接，不同行的基本單元通過水準鏡像翻轉後拼接。
可選地，如圖14-17所示，所述基本單元包括多組源極S和漏極D，其中，在至少一組源極S和漏極D中，源極S的至少一個點與漏極D之間的最短直線連線經過至少一個絕緣阻斷區10、且不經過柵極G覆蓋的2DEG區域，柵極G、漏極D之間的最短直線距離大於等於源極和漏極D之間的最短直線距離，且柵極G、漏極D之間最短直線連線從柵極G出發，依次經過源極S和絕緣阻斷區10後到達漏極D。
本實施例中，同一個基本單元內包括多組源極S和漏極D，對於其中至少一組源極S和漏極D來說，存在一條從源極S出發的由2DEG區域構成的到達漏極D的通路，該通路經過柵極G，通路上被柵極G所覆蓋的2DEG區域可以控制該通路的開和斷，同時該通路不經過任何絕緣阻斷區10，電流實際經過的最短距離大於源極S與漏極D之間的最短直線距離，源極S至少存在一點到漏極D的最短直線距離經過至少一個絕緣阻斷區10但不經過任何柵極G覆蓋的2DEG區域，柵極G到漏極D的最短直線距離大於等於源極S和漏極D之間的最短直線距離，柵極G到漏極D的最短直線距離至少經過一個絕緣阻斷區10，示例性地，柵極G到漏極D的最短直線距離可以先經過源極S再經過絕緣阻斷區10後到達漏極D。
而對於該基本單元內的其餘組源極S和漏極D來說，柵極G到漏極D的最短直線距離至少經過一個絕緣阻斷區10，源極S到漏極D的最短直線距離也至少經過一個絕緣阻斷區10。
可選地，所述絕緣阻斷區10通過刻蝕所述半導體層形成凹陷區域，並在所述凹陷區域內以側壁沉積或完全填充的方式填充預設材料制得；其中，所述填充材料為Ga xO 1-x；或者，所述絕緣阻斷區10通過離子注入將所述半導體層中的半導體材料轉變為絕緣半導體材料或P型半導體材料後制得。
應當理解，絕緣阻斷區10的主要作用是將半導體層中的2DEG破壞以實現絕緣阻斷的效果，具體製作時可以先刻蝕掉該區域內的半導體材料，刻蝕深度需要到達溝道層，優選地，可將半導體材料完全刻蝕乾淨直至暴露襯底；接著，在刻蝕後的凹陷區域內填充其他材料。
具體來說，請參見圖18-24，刻蝕後所填充的材料包括多種結構：(1)將凹陷區域處完全填充絕緣介質材料；(2)在凹陷區域通過二次外延生長填充P型材料，如P型GaN系材料；(3)僅在凹陷區域的內壁上沉積絕緣介質材料；(4)在凹陷區域的內壁上沉積絕緣介質材料後填充金屬；(5)僅在凹陷區域的內壁上二次外延生長P型材料；(6)僅在凹陷區域的內壁上二次外延生長P型材料後填充金屬；(7)僅在凹陷區域的內壁上二次外延生長P型材料後填充絕緣介質材料。
需要說明的是，請參見圖25-27，以填充絕緣介質材料和P型材料為例，保留的P型材料在圖27所示的俯視視角下可將凹陷區域完全包圍。
進一步地，在絕緣阻斷區10周圍的器件半導體層表面區域還可以通過外延和刻蝕的方法形成P型材料如P型GaN系材料的保護層。
可選地，上述絕緣阻斷區10將半導體層中的2DEG破壞並形成絕緣阻斷的效果的實現方法還可以是通過離子注入的方式將絕緣阻斷區10內的半導體材料轉變為P型摻雜的半導體材料。
進一步地，絕緣阻斷區的深度可以是阻斷2DEG區域且深入溝道層或緩衝層，也可以是完全穿透整個半導體層直接深入到襯底層，即完全穿透緩衝層後和襯底相觸。
上述GaN材料系列主要包含GaN、BN和Al xGa yIn 1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)合金材料。
上述絕緣介質材料可以是矽的氧化物或氮化物；當然，在本申請的一些其他實施例中，絕緣介質材料也可以是金屬氧化物或氮化物，亦或是其他絕緣材料，本申請對此不作限定。
通過上述各實施例可知，本發明的有益效果在於：本發明提供一種HEMT器件，充分利用了2DEG在半導體層中廣泛存在的特點，設計了基本單元中源極和漏極之間的最短直線連線不經過柵極的拓撲結構，進而基於拓撲結構的原理，延伸出多種柵極、源極和漏極組合的拓撲結構，這些拓撲結構在電氣特性上具有共同特點：首先，基本單元中源極和漏極之間的電場分佈主要作用在絕緣阻斷區上，而傳統HEMT器件拓撲結構的源極和漏極之間的電場分佈全部作用在柵極上，因此本發明提提供的HEMT器件可以改善漏極電壓對柵極性能的影響；其次，基本單元中柵、源極和柵極和漏極之間的電場分佈不是均勻的，以柵漏之間的電場分佈為例，越靠近漏極的柵極部分所承受的電場越強，而傳統HEMT器件中柵、極和源極和漏極之間的電場分佈是均勻的，因此上述HEMT器件可以獲得不同的柵極開啟特性，更適合一些特殊的應用場景，例如獲得不同的dv/dt和di/dt的特性；再次，源漏溝道導通時，2DEG中的電流導通路徑和源漏電極間電場方向不必重合也不一定平行，甚至部分區域電流方向還會垂直於源漏電極間電場方向，而傳統HEMT器件拓撲結構的源漏之間的電流方向與源漏電極之間的電場方向是平行或重合的，因此本發明提供的HEMT器件可以有效減少載流子被電場持續加速而引發的熱載流子發射效應，使得載流子更不容易脫離2DEG而進入半導體材料表面或者緩衝區並最終造成電流崩塌，進而提高器件的可靠性；更進一步地，由於部分柵極到達漏極的路徑會先經過源極，因此在器件關斷時源極電位會給予柵極天然的保護屏障，同時也更有利於源極場板發揮作用，達到改善器件耐壓特性和開啟時的動態特性的目的。
在本發明的描述中，需要理解的是，術語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“後”、“左”、“右”、“豎直”、“水準”、“頂”、“底”、“內”、“外”、“順時針”、“逆時針”等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。
此外，術語“第一”、“第二”僅用於描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有“第一”、“第二”的特徵可以明示或者隱含地包括一個或者更多個該特徵。在本發明的描述中，“多個”的含義是兩個或兩個以上，除非另有明確具體的限定。
在本發明中，除非另有明確的規定和限定，第一特徵在第二特徵之“上”或之“下”可以包括第一和第二特徵直接接觸，也可以包括第一和第二特徵不是直接接觸而是通過它們之間的另外的特徵接觸。而且，第一特徵在第二特徵“之上”、“上方”和“上面”包括第一特徵在第二特徵正上方和斜上方，或僅僅表示第一特徵水準高度高於第二特徵。第一特徵在第二特徵“之下”、“下方”和“下面”包括第一特徵在第二特徵正下方和斜下方，或僅僅表示第一特徵水準高度小於第二特徵。
在本說明書的描述中，參考術語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含于本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不必須針對的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。此外，本領域的技術人員可以將本說明書中描述的不同實施例或示例進行接合和組合。
儘管在此結合各實施例對本申請進行了描述，然而，在實施所要求保護的本申請過程中，本領域技術人員通過查看所述附圖、公開內容、以及所附權利要求書，可理解並實現所述公開實施例的其他變化。“包括”(comprising)一詞不排除其他組成部分或步驟，“一”或“一個”不排除多個的情況。單個處理器或其他單元可以實現權利要求中列舉的若干項功能。相互不同的從屬權利要求中記載了某些措施，但這並不表示這些措施不能組合起來產生良好的效果。
以上內容是結合具體的優選實施方式對本發明所作的進一步詳細說明，不能認定本發明的具體實施只局限於這些說明。對於本發明所屬技術領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬本發明的保護範圍。
G:柵極 S:源極 D:漏極 10:絕緣阻斷區 101:第一阻斷區 102:第二阻斷區 D1:第一漏極 D2:第二漏極 G1:第一柵極 G2:第二柵極
圖1：本發明實施例提供的基本單元的一種結構示意圖。 圖2：本發明實施例提供的基本單元的另一種結構示意圖。 圖3：本發明實施例提供的基本單元的另一種結構示意圖。 圖4：本發明實施例提供的多個基本單元的一種排布示意圖。 圖5：本發明實施例提供的多個基本單元的另一種排布示意圖。 圖6：本發明實施例提供的多個基本單元的另一種排布示意圖。 圖7：本發明實施例提供的拓撲連接電路示意圖。 圖8：本發明實施例提供的基本單元的另一種結構示意圖。 圖9：本發明實施例提供的多個基本單元的另一種排布示意圖。 圖10：本發明實施例提供的基本單元的另一種結構示意圖。 圖11：本發明實施例提供的多個基本單元的另一種排布示意圖。 圖12：本發明實施例提供的基本單元的另一種結構示意圖。 圖13：本發明實施例提供的多個基本單元的另一種排布示意圖。 圖14：本發明實施例提供的基本單元的另一種結構示意圖。 圖15：本發明實施例提供的多個基本單元的另一種排布示意圖。 圖16：本發明實施例提供的基本單元的另一種結構示意圖。 圖17：本發明實施例提供的多個基本單元的另一種排布示意圖。 圖18：本發明實施例提供的絕緣阻斷區的一種示意圖。 圖19：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖20：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖21：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖22：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖23：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖24：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖25：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖26：本發明實施例提供的絕緣阻斷區的另一種示意圖。 圖27：本發明實施例提供的絕緣阻斷區的一種俯視圖。
G:柵極
S:源極
D:漏極
10:絕緣阻斷區

Claims (13)

  1. 一種HEMT器件，包括：襯底、位於襯底一側的半導體層以及位於所述半導體層遠離襯底一側的多個基本單元，半導體層中溝道層靠近勢壘層的一側包括2DEG區域，所述多個基本單元呈陣列排布，所有基本單元的柵極、源極和漏極分別並聯；各所述基本單元包括：所述源極、所述漏極、所述柵極以及位於所述半導體層的絕緣阻斷區，所述絕緣阻斷區用於在所述基本單元的所述源極和所述漏極之間的2DEG區域上形成阻礙；沿垂直於襯底所在平面的方向，各所述基本單元中所述柵極與所述漏極之間的最短直線連線的正投影至少與一個所述絕緣阻斷區的正投影交迭、所述源極與所述漏極之間的最短直線連線的正投影至少與一個所述絕緣阻斷區的正投影交迭，所述基本單元中至少存在一條採用2DEG區域、經所述柵極連通所述源極和所述漏極的通路，該通路不經過絕緣阻斷區且電流經過的最短距離大於所述源極和所述漏極之間的最短直線距離；所述基本單元不存在採用2DEG區域但不經所述柵極連通所述源極和所述漏極的通路，所述源極上至少存在一點到所述漏極的最短直線不經過所述柵極。
  2. 根據請求項1所述的HEMT器件，其中，所述基本單元中，所述柵極與所述漏極之間的最短直線距離大於等於所述源極與所述漏極之間的最短直線距離。
  3. 根據請求項2所述的HEMT器件，其中，所述絕緣阻斷區包括開口；各所述基本單元中，沿垂直於襯底所在平面的方向，所述源極靠近所述漏極一側的正投影被所述絕緣阻斷區的正投影包圍，所述源極與所述漏極之間的 最短直線連線的正投影僅與所述絕緣阻斷區的正投影交迭，所述源極與所述漏極的延伸方向平行。
  4. 根據請求項3所述的HEMT器件，其中，所述基本單元中所述柵極和所述漏極之間的最短直線連線的正投影只與所述絕緣阻斷區的正投影交迭。
  5. 根據請求項3所述的HEMT器件，其中，所述基本單元中所述柵極和所述漏極之間最短直線連線從所述柵極出發，依次經過所述源極和所述絕緣阻斷區後到達所述漏極。
  6. 根據請求項5所述的HEMT器件，其中，所述絕緣阻斷區包括第一阻斷區和第二阻斷區，所述漏極包括第一漏極和第二漏極，所述柵極包括第一柵極和第二柵極；各所述基本單元中，沿垂直於襯底所在平面的方向，所述第一漏極靠近所述源極一側的正投影被所述第一阻斷區的正投影包圍，所述第二漏極靠近所述源極一側的正投影被所述第二阻斷區的正投影包圍，所述源極的正投影位於所述第一柵極的正投影、所述第二柵極的正投影、所述第一阻斷區的正投影與所述第二阻斷區的正投影形成的封閉區域內，且所述源極到所述第一漏極的最短直線連線的正投影只與所述第一阻斷區的正投影交迭、所述源極到所述第二漏極的最短直線連線的正投影只與所述第二阻斷區的正投影交迭，所述柵極到所述第一漏極的最短直線連線的正投影與所述源極的正投影和所述所述第一阻斷區的正投影均交迭、所述柵極到所述第二漏極的最短直線連線的正投影與所述源極的正投影和所述第二阻斷區的正投影均交迭； 所述源極到所述第一漏極的最短直線距離與其到所述第二漏極的最短直線距離相等、所述源極到所述第一柵極的最短直線距離與其到所述第二柵極的最短直線距離相等。
  7. 根據請求項1所述的HEMT器件，其中，所述基本單元中，所述源極至少存在一個點與所述漏極之間的最短直線連線經過至少一個所述絕緣阻斷區、且不經過所述柵極覆蓋的2DEG區域。
  8. 根據請求項7所述的HEMT器件，其中，各所述基本單元中，所述漏極包括第一漏極和第二漏極，所述絕緣阻斷區包括第一阻斷區和第二阻斷區；在垂直於襯底所在平面的方向上，所述第一阻斷區的正投影位於所述第一漏極的正投影靠近所述第二漏極的正投影一側、且至少部分所述第一漏極的正投影被所述第一阻斷區的正投影包圍，所述第二阻斷區的正投影位於所述第二漏極的正投影靠近所述第一漏極的正投影一側、且至少部分所述第二漏極的正投影被所述第二阻斷區的正投影包圍，所述柵極的正投影位於所述第一阻斷區的正投影與所述第二阻斷區的正投影之間，所述柵極包括第一柵極和第二柵極，所述源極位於所述第一柵極與所述第二柵極之間，所述源極到所述第一漏極/所述第二漏極的最短直線連線的正投影僅與所述第一阻斷區/所述第二阻斷區的正投影交迭。
  9. 根據請求項8所述的HEMT器件，其中，所述第一柵極與所述第二柵極的延伸方向平行，所述第一漏極的延伸方向與所述第二漏極的延伸方向平行，且所述第一柵極的延伸方向與所述第一漏極的延伸方向垂直； 所述源極到所述第一漏極的最短直線距離與其到所述第二漏極的最短直線距離相等、所述源極到所述第一柵極的最短直線距離與其到所述第二柵極的最短直線距離相等。
  10. 根據請求項1所述的HEMT器件，其中，所述基本單元中所述源極和所述漏極之間的最短直線連線從所述源極出發，依次經過至少一個所述絕緣阻斷區、所述柵極覆蓋的2DEG區域和至少一個所述絕緣阻斷區後到達所述漏極。
  11. 根據請求項10所述的HEMT器件，其中，各所述基本單元中，所述絕緣阻斷區包括：第一阻斷區和第二阻斷區；沿垂直於襯底所在平面的方向，所述第一阻斷區的正投影位於所述源極正投影靠近所述漏極正投影的一側、所述第二阻斷區的正投影位於所述漏極正投影靠近所述源極正投影的一側，所述柵極的正投影位於所述第一阻斷區的正投影與所述第二阻斷區的正投影之間。
  12. 根據請求項1所述的HEMT器件，其中，所述基本單元包括多組所述源極和所述漏極，其中，在至少一組所述源極和所述漏極中，所述源極的至少一個點與所述漏極之間的最短直線連線經過至少一個所述絕緣阻斷區、且不經過柵極覆蓋的2DEG區域，所述柵極和所述漏極之間的最短直線距離大於等於所述源極和所述漏極之間的最短直線距離，且所述柵極和所述漏極之間最短直線連線從所述柵極出發，依次經過所述源極和所述絕緣阻斷區後到達所述漏極。
  13. 根據請求項1所述的HEMT器件，其中，所述絕緣阻斷區通過刻蝕所述半導體層形成凹陷區域，並在所述凹陷區域內以側壁沉積或完全填充的方式填充預設材料制得；其中，所述填充材料為GaxO1-x；或者，所述絕緣阻斷區通過離子注入將所述半導體層中的半導體材料轉變為絕緣半導體材料或P型半導體材料後制得。
TW112133551A 2022-09-14 2023-09-04 一種hemt器件 TWI857772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2022111164688 2022-09-14
CN202211116468.8A CN117747654A (zh) 2022-09-14 2022-09-14 一种新型拓扑的hemt器件

Publications (2)

Publication Number Publication Date
TW202412307A TW202412307A (zh) 2024-03-16
TWI857772B true TWI857772B (zh) 2024-10-01

Family

ID=90251323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112133551A TWI857772B (zh) 2022-09-14 2023-09-04 一種hemt器件

Country Status (3)

Country Link
CN (1) CN117747654A (zh)
TW (1) TWI857772B (zh)
WO (1) WO2024055613A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514141A (en) * 2003-07-17 2005-04-16 Seiko Epson Corp Thin-film transistor, method of producing thin-film transistor, electronic circuit, display, and electronic apparatus
TW201036155A (en) * 2009-02-09 2010-10-01 Transphorm Inc III-nitride devices and circuits
TW201222677A (en) * 2010-10-20 2012-06-01 Nat Semiconductor Corp Group III-N HEMT with an increased buffer breakdown voltage
JP2015079922A (ja) * 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
TW201903845A (zh) * 2017-06-06 2019-01-16 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
TW201904060A (zh) * 2017-06-06 2019-01-16 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
CN112490285A (zh) * 2019-09-12 2021-03-12 联华电子股份有限公司 半导体装置及其制作方法
TW202201884A (zh) * 2020-06-16 2022-01-01 美商創世舫科技有限公司 用於整合的iii型氮化物裝置的模組配置
US20220231157A1 (en) * 2019-05-30 2022-07-21 Gpower Semiconductor, Inc. Semiconductor device, method of manufacturing the same, and semiconductor package structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514141A (en) * 2003-07-17 2005-04-16 Seiko Epson Corp Thin-film transistor, method of producing thin-film transistor, electronic circuit, display, and electronic apparatus
TW201036155A (en) * 2009-02-09 2010-10-01 Transphorm Inc III-nitride devices and circuits
TW201222677A (en) * 2010-10-20 2012-06-01 Nat Semiconductor Corp Group III-N HEMT with an increased buffer breakdown voltage
JP2015079922A (ja) * 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
TW201903845A (zh) * 2017-06-06 2019-01-16 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
TW201904060A (zh) * 2017-06-06 2019-01-16 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
US20220231157A1 (en) * 2019-05-30 2022-07-21 Gpower Semiconductor, Inc. Semiconductor device, method of manufacturing the same, and semiconductor package structure
CN112490285A (zh) * 2019-09-12 2021-03-12 联华电子股份有限公司 半导体装置及其制作方法
TW202201884A (zh) * 2020-06-16 2022-01-01 美商創世舫科技有限公司 用於整合的iii型氮化物裝置的模組配置

Also Published As

Publication number Publication date
TW202412307A (zh) 2024-03-16
WO2024055613A1 (zh) 2024-03-21
CN117747654A (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
WO2020207098A1 (zh) 一种半导体器件及其制备方法
CN102709320B (zh) 纵向导通的GaN基MISFET 器件及其制作方法
CN114975602A (zh) 一种高可靠性的igbt芯片及其制作方法
CN113555414B (zh) 沟槽型碳化硅场效应晶体管及其制备方法
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
CN111029408A (zh) 一种集成esd的vdmos器件及制备方法
JP7620363B1 (ja) 櫛歯状耐照射性ＧａＮ ＨＥＭＴデバイス構造
WO2024099436A1 (zh) 一种沟槽型SiC MOSFET器件结构及其制造方法
CN114464676B (zh) 逆导型igbt
CN116759424A (zh) 一种自对准沟槽型碳化硅混合二极管结构及其制备方法
CN112805837B (zh) 栅控二极管及芯片
JP2004055976A (ja) トレンチ構造を有する半導体装置
CN107275382A (zh) 一种基于台面多区复合jte终端结构的器件及其制作方法
CN116581144A (zh) 宽禁带半导体材料构成的槽栅mosfet器件及其制造方法
TWI857772B (zh) 一種hemt器件
CN113394277B (zh) 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt
CN109037330A (zh) 半导体器件及其制作方法
CN116598340B (zh) 一种SiC MOSFET及其制作工艺方法
CN209045565U (zh) 一种沟槽型绝缘栅双极晶体管器件结构
CN112018173A (zh) 一种半导体器件及其制作方法、家用电器
CN107170821A (zh) 浮空型漏场板电流孔径器件及其制作方法
CN118645522A (zh) 沟槽栅igbt器件及制备方法
CN112331716A (zh) 一种半导体器件及其制作方法、家用电器
CN117995875A (zh) 半导体结构及其制备方法
CN210607262U (zh) 一种高性能的沟槽型绝缘栅双极型晶体管器件