[go: up one dir, main page]

TWI855851B - 使用稀有氣體的低溫原子層蝕刻 - Google Patents

使用稀有氣體的低溫原子層蝕刻 Download PDF

Info

Publication number
TWI855851B
TWI855851B TW112133789A TW112133789A TWI855851B TW I855851 B TWI855851 B TW I855851B TW 112133789 A TW112133789 A TW 112133789A TW 112133789 A TW112133789 A TW 112133789A TW I855851 B TWI855851 B TW I855851B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
fluorine
gas
etching
Prior art date
Application number
TW112133789A
Other languages
English (en)
Other versions
TW202403876A (zh
Inventor
艾拉羅 加西亞德哥羅多
忠華 姚
蘇尼爾 斯里尼瓦桑
朴相昱
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202403876A publication Critical patent/TW202403876A/zh
Application granted granted Critical
Publication of TWI855851B publication Critical patent/TWI855851B/zh

Links

Images

Classifications

    • H10P50/242
    • H10P14/6328
    • H10P14/6532
    • H10P14/6538
    • H10P14/68
    • H10P50/695
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/0138Monitoring physical parameters in the etching chamber, e.g. pressure, temperature or gas composition
    • H10P14/6339
    • H10P50/244
    • H10P50/283

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

提供一種在低溫蝕刻矽的方法。該方法包括:在諸如特徵之多個側壁的暴露表面上,在低溫下由稀有氣體的冷凝而形成惰性層,以在蝕刻製程之前鈍化該等側壁。該方法進一步包括:使含氟前驅物氣體流入腔室,以在該惰性層上形成含氟層。該方法進一步包括:將該含氟層和該惰性層暴露於能量源,以在該基板的多個暴露部分上形成鈍化層,並且將該基板暴露於離子以蝕刻該基板。

Description

使用稀有氣體的低溫原子層蝕刻
本案揭示內容大致上關於在低溫下利用稀有氣體(noble gas)進行蝕刻之方法。
可靠地生產奈米和更小的特徵是半導體元件之下一代的超大型積體(VLSI)和極大型積體(ULSI)的技術挑戰之一。然而,隨著電路技術的極限推動,VLSI及ULSI之互連技術的縮小的尺寸對於處理能力有額外的需求。在基板上可靠地形成閘極結構對於實施VLSI和ULSI以及持續致力增加電路密度與個別基板和晶粒的品質而言至關重要。
為了降低製造成本,積體晶片(IC)製造商要求每個受處理的矽基板都有更高的處理量和更佳的元件良率及表現。當前開發中的為了下一代元件所探索的一些製造技術包括在低溫溫度(cryogenic temperature)下的處理。對均勻地維持在低溫溫度的基板進行乾式反應性離子蝕刻使離子能夠以減少的自發蝕刻轟擊設置在基板上的材料之朝上的表面,而使得形成有光滑、垂直側壁的溝槽。此外,能夠在低溫溫度下改善蝕刻一種材料相對於另一種材料的選擇性。例如,在矽(Si)和二氧化矽 (SiO 2)之間的選擇性隨著溫度的降低呈指數增加。
習知的低溫基於氟的蝕刻製程傾向各向同性(isotropically)蝕刻,這能造成高深寬比(aspect ratio)的特徵之側壁過度蝕刻,導致特徵的關鍵尺寸損失。保護側壁免受過度蝕刻的一種解決方案涉及在側壁上形成鈍化層,使得特徵之底部受到離子轟擊,同時側壁維持由鈍化層所保護。但是,通常難以平衡蝕刻氣體和鈍化層形成氣體的比例以適當地控制鈍化速率和蝕刻速率。此外,隨著深寬比變化,鈍化速率和蝕刻速率也變化,這對達成晶片上不同尺寸的多種結構的一致均勻蝕刻增加了額外挑戰。
因此,需要在低溫溫度進行蝕刻的改善方法。
本案揭示內容大致上關於在低溫利用稀有氣體蝕刻的方法。
在一個態樣中,提供一種蝕刻在基板中之特徵的方法。該方法包括:將定位在腔室中的基板冷卻至一溫度,該溫度低於第一稀有氣體的三相點溫度。該方法進一步包括:使該第一稀有氣體流進該腔室,以在該基板之多個暴露部分上形成惰性層。該方法進一步包括:使含氟前驅物氣體流進該腔室,以在該惰性層上形成含氟層。該方法進一步包括:將該含氟層及該惰性層暴露於能量源,以在該基板之該等暴露部分上形成鈍化層,及將該基板暴露於多個離子以蝕刻該基板。
多個實施方式可以包括下述之一或多者。該溫度可從約攝氏-105度至約攝氏-120度。該第一稀有氣可選自氙與氪。該含氟前驅物氣體可選自SF 6、NF 3及F 2。將該基板暴露於多個離子可進一步包括:施加RF偏壓電壓至該基板,及由第二稀有氣體形成該等離子。該第二稀有氣體可選自氦、氖、氬、及氙。該基板可包括設置在矽層上的氧化矽層。
在另一態樣中,提供一種蝕刻在基板中之特徵的方法。該方法包括:於腔室中的基板支撐件上接收包含矽的基板,該基板支撐件具有冷卻器(chiller)且可操作以冷卻該基板。該方法進一步包括:藉由將該冷卻器冷卻至約攝氏-100度或更低的溫度,而冷卻該基板。該方法進一步包括:使氙前驅物氣體流進該腔室,以用氙層塗佈該矽之表面的多個部分。該方法進一步包括:使含氟前驅物氣體流進該腔室,以用含氟層塗佈該氙層。該方法進一步包括:將該氙層及該含氟層暴露於能量源,以形成氟化氙鈍化層,及將該基板暴露於多個離子以從該矽之該表面蝕刻矽。
多個實施方式可以包括下述之一或多者。該溫度可從約攝氏-105度至約攝氏-120度。該含氟前驅物氣體可選自SF 6、NF 3及F 2。將該基板暴露於多個離子可進一步包括:施加RF偏壓電壓至該基板支撐件中的電極,及使稀有氣體流進該腔室。該稀有氣體可為氦。該氟化氙鈍化層可形成在特徵之多個側壁上,該特徵形成於該基板中,並且當該特徵於該基板中以垂直方向受蝕刻時該氟化氙鈍化層防止或減緩該特徵的橫向蝕刻。氧化矽層可形成於該矽的至少一部分上。該基板上可具有至少一個特徵,該至少一個特徵從該基板之頂表面延伸一特徵深度至底表面,該至少一個特徵具有由第一側壁與第二側壁界定之寬度,其中該鈍化層形成在該基板之該頂表面、該第一側壁、該第二側壁、及該至少一個特徵的該底表面上。
在又一態樣中,提供一種蝕刻在基板中之特徵的方法。該方法包括:於腔室中的基板支撐件上接收包含矽的基板,該基板具有基板表面及形成於該基板表面上的至少一個特徵,該至少一個特徵從該基板表面延伸且具有多個側壁與底表面,該基板支撐件具有冷卻器,該冷卻器可操作以冷卻該基板。該方法進一步包括:藉由將該冷卻器冷卻至約攝氏-100度或更低的溫度,而冷卻該基板。該方法進一步包括:在該基板表面、該等側壁、及該至少一個特徵之該底表面上面形成鈍化層。形成該鈍化層包括:使氙前驅物氣體流進該腔室,以用氙層塗佈該基板表面的多個部分;使含氟前驅物氣體流進該腔室,以用含氟層塗佈該氙層;及將該氙層及該含氟層暴露於電漿,以形成該鈍化層。該方法進一步包括:將該基板暴露於多個離子以從該底表面蝕刻矽。
多個實施方式可以包括下述之一或多者。該溫度可從約攝氏-105度至約攝氏-120度。該含氟前驅物氣體可選自SF 6、NF 3及F 2。將該基板暴露於多個離子進一步包括:施加RF偏壓電壓至該基板支撐件中的電極,及使稀有氣體流進該腔室。該稀有氣體可為氦。
在另一態樣中,一種非暫態電腦可讀媒體具有儲存在其上的多個指令,當由處理器執行該等指令時,該等指令引發該製程執行上述方法的操作。
下文的揭示內容描述特徵的低溫蝕刻。某些細節在下文的描述及圖1至圖3E中提出,以提供對本案揭示內容的各種實施方式的完整理解。描述常與低溫蝕刻相關聯的已知結構與系統的其他細節並未在下文的揭示內容中提出,以避免非必要地混淆了各種實施方式的描述。此外,本文描述的設備之描述是說明性的,不應被詮釋或轉譯為限制本文描述的實施方式之範疇。
圖式中顯示的許多細節、操作、尺寸、角度和其他特徵僅是說明特定實施方式。因此,在不偏離本案揭示內容之精神或範疇的情況下,其他實施方式能夠具有其他細節、部件、尺寸、角度和特徵。此外,可以在沒有下文所描述的諸多細節的情況下實行本案揭示內容的進一步實施方式。
特徵是基板表面中的凹部。特徵能夠具有許多不同的形狀,該等形狀包括但不限於圓柱、橢圓、矩形、正方形、其他多邊形凹部、和溝槽。
深寬比(aspect ratio)是特徵之深度對特徵之臨界尺寸(例如,寬度/直徑)的比較。透過所揭示之方法形成的特徵可以是高深寬比特徵。在一些實施方式中,高深寬比特徵是具有至少約5、至少約10、至少約20、至少約30、至少約40、至少約50、至少約60、至少約80,或至少約100的深寬比的特徵。透過所揭示的方法形成的特徵的臨界尺寸可以是約200nm或更小,例如約100nm或更小,約50nm或更小,或約20nm或更小。
在一些蝕刻製程中,低溫下的蝕刻(諸如低溫蝕刻)用於在冷的溫度下移除有高深寬比(HAR)之特徵的元件中的材料。低溫蝕刻在蝕刻製程期間冷卻元件,以防止能影響特徵之蝕刻輪廓的不需要的副反應。習知低溫基於氟的蝕刻製程傾向各向同性蝕刻,這可能過度蝕刻特徵的側壁,導致特徵關鍵尺寸損失。保護側壁免受過度蝕刻的一種解決方案使用氧以鈍化特徵之矽側壁。氧與矽側壁反應,而形成氧化矽鈍化層,使得特徵之底部部分受到離子轟擊,同時側壁受氧化矽鈍化層保護。然而,難以平衡氟和氧的比例以控制鈍化速率和蝕刻速率。此外,隨著深寬比改變,鈍化速率和蝕刻速率也改變,這使得難以達成在同一晶片上具不同深寬比的多個結構的一致均勻蝕刻。再者,氧化矽鈍化層的形成會從特徵之側壁消耗矽,這能影響特徵的臨界尺寸。
在本案揭示內容的一個態樣中,提供一種用於在低溫下蝕刻的方法。該方法在諸如特徵之側壁的暴露表面上由稀有氣體形成惰性層,以在蝕刻製程之前鈍化側壁。惰性層抑制自發蝕刻,從而能夠使用氟之類等腐蝕性化學條件(chemistry)蝕刻 HAR 特徵。
在一個實施方式中,將含有特徵的基板冷卻至稀有氣體之三相點附近的溫度。不受理論的束縛,但相信將基板冷卻至稀有氣體之三相點附近的溫度容許冷凝的稀有氣體得以藉由表面分散力流動且使特徵之暴露表面鈍化。與使用氧鈍化不同,惰性層不像已知的基於氧之製程那樣消耗矽。然後,將基板暴露於含氟氣體,以在惰性層上形成含氟層。惰性層的存在防止含氟氣體蝕刻特徵。然後將惰性層和含氟層暴露於能量源(諸如電漿或紫外線光子活化),以從惰性層和含氟層形成鈍化層。然後,將基板暴露於離子,以從基板之朝上表面各向異性蝕刻材料。
圖1是電漿處理腔室100的一個範例的剖面示意圖,該電漿處理腔室100顯示為配置成蝕刻腔室,具有基板支撐組件101。電漿處理腔室100能夠用於執行本文所述的低溫蝕刻製程。基板支撐組件101可操作以將表面或工件(例如基板300)均勻地維持在低溫處理溫度。維持在低溫處理溫度下的基板300的乾反應性離子蝕刻會使離子能夠以減少的自發蝕刻轟擊設置在基板300上的材料的朝上的表面,而使得形成有平滑、垂直側壁的溝槽。例如,當離子繼續轟擊低k介電材料的朝上表面的同時,在均勻地維持在低溫處理溫度的基板300上所設置的低k介電材料的孔隙中離子的擴散減少,而形成具有光滑、垂直側壁的溝槽。此外,能夠在低溫處理溫度下改善蝕刻一種材料相對於另一種材料的選擇性。例如,矽(Si)和二氧化矽 (SiO 2)之間的選擇性隨著溫度的降低呈指數增加。
電漿處理腔室100包括腔室主體102,該腔室主體102具有包圍處理區域110的側壁104、底部106和蓋108。注射設備112耦接腔室主體102之側壁104及/或蓋108。氣體控制盤(gas panel)114耦接注射設備112以容許將處理氣體提供到處理區域110中。注射設備112可以是一或多個噴嘴或入口端口,或者替代地為噴頭(showerhead)。處理氣體連同任何處理副產物一起經過形成在腔室主體102之側壁104或底部106中的排氣通口116從處理區域110移除。排氣通口116耦接泵送系統127,該泵送系統127包括用於控制處理區域110內的真空水準的節流閥與泵。
可以賦能(energize)處理氣體,以在處理區域110內形成電漿。可藉由將RF功率電容式或電感式耦合處理氣體,而賦能處理氣體。複數個線圈118設置在電漿處理腔室100的蓋108上方,且透過匹配電路120耦接RF電源122。RF電源122能夠是低頻、高頻、或超高頻。
基板支撐組件101設置在注射設備112下方的處理區域110中。基板支撐組件101包括ESC103和ESC底座組件105。ESC底座組件105耦接ESC103與設施板107。設施板107由接地板111支撐且配置為助於與基板支撐組件101的電、冷卻、加熱和氣體連接。接地板111由處理室的底部106支撐。絕緣板109使設施板107與接地板111絕緣。
ESC底座組件105包括耦接低溫冷卻器(cryogenic chiller)117 的底座通道 115。低溫冷卻器117提供基礎流體(諸如冷媒(refrigerant))至底座通道 115, 而使得ESC底座組件105(且因此基板300)可維持在預定的低溫溫度。類似地,設施板107包括耦接冷卻器119的設施通道113。冷卻器119將設施流體提供至設施通道113,而使得設施板107維持在預定溫度。在一個範例中,基礎流體將ESC底座組件105維持在高於設施板107之溫度的溫度。一個態樣中(其可與本文所述的其他態樣結合),低溫冷卻器117耦接界面箱,以控制基礎流體之流速。基礎流體包含一組成物,該組成物在操作壓力下於低於攝氏-50度的低溫溫度下維持液體。基礎流體通常是絕緣的,使得當循環通過基板支撐組件101時不形成經過基礎流體的電路徑。合適的設施流體的非限制性範例包括氟化熱傳流體。
ESC103具有支撐表面及與該支撐表面相對的底表面132。ESC103能夠由陶瓷材料製成,諸如氧化鋁(Al2O3)、氮化鋁(AlN)、或其他合適的材料或聚合物,例如聚醯亞胺、聚醚醚酮、聚芳醚酮等。
ESC103包括設置在該ESC103中的吸附電極(chucking electrode)126。吸附電極126可配置成單極或雙極電極,或是其他合適的佈置。吸附電極126透過RF濾波器與設施板107耦接吸附電源134,該吸附電源134提供DC功率以將基板300靜電式固定至ES103的支撐表面。RF濾波器防止在電漿處理腔室100內用於形成電漿(未示出)的RF功率損壞電氣設備或在腔室外呈現電氣上的危險。
ESC103包括嵌於該ESC103中的一個或多個電阻加熱器128。電阻加熱器128用於控制ESC103之溫度,該ESC103是由ESC底座組件105冷卻;使得可以維持適合處理在基板支撐組件101之支撐表面上所設置的基板300的低溫處理溫度。電阻加熱器128透過設施板107和 RF濾波器耦接加熱器電源136。RF濾波器防止在電漿處理腔室100內用於形成電漿(未示出)的RF功率損壞電氣設備或在腔室外呈現電氣上的危險。加熱器電源136可以提供500瓦或更多的功率給電阻加熱器128。加熱器電源136包括控制器(未示出),該控制器用於控制加熱器電源136的操作,該加熱器電源136通常設置成加熱基板300達到預定低溫溫度。在一個態樣中(其可與本文所述的其他態樣結合),電阻加熱器128包括複數個橫向分離的加熱區塊,其中控制器使電阻加熱器128的至少一個區塊能夠相對於位在其餘區塊之一或多者中的電阻加熱器128進行優先加熱。舉例而言,電阻加熱器128可以同心地排列在多個分離的加熱區塊中。電阻加熱器128將基板300維持在適合處理的低溫處理溫度。在一個態樣中(其可與本文所述的其他態樣結合),低溫處理溫度低於約攝氏-10度。例如,低溫處理溫度介於約攝氏-10度至約攝氏-150度之間。
電漿處理腔室100進一步包括系統控制器160,該系統控制器160可操作以控制電漿處理腔室100的各種態樣。系統控制器160助於整個電漿處理腔室100的控制和自動化,且可包括中央處理單元(CPU)、記憶體、和支援電路(或I/O)。軟體指令和數據可以被編碼且儲存在記憶體中以指示CPU。系統控制器160能夠經由例如系統匯流排與電漿處理腔室100的部件中的一或多個部件通訊。系統控制器160可讀的程式(或電腦指令)決定哪些任務可在基板上執行。在一些態樣中,該程式是系統控制 器160可讀的軟體,該軟體能夠包括編碼以控制多區段環的移除和置換。雖然圖中顯示單一系統控制器160,但應理解,多個系統控制器可與本文所述之態樣一併使用。
圖2繪示根據本文揭示之態樣的蝕刻在基板中之特徵的方法200的流程圖。圖3A至圖3E繪示根據本文揭示之態樣的蝕刻製程的各個階段。雖然方法200和圖3A至圖3E是在矽基板中蝕刻高深寬比特徵的脈絡中討論,但應理解方法200可以用於蝕刻其他類型的基板中的其他特徵。
方法200開始於操作210,將基板裝載至腔室中,該腔室諸如圖1中描繪的電漿處理腔室100。在一個範例中,基板300定位在基板支撐組件(例如基板支撐組件101)上,該基板支撐組件具有可操作以冷卻基板的冷卻器(例如冷卻器119)。該基板能夠是基板300。基板300包括塊體(bulk)矽層310,該塊體矽層310上設置有遮罩層312,該遮罩層312例如介電層,諸如氧化矽層。也能夠根據方法200處理沒有遮罩層312的基板300(即,只有矽層310)。基板300具有形成在該基板300上的至少一個特徵320。至少一個特徵320從基板300的頂表面322延伸一特徵深度至底表面324。至少一個特徵320具有由第一側壁326a和第二側壁326b界定的寬度。
方法200在操作220繼續,其中將基板300冷卻到低溫溫度。如本文所用,低溫溫度是指約攝氏-100度或更低的溫度。在一些範例中,低溫溫度可以在某個範圍內,例如從約攝氏-160度到攝氏-150度,或從約攝氏-140度 到攝氏-120度,或者是介於約攝氏-120度至約攝氏-100度之間。在一些範例中,將基板300冷卻至約攝氏-100度或更低、或約攝氏-120度或更低、或約攝氏-140度或更低、或約攝氏-150度或更低的溫度。在這些或其他範例中,可將基板300冷卻至約攝氏-150度或更高、或約攝氏-140度或更高、或約攝氏-120度或更高、或約攝氏-100度或更高的溫度。理想範圍會是取決於多種因素,包括但不限於所使用的化學條件(例如所用的稀有氣體的三相點溫度)、所蝕刻之特徵的幾何(geometry)以及所蝕刻之材料的類型。如本文別處提及,基板的溫度可透過冷卻器控制。冷卻器的溫度可以低於基板本身的溫度。
如本文所用,除非另有說明,希望否則基板的溫度是指基板支撐組件的溫度。此溫度也可稱為冷卻器溫度。基板支撐組件能夠透過使用各種加熱和冷卻機制控制基板的溫度。
在一態樣中,將基板冷卻到低溫溫度能夠涉及使冷卻流體流過基板支撐件中或附近的管道。在另一態樣中,將基材冷卻至低溫溫度能夠涉及在低溫溫度下的單一或混合冷媒在基材支撐件內的循環。在一個範例中,使用低溫冷卻器117冷卻基板300,以將基板300冷卻至低溫溫度。
方法200在操作230繼續,其中使稀有氣體混合物流入腔室,以用惰性層330塗佈基板的多個部分,如圖3B所示。稀有氣體混合物包括第一稀有氣體、由第一稀有 氣體組成、或基本上由第一稀有氣體組成。如本文所用,術語「基本上由第一稀有氣體組成」是指稀有氣體混合物的稀有氣體成分大於或等於稀有氣體混合物的約95%、98%或99%。第一稀有氣體選自氬(Ar)、氦(He)、氖(Ne)、氙(Xe)、氪(Kr)、或上述氣體之組合。在一個範例中,第一稀有氣體是氙或氙前驅物氣體。在另一個範例中,第一稀有氣體是氪。稀有氣體混合物一般不含蝕刻劑,這意味著稀有氣體混合物不含有任何蝕刻劑氣體。在一個範例中,處理區域110在操作230期間由第一稀有氣體組成或基本上由第一稀有氣體組成。在一個範例中,操作230是無電漿操作,這意味著在處理區域110中不存在電漿。與用氧鈍化不同,惰性層330不像已知的基於氧的製程那樣消耗矽。
當第一稀有氣體在基板300的暴露表面上冷凝時,形成惰性層330。在圖3B所描繪的範例中,惰性層330形成於頂表面322、底表面324、第一側壁326a及第二側壁326b上。惰性層330可以是共形(conformal)層或非共形層。在操作230期間,稀有氣體混合物流入處理區域110,同時基板300維持在低溫溫度。選擇低溫溫度,使得稀有氣體混合物能夠藉由表面分散力流動,並且鈍化基板300的暴露表面。在一個範例中,選擇低溫溫度以涵蓋稀有氣體的三相點溫度。
在一個範例中,其中稀有氣體是氙,其三相點溫度為攝氏-112度,而低溫溫度維持在約攝氏-140度至約攝 氏-100度的範圍內,例如,在從約攝氏-120度到約攝氏-105度或從約攝氏-112度到約攝氏-105度的範圍內。將基板維持在涵蓋三相點溫度的低溫溫度下,容許氙以氣體流入處理區域110中,且在冷卻的基板300上冷凝,以形成氙層且鈍化特徵的暴露表面。
在另一範例中,在稀有氣體是氪,其三相點為約攝氏-158度,低溫溫度維持在從約攝氏-150度到約攝氏-170度的範圍內,例如,從約攝氏-158攝氏度到約攝氏-150度。將基板冷卻至略高於-158度的溫度容許冷凝的氪形成氪層且鈍化特徵的暴露表面。
在一個範例中,在操作230期間,對於適當尺寸的腔室中的300mm基板而言,稀有氣體的流速能為從約50sccm至約500sccm(例如,從約50sccm到300sccm)。稀有氣體能夠流入腔室以維持約10毫托耳至約100毫托耳的總腔室壓力(例如,介於約25毫托耳至約80毫耳之間;介於約30毫托耳至約70毫托耳之間;介於約25毫托耳至約40毫托耳之間;或介於約60毫托耳至約80毫托耳之間)。
方法200在操作240繼續,其中含氟氣體混合物流入腔室以用含氟層340塗佈惰性層330,如圖3C所示。含氟氣體混合物包括含氟氣體、由含氟氣體組成、或基本上由含氟氣體組成。如本文所用,術語「基本上由含氟氣體組成」是指含氟氣體混合物的氟氣成分大於或等於含氟氣體混合物的約95%、98%或99%。含氟氣體選自SF6、 NF3、F2C4H8、CHF3或上述氣體之組合。在一範例中,含氟前驅氣體為NF3。在另一範例中,含氟前驅氣體是SF6。在一個範例中,處理區域110由含氟氣體組成或基本上由含氟氣體組成。在一個範例中,操作240是無電漿操作,這意味在操作240期間電漿不存在於處理區域110中。
一個態樣中,含氟氣體混合物進一步包括稀有氣體。該稀有氣體能夠選自氬(Ar)、氦(He)、氖(Ne)、氙(Xe)、氪(Kr)、或上述氣體之組合。
當含氟氣體冷凝在惰性層330的暴露表面上時,形成含氟層340。在圖3C描繪的範例中,含氟層340形成在惰性層330的頂表面332、惰性層330的底表面334、惰性層的第一側壁336a、和惰性層330的第二側壁336b上。含氟層340能夠是共形層或非共形層。在操作240期間,含氟氣體流入腔室,同時基板維持在低溫溫度。選擇低溫溫度,使得含氟氣體能夠藉由表面分散力流動,且鈍化基板的表面。在一個範例中,含氟氣體是SF6,低溫溫度維持在約攝氏-120度到約攝氏-105度。將基板維持在此低溫溫度容許含氟氣體以氣體流入腔室,且冷凝在沉積的惰性層330上。
在一個範例中,於操作240期間,對於適當尺寸的腔室中的300mm基板而言,含氟氣體的流速能夠從約50sccm到約500sccm(例如,從約50sccm到約300sccm)。含氟氣體能夠流入腔室以維持約30毫托耳至約110毫托耳的總腔室壓力(例如,介於約30毫托耳至約 100毫托耳之間;介於約40毫托耳至約80毫托耳之間;或介於約40毫托耳至約50毫托耳之間;或介於約70毫托耳至約80毫托耳之間)。在一個範例中,操作240期間的總腔室壓力略高於操作230期間的總腔室壓力。例如,操作230期間的總腔室壓力能夠是從約25毫托耳至約80毫托耳,而操作240期間的總腔室壓力可以是從約40毫托耳至約85毫托耳。
在一個範例中,操作230和240不重疊意味著操作230的稀有氣體流在操作240的進入處理區域110的含氟氣體流開始之前停止。在另一範例中,操作230和240部分重疊意味著操作230的稀有氣體在操作240的含氟氣體開始時仍然正在流入處理區域中。
在操作250,惰性層330和含氟層340暴露於能量而形成鈍化層350,如圖3D所示。該能量活化惰性層330和含氟層340,而在特徵320的側壁326a、326b上形成鈍化層350。不受理論的束縛,但相信鈍化層350防止或減緩當在垂直方向上蝕刻特徵320時特徵320的橫向蝕刻。在惰性層330由氙形成且含氟層340由SF6形成的一個範例中,惰性層330和含氟層340反應以形成氟化氙鈍化層。氙與氟形成穩定的分子。氟化氙能夠包括二氟化氙(XeF2)、四氟化氙(XeF4)和六氟化氙(XeF6)中的至少一種。
能量源提供激發能量,諸如具有紫外線或RF頻率的能量,以活化沉積的惰性層330和含氟層340而形成鈍化層350。一個態樣中,從紫外線(UV)源形成能量,且UV 光子活化沉積的惰性層330和含氟層340,而形成鈍化層350。在一個範例中,UV功率能夠是從約20%到約100%(例如,約20%至約80%;從約30%至約50%)。UV功率能夠介於約200瓦至約3,000瓦之間(例如,介於約1,100瓦至約2,500瓦之間;介於約1,500瓦至約2,000瓦之間)。在另一範例中,UV功率能夠是從約20%至約100%(例如,約20%至約80%;約30%至約50%)。UV功率能夠介於約200瓦至約1,000瓦之間(例如,介於約200瓦至約500瓦之間;介於約250瓦至約350瓦之間)。
在另一態樣中,能量是在電漿前驅物氣體混合物存在下由射頻(RF)電源形成的電漿。暴露於RF功率使電漿前驅物氣體混合物的至少一部分離子化,形成電漿。以介於約1,000W至約5,000W之間(例如,介於約2,000W至約3,000W之間、或約2,500W)的功率水準施加頻率介於約10kHz至約14MHz之間的RF功率,以產生電漿。在一個範例中,使用13.56MHz的頻率。在另一範例中,使用多達400kHz的較低頻率,例如350kHz。能夠以從約10瓦至約500瓦(例如,約200瓦至約400瓦;約250瓦)的功率水準施加次級功率。電漿前驅物氣體混合物包括惰性氣體。在一個範例中,惰性氣體是氦,並且電漿活化在處理區域110中產生氦離子,而活化沉積的惰性層330和含氟層340以形成鈍化層350。在另一範例中,惰性氣體包括氬和氦的組合,且電漿活化在處理區域110中產生離子,而活化沉積的惰性層330和含氟層340以形成鈍化層 350。在一個範例中,操作250是無偏壓製程,這意味著不對基板施加偏壓。
一個態樣中,在操作250期間,惰性層330和含氟層340暴露於離子流(ion flux)以形成鈍化層350。離子流可以是一種或多種類型的具低離子能量的原子或分子物種。因此,一個態樣中,該物種助於惰性層330與含氟層340的反應,而非與惰性層330和含氟層340發生化學反應,因此離子流是源自與目標成分有相對低化學反應性的源氣體。示範性的離子物種包括氦離子、氖離子、氙離子、氮離子、或伴隨氦離子的氬離子。
在一個範例中,在操作250期間,對於適當尺寸的腔室中的300mm基板而言,氦氣的流速能夠是從約100sccm到大約500sccm(例如,從約100sccm到約300sccm)。氦氣能夠流入腔室中,以維持約10毫托耳至約30毫托耳(例如,介於約10毫托耳至約20毫托耳之間;或介於約20毫托耳至約30毫托耳之間)的總腔室壓力。在一個範例中,在操作250期間維持低溫溫度。在一些實施方式中,基板的溫度能夠斜線變化(ramp)至介於約攝氏500度至約攝氏1100度之間,例如約攝氏800度。
在操作260,以離子流轟擊基板/特徵以蝕刻基板。在一個範例中,離子流為各向異性(anisotropic),使得特徵的鈍化側壁的暴露減少。離子流轟擊鈍化層350的覆於水平表面上方的部分,該水平表面諸如為基板特徵的頂表面322與底表面324,如圖3E所示。移除覆蓋頂表 面322的鈍化層350會暴露遮罩層312,移除覆蓋底表面324的鈍化層會暴露特徵320底部之處的矽材料。鈍化層350的部分360a、360b留在側壁326a、326b上。
能夠透過使用來自操作250的相同氣體和低頻RF功率產生離子流。能夠透過使用低頻RF源功率從惰性氣體產生離子流。離子流可以是一種或多種類型的有低離子能量的原子或分子物種。示範性離子物種包括氦離子、氖離子、氙離子、氮離子、氬離子或上述離子之組合,上述物種具有低離子化位能,使得能夠提供非常低的電漿DC偏壓以減少離子流的能量水準。有利的是製程壓力低於10毫托耳,以為了更有方向性,且更有利的是低於5毫托耳。已經發現,取決於進料氣體的離子化位能,50W到100W之數量級的低RF功率有利於藉由將碳物種從矽-氧化物基質(matrix)中剔除,而修飾低k介電膜。
在一個範例中,惰性氣體是氦,並且電漿活化在處理區域110中產生氦離子,而轟擊且活化鈍化層350。在另一範例中,惰性氣體是氦和氬的混合物,電漿活化在處理區域110中產生氦離子,而轟擊且活化鈍化層350。來自活化的鈍化層350的氟從基板300的底表面324蝕刻矽。
在操作260期間,也將偏壓施加至基板300,以引導離子朝向基板300的水平表面。可使用從約50瓦到約1500瓦的功率(例如從約50瓦到約250瓦;或從約50瓦到約100瓦)產生偏壓。一個態樣中,將RF偏壓功率施加到基板支撐組件101中的電極,例如吸附電極126。在一個 範例中,可以施加小於500瓦,例如介於約50瓦到約250瓦之間、例如約50瓦到約100瓦的RF偏壓功率,其頻率在介於約2MHz至約13.56MHz之間。
不受理論的束縛,但相信以離子流轟擊鈍化層350將氟與稀有元素(noble element)分開,而容許氟得以與矽層310的矽結合且從矽層310移除或「蝕刻」矽。操作260的蝕刻能夠被認為是原子層蝕刻或分子級蝕刻(MLE),因為被移除的部分是在矽膜中分子成分的尺寸的數量級。
請注意,操作230至260可在鈍化層修復、隨後蝕刻閘極材料的循環中重複地執行或循環,以達成矽材料的目標蝕刻深度。
實施方式能夠包括以下潛在優點中的一或多者。藉由利用本文所述的鈍化和蝕刻技術,能夠以受控方式蝕刻和形成有高深寬比的特徵,這能夠提供具有實質上銳利的直角和直立(例如,筆直的、垂直的)側壁的目標輪廓,且該側壁有陡峭的斜率及準確的尺寸。使用稀有氣體的惰性層作為蝕刻的前驅物提供了一種容許在低溫下進行原子層蝕刻的方案。低溫下的原子層蝕刻能夠減少或消除側壁蝕刻,且提供更垂直的特徵,這改善了元件性能和良率。此外,由於第一層的前驅物是惰性的,所以能夠將類似氟的侵蝕性化學條件用於蝕刻製程,同時抑制任何自發蝕刻。
因此,提供了蝕刻矽材料以形成具有目標邊緣/轉角輪廓和深寬比的特徵的實施方式。透過順著蝕刻製程利 用鈍化模式和蝕刻模式,可以獲得受控的離子軌跡/方向性以及側壁/轉角鈍化保護,從而以一方式蝕刻矽層,該方式在矽層中產生多個特徵,該等特徵有精確且直角的轉角與垂直側壁輪廓以及特徵深寬比。此外,鈍化和蝕刻製程可以在單一腔室中不破真空地執行,這減少系統的複雜度。
本說明書中描述的實施方式和所有功能操作能夠在數位電子電路系統中或在電腦軟體、韌體或硬體中實施,包括本說明書中揭示的結構性手段及其結構的等效例,或上述各項之組合。在本文描述的實施方式能夠實施為一或多個非暫態電腦程式產品,即在機器可讀儲存裝置中有形地實施的一或多個電腦程式,以藉由數據處理設備執行,或是控制數據處理設備之操作,該設備例如可程式化處理器、電腦或多個處理器或電腦。
本說明書中描述的製程和邏輯流程能夠由一個或多個可程式化處理器執行,該處理器執行一或多個電腦程式,以藉由對輸入數據進行操作且生成輸出而執行功能。製程和邏輯流程也能夠由專用邏輯電路系統執行,且設備也可實施作為專用邏輯電路系統,例如,FPGA(現場可程式化邏輯閘陣列)或ASIC(特殊應用積體電路)。
術語「數據處理設備」涵蓋用於處理數據的所有設備、設備和機器,包括(舉例而言)可程式化處理器、電腦、或多個處理器或電腦。除了硬體之外,該設備能夠包括編碼,該編碼產生用於所關注之電腦程序的執行環境,例如,構成處理器韌體、協定疊、數據庫管理系統、 操作系統、或上述各項之一或多者之組合的編碼。適合執行電腦程式的處理器包括(舉例而言)通用和專用微處理器,以及任何類型的數位電腦的任何一或多種處理器。
適用於儲存電腦程式指令和數據的電腦可讀媒體包括所有形式的非揮發性記憶體、媒體和記憶體裝置,包括(舉例而言)半導體記憶體裝置,例如EPROM、EEPROM、和快閃記憶體裝置;磁碟,例如內部硬碟或可移除之磁碟;磁光碟;及CD ROM和DVD-ROM磁碟。處理器和記憶體能夠由專用邏輯電路補充或併入專用邏輯電路系統中。
當介紹本案揭示內容之元件或其示範性態樣或其實施方式時,希望冠詞「一」、「該」及「所述」意味存在一個或多個元件。
希望術語「包括」、「包含」和「具有」是包含性的(inclusive),且意味除了所列元件之外可能還有其他元件。
雖然前述內容是針對本案揭示內容的態樣,但是在不脫離本案揭示內容之基本範疇的情況下可設計本案揭示內容的其他和進一步的態樣,並且其範疇由所附的申請專利範圍所確定。
100:處理腔室
101:基板支撐組件
102:腔室主體
103:ESC
104:側壁
105:ESC底座組件
106:底部
107:設施板
108:蓋
109:絕緣板
110:處理區域
111:接地板
112:注射設備
113:設施通道
114:氣體控制盤
115:底座通道
116:排氣通口
117:冷卻器
118:線圈
119:冷卻器
120:匹配電路
122:RF電源
126:吸附電極
127:泵送系統
128:電阻加熱器
132:底表面
134:吸附電源
136:加熱器電源
160:系統控制器
200:方法
210~260:操作
300:基板
310:矽層
312:遮罩層
320:特徵
322:頂表面
324:底表面
326a,326b:側壁
330:惰性層
332:頂表面
334:底表面
340:含氟層
336a,336b:側壁
350:鈍化層
360a,360b:部分
為了能夠詳細理解本案揭示內容的上述特徵的方式,可藉由參考實施方式(其中一些於所附圖式中說明)而獲得上文簡要概括的實施方式的更特定的描述。然而,應注意,所附圖式僅說明本案揭示內容的典型實施方式,因此不應被視為對本案揭示內容範疇的限制,因為本案揭示內容可容許其他等效實施方式。
圖1繪示根據本文揭示之態樣的電漿處理腔室的一個範例的剖面視圖。
圖2繪示根據本文揭示之態樣的蝕刻在基板中的特徵之方法的流程圖。
圖3A至圖3E繪示根據本文揭示之態樣的蝕刻製程的各個階段。
為了有助理解,在可能的情況下使用相同的元件符號指定圖式中共通的相同元件。考量一個實施方式的元件與特徵可有益地併入其他實施方式,而無需贅述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
210~260:操作

Claims (20)

  1. 一種蝕刻方法,包括:使一第一稀有氣體(noble gas)流進一處理腔室的一處理區域;使一基板的一暴露區域接觸該第一稀有氣體,使得該第一稀有氣體吸附於該暴露區域的一表面上,其中該基板維持在一低溫(cryogenic)的溫度,該低溫的溫度涵蓋該第一稀有氣體的一三相點溫度;在該暴露區域的該表面上由該第一稀有氣體形成具一預定厚度的一第一層;使一含氟前驅物氣體流進該處理區域;在該第一層上從該含氟前驅物氣體形成具一預定厚度的一第二層;從該第一層與該第二層形成一鈍化層;及從該基板的多個暴露區域蝕刻材料。
  2. 如請求項1所述之方法,其中該低溫的溫度是從約攝氏-105度至約攝氏-120度。
  3. 如請求項1所述之方法,其中該低溫的溫度是從約攝氏-150度至約攝氏-160度。
  4. 如請求項1所述之方法,其中該第一稀有氣體是選自氙與氪組成的群組。
  5. 如請求項3所述之方法,其中該含氟前驅物氣體是選自SF6、NF3及F2組成的群組。
  6. 如請求項1所述之方法,其中重複該蝕刻方 法達多個循環以達成該基板的一目標蝕刻深度。
  7. 如請求項1所述之方法,進一步包括:在使該含氟前驅物氣體流進該處理區域之前,停止該第一稀有氣體進入該處理區域的流動。
  8. 如請求項1所述之方法,其中使該第一稀有氣體流進該處理區域以及使該含氟前驅物氣體流進該處理區域至少部分地重疊。
  9. 如請求項1所述之方法,其中形成該鈍化層包括:將該第一層與該第二層暴露於能量,該能量選自由電漿與紫外線光子組成之群組。
  10. 如請求項1所述之方法,其中該基板包括一低k介電材料。
  11. 如請求項1所述之方法,其中該基板包括一矽層。
  12. 一種蝕刻方法,包括:於定位在一處理腔室的一處理區域中的一基板支撐件上接收一基板,該基板支撐件具有一冷卻器(chiller);使一第一稀有氣體流進該處理區域;使該基板的一暴露區域接觸該第一稀有氣體,使得該第一稀有氣體吸附於該暴露區域的一表面上,其中藉由該冷卻器將該基板冷卻至約攝氏-100度或更低的一低溫的溫度,且該低溫的溫度涵蓋該第一稀有氣體的一三相點溫度; 在該暴露區域的該表面上由該第一稀有氣體形成具一預定厚度的一第一層;使一含氟前驅物氣體流進該處理區域;在該第一層上從該含氟前驅物氣體形成具一預定厚度的一第二層;從該第一層與該第二層形成一鈍化層;及從該基板的多個暴露區域蝕刻一材料。
  13. 如請求項12所述之方法,其中該低溫的溫度是從約攝氏-105度至約攝氏-120度。
  14. 如請求項12所述之方法,其中該含氟前驅物氣體是選自SF6、NF3及F2組成的群組。
  15. 如請求項14所述之方法,其中該第一稀有氣體是氙。
  16. 如請求項12所述之方法,其中從該基板的該多個暴露區域蝕刻該材料包括:施加一偏壓電壓至該基板支撐件中的一電極;及使氦氣流進該處理區域。
  17. 如請求項12所述之方法,其中該鈍化層形成在一特徵之多個側壁上,該特徵形成於該基板中,並且當該特徵於該基板中以一垂直方向受蝕刻時該鈍化層防止或減緩該特徵的橫向蝕刻。
  18. 一種蝕刻方法,包括:於定位在一處理腔室的一處理區域中的一基板支撐件上接收一基板,該基板具有一基板表面及形成於該基板 表面上的至少一個特徵,該至少一個特徵從該基板表面延伸且具有多個側壁與一底表面,該基板支撐件具有一冷卻器,該冷卻器可操作以冷卻該基板;將該基板冷卻至一低溫的溫度,該低溫的溫度涵蓋一氙前驅物氣體的一三相點溫度;在至少該等側壁上面形成一氟化氙鈍化層,包括:使該基板接觸該氙前驅物氣體,使得該氙前驅物氣體在該等側壁之一表面上形成具一預定厚度的一氙層;使該氙層接觸一含氟前驅物氣體,而在該氙層上形成具一預定厚度的一含氟層;將該氙層與該含氟層暴露於紫外線光子,而形成該氟化氙鈍化層;及從該特徵之該底表面蝕刻一材料。
  19. 如請求項18所述之方法,其中從該特徵之該底表面蝕刻該材料包括:施加一偏壓電壓至該基板支撐件中的一電極;使氦氣流進該處理區域,而形成多個氦離子;及以該等氦離子轟擊該氟化氙鈍化層。
  20. 如請求項19所述之方法,其中從該特徵之該底表面蝕刻該材料包括:將該底表面暴露於來自該氟化氙鈍化層的氟。
TW112133789A 2020-06-18 2021-05-31 使用稀有氣體的低溫原子層蝕刻 TWI855851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/905,246 2020-06-18
US16/905,246 US11087989B1 (en) 2020-06-18 2020-06-18 Cryogenic atomic layer etch with noble gases

Publications (2)

Publication Number Publication Date
TW202403876A TW202403876A (zh) 2024-01-16
TWI855851B true TWI855851B (zh) 2024-09-11

Family

ID=77179393

Family Applications (3)

Application Number Title Priority Date Filing Date
TW110119629A TWI817131B (zh) 2020-06-18 2021-05-31 使用稀有氣體的低溫原子層蝕刻
TW112133789A TWI855851B (zh) 2020-06-18 2021-05-31 使用稀有氣體的低溫原子層蝕刻
TW113130802A TWI892799B (zh) 2020-06-18 2021-05-31 使用稀有氣體的低溫原子層蝕刻

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110119629A TWI817131B (zh) 2020-06-18 2021-05-31 使用稀有氣體的低溫原子層蝕刻

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW113130802A TWI892799B (zh) 2020-06-18 2021-05-31 使用稀有氣體的低溫原子層蝕刻

Country Status (6)

Country Link
US (3) US11087989B1 (zh)
JP (2) JP7449419B2 (zh)
KR (2) KR102799686B1 (zh)
CN (1) CN115836381A (zh)
TW (3) TWI817131B (zh)
WO (1) WO2021257185A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11087989B1 (en) * 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
KR102489934B1 (ko) * 2021-02-17 2023-01-18 대전대학교 산학협력단 식각 처리 장치 및 식각 처리 방법
US20240222132A1 (en) * 2022-12-28 2024-07-04 Tokyo Electron Limited DENSIFICATION AND REDUCTION OF SELECTIVELY DEPOSITED Si PROTECTIVE LAYER FOR MASK SELECTIVITY IMPROVEMENT IN HAR ETCHING
KR102847950B1 (ko) * 2023-05-02 2025-08-21 한양대학교 산학협력단 기판 처리 방법 및 장치
US20240404837A1 (en) * 2023-05-30 2024-12-05 Applied Materials, Inc. Halogen-free etching of silicon nitride
US20250210367A1 (en) * 2023-12-21 2025-06-26 Applied Materials, Inc. Atomic layer etching of silicon oxide at cryogenic temperature
US20250246435A1 (en) * 2024-01-31 2025-07-31 Applied Materials, Inc. Cryogenic etching of silicon-containing materials
US20250279284A1 (en) * 2024-02-29 2025-09-04 Applied Materials, Inc. Removal of organic material from high aspect ratio structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062494A1 (en) * 2009-09-17 2011-03-17 International Business Machines Corporation Structure with isotropic silicon recess profile in nanoscale dimensions
CN106783584A (zh) * 2015-11-19 2017-05-31 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法
TW201901794A (zh) * 2017-03-30 2019-01-01 美商蘭姆研究公司 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0729175A1 (en) * 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
EP1132956A4 (en) 1998-10-29 2005-04-27 Tokyo Electron Ltd VACUUM GENERATOR UNIT
JP2001357997A (ja) * 2000-06-13 2001-12-26 Teikoku Electric Mfg Co Ltd レーザプラズマx線発生装置
JP2002043381A (ja) 2000-07-19 2002-02-08 Tokyo Electron Ltd ウエハ温度制御装置
WO2002071446A2 (en) 2001-03-02 2002-09-12 Tokyo Electron Limited Method and apparatus for active temperature control of susceptors
US7161121B1 (en) 2001-04-30 2007-01-09 Lam Research Corporation Electrostatic chuck having radial temperature control capability
KR100904361B1 (ko) 2003-03-28 2009-06-23 도쿄엘렉트론가부시키가이샤 기판의 온도제어방법 및 시스템
KR101118863B1 (ko) 2004-01-30 2012-03-19 도쿄엘렉트론가부시키가이샤 유체 간극을 갖는 기판 홀더 및 그 기판 홀더를 제조하는방법
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7651583B2 (en) 2004-06-04 2010-01-26 Tokyo Electron Limited Processing system and method for treating a substrate
US7435353B2 (en) * 2004-12-09 2008-10-14 President And Fellows Of Harvard College Patterning by energetically-stimulated local removal of solid-condensed-gas layers and solid state chemical reactions produced with such layers
US20070039924A1 (en) * 2005-08-18 2007-02-22 Tokyo Electron Limited Low-temperature oxide removal using fluorine
CN101558477B (zh) 2005-08-23 2012-05-30 埃克提斯公司 间歇性蚀刻冷却
US8278222B2 (en) * 2005-11-22 2012-10-02 Air Products And Chemicals, Inc. Selective etching and formation of xenon difluoride
US20080217293A1 (en) 2007-03-06 2008-09-11 Tokyo Electron Limited Processing system and method for performing high throughput non-plasma processing
JP2011501874A (ja) 2007-09-14 2011-01-13 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Mems製造において使用されるエッチングプロセス
JP5198226B2 (ja) 2008-11-20 2013-05-15 東京エレクトロン株式会社 基板載置台および基板処理装置
CA2690697A1 (en) * 2009-01-27 2010-07-27 Air Products And Chemicals, Inc. Selective etching and formation of xenon difluoride
TWI506122B (zh) * 2012-09-20 2015-11-01 財團法人工業技術研究院 一種半導體晶片之蝕刻組成物及蝕刻方法
US9378941B2 (en) 2013-10-02 2016-06-28 Applied Materials, Inc. Interface treatment of semiconductor surfaces with high density low energy plasma
US9362131B2 (en) 2014-08-29 2016-06-07 Applied Materials, Inc. Fast atomic layer etch process using an electron beam
KR102019573B1 (ko) 2014-10-30 2019-09-06 도쿄엘렉트론가부시키가이샤 기판 적재대
JP6408903B2 (ja) 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP6600480B2 (ja) 2015-04-20 2019-10-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6499001B2 (ja) 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
WO2017046921A1 (ja) * 2015-09-17 2017-03-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP6604833B2 (ja) 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
US9997374B2 (en) 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6385915B2 (ja) 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP6587580B2 (ja) 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
JP6604911B2 (ja) 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP2018046185A (ja) 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
DE102016220248A1 (de) * 2016-10-17 2018-04-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und verfahren zum anisotropen drie-ätzen mit fluorgasmischung
US10566212B2 (en) * 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US20180197761A1 (en) 2017-01-10 2018-07-12 Axcelis Technologies, Inc. Active workpiece heating or cooling for an ion implantation system
JP6832171B2 (ja) 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6820206B2 (ja) 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法
US10504741B2 (en) 2017-02-28 2019-12-10 Tokyo Electron Limited Semiconductor manufacturing method and plasma processing apparatus
JP6807775B2 (ja) 2017-02-28 2021-01-06 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置
JP6861535B2 (ja) 2017-02-28 2021-04-21 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
US11276767B2 (en) * 2017-03-15 2022-03-15 International Business Machines Corporation Additive core subtractive liner for metal cut etch processes
JP6918554B2 (ja) 2017-04-06 2021-08-11 東京エレクトロン株式会社 可動体構造及び成膜装置
JP6924618B2 (ja) 2017-05-30 2021-08-25 東京エレクトロン株式会社 静電チャック及びプラズマ処理装置
US10950498B2 (en) 2017-05-31 2021-03-16 Applied Materials, Inc. Selective and self-limiting tungsten etch process
CN118263107A (zh) * 2018-03-16 2024-06-28 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程
KR102554014B1 (ko) 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
US11004729B2 (en) * 2018-06-27 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
US10991805B2 (en) * 2018-07-31 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP7113711B2 (ja) * 2018-09-25 2022-08-05 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体
US12412736B2 (en) 2018-09-28 2025-09-09 Lam Research Corporation Methods and systems for managing byproduct material accumulation during plasma-based semiconductor wafer fabrication process
US11437261B2 (en) 2018-12-11 2022-09-06 Applied Materials, Inc. Cryogenic electrostatic chuck
US11087989B1 (en) * 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062494A1 (en) * 2009-09-17 2011-03-17 International Business Machines Corporation Structure with isotropic silicon recess profile in nanoscale dimensions
CN106783584A (zh) * 2015-11-19 2017-05-31 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法
TW201901794A (zh) * 2017-03-30 2019-01-01 美商蘭姆研究公司 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑

Also Published As

Publication number Publication date
US11515166B2 (en) 2022-11-29
US11996294B2 (en) 2024-05-28
KR20230019982A (ko) 2023-02-09
JP2023531203A (ja) 2023-07-21
TWI892799B (zh) 2025-08-01
CN115836381A (zh) 2023-03-21
TW202503892A (zh) 2025-01-16
KR20250057936A (ko) 2025-04-29
TW202201532A (zh) 2022-01-01
TW202403876A (zh) 2024-01-16
TWI817131B (zh) 2023-10-01
KR102799686B1 (ko) 2025-04-22
JP2024099512A (ja) 2024-07-25
US11087989B1 (en) 2021-08-10
JP7449419B2 (ja) 2024-03-13
US20210398815A1 (en) 2021-12-23
US20230071505A1 (en) 2023-03-09
JP7779941B2 (ja) 2025-12-03
WO2021257185A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
TWI855851B (zh) 使用稀有氣體的低溫原子層蝕刻
TWI401741B (zh) Plasma etching method
CN101431023B (zh) 在基板上形成高纵横比特征的方法
JP5530088B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US6337277B1 (en) Clean chemistry low-k organic polymer etch
KR20160129769A (ko) 에칭 방법 및 에칭 장치
US8592327B2 (en) Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage
TWI809086B (zh) 蝕刻方法及電漿處理裝置
KR20030087637A (ko) 유기계 절연막의 에칭 방법 및 이중 상감 방법
TW202213502A (zh) 蝕刻方法及電漿蝕刻裝置
CN110164764A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
TW201707041A (zh) 蝕刻方法及蝕刻裝置
KR20220022881A (ko) 에칭 방법 및 플라즈마 처리 장치
TW201937593A (zh) 電漿蝕刻方法及電漿蝕刻裝置
TW202213505A (zh) 蝕刻方法及電漿處理裝置
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JP4653603B2 (ja) プラズマエッチング方法
TWI731190B (zh) 半導體裝置的製造方法
US11881410B2 (en) Substrate processing apparatus and plasma processing apparatus
TWI745590B (zh) 蝕刻多孔質膜之方法
US20080203056A1 (en) Methods for etching high aspect ratio features
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium