[go: up one dir, main page]

TWI854221B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI854221B
TWI854221B TW111115958A TW111115958A TWI854221B TW I854221 B TWI854221 B TW I854221B TW 111115958 A TW111115958 A TW 111115958A TW 111115958 A TW111115958 A TW 111115958A TW I854221 B TWI854221 B TW I854221B
Authority
TW
Taiwan
Prior art keywords
layer
channel
source
layers
germanium
Prior art date
Application number
TW111115958A
Other languages
English (en)
Other versions
TW202316665A (zh
Inventor
沙哈吉 Ｂ 摩爾
李承翰
張世杰
謝宛軒
蔡仲恩
劉致為
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202316665A publication Critical patent/TW202316665A/zh
Application granted granted Critical
Publication of TWI854221B publication Critical patent/TWI854221B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10P14/3411—
    • H10P14/3412—
    • H10P14/3452—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10P14/24—
    • H10P14/3211—
    • H10P14/3212—
    • H10P14/3251—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)

Abstract

本揭露提供了半導體結構及其形成方法。根據本揭露，半導體結構包含複數個奈米結構設置於基板上方以及閘極結構包繞每一個所述奈米結構。每一個所述奈米結構包含通道層，其沿著垂直於基板的方向包夾於兩個蓋層之間。

Description

半導體結構及其形成方法
本發明實施例是關於半導體結構，特別是關於多閘極電晶體。
半導體積體電路（integrated circuit ；IC）產業經歷了指數性的成長。現代科技在積體電路材料與設計上的進步已產生了好幾世代的積體電路，其中每一世代與上一世代相比都具有更小、更複雜的電路。在積體電路的發展過程中，功能密度（functional density）（亦即，單位晶片面積的互連裝置數目）大抵上會增加而幾何尺寸（geometry size）（亦即，即可使用製程生產的最小元件（或線））卻減少。此微縮化的過程總體上會增加生產效率並降低相關成本而提供助益。此微縮化同樣增加了生產以及製造積體電路的複雜度。
舉例來說，隨著積體電路技術朝向更小的技術節點發展，多閘極金屬-氧化物-半導體場效電晶體（multi-gate metal-oxide-semiconductor field effect transistor；multi-gate MOSFET）（或多閘極裝置）已被導入以藉由增加閘極-通道耦合、降低截止狀態（off-state）電流、以及減輕短通道效應（short-channel effects；SCEs）來改善閘極控制。多閘極裝置一般是指具有閘極結構或者閘極結構的一部分的裝置，並設置於通道區的一個以上的側面上方。多橋通道（multi-bridge-channel；MBC）電晶體為多閘極裝置的示例，其已成為具有高性能以及低漏電應用的熱門以及有前途的候選。多橋通道電晶體具有可部分地或完全地延伸於通道區周圍的閘極結構，以提供對通道區的兩側或以上的存取。由於其閘極結構是環繞通道區，多橋通道電晶體也可以被稱作環繞閘極電晶體（surrounding gate transistor；SGT）或者全繞式閘極（gate-all-around；GAA）電晶體。
多橋通道（MBC）電晶體的形成包含在基板上形成包括由多個犧牲層交錯於多個通道層的堆疊。在形成閘極結構於通道區上方之前，選擇性地移除犧牲層以釋放通道層作為通道元件。接著形成閘極結構以包繞（wrap around）每一個通道元件。通道元件的釋放可能存在多個挑戰。儘管現有的多橋通道電晶體以及其製造製程通常都能滿足其預期的目的，但並非在所有面向中都完全令人滿意。
本發明實施例提供一種半導體結構，包含複數個奈米結構，設置於基板上方，其中每一個所述奈米結構包含通道層，通道層沿著垂直於基板的方向包夾於兩個蓋層之間；以及閘極結構，包繞每一個所述奈米結構。
本發明實施例提供一種半導體結構，包含第一源極∕汲極部件以及第二源極∕汲極部件，設置於基板上方；複數個通道元件，延伸於第一源極∕汲極部件與第二源極∕汲極部件之間，其中每一個所述通道元件包含半導體層，半導體層沿著垂直於基板的方向包夾於兩個蓋層之間；以及閘極結構，包繞每一個所述通道元件，其中閘極結構與每一個所述通道元件的半導體層以及所述兩個蓋層直接接觸。
本發明實施例提供一種半導體結構的形成方法，包含沉積緩衝層於基板上方；形成堆疊於緩衝層上，其中堆疊包含複數個通道層；複數個犧牲層交錯於所述通道層；以及至少一蓋層設置於每一個所述通道層與相鄰的一個所述犧牲層之間；自堆疊、緩衝層、以及基板形成鰭片狀結構，鰭片狀結構包含通道區以及源極∕汲極區；形成虛置閘極堆疊於鰭片狀結構的通道區上方；沉積閘極間隔物層於虛置閘極堆疊上方；凹蝕源極∕汲極區以形成源極∕汲極溝槽，源極∕汲極溝槽露出所述通道層以及所述犧牲層的多個側壁；選擇性地以及部分地凹蝕所述犧牲層以及所述至少一蓋層的一部份以形成複數個內間隔物凹槽；形成複數個內間隔物部件於所述內間隔物凹槽中；形成源極∕汲極部件於源極∕汲極溝槽中；移除虛置閘極堆疊；選擇性地移除所述犧牲層以釋放通道區中的所述通道層作為複數個通道元件；以及形成閘極結構於每一個所述通道元件的周圍，其中所述至少一蓋層的成分不同於所述通道層的成分或者不同於所述犧牲層的成分。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
再者，當使用 「大約」、「近似」等描述一個數字或數字範圍時，此用語意圖涵蓋合理範圍內的數字，此範圍是根據本領域具有通常知識者所理解的製造過程中固有出現的變異而加以考量。 例如，基於製造具有該數字相關特徵的部件的已知製造公差，數字的數量或範圍涵蓋了包括所述數字在內的合理範圍，例如所述數字的+/-10%以內。例如，本領域具有通常知識者已知與沈積材料層相關的製造公差為+/-15%，具有 「約5奈米」厚度的材料層可以涵蓋4.25奈米至5.75奈米的尺寸範圍。更再者，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
本揭露大抵上是關於多閘極電晶體以及其製造方法，特別是關於通道層被至少一蓋層所保護的多橋通道（MBC）電晶體的製造方法。在一些情況中，多橋通道電晶體的通道區可包含鍺-錫（Ge-Sn）奈米結構的垂直堆疊或者矽鍺（SiGe）奈米結構的垂直堆疊，通道區延伸於兩個源極∕汲極部件之間。這些奈米結構可被稱作通道元件且可具有不同的形狀。根據其形狀，奈米結構亦可被稱作奈米線（nanowires）或奈米片（nanosheets）。為了形成奈米結構的垂直堆疊，可形成包含由多個犧牲層交錯於多個通道層的堆疊。在一些實施例中，犧牲層可為鍺層。為了改善犧牲層的蝕刻選擇性，犧牲層可摻雜摻質，諸如硼（B）、磷（P）、或砷（As）。然而，摻質可能會擴散至通道層之中，因此使得通道層容易被蝕刻。額外地，令人滿意的犧牲層移除亦可能移除通道層的一部份。摻質無意間擴散至通道元件之中或者無意間蝕刻通道元件可能導致通道元件中的彎曲（buckling）或其他缺陷。通道元件的彎曲可能會減少多橋通道電晶體的驅動電流。
本揭露提供了形成多橋通道（MBC）電晶體的方法。根據本揭露的內容，形成多橋通道電晶體的方法包含形成由多個犧牲層交錯於多個通道層的垂直堆疊。在一些實施例中，通道層可包含鍺-錫（Ge-Sn）或矽鍺（SiGe），而犧牲層可包含摻雜n型摻質或p型摻質的鍺（Ge）。根據本揭露的內容，至少一蓋層設置於通道層與相鄰的犧牲層之間。在一實施例中，所述至少一蓋層包含與犧牲層接觸的第一蓋層以及與通道層接觸的第二蓋層。第一蓋層是用來控制不讓犧牲層中的摻質擴散至通道層之中。第二蓋層是用來控制作為當犧牲層被移除時的蝕刻終點。當所述至少一蓋層包含鍺-錫（Ge-Sn）層時，所述至少一蓋層的一部份可以保留在多橋通道電晶體的最終結構中。
現在將參照圖式對本揭露的各種面向進行更詳細的描述。在這方面，第1圖是根據本揭露的實施例，繪示出自工作件形成半導體裝置的方法100的流程圖。方法100僅為示例，且不意圖將本揭露作出除了方法100所明確繪示之外的限制。可提供額外的步驟於方法100之前、期間、以及之後，且一些描述的步驟可以被替換、刪除、或為了方法的額外實施例進行移動。為了簡單起見，本揭露並未詳細描述所有步驟。下方將結合第2、3、4、5、6、7、8、9、10、11、12、13、14圖以及第15 圖來描述方法100，第2圖至第15圖為根據第1圖中的方法100的實施例所繪示的工作件200在製造的不同階段的局部剖面示意圖。由於工作件200將被製造為半導體裝置，根據上下文的要求，工作件200在本揭露可被稱作半導體裝置200或半導體結構200。在本揭露全文中，除非另行說明，相似的參考標號用來表示相似的部件。
參見第1圖以及第2圖，方法100包含方框102，提供了工作件200。工作件200包含交替的半導體層的堆疊204設置於基板201上方。基板201可為塊體（bulk）半導體基板。在一實施例中，基板201為塊體矽（Si）基板。在一些替代實施例中，基板201可包含鍺（Ge）、化合物半導體，諸如碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）、磷化銦（InP）、或者合金半導體，諸如鍺-錫（GeSn）、矽鍺（SiGe）、碳化矽鍺（SiGeC）、磷砷化鎵（GaAsP）、或磷化鎵銦（GaInP）。替代地，基板201可包含內埋氧化物（buried oxide）層以具有絕緣體上覆半導體（semiconductor-on-insulator）結構。舉例來說，基板201可包含絕緣體上覆矽（silicon-on-insulator；SOI）結構、絕緣體上覆鍺（germanium-on-insulator；GeOI）結構、或者絕緣體上覆鍺錫（germanium-tin-on-insulator；GeSnOI）結構。在第2圖繪示的實施例中，基板201具有絕緣體上覆矽結構（SOI）並包含內埋氧化物層202於塊體矽（Si）基板中。雖然在第2圖中沒有明確地繪示，基板201可為不具有內埋氧化物層202的塊體矽（Si）基板。
在第2圖所表示的一些實施例中，工作件200包含緩衝層203設置於基板201正上方。緩衝層203作為基板201與堆疊204的最底層之間的過渡區，以減少晶格不匹配（mismatch）。因為堆疊204中的膜層是使用磊晶（epitaxial）沉積來形成，較低的磊晶層中的晶格缺陷可能會滲透（permeate）至較高的磊晶層。舉例來說，當基板201的頂表面基本上由矽所組成而堆疊204中的最底層基本上由鍺所組成時，堆疊204中的最底層中的鍺晶格可能會由於矽與鍺之間的晶格不匹配而受到大幅的應變（strain）。此應變可能導致晶格缺陷，且這些晶格缺陷可能被轉化至上覆於堆疊204中的最底層的磊晶層之中。如第2圖所繪示，當足夠厚度的緩衝層203被磊晶地沉積於基板201上時，晶格缺陷可能只存在於與基板201的界面203I處或者其附近，但不會透過緩衝層203的厚度傳播（propagate）。之所以如此是因為晶格應變可能會隨著與界面203I的距離而逐漸地釋放。在理想的情況中，緩衝層203的頂表面可包含鍺晶格結構，其實質上不含缺陷。緩衝層203的頂表面因此可作為形成堆疊204的低晶格應變（low-lattice-strain）基礎。在一些實施例中，緩衝層203包含未摻雜或者未故意摻雜的鍺（Ge）。為了充分釋放界面203I處的晶格應變，緩衝層203可具有範圍為約50奈米至約200奈米的厚度。此厚度並非微不足道。當緩衝層203的厚度小於50奈米時，緩衝層203的頂表面上的晶格缺陷密度可能仍然過高，妨礙了高品質的堆疊204的形成。當緩衝層203的厚度大於200奈米時，緩衝層203可能不適當地增加了工作件200的厚度，這可能會增加製程的時間以及增加生產成本。
在一些實施例中，堆疊204包含第一半導體成分的通道層208並以第二半導體成分的犧牲層206交錯。第一半導體成分不同於第二半導體成分，使得犧牲層206在後續的製程步驟中可被選擇性地凹蝕或移除。在一些實施例中，犧牲層206包含鍺（Ge）而通道層208包含矽鍺（SiGe）或鍺-錫（GeSn）。當通道層208包含鍺-錫（GeSn）時，每一個通道層208可包含約7％至約13％的錫以及約87％至約93％的鍺。為了增加犧牲層206相對於通道層208的蝕刻選擇性，犧牲層206可摻雜p型摻質，諸如硼（B），或者摻雜n型摻質，諸如磷（P）或砷（As）。在描述的實施例中，犧牲層206被摻雜硼（B），且犧牲層206可以說是由硼摻雜的鍺（Ge：B）所形成。在一些實施例中，犧牲層206可包含範圍為約5×10 18atoms∕cm 3至約2×10 21atoms∕cm 3的硼濃度。由於摻質的存在，犧牲層206中的鍺含量之範圍可為約90％至約100％。值得注意的是，如第2圖所繪示，交替地配置四（4）層的犧牲層206以及三（3）層的通道層208，其僅是為了繪示的目的且不意圖將本揭露作出除了請求項中明確記載範圍之外的限制。應理解的是，可形成任意數目的磊晶層於堆疊204中。膜層的數目取決於半導體裝置200所需的通道元件的數目。在一些實施例中，通道層208的數目為2至10。
在一些實施例中，犧牲層206可具有實質上均勻的第一厚度，其範圍為約5奈米至約30奈米，諸如約5奈米至約20奈米，而通道層208可具有實質上均勻的第二厚度，其範圍為約5奈米至約30奈米。第一厚度與第二厚度可為相同或者不同。如同將在下方進行更詳細的描述，通道層208或者部分的通道層208可作為隨後形成的多閘極裝置的（多個）通道元件，而每一個通道層208的厚度是基於裝置性能的考量以及基於在犧牲層206的選擇性移除期間的厚度損失來選擇。在第2圖所表示的一些實施例中，犧牲層206包含頂犧牲層206T，其厚度大於較低的犧牲層206。實施較厚的頂犧牲層206T是為了承受後續的平坦化處理。頂犧牲層206T可具有第三厚度，其為其他的犧牲層206的厚度的約1.3倍至約2.5倍。在一些情況中，頂犧牲層206T的第三厚度之範圍可為約8奈米至約40奈米。
允許犧牲層206與通道層208直接接觸可能存在著多個挑戰。舉例來說，犧牲層206中的摻質可能會擴散至通道層208之中，導致臨界電壓（threshold voltages）的增加或者導致犧牲層206的蝕刻選擇性的降低。摻質的擴散可能會改變所形成的多橋通道（MBC）電晶體的臨界電壓，因為摻質的類型可能與多橋通道電晶體的導電類型不同。犧牲層206中的摻質，諸如硼（B），在犧牲層206移除時可能會使通道層208的耐蝕性降低。為了應對這些挑戰，本揭露的堆疊204可包含至少一蓋層於通道層208與相鄰的犧牲層206之間。本揭露的所述至少一蓋層可控制或防止摻質自犧牲層206擴散至通道層208，且對犧牲層206的選擇性移除可提供更多的控制。所述至少一蓋層可為雙層或單層。當所述至少一蓋層為雙層時，其包含第一蓋層216以及第二蓋層218，如第2圖所繪示。在一些實施例中，第一蓋層216包含未摻雜的鍺（Ge），而第二蓋層218包含鍺-錫（GeSn）。當所述至少一蓋層為單層時，其可以是如第16圖所繪示的第一單蓋層217，或者可以是如第18圖所繪示的第二單蓋層219。
如第2圖所繪示，每一個第一蓋層216與一個犧牲層206直接接觸，而每一個第二蓋層218與一個通道層208直接接觸。每一個第一蓋層216亦與一個第二蓋層218直接接觸。換句話說，每一個第一蓋層216包夾於犧牲層206與第二蓋層218之間，而每一個第二蓋層218包夾於第一蓋層216與通道層208之間。堆疊204包含相同數目的第一蓋層216以及第二蓋層218。在第2圖所表示的實施例中，堆疊204包含交界（interface）犧牲層206的六個第一蓋層216，以及交界通道層208的六個第二蓋層218。
在一些實施例中，每一個第一蓋層216是由未摻雜的鍺（Ge）所形成，且具有範圍為約1奈米至約5奈米的厚度。此厚度並非微不足道。當第一蓋層216的厚度小於1奈米時，第一蓋層216可能不能充分地防止摻質自犧牲層206擴散至通道層208之中。當第一蓋層216的厚度大於5奈米時，其可能為堆疊204中的其他膜層留下更小的空間。堆疊204中的膜層的沉積可在製程溫度範圍為約250℃至約400℃實施，且熱能可能導致摻質自犧牲層206擴散至第一蓋層216之中。因此，在一些實施例中，儘管第一蓋層216在其磊晶地沉積時並非為原位（in-situ）摻雜，每一個第一蓋層216可包含遠離相鄰的犧牲層206的界面的摻質濃度梯度。也就是說，每一個第一蓋層216中的摻質濃度在相鄰的犧牲層206的界面處為其摻質濃度的最大值，且每一個第一蓋層216中的摻質濃度隨著與界面的距離增加而逐漸減少。如上所述，在各種實施例中，犧牲層206中的摻質可為硼（B）、磷（P）、或砷（As）。在那些實施例中，硼濃度梯度、磷濃度梯度、或砷濃度梯度可存在於每一個第一蓋層216。
在一些實施例中，每一個第二蓋層218是由鍺-錫（GeSn）所形成，且具有範圍為約2奈米至約10奈米的厚度。此厚度並非微不足道。當第二蓋層218的厚度小於2奈米時，第二蓋層218可能不能充分地保護通道層208，導致在犧牲層206移除時對通道層208的過度蝕刻（over-etch）。當第二蓋層218的厚度大於10奈米時，第二蓋層218可能會占用閘極結構的寶貴空間。第二蓋層218的作用近似於在移除犧牲層206時用來控制蝕刻終點的蝕刻停止層（etch stop layer；ESL）。在一些實施例中，第二蓋層218中的鍺含量以及錫含量在第二蓋層218的整個厚度中是均勻的，而蝕刻終點的控制實質上是以控制時間為主。也就是說，蝕刻速率會在移除犧牲層206與第一蓋層216並露出第二蓋層218之後發生改變。在這些實施例中，第二蓋層218中的鍺含量之範圍可為約95％至約99.5％，而第二蓋層218中的錫含量之範圍可為約0.5％至約5％。為了確保第二蓋層218比通道層208具有更低的耐蝕性，第二蓋層218中的錫含量可為通道層208中的錫含量的約5％至約40％。
在一些替代實施例中，每一個第二蓋層218包含錫含量梯度。在這些實施例中，控制第二蓋層218的沉積使得每一個第二蓋層218中的錫含量在相鄰的第一蓋層216的界面處為最小值並朝向相鄰的通道層208的界面逐漸增加。由於蝕刻速率隨著錫含量的增加而減少，上方描述的錫含量梯度可導致第二蓋層218的蝕刻速率朝向通道層208逐漸降低。在一示例中，每一個第二蓋層218在接近相鄰的第一蓋層216的界面處錫含量為約0.5％，而在接近相鄰的通道層208的界面處錫含量逐漸增加至約5％。硼、鍺、以及錫橫跨通道層208、第一蓋層216、第二蓋層218、以及犧牲層206的濃度可藉由二次離子質譜分析（Secondary Ion Mass Spectrometry；SIMS）來量測。第20圖提供了沿著第3圖中的剖線A-A’的例示性二次離子質譜分析濃度輪廓。如第20圖所繪示，每一個犧牲層206包含硼摻雜的鍺（Ge：B）。由於擴散的緣故，相鄰的第一蓋層216中可能存在較低濃度的硼摻質。在第20圖所繪示的示例中，通道層208、第二蓋層218以及第一蓋層216中的鍺含量可大於犧牲層206中的鍺含量。錫含量在通道層206中達到其最大值，並在第二蓋層218的界面處表現出階梯式減少。第二蓋層218中的錫含量可從遠離通道層208的界面開始逐漸減少，且在第一蓋層216中可實質上下降至零。
堆疊204中的膜層可使用減壓化學氣相沉積（reduced pressure chemical vapor deposition；RPCVD）製程、分子束磊晶（molecular beam epitaxy；MBE）製程、氣相沉積（vapor phase deposition；VPE）製程、及∕或其他合適的磊晶成長製程來沉積。堆疊204中不同膜層的形成可包含使用不同的前驅物（precursors）以及製程溫度的組合。舉例來說，緩衝層203的形成可包含使用鍺烷（germane）（GeH 4）以及範圍為約250℃至約400℃的製程溫度。犧牲層206的形成可包含使用鍺烷（GeH 4）與三氯化硼（boron trichloride）（BCl 3）以及範圍為約250℃至約400℃的製程溫度。第一蓋層216的形成可包含使用鍺烷（GeH 4）以及範圍為約250℃至約400℃的製程溫度。第二蓋層218的形成可包含使用鍺烷（GeH 4）與四氯化錫（tin tetrachloride）（SnCl 4）以及範圍為約250℃至約400℃的製程溫度。通道層208的形成可包含使用鍺烷（GeH 4）與四氯化錫（SnCl 4）以及範圍為約250℃至約400℃的製程溫度。
繼續參見第1、2圖以及第3圖，方法100包含方框104，自堆疊204以及基板201形成鰭片狀結構212。為了圖案化堆疊204，可沉積硬遮罩層210（繪示於第2圖中）於堆疊204上方以形成蝕刻遮罩。硬遮罩層210可為單層或多層。舉例來說，硬遮罩層210可包含墊氧化物（pad oxide）層以及位於墊氧化層上方的墊氮化物（pad nitride）層。鰭片狀結構212可使用微影製程以及蝕刻製程自堆疊204、緩衝層203、以及基板201圖案化。微影製程可包含光阻塗佈（例如，旋轉塗佈（spin-on coating））、軟烤（soft baking）、遮罩對準、曝光、曝光後烘烤、光阻顯影、潤洗、乾燥（例如，旋轉乾燥及∕或硬烤（hard baking））、其他合適的微影技術、及∕或上述之組合。在一些實施例中，蝕刻製程可包含乾式蝕刻（例如，反應離子蝕刻（reactive-ion etching，RIE））、濕式蝕刻、及∕或其他的蝕刻方法。如第3圖所繪示，方框104的蝕刻製程形成了延伸穿過堆疊204、緩衝層203、以及一部份的基板201的多個溝槽。溝槽定義了鰭片狀結構212。在一些實施例中，可使用雙重圖案化或多重圖案化來定義鰭片狀結構，使其具有例如，比使用單一、直接微影製程所得的節距更小的圖案。例如，在一實施例中，在基板上方形成材料層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的材料層旁邊形成間隔物。之後去除材料層，然後可以使用剩餘的間隔物或心軸以藉由蝕刻堆疊204、緩衝層203、以及基板201來圖案化鰭片狀結構212。如第3圖所繪示，鰭片狀結構212，連同其中的犧牲層206以及通道層208，沿著Z方向垂直地延伸，沿著X方向縱向地延伸。在第3圖所表示的一些實施例中，頂犧牲層206T、最上方的第一蓋層216、以及最上方的第二蓋層218在鰭片狀結構212的形成期間可被完整地消耗。
形成隔離部件214相鄰於鰭片狀結構212。在一些實施例中，隔離部件214可形成於溝槽中以將鰭片狀結構212與鄰近的主動區隔離。隔離部件214亦可被稱作淺溝槽隔離（shallow trench isolation；STI）部件214。舉例來說，在一些實施例中，首先沉積介電層於基板201上方，以介電層填充溝槽。在一些實施例中，介電層可包含氧化矽、氮化矽、氮氧化矽、氟摻雜矽酸鹽玻璃（fluorine-doped silicate glass；FSG）、低介電常數（low-k）介電質、上述之組合、及∕或其他合適的材料。在各種示例中，介電層可藉由化學氣相沉積（chemical vapor deposition；CVD）製程、次常壓化學氣相沉積（subatmospheric chemical vapor deposition；SACVD）製程、可流動化學氣相沉積（flowable chemical vapor deposition；FCVD）製程、旋轉塗佈製程、及∕或其他合適的製程來沉積。沉積的介電材料接著進行薄化以及平坦化，例如藉由化學機械拋光（chemical mechanical polishing；CMP）處理來進行薄化以及平坦化。平坦化的介電層藉由乾式蝕刻製程、濕式蝕刻製程、及∕或上述之組合被進一步凹蝕或拉回（pulled-back）以形成淺溝槽隔離部件214。鰭片狀結構212在凹蝕之後上升至淺溝槽隔離部件214上方，如第3圖所繪示。在圖式中沒有明確繪示的一些實施例中，在淺溝槽隔離部件214的形成之前，可形成矽襯層（liner）於鰭片狀結構212上方。矽襯層是用來確保稍後形成於鰭片狀結構212上方的虛置（dummy）介電層（將於下方描述）的品質。
參見第1、4圖以及第5圖，方法100包含方框106，形成虛置閘極堆疊230於鰭片狀結構212的通道區212C上方。在一些實施例中，採用了閘極替換製程（或閘極後製（gate-last）製程），虛置閘極堆疊230（繪示於第4圖以及第5圖）作為經受各種製程的佔位，且隨後將被移除並以功能性閘極結構替換。也可使用其他的製程以及配置。在第5圖繪示的一些實施例中，形成虛置閘極堆疊230於鰭片狀結構212上方，且鰭片狀結構212可被劃分為位於虛置閘極堆疊230下方的通道區212C以及不位於虛置閘極堆疊230下方的源極∕汲極區212SD。通道區212C相鄰於源極∕汲極區212SD。如第5圖所繪示，通道區212C沿著X方向設置於兩個源極∕汲極區212SD之間。
虛置閘極堆疊230的形成可包含虛置閘極堆疊230中的膜層的沉積以及這些膜層的圖案化。參見第4圖，毯覆地（blanketly）沉積虛置介電層220、虛置電極層222、以及閘極頂（gate-top）硬遮罩層224於工作件200上方。在一些實施例中，可使用化學氣相沉積（CVD）製程、原子層沉積（atomic layer deposition；ALD）製程、氧電漿（oxygen plasma）氧化製程、或其他合適的製程來形成虛置介電層220於鰭片狀結構212上。在一些情況中，虛置介電層220可包含氧化矽。在這之後，可使用化學氣相沉積製程、原子層沉積製程、或其他合適的製程來沉積虛置電極層222於虛置介電層220上方。在一些情況中，虛置電極層222可包含多晶矽（polysilicon）。為了要進行圖案化，可使用化學氣相沉積製程、原子層沉積製程、或其他合適的製程來沉積閘極頂硬遮罩層224於虛置電極層222上。閘極頂硬遮罩層224、虛置電極層222、以及虛置介電層220可接著被圖案化以形成虛置閘極堆疊230，如第5圖所繪示。舉例來說，圖案化製程可包含微影製程（例如，光學微影或者電子束（e-beam）微影），其可進一步包含光阻塗佈（例如，旋轉塗佈）、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、潤洗、乾燥（例如，旋轉乾燥及∕或硬烤）、其他合適的微影技術、及∕或上述之組合。在一些實施例中，蝕刻製程可包含乾式蝕刻（例如，反應離子蝕刻（RIE））、濕式蝕刻、及∕或其他的蝕刻方法。在一些實施例中，閘極頂硬遮罩層224可包含氧化矽層226以及位於氧化矽層226上方的氮化矽層228。如第5圖所繪示，虛置閘極堆疊230沒有沉積於鰭片狀結構212的源極∕汲極區212SD上方。
參見第1圖以及第6圖，方法100包含方框108，沉積閘極間隔物層232於虛置閘極堆疊230上方。在一些實施例中，閘極間隔物層232順應地沉積於工作件200上方，包含沉積於虛置閘極堆疊230的頂表面以及側壁上方。為了描述的方便，用詞「順應地」在本揭露可用來描述在各種區域上方具有實質上均勻的厚度的膜層。閘極間隔物層232可為單層或多層。閘極間隔物層232中的至少一層可包含氮碳化矽、碳氧化矽、氮碳氧化矽、或氮化矽。閘極間隔物層232可使用諸如化學氣相沉積（CVD）製程、次常壓化學氣相沉積（SACVD）製程、原子層沉積製程（ALD）、或其他合適的製程來沉積於虛置閘極堆疊230上方。
參見第1圖以及第7圖，方法100包含方框110，凹蝕鰭片狀結構212的源極∕汲極區212SD以形成源極∕汲極溝槽234。在一些實施例中，未被虛置閘極堆疊230以及閘極間隔物層232所覆蓋的源極∕汲極區212SD藉由乾式蝕刻或合適的蝕刻製程來蝕刻以形成源極∕汲極溝槽234。舉例來說，乾式蝕刻製程可實施含氧氣體、含氟氣體（例如，CF 4、SF 6、CH 2F 2、CHF 3、及∕或C 2F 6）、含氯氣體（例如，Cl 2、CHCl 3、CCl 4、及∕或BCl 3）、含溴氣體（例如，HBr及∕或CHBR3）、含碘氣體、其他合適的氣體及∕或電漿、及∕或上述之組合。在第7圖所表示的一些實施例中，凹蝕鰭片狀結構212的源極∕汲極區212SD以露出犧牲層206、第一蓋層216、第二蓋層218、以及通道層208的多個側壁。在一些實施例中，源極∕汲極溝槽234可向下延伸穿過堆疊204並部分地延伸至緩衝層203之中。第7圖繪示出在源極∕汲極區212SD處工作件200沿著Y方向觀察的剖面示意圖。如第7圖所繪示，源極∕汲極區212SD中的犧牲層206、第一蓋層216、第二蓋層218、以及通道層208在方框110被移除，露出緩衝層203。
參見第1、8圖以及第9圖，方法100包含方框112，形成內間隔物部件236。雖然沒有明確地繪示，方框112的操作可包含選擇性地以及部分地移除犧牲層206與第一蓋層216，以形成內間隔物凹槽（繪示作被內間隔物部件236所佔據），沉積內間隔物材料（亦即，內間隔物部件236的材料）於工作件200上方，以及回蝕刻（etch back）內間隔物材料以形成內間隔物部件236於內間隔物凹槽中。露出於源極∕汲極溝槽234中的犧牲層206以及第一蓋層216被選擇性地以及部分地凹蝕以形成內間隔物凹槽，而閘極間隔物層232、通道層208、以及第二蓋層218實質上未被蝕刻。在一些情況中，在形成內間隔物凹槽時，露出的緩衝層203亦可被部分地蝕刻。在通道層208包含鍺-錫（GeSn）或矽鍺（SiGe）而犧牲層206包含諸如硼摻雜的鍺（Ge：B）的摻雜鍺的實施例中，犧牲層206的選擇性凹蝕可使用選擇性的濕式蝕刻製程或選擇性的乾式蝕刻製程來執行。在一些實施例中，選擇性的乾式蝕刻製程可包含使用一或多個以氟為主的蝕刻劑，諸如氟氣或者氫氟碳化物（hydrofluorocarbons）。選擇性的濕式蝕刻製程可包含使用過氧化氫或者銨與過氧化氫的混合物（ammonia and hydrogen peroxide mixtures；APM）蝕刻（例如，氫氧化銨-過氧化氫-水的混合物）。
在形成內間隔物凹槽之後，沉積內間隔物材料於工作件200上方，包含沉積於內間隔物凹槽上方。內間隔物材料可包含金屬氧化物、氧化矽、氮碳氧化矽、氮化矽、氮氧化矽、富碳（carbon-rich）氮碳化矽、或低介電常數介電材料。金屬氧化物可包含氧化鋁、氧化鋯、氧化鉭、氧化釔、氧化鈦、氧化鑭、或其他合適的金屬氧化物。儘管未明確地繪示，內間隔物材料可為單層或多層。在一些實施例中，內間隔物材料可使用化學氣相沉積（CVD）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition；PECVD）、次常壓化學氣相沉積（SACVD）、原子層沉積（ALD）、或其他合適的方法來沉積。內間隔物材料沉積至內間隔物凹槽之中以及沉積於源極∕汲極溝槽234中露出的通道層208與第二蓋層218的側壁上方。參見第8圖，沉積的內間隔物材料接著被回蝕刻以自通道層208與第二蓋層218的側壁移除內間隔物材料並形成內間隔物部件236於內間隔物凹槽中。在方框112，內間隔物材料亦可自閘極頂硬遮罩層224以及閘極間隔物層232的頂表面及∕或側壁移除。在一些實施例中，方框112所執行的回蝕刻操作可包含使用氟化氫（HF）、氟氣（F 2）、氫（H 2）、銨（NH 3）、三氟化氮（NF 3）、或其他以氟為主的蝕刻劑。如第8圖所繪示，每一個內間隔物部件236於內凹的犧牲層206與第一蓋層216直接接觸。額外地，每一個內間隔物部件236設置於兩個相鄰的第二蓋層218之間並與兩個相鄰的第二蓋層218直接接觸。換句話說，每一個內間隔物部件236設置於兩個相鄰的通道層208之間。如第8圖所繪示，雖然方框112的選擇性蝕刻製程以及回蝕刻製程對犧牲層206具有選擇性，但第一蓋層216亦可被蝕刻，因為其成分近似於犧牲層206。
雖然未明確地繪示於圖式中，方法100可包含清洗製程以準備工作件200的磊晶成長。清洗製程可包含乾式清洗、濕式清洗、或上述之組合。在一些示例中，濕式清洗可包含使用標準清洗1（RCA SC-1，去離子（deionized；DI）水、氫氧化銨、以及過氧化氫的混合物）、標準清洗2（RCA SC-2，去離子水、氫氯酸、以及過氧化氫的混合物）、過氧化硫混合物（sulfuric peroxide mixture；SPM）、及∕或氫氟酸來移除氧化物。乾式清洗可包含在範圍為約250℃至約550℃的溫度以及範圍為約75 mTorr至約155 mTorr的壓力下進行氦（He）以及氫（H 2）處理。氫處理可將表面上的鍺轉化為鍺烷（GeH 4），而鍺烷可被抽除（pumped out）。在一些實施例中，清洗製程被配置為選擇性地移除或修整（trim）一部份的通道層而實質上不移除內間隔物部件236。清洗製程可移除表面氧化物及碎屑（debris），以確保具有乾淨的半導體表面，這將有利於在方框114的高品質磊晶層的成長。
參見第1、9、10圖以及第11圖，方法100包含方框114，形成源極∕汲極部件244於源極∕汲極區212SD上方的源極∕汲極凹槽234中。在第9、10圖以及第11圖所表示的一些實施例中，每一個源極∕汲極部件244可包含第一磊晶層238、位於第一磊晶層238上方的第二磊晶層240、以及位於第二磊晶層240上方的第三磊晶層242。為了形成第11圖中所描述的源極∕汲極部件244，依序地、磊晶地、以及選擇性地自通道層208露出的側壁、自第二蓋層218露出的側壁、以及緩衝層203露出的表面形成第一磊晶層238、第二磊晶層240、以及第三磊晶層242，而犧牲層206以及第一蓋層216的側壁仍被內間隔物部件236所覆蓋。方框114的合適的磊晶製程包含減壓化學氣相沉積（RPCVD）、氣相磊晶（vapor-phase epitaxy；VPE）、超高真空化學氣相沉積（ultra-high vacuum chemical vapor deposition；UHV-CVD）、分子束磊晶（MBE）、及∕或其他合適的製程。方框114的磊晶成長製程可使用氣態的前驅物，其會與緩衝層203、通道層208、以及第二蓋層的成分相互作用（interact）。
參見第9圖，沉積第一磊晶層238於源極∕汲極區212SD上方的源極∕汲極溝槽234中。第一磊晶層238的成分會選擇能使得第一磊晶層238耦合至通道層208的側壁而實質上沒有產生晶格不匹配。第一磊晶層238可包含鍺-錫（GeSn）。在一些情況中，第一磊晶層具有範圍為約85％至約95％的鍺含量以及具有範圍為約5％至約12％的錫含量。第一磊晶層238的鍺含量以及錫含量會與通道層208的鍺含量以及錫含量有些微的不同，以施加剛好足夠的應變而不導致實質上的晶格不匹配。第一磊晶層238包含摻質。當打算使用n型的多橋通道（MBC）電晶體時，第一磊晶層238會摻雜n型摻質，諸如磷（P）或砷（As）。當打算使用p型的多橋通道電晶體時，第一磊晶層238會摻雜p型摻質，諸如硼（B）。在描述的實施例中，第一磊晶層238是摻雜硼（B）。為了避免與通道層208的過度晶格不匹配，第一磊晶層238中的硼摻質濃度之範圍可為約1×10 20atoms∕cm 3至約5×10 20atoms∕cm 3。此濃度範圍並非微不足道。當第一磊晶層238中的硼摻質濃度小於1×10 20atoms∕cm 3時，第一磊晶層238中的電阻可能會阻止令人滿意的驅動電流（亦即，導通（on-state）電流）。當第一磊晶層238中的硼摻質濃度大於5×10 20atoms∕cm 3時，晶格間隙（interstices）中的硼亦可導致在第一磊晶層238與通道層208之間的界面產生過多的缺陷，這可能會導致電阻的增加。在一些實施例中，從緩衝層203或者從通道層208的側壁量測，第一磊晶層238可具有範圍為約10奈米至約30奈米的厚度。儘管第一磊晶層238的磊晶沉積對半導體的表面具有選擇性，但在上述的厚度範圍內，第一磊晶層238可以在內間隔物部件236上方合併，或者甚至變為與內間隔物部件236接觸。
參見第10圖，沉積第二磊晶層240於第一磊晶層238上方。也就是說，第二磊晶層240與通道層208、第一蓋層218、內間隔物部件236、以及緩衝層203會藉由第一磊晶層238分隔。第二磊晶層240的成分會選擇能在通道層208上施加應力（stress）並使接觸電阻最小化。與第一磊晶層238相似，第二磊晶層240可同樣包含鍺-錫（GeSn）。在一些情況中，為了在通道層上施加足夠的應力，第二磊晶層240具有範圍為約90％至約97％的鍺含量以及具有範圍為約3％至約10％的錫含量。可以看出第二磊晶層240與通道層208的鍺含量以及錫含量的差別比第一磊晶層238與通道層208的鍺含量以及錫含量的差別更大。第二磊晶層240以及第一磊晶層238具有相同類型的摻質。當打算使用n型的多橋通道（MBC）電晶體時，第二磊晶層240會摻雜n型摻質，諸如磷（P）或砷（As）。當打算使用p型的多橋通道電晶體時，第二磊晶層240會摻雜p型摻質，諸如硼（B）。在描述的實施例中，第二磊晶層240是摻雜硼（B）。為了減少接觸電阻，第二磊晶層240中硼摻質濃度之範圍可為約1×10 21atoms∕cm 3至約2×10 21atoms∕cm 3。此濃度範圍並非微不足道。當第二磊晶層240中的硼摻質濃度小於1×10 21atoms∕cm 3時，第二磊晶層240中的電阻可能會阻止令人滿意的驅動電流（亦即，導通電流（On-state current））。由於硼在鍺-錫晶格中的溶解度限制，第二磊晶層240中的硼摻質濃度可能無法大於2×10 21atoms∕cm 3。在一些實施例中，從第一磊晶層238的表面量測，第二磊晶層240可具有範圍為約30奈米至約80奈米的厚度。第二磊晶層240的厚度或體積被最大化，以最大化在通道層208上施加的應力以及最小化接觸電阻。也就是說，第二磊晶層240的厚度會大於第一磊晶層238的厚度或者第三磊晶層242的厚度。
參見第11圖，沉積第三磊晶層242於第二磊晶層240上方。第三磊晶層242作為蓋層，以在源極∕汲極接觸件開口的形成期間保護第二磊晶層240。因此，第三磊晶層242的成分會選擇使其能具有耐蝕性。第三磊晶層242可由矽-鍺-錫（SiGeSn）所形成。換句話說，第三磊晶層242可包含矽、鍺、以及錫。在一些情況中，為了確保具有足夠的耐蝕性，第三磊晶層242具有範圍為約5％至約25％的鍺含量、具有範圍為約0％至約2％的錫含量、以及具有範圍為約73％至約95％的矽含量。可以看出第三磊晶層242包含矽而第一磊晶層238以及第二磊晶層240不包含或者包含很少的矽。第三磊晶層242與第一磊晶層238具有相同類型的摻質。當打算使用n型的多橋通道（MBC）電晶體時，第三磊晶層242會摻雜n型摻質，諸如磷（P）或砷（As）。當打算使用p型的多橋通道電晶體時，第三磊晶層242會摻雜p型摻質，諸如硼（B）。在描述的實施例中，第三磊晶層242是摻雜硼（B）。在一些情況中，第三磊晶層242中硼摻質濃度之範圍可為約1×10 20atoms∕cm 3至約5×10 20atoms∕cm 3。此摻質濃度範圍可近似於第一磊晶層238的摻質濃度範圍。在一些實施例中，從第二磊晶層240的表面量測，第三磊晶層242可具有範圍為約3奈米至約10奈米的厚度。第三磊晶層242的厚度亦非微不足道。當第三磊晶層242的厚度小於3奈米時，第三磊晶層242可能無法充分保護第二磊晶層240。當第三磊晶層242的厚度大於10奈米時，殘留的第三磊晶層242可能存在於通往源極∕汲極接觸件的導電路徑中並增加接觸電阻。如第11圖所繪示，在本揭露全文中，在源極∕汲極區212SD上方，第一磊晶層238、第二磊晶層240、以及第三磊晶層242可被統稱作源極∕汲極部件244。
雖然沒有明確地繪示，方法100在形成源極∕汲極部件244之後可包含退火製程。在一些實施例中，退火製程可包含快速熱退火（rapid thermal anneal；RTA）製程、雷射尖峰（laser spike）退火製程、快閃（flash）退火製程、或熱爐（furnace）退火製程。退火製程可包含範圍為約900℃至約1000℃的尖峰退火溫度。在這些實施例中，尖峰退火溫度可保持在以秒或者微秒的持續時間內。透過退火製程，可以得到摻質在半導體主體（host）（諸如鍺-錫（GeSn））中的理想的電子貢獻。退火製程可生成空位，其有利於摻質從間隙的點位至替代晶格的點位的移動，並減少半導體主體的晶格中的損害或缺陷。
參見第1圖以及第12圖，方法100包含方框116，沉積接觸蝕刻停止層（contact etch stop layer；CESL）246以及層間介電層（interlayer dielectric；ILD）248。在形成層間介電層248之前先形成接觸蝕刻停止層246。在一些示例中，接觸蝕刻停止層246包含氮化矽、氮氧化矽、及∕或本發明所屬技術領域中已知的其他材料。接觸蝕刻停止層246可使用原子層沉積（ALD）、電漿增強化學氣相沉積（PECVD）、及∕或其他合適的沉積製程來形成。層間介電層248接著沉積於接觸蝕刻停止層246上方。在一些實施例中，層間介電層248包含介電材料，諸如四乙氧基矽烷（tetraethylorthosilicate；TEOS）氧化物、未摻雜矽酸鹽玻璃、或摻雜氧化矽諸如硼磷矽酸鹽玻璃（borophosphosilicate glass；BPSG）、熔融石英玻璃（fused silica glass；FSG）、磷矽酸鹽玻璃（phosphosilicate glass；PSG）、硼摻雜矽玻璃（boron doped silicon glass；BSG）、及∕或其他合適的介電材料。層間介電層248可藉由電漿增強化學氣相沉積製程或其他合適的沉積技術來沉積。在一些實施例中，在形成層間介電層248之後，工作件200可進行退火以改善層間介電層248的整合度。如第12圖所繪示，接觸蝕刻停止層246可設置於第三磊晶層242的頂表面的正上方。繼續參見第12圖，在接觸蝕刻停止層246以及層間介電層248的沉積之後，工作件200可藉由平坦化處理來平坦化以露出虛置閘極堆疊230。舉例來說，平坦化製程可包含化學機械平坦化（chemical mechanical planarization；CMP）處理。
參見第1圖以及第13圖，方法100包含方框118，移除虛置閘極堆疊230。虛置閘極堆疊230在方框116的露出允許了第13圖所繪示的虛置閘極堆疊230的移除並釋放通道層208，如第14圖所繪示。在一些實施例中，虛置閘極堆疊230的移除導致了閘極溝槽250形成於通道區212C上方。虛置閘極堆疊230的移除可包含一或多道蝕刻製程，其對虛置閘極堆疊230的材料具有選擇性。舉例來說，虛置閘極堆疊230的移除可使用選擇性的濕式蝕刻、選擇性的乾式蝕刻、或上述之組合來執行，其對虛置閘極堆疊230具有選擇性。在虛置閘極堆疊230的移除之後，通道區212C中的通道層208、第一蓋層216、第二蓋層218、以及犧牲層206的側壁被露出於閘極溝槽250中。
參見第1圖以及第14圖，方法100包含方框120，選擇性地移除犧牲層206與第一蓋層216以釋放通道層208作為通道元件2080。由於犧牲層206的成分近似於第一蓋層216，當犧牲層206被選擇性地移除時，第一蓋層216可以同時被移除。雖然犧牲層206的選擇性移除亦可能移除第二蓋層218的一部份，但由於第二蓋層218的成分差異，一部份的第二蓋層218可被留下。因為在堆疊204中通道層208是包夾於兩個第二蓋層218之間，當通道層208被釋放作為通道元件2080時，每一個通道元件2080是垂直地包夾於兩個第二蓋層218之間。兩個第二蓋層218中的一者是設置於每一個通道元件2080的頂表面的正上方，而兩個第二蓋層218中的另一者是設置於每一個通道元件2080的底表面的正下方並與其接觸。犧牲層206以及第一蓋層216的選擇性移除留下了空間252於通道元件2080之間。空間252的存在意味著通道元件2080沿著X方向在兩個源極∕汲極部件244之間像吊橋般延伸。犧牲層206的選擇性移除可藉由選擇性的乾式蝕刻、選擇性的濕式蝕刻、或其他選擇性的蝕刻製程來實施。選擇性乾式蝕刻製程的示例可包含使用一或多個以氟為主的蝕刻劑，諸如氟氣或氫氟碳化物（hydrofluorocarbons）。選擇性濕式蝕刻製程的示例可包含使用過氧化氫或銨與過氧化氫的混合物（APM）蝕刻（例如，氫氧化銨-過氧化氫-水的混合物）。
參見第1圖以及第15圖，方法100包含方框122，形成閘極結構260以包繞每一個通道元件2080。在一些實施例中，閘極結構260形成於閘極溝槽250之內以及於移除犧牲層206與第一蓋層216所留下的空間252之中。在這方面，閘極結構260包繞每一個通道元件2080。閘極結構260包含閘極介電層254以及位於閘極介電層254上方的閘極電極層256。在一些實施例中，儘管未明確繪示於圖式中，閘極介電層254包含界面層以及高介電常數閘極介電層。如同本揭露所使用以及描述，高介電常數介電材料包含了具有高介電常數的介電材料，例如具有大於熱氧化矽的介電常數（～3.9）的介電材料。界面層可包含介電材料，諸如氧化矽、氧化鍺、氧化鍺-錫、矽酸鉿、或氮氧化矽。界面層可藉由化學氧化、熱氧化、原子層沉積（ALD）、化學氣相沉積（CVD）、及∕或其他合適的方法來形成。當界面層是使用化學氧化或熱氧化來形成時，可消耗殘留的第二蓋層218的至少一部份。在未明確繪示的一些極端示例中，可消耗殘留的所有第二蓋層218。高介電常數閘極介電層可包含氧化鉿。替代地，高介電常數閘極介電層可包含其他的高介電常數介電材料，諸如氧化鈦（TiO 2）、氧化鉿鋯（HfZrO）、氧化鉭（Ta 2O 5）、氧化鉿矽（HfSiO 4）、氧化鋯（ZrO 2）、氧化鋯矽（ZrSiO 2）、氧化鑭（La 2O 3）、氧化鋁（Al 2O 3）、氧化鋯（ZrO）、氧化釔（Y 2O 3）、SrTiO 3（STO）、BaTiO 3（BTO）、BaZrO、氧化鉿鑭（HfLaO）、氧化鑭矽（LaSiO）、氧化鋁矽（AlSiO）、氧化鉿鉭（HfTaO）、氧化鉿鈦（HfTiO）、（Ba,Sr）TiO 3（BST）、氮化矽（SiN）、氮氧化矽（SiON）、上述之組合、或其他合適的材料。高介電常數閘極介電層可藉由原子層沉積（ALD）、物理氣相沉積（PVD）、化學氣相沉積（CVD）、氧化、及∕或其他合適的方法來形成。
閘極結構260的閘極電極層256可包含單層或替代地多層結構，諸如具有選定的功函數（work function）以增強裝置性能的金屬層（功函數金屬層）、襯層（liner layer）、潤濕層、黏合層、金屬合金或金屬矽化物的各種組合。舉例來說，閘極電極層256可包含氮化鈦（TiN）、鈦鋁（TiAl）、氮化鈦鋁（TiAlN）、氮化鉭（TaN）、鉭鋁（TaAl）、氮化鉭鋁（TaAlN）、碳化鉭鋁（TaAlC）、氮碳化鉭（TaCN）、鋁（Al）、鎢（W）、鎳（Ni）、鈦（Ti）、釕（Ru）、鈷（Co）、鉑（Pt）、碳化鉭（TaC）、氮化鉭矽（TaSiN）、銅（Cu）、其他難熔（refractory）金屬、或其他合適的金屬材料、或上述之組合。在各種實施例中，閘極電極層256可藉由原子層沉積（ALD）、物理氣相沉積（PVD）、化學氣相沉積（CVD）、電子束蒸鍍（e-beam evaporation）、或其他合適的製程來形成。在各種實施例中，可執行化學機械拋光（CMP）處理以移除多餘的金屬，從而提供閘極結構260實質上平坦的頂表面。閘極結構260包含穿插於通道區212C中的通道元件2080之間的多個部分。
請參見第15圖。在結束方框122的操作之後，實質上形成了第一多橋通道（MBC）電晶體280。第一多橋通道電晶體280包含沿著Z方向垂直地堆疊的通道元件2080。每一個通道元件2080被閘極結構260所包繞。通道元件2080沿著X方向延伸或者被包夾於兩個源極∕汲極部件244之間。每一個源極∕汲極部件244包含與緩衝層203以及通道元件2080接觸的第一磊晶層238、與第一磊晶層238接觸的第二磊晶層240、以及與第二磊晶層240接觸的第三磊晶層242。每一個通道元件2080直接包夾於兩個第二蓋層218之間，因為當通道層208被釋放作為通道元件2080時，第二蓋層218可能未被完全地移除。沿著Z方向，每一個通道元件2080藉由一個第二蓋層218與相鄰的內間隔物部件236以及閘極結構260分隔。
第16圖至第19圖繪示出本揭露的替代實施例。在第16圖所繪示的替代實施例中，堆疊204中的所述至少一蓋層包含第一單蓋層217。在一些實施例中，第一單蓋層217包含鍺-錫。為了允許第一單蓋層217能用作第一蓋層216與第二蓋層218兩者的功能，第一單蓋層217具有範圍為約3奈米至約15奈米的厚度。此厚度並非微不足道。當第一單蓋層217的厚度小於3奈米時，第一單蓋層217可能不能充分地保護通道層208不受摻質擴散或過度蝕刻的影響。當第一單蓋層217的厚度大於15奈米時，第一單蓋層217可能會占用閘極結構260的寶貴空間。在一些實施例中，第一單蓋層217中的鍺含量以及錫含量在第一單蓋層217的整個厚度中是均勻的。在一些替代實施例中，每一個第一單蓋層217包含錫含量梯度。在這些實施例中，第一單蓋層217的沉積使得每一個第一單蓋層217中的錫含量在相鄰的犧牲層206的界面處為最小值並朝向相鄰的通道層208的界面逐漸增加。由於蝕刻速率會隨著錫含量的增加而減少，上方所描述的錫含量梯度可能會導致第一單蓋層217的蝕刻速率朝向通道層208逐漸降低。在一示例中，每一個第一單蓋層217在接近相鄰的犧牲層206的界面處錫含量為約0.5％，而在接近相鄰的通道層208的界面處錫含量會逐漸增加至約5％。
現在參見第17圖。當採用第16圖中所繪示的堆疊204時，可形成第17圖中的第二多橋通道（MBC）電晶體282。近似於第二蓋層218，第一單蓋層217可能沒有完全地自每一個通道元件2080頂表面及底表面移除。因此，第二多橋通道電晶體282的每一個通道元件2080直接包夾於兩個第一單蓋層217之間。因為每一個第一單蓋層217的厚度大於每一個第二蓋層218，第二多橋通道電晶體282中的通道元件2080上方及下方殘留的第一單蓋層217同樣具有較大的厚度。第一多橋通道電晶體280中殘留的第二蓋層218的厚度之範圍可為約0.5奈米至約1奈米，而第二多橋通道電晶體282中殘留的第一單蓋層217的厚度之範圍可為約1奈米至約1.5奈米。
在第18圖所繪示的另一替代實施例中，堆疊204中的所述至少一蓋層包含第二單蓋層219。在一些實施例中，第二單蓋層219是由未摻雜鍺（Ge）所形成。為了允許第二單蓋層219能用作第一蓋層216與第二蓋層218兩者的功能，第二單蓋層219具有範圍為約3奈米至約15奈米的厚度。此厚度並非微不足道。當第二單蓋層219的厚度小於3奈米時，第二單蓋層219可能不能充分地保護通道層208不受摻質擴散或過度蝕刻的影響。當第二單蓋層219的厚度大於15奈米時，第二單蓋層219可能會占用閘極結構260的寶貴空間。堆疊204中的膜層的沉積可在製程溫度範圍為約250℃至約400℃實施，且熱能可能導致摻質自犧牲層206擴散至第二單蓋層219之中。因此，在一些實施例中，儘管第二單蓋層219在其磊晶地沉積時並非為原位摻雜，每一個第二單蓋層219可包含遠離相鄰的犧牲層206的界面的摻質濃度梯度。也就是說，每一個第二單蓋層219中的摻質濃度在相鄰的犧牲層206的界面處為其摻質濃度的最大值，且其摻質濃度隨著與界面的距離增加而逐漸減少。如上所述，在各種實施例中，犧牲層206中的摻質可為硼（B）、磷（P）、或砷（As）。在那些實施例中，硼濃度梯度、磷濃度梯度、或砷濃度梯度可能會存在於每一個第二單蓋層219中。
現在參見第19圖。當採用第18圖中所繪示的堆疊204時，可形成第19圖中的第三多橋通道（MBC）電晶體284。在一些實施例中，第二單蓋層219可以完全地自每一個通道元件2080頂表面及底表面移除。因此，第三多橋通道電晶體284的每一個通道元件2080的正上方或下方不存在第二單蓋層219。如第19圖所繪示，第二單蓋層219可以完全不存在於第三多橋通道電晶體284。在圖式未明確地繪示的一些其他實施例中，由於第二單蓋層219中存在摻質濃度梯度，第二單蓋層219包含透過其厚度變化的耐蝕性。在那些實施例中，第二單蓋層219的一部份可以以近似於第17圖中所繪示的殘留的第一單蓋層217的方式留在第三多橋通道電晶體284。
在一例示性面向中，本揭露是關於一種半導體結構。半導體結構包含複數個奈米結構，設置於基板上方。每一個所述奈米結構都包含通道層，通道層會沿著垂直於基板的方向包夾於兩個蓋層之間。半導體結構更包含閘極結構，其包繞每一個所述奈米結構。
在一些實施例中，通道層的成分不同於所述兩個蓋層的成分。在一些實施例中，通道層以及所述兩個蓋層包含鍺以及錫。在一些情況中，通道層的第一鍺含量小於所述兩個蓋層的第二鍺含量。在一些實施例中，第一鍺含量的範圍為約87％至約93％，而第二鍺含量的範圍為約95％至約99.5％。在一些實施例中，通道層的第一錫含量大於所述兩個蓋層的第二錫含量。在一些情況中，第一錫含量的範圍為約7％至約13％，而第二錫含量的範圍為約0.5％至約5％。在一些情況中，半導體結構可更包含複數個內間隔物部件，交錯於所述奈米結構。每一個所述內間隔物部件沿著垂直於基板的方向藉由所述兩個蓋層的一者與所述奈米結構的一者的通道層分隔。
在另一例示性面向中，本揭露是關於一種半導體結構。半導體結構包含第一源極∕汲極部件以及第二源極∕汲極部件，設置於基板上方、複數個通道元件，延伸於第一源極∕汲極部件與第二源極∕汲極部件之間、以及閘極結構，包繞每一個所述通道元件。每一個所述通道元件包含半導體層，半導體層沿著垂直於基板的方向包夾於兩個蓋層之間。閘極結構與每一個所述通道元件的半導體層以及所述兩個蓋層直接接觸。
在一些實施例中，第一源極∕汲極部件以及第二源極∕汲極部件各自與每一個所述通道元件的半導體層以及所述兩個蓋層直接接觸。在一些實施例中，半導體層以及所述兩個蓋層包含鍺以及錫。在一些實施例中，半導體層的第一鍺含量小於所述兩個蓋層的第二鍺含量。在一些實施例中，半導體層的第一錫含量大於所述兩個蓋層的第二錫含量。在一些實施例中，第一源極∕汲極部件以及第二源極∕汲極部件包含鍺、錫、硼、磷、或砷。在一些實施例中，半導體結構更包含鍺緩衝層。第一源極∕汲極部件、第二源極∕汲極部件、以及閘極結構是設置於鍺緩衝層上。
在又令一例示性面向中，本揭露是關於一種半導體結構的形成方法。半導體結構的形成方法包含沉積緩衝層於基板上方以及形成堆疊於緩衝層上。堆疊包含複數個通道層、複數個犧牲層交錯於所述通道層、以及至少一蓋層設置於每一個所述通道層與相鄰的一個所述犧牲層之間。半導體結構的形成方法更包含自堆疊、緩衝層、以及基板形成鰭片狀結構，鰭片狀結構包含通道區以及源極∕汲極區。半導體結構的形成方法更包含形成虛置閘極堆疊於鰭片狀結構的通道區上方、沉積閘極間隔物層於虛置閘極堆疊上方、凹蝕源極∕汲極區以形成源極∕汲極溝槽，源極∕汲極溝槽露出所述通道層以及所述犧牲層的多個側壁、選擇性地以及部分地凹蝕所述犧牲層以及所述至少一蓋層的一部份以形成複數個內間隔物凹槽、形成複數個內間隔物部件於所述內間隔物凹槽中、形成源極∕汲極部件於源極∕汲極溝槽中、移除虛置閘極堆疊、選擇性地移除所述犧牲層以釋放通道區中的所述通道層作為複數個通道元件、以及形成閘極結構於每一個所述通道元件的周圍。所述至少一蓋層的成分不同於所述通道層的成分或者不同於所述犧牲層的成分。
在一些實施例中，緩衝層包含了鍺，所述通道層包含了鍺-錫或矽鍺，而所述犧牲層包含了摻雜硼或磷的鍺。在一些實施例中，所述至少一蓋層包含第一蓋層與所述犧牲層接觸、以及第二蓋層與所述通道層接觸。在一些實施例中，第一蓋層包含未摻雜鍺，第二蓋層包含鍺以及錫。在一些情況中，第二蓋層的鍺含量範圍為約95％至約99.5％，而第二蓋層的錫含量範圍為約0.5％至約5％。
以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且可以在不違背本發明之精神和範圍下，做各式各樣的改變、取代、以及替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
100:方法 102∕104∕106:方框 108∕110∕112:方框 114∕116∕118:方框 120∕122:方框 200:工作件 201:基板 202:內埋氧化物層 203:緩衝層 203I:界面 204:堆疊 206:犧牲層 206T:頂犧牲層 208:通道層 210:硬遮罩層 212:鰭片狀結構 212C:通道區 212SD:源極∕汲極區 214:隔離部件 216:第一蓋層 217:第一單蓋層 218:第二蓋層 219:第二單蓋層 220:虛置介電層 222:虛置電極層 224:閘極頂硬遮罩層 226:氧化矽層 228:氮化矽層 230:虛置閘極堆疊 232:閘極間隔物層 234:源極∕汲極溝槽 236:內間隔物部件 238:第一磊晶層 240:第二磊晶層 242:第三磊晶層 244:源極∕汲極部件 246:接觸蝕刻停止層 248:層間介電層 250:閘極溝槽 252:空間 254:閘極介電層 256:閘極電極層 260:閘極結構 280:第一多橋通道電晶體 282:第二多橋通道電晶體 284:第三多橋通道電晶體 2080:通道元件 A-A’:剖線 X:方向 Y:方向 Z:方向 第20圖:第20圖對應處
由以下的詳細敘述配合所附圖式，可最好地理解本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用於說明。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。 第1圖是根據本揭露的一或多個面向，繪示出形成半導體裝置的方法的流程圖。 第2、3、4、5、6、7、8、9、10、11、12、13、14圖以及第15圖是根據本揭露的一或多個面向，繪示出在根據第1圖的方法的製造製程期間，工作件的局部剖面示意圖。 第16圖是根據本揭露的一或多個面向，繪示出工作件上方的替代半導體堆疊的局部剖面示意圖。 第17圖是根據本揭露的一或多個面向，繪示出使用第16圖中的替代半導體堆疊所形成的替代半導體結構。 第18圖是根據本揭露的一或多個面向，繪示出工作件上方的替代半導體堆疊的局部剖面示意圖。 第19圖是根據本揭露的一或多個面向，繪示出使用第18圖中的替代半導體堆疊所形成的替代半導體結構。 第20圖繪示出穿過通道層以及位於通道層上方及下方的犧牲層、第一蓋層及第二蓋層的二次離子質譜分析儀的濃度輪廓示意圖。
200:工作件
201:基板
202:內埋氧化物層
203:緩衝層
212C:通道區
212SD:源極/汲極區
218:第二蓋層
232:閘極間隔物層
236:內間隔物部件
238:第一磊晶層
240:第二磊晶層
242:第三磊晶層
244:源極/汲極部件
246:接觸蝕刻停止層
248:層間介電層
254:閘極介電層
256:閘極電極層
260:閘極結構
280:第一多橋通道電晶體
2080:通道元件
X:方向
Y:方向
Z:方向

Claims (10)

  1. 一種半導體結構，包括：複數個奈米結構，設置於一基板上方，其中每一個所述奈米結構包括一通道層，該通道層沿著垂直於該基板的一方向包夾於兩個蓋層之間，且該通道層的頂表面及底表面分別與所述兩個蓋層直接接觸；以及一閘極結構，包繞每一個所述奈米結構。
  2. 如請求項1之半導體結構，其中該通道層的成分不同於所述兩個蓋層的成分。
  3. 如請求項1之半導體結構，其中該通道層以及所述兩個蓋層包括鍺以及錫。
  4. 如請求項1至請求項3中任一項之半導體結構，其中該通道層的一第一鍺含量(germanium content)小於所述兩個蓋層的一第二鍺含量，其中該第一鍺含量的範圍為約87%至約93%，其中該第二鍺含量的範圍為約95%至約99.5%。
  5. 如請求項1至請求項3中任一項之半導體結構，其中該通道層的一第一錫含量(tin content)大於所述兩個蓋層的一第二錫含量，其中該第一錫含量的範圍為約7%至約13%，其中該第二錫含量的範圍為約0.5%至約5%。
  6. 如請求項1至請求項3中任一項之半導體結構，更包括：複數個內間隔物部件，交錯於所述奈米結構，其中每一個所述內間隔物部件沿著該方向藉由所述兩個蓋層的一者與所述奈米結構的一者的該通道層分隔。
  7. 一種半導體結構，包括： 一第一源極/汲極部件以及一第二源極/汲極部件，設置於一基板上方；複數個通道元件，延伸於該第一源極/汲極部件與該第二源極/汲極部件之間，其中每一個所述通道元件包括一半導體層，該半導體層沿著垂直於該基板的一方向包夾於兩個蓋層之間，且該半導體層的頂表面及底表面分別與所述兩個蓋層直接接觸；以及一閘極結構，包繞每一個所述通道元件，其中該閘極結構與每一個所述通道元件的該半導體層以及所述兩個蓋層直接接觸。
  8. 如請求項7之半導體結構，更包括：一鍺緩衝層，其中該第一源極/汲極部件、該第二源極/汲極部件、以及該閘極結構是設置於該鍺緩衝層上。
  9. 一種半導體結構的形成方法，包括：沉積一緩衝層於一基板上方；形成一堆疊於該緩衝層上，其中該堆疊包括：複數個通道層；複數個犧牲層交錯於所述通道層；以及至少一蓋層設置於每一個所述通道層與相鄰的一個所述犧牲層之間；自該堆疊、該緩衝層、以及該基板形成一鰭片狀結構，該鰭片狀結構包括一通道區以及一源極/汲極區；形成一虛置(dummy)閘極堆疊於該鰭片狀結構的該通道區上方；沉積一閘極間隔物層於該虛置閘極堆疊上方； 凹蝕該源極/汲極區以形成一源極/汲極溝槽，該源極/汲極溝槽露出所述通道層以及所述犧牲層的多個側壁；選擇性地以及部分地凹蝕所述犧牲層以及所述至少一蓋層的一部份以形成複數個內間隔物凹槽；形成複數個內間隔物部件於所述內間隔物凹槽中；形成一源極/汲極部件於該源極/汲極溝槽中；移除該虛置閘極堆疊；選擇性地移除所述犧牲層以釋放該通道區中的所述通道層作為複數個通道元件；以及形成一閘極結構於每一個所述通道元件的周圍，其中所述至少一蓋層的成分不同於所述通道層的成分或者不同於所述犧牲層的成分。
  10. 如請求項9之半導體結構的形成方法，其中所述至少一蓋層包括：一第一蓋層與所述犧牲層接觸；以及一第二蓋層與所述通道層接觸，其中該第一蓋層包括未摻雜鍺，其中該第二蓋層包括鍺以及錫。
TW111115958A 2021-08-18 2022-04-27 半導體結構及其形成方法 TWI854221B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163234429P 2021-08-18 2021-08-18
US63/234,429 2021-08-18
US17/673,400 2022-02-16
US17/673,400 US20230054243A1 (en) 2021-08-18 2022-02-16 Multi-gate transistors and methods of forming the same

Publications (2)

Publication Number Publication Date
TW202316665A TW202316665A (zh) 2023-04-16
TWI854221B true TWI854221B (zh) 2024-09-01

Family

ID=84696776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115958A TWI854221B (zh) 2021-08-18 2022-04-27 半導體結構及其形成方法

Country Status (3)

Country Link
US (2) US20230054243A1 (zh)
CN (1) CN115528088A (zh)
TW (1) TWI854221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240363725A1 (en) * 2023-04-28 2024-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices And Methods Of Fabricating The Same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202025312A (zh) * 2018-10-31 2020-07-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821672B1 (ko) * 2011-12-23 2018-01-24 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
EP3314641A4 (en) * 2015-06-26 2019-01-23 Intel Corporation PSEUDOMORPHES INGAAS ON GAAS FOR GATE ALL-AROUND TRANSISTORS
US10204985B2 (en) * 2015-11-16 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
KR102574454B1 (ko) * 2016-12-16 2023-09-04 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US11923252B2 (en) * 2017-03-23 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
US9871140B1 (en) * 2017-03-31 2018-01-16 International Business Machines Corporation Dual strained nanosheet CMOS and methods for fabricating
KR102388463B1 (ko) * 2017-08-21 2022-04-20 삼성전자주식회사 채널 패턴을 포함하는 반도체 소자 및 그 제조 방법
US10497624B2 (en) * 2017-09-29 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10714592B2 (en) * 2017-10-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11158727B2 (en) * 2018-07-31 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for gate-all-around device with extended channel
US11152491B2 (en) * 2018-08-23 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with inner spacer layer
US11038036B2 (en) * 2018-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Separate epitaxy layers for nanowire stack GAA device
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing
US11532734B2 (en) * 2019-03-29 2022-12-20 Intel Corporation Gate-all-around integrated circuit structures having germanium nanowire channel structures
KR102789288B1 (ko) * 2019-06-17 2025-04-01 삼성전자주식회사 집적회로 장치 및 그 제조 방법
KR102869768B1 (ko) * 2019-11-19 2025-10-13 삼성전자주식회사 에피택시얼 영역을 포함하는 반도체 소자
KR102854710B1 (ko) * 2020-02-17 2025-09-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102857778B1 (ko) * 2020-09-11 2025-09-09 삼성전자주식회사 반도체 장치
US12176408B2 (en) * 2020-12-22 2024-12-24 Intel Corporation Localized spacer for nanowire transistors and methods of fabrication
KR102901422B1 (ko) * 2021-05-04 2025-12-18 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202025312A (zh) * 2018-10-31 2020-07-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
US20250351464A1 (en) 2025-11-13
CN115528088A (zh) 2022-12-27
TW202316665A (zh) 2023-04-16
US20230054243A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US12279451B2 (en) Semiconductor device including source/drain feature with multiple epitaxial layers
TWI786608B (zh) 半導體裝置及其製造方法
US12015090B2 (en) Lightly-doped channel extensions
US20250351451A1 (en) Multi-gate transistors having deep inner spacers
US12057486B2 (en) Metal gate cap
US20250176217A1 (en) Low resistance contact feature
US20240379861A1 (en) Source/drain features of multi-gate devices
US20250351464A1 (en) Multi-gate transistors and methods of forming the same
US20230361176A1 (en) Source/drain leakage prevention
CN115377004A (zh) 半导体结构的形成方法
TWI902407B (zh) 形成半導體結構的方法和半導體結構
KR102912910B1 (ko) 적층형 멀티 게이트 디바이스용 히트 싱크
US20260013165A1 (en) Gate oxide thickness control
US20250151357A1 (en) Semiconductor fabrication processes for defect reduction
US20250338580A1 (en) Semiconductor devices with superlattice layers in source/drain regions and manufacturing methods thereof
US20260032976A1 (en) Gate-all-around devices
US20250022957A1 (en) Epitaxial structures for semiconductor devices and manufacturing methods thereof
TW202343842A (zh) 半導體結構及其形成方法
CN119153335A (zh) 半导体器件及其制造方法