[go: up one dir, main page]

TWI854095B - 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法 - Google Patents

電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法 Download PDF

Info

Publication number
TWI854095B
TWI854095B TW110103818A TW110103818A TWI854095B TW I854095 B TWI854095 B TW I854095B TW 110103818 A TW110103818 A TW 110103818A TW 110103818 A TW110103818 A TW 110103818A TW I854095 B TWI854095 B TW I854095B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
substrate
system high
gate
Prior art date
Application number
TW110103818A
Other languages
English (en)
Other versions
TW202232499A (zh
Inventor
何家瑋
王敏嘉
林忠明
紀駿邦
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW110103818A priority Critical patent/TWI854095B/zh
Priority to US17/224,692 priority patent/US11694756B2/en
Publication of TW202232499A publication Critical patent/TW202232499A/zh
Priority to US18/306,221 priority patent/US12283329B2/en
Application granted granted Critical
Publication of TWI854095B publication Critical patent/TWI854095B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種電源電路，適用於提供寫入電壓給電子熔斷電路。該電源電路包括傳輸電晶體，是P型金氧導體(PMOS)電晶體，具有基板電極、閘極、接收系統高電壓的第一源/汲電極以及連接到位元線的第二源/汲電極。緩衝電路提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關。基板電壓控制電路，獨立提供一基板電壓給該基板電極。該緩衝電路的最後級緩衝器也是被該基板電壓啟動，用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。

Description

電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法
本發明是有關於一種半導體製造技術，且特別是有關於使用於記憶體裝置中的電子融斷電路。
半導體的記憶體裝置，已是廣泛被用於儲存數位資料以及操作電子產品所需要的程式碼。記憶體裝置包含大量的記憶胞。這些記憶胞所儲存的資料，在製造後或是使用後，一些記憶胞可能損壞，而電子融斷(electronic fuse,eFuse)電路的熔絲可以提修改資料的功能。
就積體電路的製造，電子融斷電路可以動態實時地重新修改積體電路中的程式。簡單來說，積體電路中的程式在工廠生產時就已蝕刻在積體電路中，在積體電路中出廠後無法再修改。但透過電子融斷的技術，積體電路生產商可以在其運作時再調整積體電路中的電路。
電子融斷電路設計涉及寫入路徑(programming path)以及讀取路徑，其使用金氧半導體(metal-oxide-semiconductor,MOS)電晶體在寫入路徑與讀取路徑上當作開關，而進行寫入操作或是讀取操作。電子融斷電路一般會包含多個熔絲單元(fuse unit)，其依照寫入路徑或讀取路徑的控制，可以對選取的熔絲單元進行寫入或讀取資料。
電子融斷電路可以有多種設計，而其設計所需要考量因素的包括占用的元件面積，以及資料讀取的正確性。
本發明提供電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法。電子熔斷電路的多個熔絲單元可以採用共用的單個電晶體(one transistor，1T)的設計，可以節省元件面積。而本發明提供的電源電路，可以在1T的架構下，也可以同時減少電晶體的漏電，以確保讀取的正確性。
本發明提供一種電源電路，適用於提供寫入電壓給電子熔斷電路。該電源電路包括傳輸電晶體，是P型金氧導體(PMOS)電晶體，具有基板電極、閘極、接收系統高電壓的第一源/汲電極以及連接到位元線的第二源/汲電極。緩衝電路提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關閉。基板電壓控制電路獨立提供一基板電壓給該基板電極。該緩衝電路的最後級緩衝器也是被該基板電壓啟動， 用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。
在一實施例，關於所述的電源電路，該基板電壓控制電路接收一操作電壓及給該傳輸電晶體的該系統高電壓，以確保該基板電壓是該操作電壓，或是當該系統高電壓高於該操作電壓時該基板電壓是該系統高電壓。
在一實施例，關於所述的電源電路，該基板電壓控制電路包括第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極。第二PMOS電晶體具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極。第一電阻連接在該操作電壓與該第二閘極之間。第二電阻連接在該系統高電壓與該第一閘極之間。
在一實施例，關於所述的電源電路，該基板電壓控制電路包括第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極。第二PMOS電晶體具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極。該第一閘極直接連接到該系統高電壓。該第二閘極直接連接到該操作電壓。
在一實施例，關於所述的電源電路，當該系統高電壓改變為低電壓或是浮置電壓時，該基板電壓控制電路的該基板電壓是該操作電壓。當該系統高電壓是高於該操作電壓時，該基板電壓控制電路的該基板電壓是該系統高電壓。
在一實施例，關於所述的電源電路，該緩衝電路包括前 級緩衝器及該最後級緩衝器。該前級緩衝器是由該系統高電壓控制，而該最後級緩衝器是由該基板電壓控制，且該前級緩衝器的輸出端是連接到該最後級緩衝器的輸入端。
在一實施例，關於所述的電源電路，該前級緩衝器與該最後級緩衝器是反向器。
在一實施例，本發明也提供一種電子熔斷電路。電子熔斷電路包括讀取路徑電晶體，具有源極以接收操作電壓，閘極由讀取致能訊號控制，及汲極。另外，電子熔斷電路還包括熔絲陣列，具有多個熔絲單元，其中每一個該熔絲單元是共通連接到該讀取路徑電晶體的該汲極。電源電路連接到讀取路徑電晶體的該汲極。該電源電路包括傳輸電晶體，是P型金氧導體(PMOS)電晶體，具有基板電極、閘極、接收系統高電壓的第一源/汲電極以及連接到位元線的第二源/汲電極。緩衝電路提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關閉。基板電壓控制電路，獨立提供一基板電壓給該基板電極。該緩衝電路的最後級緩衝器也是被該基板電壓啟動，用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。
在一實施例，關於所述的電子熔斷電路，該基板電壓控制電路接收一操作電壓及給該傳輸電晶體的該系統高電壓，以確保該基板電壓是該操作電壓，或是當該系統高電壓高於該操作電壓時該基板電壓是該系統高電壓。
在一實施例，關於所述的電子熔斷電路，該基板電壓控 制電路包括第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極。第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極。第一電阻連接在該操作電壓與該第二閘極之間。第二電阻連接在該系統高電壓與該第一閘極之間。
在一實施例，關於所述的電子熔斷電路，該基板電壓控制電路包括第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極。第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極。該第一閘極直接連接到該系統高電壓。該第二閘極直接連接到該操作電壓。
在一實施例，關於所述的電子熔斷電路，當該系統高電壓改變為低電壓或是浮置電壓時，該基板電壓控制電路的該基板電壓是該操作電壓。當該系統高電壓是高於該操作電壓時，該基板電壓控制電路的該基板電壓是該系統高電壓。
在一實施例，關於所述的電子熔斷電路，該緩衝電路包括前級緩衝器及該最後級緩衝器，該前級緩衝器是由該系統高電壓控制，而該最後級緩衝器是由該基板電壓控制，且該前級緩衝器的輸出端是連接到該最後級緩衝器的輸入端。
在一實施例，關於所述的電子熔斷電路，該前級緩衝器與該最後級緩衝器是反向器。
在一實施例，關於所述的電子熔斷電路，每一個該熔絲單元包括：熔絲元件，連接到該讀取路徑電晶體的該汲極；以及讀取元件，連接在該熔絲元件與接地電壓之間。該讀取元件依照控制與該接地電壓連接或是斷開。
在一實施例，關於所述的電子熔斷電路，該讀取路徑電晶體與在該電源電路的該傳輸電晶體分別被開啟，以對應該讀取操作與該寫入操作。
在一實施例，本發明也提供一種提供電源給電子熔斷電路的方法，包括提供傳輸電晶體，是P型金氧導體(PMOS)的電晶體，具有基板電極、閘極、接收系統高電壓的第一源/汲電極以及連接到位元線的第二源/汲電極。此方法更包括提供緩衝電路，以提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關閉。提供基板電壓控制電路，以獨立提供一基板電壓給該基板電極。該緩衝電路的最後級緩衝器也是被該基板電壓啟動，用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。
在一實施例，關於所述的方法，所提供的該基板電壓控制電路，接收一操作電壓及給該傳輸電晶體的該系統高電壓，以確保該基板電壓是該操作電壓，或是當該系統高電壓高於該操作電壓時該基板電壓是該系統高電壓。
在一實施例，關於所述的方法，所提供的該基板電壓控制電路包括第一PMOS電晶體，具有第一源極連接到該操作電 壓，第一汲極連接到輸出節點，以及第一閘極。第二PMOS電晶體具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極。第一電阻連接在該操作電壓與該第二閘極之間。第二電阻連接在該系統高電壓與該第一閘極之間。
在一實施例，關於所述的方法，所提供的該基板電壓控制電路包括第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極。第二PMOS電晶體具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極。該第一閘極直接連接到該系統高電壓。該第二閘極直接連接到該操作電壓。
在一實施例，關於所述的方法，當該系統高電壓改變為低電壓或是浮置電壓時，該基板電壓控制電路的該基板電壓是該操作電壓。當該系統高電壓是高於該操作電壓時，該基板電壓控制電路的該基板電壓是該系統高電壓。
在一實施例，關於所述的方法，所提供的該緩衝電路包括前級緩衝器及該最後級緩衝器。該前級緩衝器是由該系統高電壓控制，而該最後級緩衝器是由該基板電壓控制，且該前級緩衝器的輸出端是連接到該最後級緩衝器的輸入端。
在一實施例，關於所述的方法，該前級緩衝器與該最後級緩衝器是反向器。
100:比較器
102、104:路徑
106:電晶體
110:熔絲陣列
112、114:電晶體
116:熔絲單元
118、120:電晶體
122、126:讀取路徑
124、128:寫入路徑
150:電源電路
152:電晶體
154、156:緩衝器
160:位元線
200:電源電路
202a、202b:電晶體
108、204a、204b:電阻
250:基板電壓控制電路
圖1是依照本發明一實施例的2T電子熔斷電路的讀取機制示意圖。
圖2是依照本發明一實施例的2T電子熔斷電路的寫入機制示意圖。
圖3是依照本發明一實施例的1T電子熔斷電路的讀取機制示意圖。
圖4是依照本發明一實施例的1T電子熔斷電路的寫入機制示意圖。
圖5是依照本發明一實施例的電子熔斷電路的電源電路結構示意圖。
圖6是依照本發明一實施例，根據圖3的電子熔斷電路，讀取可能失敗的訊號波形示意圖。
圖7是依照本發明一實施例，根據電子熔斷電路加入圖5的電源電路，確保讀取成功的訊號波形示意圖。
本發明提供電源電路，其可以配置在電子熔斷電路中，提供電源給電子熔斷電路。電子熔斷電路的多個熔絲單元可以採用共用的單個電晶體(1T)的設計，可以節省元件面積。而本發明提供的電源電路，可以在1T的架構下，也可以同時減少電晶體的漏 電，以確保讀取的正確性。
以下舉一些實施例來說明本發明關於電子熔斷電路的探討(look into)，進一步提出電子熔斷電路的設計實施例，而本發明也不限於所舉得一些實施例。
圖1是依照本發明一實施例的2T電子熔斷電路的讀取機制示意圖。參閱圖1，電子熔斷電路的設計，其較直接的方式是採用兩個電晶體(two-transistor,2T)的設計，也就是在熔絲陣列110的每一個熔絲單元116都配置兩個電晶體112、114，來控制讀取操作與寫入操作的切換。熔絲陣列110包含多個熔絲單元116。每一個熔絲單元116代表一個位元的記憶。電晶體112用於讀取操作的控制，電晶體114用於寫入操作的控制。
就整體電路而言，在熔絲陣列110的前端包含一比較器100，其接受參考電壓VR以及在位元線上讀取到的讀取電壓VBL。位元線是指包含熔絲單元116與電晶體114的路徑。在讀取操作時電晶體106是導通。操作電壓VDD根據電阻108在路徑102上的電阻值而固定分電壓到電阻108，得到參考電壓VR。也就是，參考電壓VR的產生例如是由操作電壓VDD，分壓到參考電阻108的電壓VR。
熔絲單元116導通時是低電阻狀態，而熔絲單元116熔斷時是高阻狀態。操作電壓VDD根據熔絲單元116在路徑104上的電阻值而分電壓到熔絲單元116，得到讀取電壓VBL。比較器100比較讀取電壓VBL的狀態，可以決定熔絲單元116所儲存的位元 值。
熔絲陣列110中所選取的一個位元，其依照讀取操作，可以就由電晶體的開關控制而得到讀取路徑122。電晶體112，也可以稱為讀取路徑電晶體。電晶體112在讀取操作時導通，使比較器100在讀取路徑122上接收讀取電壓VBL。讀取路徑122還包含串接的熔絲單元116與用以接地的電晶體120。在讀取操作時，電晶體114與電晶體118是關閉，也就是不導通的狀態，如此電晶體118斷開系統高電壓VQPS，電晶體114在熔絲單元116前也斷開接的電壓。
圖2是依照本發明一實施例的2T電子熔斷電路的寫入機制示意圖。參閱圖2，寫入操作會建立寫入路徑124，包含電晶體114、熔絲單元116及電晶體118串連成寫入路徑124。電晶體112與電晶體120是斷開的狀態。電晶體118是PMOS的電晶體。寫入的系統高電壓VQPS由流通熔絲單元116，可以將熔絲單元116的熔絲燒斷，成為高電阻狀態。而如前述，讀取路徑會感應熔絲單元116的電阻值的狀態，而使操作電壓VDD分壓到熔絲單元116上，用已與參考電壓VR比較。
於此，2T電子熔斷電路的讀取路徑122可以確保讀取路徑122與
Figure 110103818-A0305-02-0012-2
寫入路徑124的完整建立。在讀取操作時，讀取路徑122可以有效隔離系統高電壓VQPS，讀取電壓VR是穩定的狀態，不會有漏電流而產生位移到地電壓。然而對於2T電子熔斷電路，在熔絲陣列110的每一個熔絲單元116是配置兩個電晶體，造成 消耗原面積的問題。
要節省元件面積，其可以考慮將電晶體112調整多個熔絲單元116共用，可以節省元件面積。圖3是依照本發明一實施例的1T電子熔斷電路的讀取機制示意圖。
參閱圖3，1T電子熔斷電路的電晶體112是共用，此時寫入電壓是由電源電路150提供。熔絲陣列110不包括電晶體112。電源電路150包括多個緩衝器154、156，其例如是反向器，由系統高電壓VQPS控制。緩衝器154、156最後提供控制電壓PS給電晶體118。電晶體118會與電晶體112及熔絲單元116連接。熔絲單元116再與一電晶體連接，依照控制由讀取元件接地。讀取元件例如是電晶體。
在讀取操作時，讀取路徑126會被建立，如此比較器100會接受讀取電壓VBL。然而，由於電源電路150的輸出端也連接到電晶體112。如果電源電路150產生漏電流，而拉降讀取電壓VBL。在正常操作下，熔絲單元116如果是被燒斷而處於高電阻狀態時，讀取電壓VBL要大參考電壓VR。
如本發明的探究，由於電晶體118是PMOS電晶體的設計，且其基板電壓也連接到系統高電壓VQPS，電晶體118可能會產生漏電流。如果電源電路150產生漏電流而拉降讀取電壓VBL，其可能會造成讀取錯誤，如後面圖6會描述。
圖4是依照本發明一實施例的1T電子熔斷電路的寫入機制示意圖。參閱圖4，1T電子熔斷電路在寫入操作時，其會建立 寫入路徑128，此時電晶體112斷開，而電源電路150提供寫入電壓使熔絲單元116的熔絲被燒斷。
在圖3的讀取操作，電晶體112是導通且共用。在圖4的寫入操作，電晶體112是斷開且共用。因此，1T電子熔斷電路的熔絲陣列110僅使用一個電晶體，可以有效節省元件面積，但是可能由於電源電路150的PMOS電晶體118在讀取操作，停止施加系統高電壓VQPS而失去電壓時可能產生漏電流，無法有效關閉，而影響在讀取操作時，在位元線上的讀取電壓VBL。
本發明再提出電源電路150的改良。圖5是依照本發明一實施例的電子熔斷電路的電源電路結構示意圖。
參閱圖5，在一實施例，電源電路200可以取代圖3與圖4的電源電路150。電源電路200例如包括傳輸電晶體152，是PMOS電晶體，相對於圖3、4的電晶體118，但是基板電壓是由基板電壓控制電路250提供。
電晶體152具有基板電極、閘極、接收系統高電壓VQPS的第一源/汲電極以及連接到位元線160的第二源/汲電極。位元線160是包含熔絲單元116的路線。於此，電晶體112也是連到位元線160。在電晶體112導通時可以以讀取熔絲單元116的儲存狀態。電晶體152的基板電極獨立接收基板電壓控制電路250提供的基板電壓VWELL。緩衝電路包括多個緩衝器154、156，提供一電壓PS給電晶體152的閘極，其中電晶體152在寫入操作時被啟動及在讀取操作時被關閉。如此，基板電壓控制電路250可以 獨立提供基板電壓VWELL給電晶體152的基板電極。
緩衝電路的最後級緩衝器154也是被基板電壓VWELL啟動，用以在1T電子熔斷電路的讀取操作期間控制電晶體152的關閉，以減少電晶體152在關閉狀態下產生漏電流。
基板電壓控制電路250的設計，預期在讀取操作時，也就是系統高電壓VQPS是0V時，能夠提供操作電壓VDD當作基板電壓VWELL，而同時也使基板電壓VWELL當作最後級緩衝器154的啟動電壓，如此確保PMOS電晶體152維持關閉的狀態。操作電壓VDD、基板電壓VWELL及系統高電壓VQPS的電壓關係例如表一所示，其中操作電壓VDD例如是0.8V，系統高電壓VQPS例如是0V與1.8V的變化。因此，基板電壓VWELL在系統高電壓VQPS改變為0V或是浮置時，仍維持0.8V。
Figure 110103818-A0305-02-0015-1
就基板電壓控制電路250的電路，在一實施例例如包括第一PMOS電晶體202a、第二PMOS電晶體202b、第一電阻204a及第二電阻204b。於此，第一電阻204a及第二電阻204b可以防止靜電放電，但是如果提供系統高電壓VQPS的電路已有靜電放 電的保護，則第一電阻204a及第二電阻204b可以省去。
第一PMOS電晶體202a具有第一源極連接到操作電壓VDD，第一汲極連接到輸出節點以提供基板電壓VWELL，以及第一閘極。第二PMOS電晶體202b具有第二源極連接到系統高電壓VQPS，第二汲極連接到輸出節點以提供基板電壓VWELL，以及第二閘極。第一電阻204a連接在操作電壓VDD與第二PMOS電晶體202b的第二閘極之間。第二電阻204b連接在系統高電壓VQPS與第一PMOS電晶體202a的第一閘極之間。
如果不需要靜電放電的保護，第一電阻204a及第二電阻204b可以省去。如此，第一PMOS電晶體202a的第一閘極直接連接到系統高電壓VQPS。第二PMOS電晶體202b的第二閘極直接連接到操作電壓VDD。
以下描述信號波形的關係。圖6是依照本發明一實施例，根據圖3的電子熔斷電路，讀取可能失敗的訊號波形示意圖。參閱圖6，如採用圖3的1T電子熔斷電路，其電源電路150可能產生漏電流，拉降讀取電壓VBL。
參閱圖3與圖6，訊號READ_WL是啟動讀取週期。訊號READ_EN導通電晶體106、112。參考電壓訊號VR是粗線表示。讀取電壓訊號VBL是以細線表示。比較器的輸出訊號OUT是參考電壓訊號VR與讀取電壓訊號VBL之間的比較狀態。在初始階段，讀取電壓訊號VBL是不穩定可以避開。例如，讀取電壓訊號VBL大於參考電壓訊號VR時，輸出訊號OUT為“1”。讀取電壓訊號 VBL小於又或是例如等於參考電壓訊號VR時為“0”。由於電源電路150的PMOS電晶體可能漏電流而處於導通狀態，導致讀取電壓訊號VBL下降，而小於考電壓訊號VR。輸出訊號OUT由“1”轉為”0”。
圖7是依照本發明一實施例，根據1T電子熔斷電路加入圖5的電源電路，確保讀取成功的訊號波形示意圖。參閱圖5與圖7以及部分的圖3，由於電源電路200增加基板電壓控制電路250來控制PMOS電晶體152以及最後級緩衝器154，其在讀取操作時可以有效確保PMOS電晶體152的關閉，減少發生漏電流的情形。如此，輸出訊號OUT可以維持輸出“1”的狀態。
本發明的電源電路200可以確保輸出是高電壓。電源電路200可以應用在1T電子熔斷電路，使得在讀取操作時減少PMOS電晶體152發生漏電流的情形。
本發明從提供電源給電子熔斷電路的方法看，此方法包括提供傳輸電晶體，是P型金氧導體(PMOS)的電晶體，具有基板電極、閘極、接收操作電壓的第一源/汲電極以及連接到位元線的第二源/汲電極。此方法更包括提供緩衝電路，以提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關閉。提供基板電壓控制電路，以獨立提供一基板電壓給該基板電極。該緩衝電路的最後級緩衝器也是被該基板電壓啟動，用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。
152:電晶體
154、156:緩衝器
160:位元線
200:電源電路
202a、202b:電晶體
204a、204b:電阻
250:基板電壓控制電路

Claims (20)

  1. 一種電源電路，適用於提供寫入電壓給電子熔斷電路，該電源電路包括： 傳輸電晶體，是P型金氧導體(PMOS)電晶體，具有基板電極、閘極、接收系統高電壓的第一源/汲電極以及連接到位元線的第二源/汲電極; 緩衝電路，提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關閉; 以及 基板電壓控制電路，獨立提供一基板電壓給該基板電極， 其中該緩衝電路的最後級緩衝器也是被該基板電壓啟動，用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。
  2. 如請求項1所述的電源電路，其中該基板電壓控制電路接收一操作電壓及給該傳輸電晶體的該系統高電壓，以確保該基板電壓是該操作電壓，或是當該系統高電壓高於該操作電壓時該基板電壓是該系統高電壓。
  3. 如請求項2所述的電源電路，其中該基板電壓控制電路包括: 第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極; 第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極; 第一電阻，連接在該操作電壓與該第二閘極之間; 以及 第二電阻，連接在該系統高電壓與該第一閘極之間。
  4. 如請求項2所述的電源電路，其中該基板電壓控制電路包括: 第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極; 以及 第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極， 其中該第一閘極直接連接到該系統高電壓， 其中該第二閘極直接連接到該操作電壓。
  5. 如請求項1所述的電源電路， 其中當該系統高電壓改變為低電壓或是浮置電壓時，該基板電壓控制電路的該基板電壓是該操作電壓， 其中當該系統高電壓是高於該操作電壓時，該基板電壓控制電路的該基板電壓是該系統高電壓。
  6. 如請求項1所述的電源電路，其中該緩衝電路包括前級緩衝器及該最後級緩衝器， 其中該前級緩衝器是由該系統高電壓控制，而該最後級緩衝器是由該基板電壓控制，且該前級緩衝器的輸出端是連接到該最後級緩衝器的輸入端。
  7. 一種電子熔斷電路，包括: 讀取路徑電晶體，具有源極以接收操作電壓，閘極由讀取致能訊號控制，及汲極; 熔絲陣列，具有多個熔絲單元，其中每一個該熔絲單元是共通連接到該讀取路徑電晶體的該汲極; 以及 電源電路，連接到該讀取路徑電晶體的該汲極， 其中該電源電路包括: 傳輸電晶體，是P型金氧導體(PMOS)電晶體，具有基板電極、閘極、接收系統高電壓的第一源/汲電極以及連接到位元線的第二源/汲電極; 緩衝電路，提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關閉; 以及 基板電壓控制電路，獨立提供一基板電壓給該基板電極， 其中該緩衝電路的最後級緩衝器也是被該基板電壓啟動，用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。
  8. 如請求項7所述的電子熔斷電路，其中該基板電壓控制電路接收一操作電壓及給該傳輸電晶體的該系統高電壓，以確保該基板電壓是該操作電壓，或是當該系統高電壓高於該操作電壓時該基板電壓是該系統高電壓。
  9. 如請求項7所述的電子熔斷電路，其中該基板電壓控制電路包括: 第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極; 第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極; 第一電阻，連接在該操作電壓與該第二閘極之間; 以及 第二電阻，連接在該系統高電壓與該第一閘極之間。
  10. 如請求項8所述的電子熔斷電路，其中該基板電壓控制電路包括: 第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極; 以及 第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極， 其中該第一閘極直接連接到該系統高電壓， 其中該第二閘極直接連接到該操作電壓。
  11. 如請求項7所述的電子熔斷電路， 其中當該系統高電壓改變為低電壓或是浮置電壓時，該基板電壓控制電路的該基板電壓是該操作電壓， 其中當該系統高電壓是高於該操作電壓時，該基板電壓控制電路的該基板電壓是該系統高電壓。
  12. 如請求項7所述的電子熔斷電路，其中該緩衝電路包括前級緩衝器及該最後級緩衝器， 其中該前級緩衝器是由該系統高電壓控制，而該最後級緩衝器是由該基板電壓控制，且該前級緩衝器的輸出端是連接到該最後級緩衝器的輸入端。
  13. 如請求項7所述的電子熔斷電路，其中每一個該熔絲單元包括: 熔絲元件，連接到該讀取路徑電晶體的該汲極; 以及 讀取元件，連接在該熔絲元件與接地電壓之間，其中該讀取元件依照控制與該接地電壓連接或是斷開。
  14. 如請求項7所述的電子熔斷電路，其中該讀取路徑電晶體與在該電源電路的該傳輸電晶體分別被開啟，以對應該讀取操作與該寫入操作。
  15. 一種提供電源給電子熔斷電路的方法，包括: 提供傳輸電晶體，是P型金氧導體(PMOS)的電晶體，具有基板電極、閘極、接收系統高電壓的第一源/汲電極以及連接到位元線的第二源/汲電極; 提供緩衝電路，以提供一電壓給該傳輸電晶體的該閘極，其中該傳輸電晶體在寫入操作時被啟動及在讀取操作時被關閉; 以及 提供基板電壓控制電路，獨立提供一基板電壓給該基板電極， 其中該緩衝電路的最後級緩衝器也是被該基板電壓啟動，用以在該電子熔斷電路的該讀取操作期間控制該傳輸電晶體。
  16. 如請求項15所述的提供電源給電子熔斷電路的方法，其中所提供的該基板電壓控制電路，接收一操作電壓及給該傳輸電晶體的該系統高電壓，以確保該基板電壓是該操作電壓，或是當該系統高電壓高於該操作電壓時該基板電壓是該系統高電壓。
  17. 如請求項16所述的提供電源給電子熔斷電路的方法，其中所提供的該基板電壓控制電路包括: 第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極; 第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極; 第一電阻，連接在該操作電壓與該第二閘極之間; 以及 第二電阻，連接在該系統高電壓與該第一閘極之間。
  18. 如請求項16所述的提供電源給電子熔斷電路的方法，其中所提供的該基板電壓控制電路包括: 第一PMOS電晶體，具有第一源極連接到該操作電壓，第一汲極連接到輸出節點，以及第一閘極; 以及 第二PMOS電晶體，具有第二源極連接到該系統高電壓，第二汲極連接到輸出節點以提供該基板電壓，以及第二閘極， 其中該第一閘極直接連接到該系統高電壓， 其中該第二閘極直接連接到該操作電壓。
  19. 如請求項15所述的提供電源給電子熔斷電路的方法， 其中當該系統高電壓改變為低電壓或是浮置電壓時，該基板電壓控制電路的該基板電壓是該操作電壓， 其中當該系統高電壓是高於該操作電壓時，該基板電壓控制電路的該基板電壓是該系統高電壓。
  20. 如請求項15所述的提供電源給電子熔斷電路的方法，其中所提供的該緩衝電路包括前級緩衝器及該最後級緩衝器， 其中該前級緩衝器是由該系統高電壓控制，而該最後級緩衝器是由該基板電壓控制，且該前級緩衝器的輸出端是連接到該最後級緩衝器的輸入端。
TW110103818A 2021-02-02 2021-02-02 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法 TWI854095B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110103818A TWI854095B (zh) 2021-02-02 2021-02-02 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法
US17/224,692 US11694756B2 (en) 2021-02-02 2021-04-07 Power circuit, electronic fuse circuit, and method for providing power to electronic fuse circuit
US18/306,221 US12283329B2 (en) 2021-02-02 2023-04-24 Electronic fuse circuit and method for electronic fuse circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110103818A TWI854095B (zh) 2021-02-02 2021-02-02 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法

Publications (2)

Publication Number Publication Date
TW202232499A TW202232499A (zh) 2022-08-16
TWI854095B true TWI854095B (zh) 2024-09-01

Family

ID=82612805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103818A TWI854095B (zh) 2021-02-02 2021-02-02 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法

Country Status (2)

Country Link
US (2) US11694756B2 (zh)
TW (1) TWI854095B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119727701A (zh) * 2024-12-01 2025-03-28 芯合电子(上海)有限公司 缓冲电路、芯片和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345110A (en) * 1993-04-13 1994-09-06 Micron Semiconductor, Inc. Low-power fuse detect and latch circuit
USRE36952E (en) * 1993-03-12 2000-11-14 Micron Technology, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
CN1289445A (zh) * 1998-09-24 2001-03-28 爱特梅尔股份有限公司 具有局部熔断状态零功率吸收的熔断丝电路
US20070002640A1 (en) * 2005-06-30 2007-01-04 Hynix Semiconductor Inc. Bulk bias voltage level detector in semiconductor memory device
CN111899772A (zh) * 2019-05-05 2020-11-06 中芯国际集成电路制造(上海)有限公司 efuse存储单元、存储器及其写入、读取方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018780B2 (en) * 2007-01-18 2011-09-13 Texas Instruments Incorporated Temperature dependent back-bias for a memory array
US7911820B2 (en) 2008-07-21 2011-03-22 International Business Machines Corporation Regulating electrical fuse programming current
US8270240B2 (en) 2009-07-30 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Current leakage reduction
US8415985B2 (en) * 2011-07-11 2013-04-09 Texas Instruments Incorporated Circuits and methods for sampling and holding differential input signals
KR102074946B1 (ko) * 2013-10-30 2020-02-07 삼성전자 주식회사 온도 보상 저전류 발진기 회로, 및 이를 포함하는 장치
US11424741B2 (en) * 2020-09-30 2022-08-23 Nxp B.V. Active N-well switching circuit for power switches

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36952E (en) * 1993-03-12 2000-11-14 Micron Technology, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
US5345110A (en) * 1993-04-13 1994-09-06 Micron Semiconductor, Inc. Low-power fuse detect and latch circuit
CN1289445A (zh) * 1998-09-24 2001-03-28 爱特梅尔股份有限公司 具有局部熔断状态零功率吸收的熔断丝电路
US20070002640A1 (en) * 2005-06-30 2007-01-04 Hynix Semiconductor Inc. Bulk bias voltage level detector in semiconductor memory device
CN111899772A (zh) * 2019-05-05 2020-11-06 中芯国际集成电路制造(上海)有限公司 efuse存储单元、存储器及其写入、读取方法

Also Published As

Publication number Publication date
US11694756B2 (en) 2023-07-04
US20220246226A1 (en) 2022-08-04
US20230260585A1 (en) 2023-08-17
US12283329B2 (en) 2025-04-22
TW202232499A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US6125069A (en) Semiconductor memory device with redundancy circuit having a reference resistance
CN108766493B (zh) 一种应用于sram的可调节wlud读写辅助电路
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
JP3160160B2 (ja) 半導体記憶装置
JPH10199278A (ja) フラッシュメモリ装置用リペアヒューズ回路
US5844298A (en) Method and apparatus for programming anti-fuses
US7002865B2 (en) Nonvolatile semiconductor memory device
CN114171096B (zh) 一种读取时间可控的反熔丝存储器读取电路
TWI854095B (zh) 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法
CN111899772A (zh) efuse存储单元、存储器及其写入、读取方法
TW559820B (en) Method to test several word-lines of a semiconductor-memory arrangement
JP3532444B2 (ja) 半導体記憶装置
US8018757B2 (en) Semiconductor memory device and trimming method thereof
US7098722B2 (en) Low power design for fuse control circuit
US6738280B2 (en) Read only memory
US12322460B2 (en) Anti-fuse circuit and anti-fuse unit programming state real-time verification
CN116129972B (zh) 钳位电压产生电路、读出电路、电源电路
US12119069B2 (en) Anti-fuse memory reading circuit with controllable reading time
US20050077916A1 (en) Programming circuit and method having extended duration programming capabilities
KR100723519B1 (ko) Ｍｏｓ 트랜지스터를 이용한 전압 클램핑 회로 및 이를구비하는 반도체 칩
US12354699B2 (en) Sensing amplifier circuit and memory device
KR100348217B1 (ko) 리던던시회로
TWI247311B (en) Circuit and method for preventing nonvolatile memory from over erasure
US20250104780A1 (en) Current bias circuit, memory device and memory system
KR950006420B1 (ko) 외부 신호용 스텝-다운 트랜지스터를 갖는 반도체 메모리 장치