[go: up one dir, main page]

TWI851865B - 用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物 - Google Patents

用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物 Download PDF

Info

Publication number
TWI851865B
TWI851865B TW110100816A TW110100816A TWI851865B TW I851865 B TWI851865 B TW I851865B TW 110100816 A TW110100816 A TW 110100816A TW 110100816 A TW110100816 A TW 110100816A TW I851865 B TWI851865 B TW I851865B
Authority
TW
Taiwan
Prior art keywords
pixel
semiconductor material
gate oxide
photodiode
nitrogen
Prior art date
Application number
TW110100816A
Other languages
English (en)
Other versions
TW202143464A (zh
Inventor
文成烈
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202143464A publication Critical patent/TW202143464A/zh
Application granted granted Critical
Publication of TWI851865B publication Critical patent/TWI851865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明揭示一種像素單元，其包含位於一光電二極體上方之一區域中之一半導體材料-閘極氧化物近界面處之氮植入區域。該像素單元在複數個像素電晶體之通道區域中進一步沒有植入氮。因此，在該光電二極體上方之該區域中之該半導體材料-閘極氧化物界面處形成Si-N鍵，而在該半導體材料-閘極氧化物界面處保護該等通道區域免於氮植入。本發明亦描述形成該像素單元之方法。

Description

用於降低隨機擾動訊號(RTS)雜訊及白像素之選擇性氮化閘極氧化物
本發明大體上係關於影像感測器，且特定言之但不排他，本發明係關於具有一選擇性氮化閘極氧化物區域之像素單元。
CMOS影像感測器(CIS)已無處不在。其廣泛用於數位攝影機、蜂巢式電話、保全攝影機以及醫療、汽車及其他應用。典型影像感測器回應於自一外部場景反射之影像光入射在影像感測器上而操作。影像感測器包含具有感光元件(例如光電二極體)之一像素陣列，該等感光元件吸收入射影像光之一部分並在吸收影像光時產生影像電荷。各像素之影像電荷可經量測為各感光元件之一輸出電壓，其依據入射影像光而變化。換言之，所產生影像電荷之量與影像光之強度成比例，影像光用於產生表示外部場景之一數位影像(即，影像資料)。
用於製造影像感測器之技術已持續以迅猛速度進步。對較高解析度與較低功耗之需求已促使此等裝置進一步小型化及整合。結合對具有高動態範圍及低光敏感度之影像感測器之需求，已使具有高轉換增益及高訊雜比之像素單元之設計越來越具有挑戰性。
本發明揭示係關於在位於一光電二極體上方之一區域中之一半導體材料-閘極氧化物界面處具有氮植入區域之像素單元之設備及方法。在以下描述中，闡述諸多特定細節以提供對實施例之一透徹理解。然而，熟習相關技術者將認識到，可在沒有一或多個特定細節之情況下或用其他方法、元件、材料等等實踐本文中所描述之技術。在其他情況中，未詳細展示或描述熟知結構、材料或操作以免模糊某些態樣。
參考本說明書中之「一實例」或「一實施例」意指結合該實例所描述之一特定特徵、結構或特性包含在本發明之至少一實例中。因此，出現於本說明書之各個位置中之片語「在一實例中」或「在一實施例中」並不一定皆指同一實例。此外，可在一或多個實例中以任何適合方式組合特定特徵、結構或特性。
如圖所繪示，為便於描述，諸如「下面」、「下方」、「底下」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或特徵與另一(些)元件或特徵之關係。應瞭解，除圖中所描繪之定向之外，空間上相對術語亦意欲涵蓋在使用或操作之裝置之不同定向。例如，若圖中之裝置被翻轉，則被描述為在其他元件或特徵「下方」或「下面」或「下」之元件將被定向為在其他元件或特徵「上方」。因此，例示性術語「下方」或「下」可涵蓋上方及下方兩種定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且亦可因此解譯本文中所使用之空間相對描述詞。此外，亦應瞭解，當一層被稱為介於兩個層「之間」時，其可係兩個層之間的唯一層，或亦可存在一或多個介入層。
在本說明書中，使用若干技術術語。此等術語在其等出自之領域中具有其等之普通含義，除非本文中有明確界定或其使用之背景內容將清楚地表明另一含義。應注意，元件名稱及符號可在本發明中互換使用(例如Si對矽)；然而，兩者具有相同含義。
在本發明中，術語「半導體基板」或「基板」係指用於在其上形成半導體裝置之任何類型之基板，包含單晶基板、絕緣體上半導體(SOI)基板、摻雜矽體基板及半導體上磊晶膜(EPI)基板及其類似者。此外，儘管將主要針對與矽基半導體材料(例如矽及矽與鍺及/或碳之合金)相容之材料及程序來描述各種實施例，但本技術在此方面不受限制。更確切地，可使用任何類型之半導體材料來實施各種實施例。
在一像素製程中，據信，矽(Si)懸掛鍵及/或弱鍵(諸如矽-氫(Si-H)鍵)存在於光電二極體中。此等化學結構缺陷可作為產生-複合(G-R)中心，並增加對光電二極體之電流洩漏，藉此引起暗電流，從而導致白像素(WP)缺陷。對半導體表面進行去耦電漿氮化(DPN)處理，從而形成矽-氮(Si-N)鍵，此可通過減少G-R中心之數目來降低WP缺陷。在DPN處理之後，直接對像素之Si表面進行一最終SiO2 生長步驟以提供一閘極氧化物層。然而，亦藉由DPN添加至Si界面之氮來降低電晶體中之RTS雜訊，此係因為存在於閘極氧化物層及多晶矽閘界面中之氮捕捉與釋放載流子電子(e- )。
如將討論，根據本發明之教示之實例係關於一種像素單元，其包含在位於一光電二極體上方之一區域中之一半導體材料-閘極氧化物層近界面處之氮植入區域。像素單元在位於複數個像素電晶體之通道區域中之半導體材料-閘極氧化物近界面處進一步沒有植入氮。因此，在光電二極體上方之區域中之半導體材料-閘極氧化物界面處形成Si-N鍵，而在半導體材料-閘極氧化物界面處保護或遮罩通道區域免於氮植入。藉由使Si懸掛鍵反應形成Si-N鍵，並在光電二極體上方之區域中之半導體材料-閘極氧化物層近界面處用Si-N鍵替換較弱鍵(例如Si-H鍵)，可減少G-R中心之數目，此繼而減少電流洩漏及WP缺陷之數目。此外，因為像素單元在位於複數個像素電晶體之通道區域中之半導體材料-閘極氧化物近界面處沒有植入氮，所以減少及/或防止載流子捕捉與釋放誘導之隨機擾動訊號(RTS)雜訊。
圖1A係繪示根據本發明之教示之一像素單元之一實例的一示意圖。如圖1A所描繪之實例中所展示，像素單元100可包含複數個光電二極體(如所展示，2個光電二極體)，包含光電二極體PD1 102A及光電二極體PD2 102B。在其他實例中，應瞭解，像素單元100可包含較少光電二極體(例如在一實例中為一個光電二極體)或較多光電二極體(例如在另一實例中為四個光電二極體)。在圖1A所繪示之實例中，光電二極體PD1 102A及PD2 102B經組態以回應於入射光而光生影像電荷。圖1B係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。如圖1B中所展示，像素單元100具有一半導體層，其具有安置在其中之一光電二極體，及在半導體層上方形成於一半導體基板上之一閘極氧化物層。氮植入半導體材料-閘極氧化物近界面位於一光電二極體(例如光電二極體PD1 102A)上方之一區域中。因此，在光電二極體PD1 102A上方之區域中之半導體材料-閘極氧化物界面處形成Si-N鍵，其中Si懸掛鍵與氮反應以形成Si-N鍵，且在光電二極體102A上方之區域中之半導體材料-閘極氧化物近界面處用Si-N鍵替換較弱鍵(例如Si-H鍵)。在一些實施例中，氮透過閘極氧化物層植入並分佈在光電二極體102A上方之一非常淺矽(Si)表面處。
返回參考圖1A，包含轉移電晶體106A及轉移電晶體106B之複數個轉移電晶體各自耦合在一浮動擴散部FD 108與各自光電二極體PD1 102A及PD2 102B之間。在實例中，浮動擴散部FD 108係在光電二極體PD1 102A及PD2 102B與轉移電晶體106A及106B之間共用之一單一浮動擴散部。在操作中，轉移電晶體106A及106B之各者經耦合以將回應於在轉移電晶體106A及106B之各自轉移閘極處接收之一各自轉移控制訊號TX1及TX2而在各各自光電二極體PD1 102A及PD2 102B中光生之影像電荷轉移至共用浮動擴散部FD 108。在一些實施例中，應瞭解，轉移電晶體106A及106B可被稱為轉移閘極。
一源極隨耦器電晶體SF 112具有耦合至共用浮動擴散部FD 108之一閘極端子。在實例中，源極隨耦器電晶體SF 112之汲極端子耦合至一供應電壓(例如VDD)。因而，源極隨耦器電晶體SF 112經耦合以回應於儲存在浮動擴散部FD 108中之光生影像電荷而在源極隨耦器電晶體SF 112之源極端子處產生影像資料。
一列選擇電晶體114耦合在源極隨耦器電晶體SF 112之源極端子與一輸出位元線144之間，如所展示。因而，列選擇電晶體114經耦合以回應於一列選擇控制訊號RS而在源極隨耦器電晶體SF 112之源極端子處選擇性輸出影像資料。
像素單元100亦包含耦合在一供應電壓(例如VRST)與浮動擴散部FD 108之間之一重設電晶體110。例如，重設電晶體110之汲極端子耦合至供應電壓VRST，且重設電晶體110之源極端子耦合至浮動擴散部FD 108。重設電晶體110之源極端子透過對應轉移電晶體106A及106B進一步耦合至浮動擴散部FD 108、光電二極體PD1 102A及PD2 102B。因而，重設電晶體110經耦合以回應於一重設控制訊號RST而使像素單元100重設。例如，重設電晶體可經組態以使浮動擴散部FD 108以及光電二極體PD1 102A及PD2 102B中之電荷重設。在一實例中，供應電壓VRST與供應電壓VDD可相同且係自一電壓供應源提供。
圖1C係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。參考圖1C，像素單元100在位於複數個像素電晶體之通道區域處之半導體材料-閘極氧化物近界面處沒有植入氮。
在一些實施例中，像素單元100之通道區域可包含在複數個像素電晶體當中。例如，複數個像素電晶體可包含一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。在一些實施例中，複數個像素電晶體包含一轉移電晶體、一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。在一些實施例中，複數個像素電晶體包含轉移電晶體、浮動擴散部、重設電晶體、源極隨耦器電晶體、雙浮動電晶體及一列選擇電晶體。
因此，在一些實施例中，像素單元包含：安置在形成於一半導體基板上之一半導體材料層中之一光電二極體、一浮動擴散部、像素之複數個像素電晶體之複數個摻雜區域；安置在半導體材料層上方之一閘極氧化物層；及安置在閘極氧化物層上方之像素之複數個像素電晶體之複數個閘極電極。氮植入區域存在於光電二極體上方之一區域處之一半導體材料-閘極氧化物近界面處，且半導體材料-閘極氧化物近界面在複數個像素電晶體之通道區域中沒有植入氮。光電二極體上方之區域處之半導體材料-閘極氧化物近界面處之氮植入區域可產生Si-N鍵，減少半導體材料-閘極氧化物近界面處之缺陷，並防止半導體材料-閘極氧化物近界面捕捉與釋放電荷載流子，使得可減少與光電二極體上方之半導體材料-閘極氧化物層近界面處之缺陷相關聯之暗電流雜訊及捕捉與釋放誘導之隨機擾動訊號(RTS)雜訊兩者。
圖2係繪示根據本發明之教示之製造一像素單元之一實例之一程序之一實例的一流程圖。參考圖2，像素單元製程200包含：提供一半導體材料層(步驟210)；在半導體材料層中形成一光電二極體、一浮動擴散部及像素之複數個像素電晶體之複數個摻雜區域(步驟220)；接著在半導體材料層上方形成一閘極氧化物層(步驟230)。在一些實例中，閘極氧化物層可包含二氧化矽(SiO2 )，其可使用一半導體材料(例如矽)之濕氧化或使用該半導體材料之原位蒸汽產生(ISSG)氧化程序來製造。在一些實施例中，半導體材料層可例如藉由磊晶生長程序形成在一塊狀半導體基板上。在一些實施例中，取決於電晶體之處理技術及效能要求，諸如隨機擾動訊號(RTS)雜訊要求，閘極氧化物層之厚度可在30 Å至75 Å之間變化。
接著，在閘極氧化物層上方形成像素之複數個像素電晶體之複數個閘極電極(步驟240)。在半導體材料層上(例如在半導體材料層之一頂表面上)形成一光阻劑，其經圖案化以選擇性遮罩像素之複數個像素電晶體之通道區域以使光電二極體上方之一區域暴露(步驟250)。圖3A係繪示根據本發明之教示之在光阻劑圖案化之後之像素單元之一部分之一實例的一平面圖。如圖3A所展示，像素具有橫越一通道區域施覆之一光阻劑，通道區域包含例如一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。
再次參考圖2，在已施覆光阻劑且在光電二極體上方之一區域處之一半導體材料-閘極氧化物近界面處植入氮(步驟270)之後，在閘極氧化物層與半導體材料之間形成一淺氮區域。圖3B係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。如圖3B中所展示，氮植入發生在半導體材料-閘極氧化物近界面之一暴露區域處，然在包含由一光阻劑遮罩之一像素電晶體之一通道區域處被阻斷。
再次參考圖2，在氮植入之後，移除光阻劑以提供像素之複數個像素電晶體之沒有植入氮之通道區域(步驟280)。在一些實施例中，例如藉由一剝離及清潔程序，諸如SC1剝離及清潔程序或硫酸與過氧化氫混合物(SPM)光阻劑剝離及清潔程序，自半導體材料層移除光阻劑(步驟290)。
在一些實施例中，光阻劑由對氮植入實質上不可滲透(例如95%或更不可滲透、97%或更不可滲透、99%或更不可滲透，或100%不可滲透)之一材料製成。例如，光阻劑可包含環氧基聚合物，或重氮雜萘醌與酚醛樹脂之一混合物。
在一些實施例中，在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處植入氮包含使半導體材料-閘極氧化物近界面經受電漿浸沒離子植入(PIII)。
氮植入可發生在半導體材料-閘極氧化物近界面之未遮罩區域中之半導體材料之一非常淺矽表面上。在一實施例中，氮植入係在個別光電二極體上方之閘極氧化物層之未遮罩區域或暴露區域內之半導體材料之非常淺矽表面上進行。氮植入通過形成Si-N鍵來淬滅Si懸掛鍵，及/或在半導體材料-閘極氧化物近界面處用Si-N鍵替換Si-H鍵(例如通過形成SiOx Ny )。
再次參考圖2，該程序可進一步包含在光電二極體上方植入一釘紮層(步驟260)。在一些實施例中，在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處植入氮之後，可在光電二極體上方植入釘紮層。在一些實施例中，在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處植入氮之前，可在光電二極體上方植入釘紮層。圖3C係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。如圖3C中所展示，像素單元包含氮植入半導體材料-閘極氧化物近界面，該氮植入半導體材料-閘極氧化物近界面安置在一釘紮層上方，繼而，該釘紮層安置在光電二極體上方。像素單元中之像素電晶體之通道區域在半導體材料-閘極氧化物近界面處沒有植入氮。
在一些實施例中，氮亦可植入至安置在光電二極體PD與像素電晶體區域之間之一淺溝渠隔離(STI)結構之側壁及底部上，從而在光電二極體PD與像素電晶體(例如重設電晶體、源極隨耦器電晶體及其類似者)之間提供隔離，以進一步減少溝渠側壁及底面處之可能會導致捕捉位點之懸掛鍵，因此進一步減少暗電流雜訊。例如，在形成STI結構期間，在氧化STI結構之側壁及底部而在STI結構之側壁及底部上形成一襯墊氧化物層之後，並在將介電質回填(例如氧化物填充)至STI結構之溝渠結構中之前，可藉由依各種傾斜角度進行電漿植入(例如依一5至45度進行植入)而將氮之淺植入物植入在襯墊氧化物層之下，以使氮之淺植入物完全覆蓋STI結構之側壁表面及底面。圖3D係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。圖3D繪示具有氮植入半導體材料-閘極氧化物近界面之一例示性像素單元結構，該氮植入半導體材料-閘極氧化物近界面安置在一釘紮層及一光電二極體與像素電晶體(例如源極隨耦器電晶體、重設電晶體、列選擇電晶體)區域之間之一STI結構之側壁表面/底面上方。在實施例中，一像素電晶體之一閘極之一至少一部分可形成在STI結構上方。重申，具有側壁表面及一底面之安置在光電二極體相鄰處之淺溝渠結構被植入氮。像素單元中之像素電晶體之通道區域在半導體材料-閘極氧化物近界面處沒有植入氮。
本發明之像素單元之實例提供諸多優點。例如，可使用現存方法來製造像素單元。與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素單元相比，及/或與既在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處又在電晶體通道區域上方具有氮植入之像素單元相比，該像素單元可具有減少之白像素及減少之隨機擾動訊號雜訊。例如，與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素可具有自140 ppm至60 ppm之一白像素減少。與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素可具有50%或更多之白像素減少。在一些實施例中，與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素具有自2.4個電子/秒至2.0個電子/秒之一暗電流減少。在一些實施例中，與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素具有約20%之一暗電流減少。在某些實施例中，與已在複數個像素電晶體之通道區域中(例如既在光電二極體上方之區域處之半導體材料-閘極氧化物層近界面處又在電晶體通道區域上方)植入氮之一像素相比，該像素具有自約150 ppm至約70 ppm之一RTS (隨機擾動訊號)雜訊降低。
圖4係繪示成像系統300之一實例的一方塊圖。成像系統300包含一像素陣列310、控制電路系統320、讀出電路系統330及功能邏輯340。在一實例中，像素陣列310係光電二極體或影像感測器像素315 (例如像素P1、P2…、Pn)之二維(2D)陣列。如所繪示，光電二極體經配置為列(例如列R1至Ry)及行(例如行C1至Cx)以獲取一人、地點、物件等之影像資料，接著可使用此類資料來呈現人、地點、物件等之一2D影像。然而，在其他實例中，應瞭解，光電二極體不必經配置為列及行，且可採用其他組態。
在一實例中，在像素陣列310中之影像感測器光電二極體/像素315已獲取其影像資料或影像電荷之後，由讀出電路系統330透過位元線350讀出影像資料，且接著將其傳送至功能邏輯340。在各種實例中，讀出電路系統330可包含放大電路系統、類比對數位(ADC)轉換電路系統或其他。功能邏輯340可藉由應用後期影像效果(例如裁剪、旋轉、去除紅眼、調整亮度、調整對比度或其他)來簡單地儲存影像資料或甚至操縱影像資料。在一實例中，讀出電路系統330可沿讀出行線(已繪示)一次讀出一列影像資料，或可使用各種其他技術(未繪示)讀出影像資料，諸如同時對所有像素進行串列讀出或完全並行讀出。
在一實例中，控制電路系統320耦合至像素陣列310以控制像素陣列310中之複數個光電二極體之操作。例如，控制電路系統320可產生用於控制影像獲取之一快門訊號。在一實例中，快門訊號係一全域快門訊號，其用於在一單一獲取窗期間同時使像素陣列310內之所有像素能夠同時捕獲其等之各自影像資料。在另一實例中，快門訊號係一滾動快門訊號，使得各列、各行或各組像素在連續的獲取窗期間依序被啟用。在另一實例中，影像獲取與照明效果(諸如一閃光)同步。
參考圖4中所描繪之實例，一成像系統300可包含：一像素陣列310，其包含如本發明中所描述之複數個像素單元315；一控制電路系統320，其耦合至像素陣列310以控制像素單元315之操作；及一讀出電路系統330，其耦合至像素陣列310以自像素單元315讀出影像資料。成像系統可進一步包含功能邏輯340，其耦合至讀出電路系統以儲存來自像素陣列之影像資料。
在一實例中，成像系統300中之像素陣列310之各像素單元315可包含：安置在一半導體材料層中之一光電二極體、一浮動擴散部、像素之複數個像素電晶體之複數個摻雜區域；安置在半導體材料層上方之一閘極氧化物層；及安置在閘極氧化物層上方之像素之複數個像素電晶體之複數個閘極電極，例如如上文所描述。氮植入區域存在於光電二極體上方之一區域處之一半導體材料-閘極氧化物近界面處，且半導體材料-閘極氧化物近界面在複數個像素電晶體之通道區域中沒有植入氮。在一些實施例中，光電二極體上方之區域處之半導體材料-閘極氧化物近界面處之氮植入區域包含Si-N鍵。例如，與未植入氮之一半導體材料-閘極氧化物近界面相比，光電二極體上方之區域處之半導體材料-閘極氧化物近界面處之氮植入區域可包含較少Si懸掛鍵及Si-H鍵。
在一實例中，成像系統300中之像素陣列310之各像素單元315可進一步包含安置在光電二極體與浮動擴散部之間之半導體材料上方之一轉移閘極。該轉移閘極經耦合以選擇性將影像電荷自光電二極體轉移至浮動擴散部。
在一些實施例中，在一給定像素單元315中，光電二極體係適應於回應於入射光而光生影像電荷之複數個光電二極體之一第一光電二極體，且轉移閘極係複數個轉移閘極之一第一轉移閘極。像素單元315可進一步包含複數個光電二極體中之一第二光電二極體及複數個轉移閘極中之一第二轉移閘極，例如圖1及上文所描述。
如上文所討論，在一些實施例中，複數個像素電晶體包含一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。在一些實施例中，複數個像素電晶體包含一轉移電晶體、一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。在一些實施例中，複數個像素電晶體之通道區域包含在轉移電阻器、浮動擴散部、重設電晶體、源極隨耦器電晶體及一列選擇電晶體上方之區域。
如上文所討論，光電二極體上方之區域處之半導體材料-閘極氧化物近界面處之氮植入區域包括Si-N鍵。例如，與未植入氮之一半導體材料-閘極氧化物近界面相比，光電二極體上方之區域處之半導體材料-閘極氧化物近界面處之氮植入區域可具有較少Si懸掛鍵及Si-H鍵。
與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素單元相比，及/或與既在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處又在電晶體通道區域上方具有氮植入之一像素單元相比，各像素單元可具有減少之白像素及減少之隨機擾動訊號雜訊。例如，與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，各像素單元可具有自140 ppm至60 ppm之一白像素減少。與未在光電二極體上方的區域處的半導體材料-閘極氧化物近界面處經受氮植入之像素相比，各像素單元可具有50%或更多的白像素減少。與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，各像素單元可具有自2.4個電子/秒至2.0個電子/秒之一暗電流減少。與未在光電二極體上方之區域處之半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，各像素單元可具有約20%之一暗電流減少。在某些實施例中，與已在複數個像素電晶體之通道區域中(例如既在光電二極體上方之區域處之半導體材料-閘極氧化物層近界面處又在電晶體通道區域上方)植入氮之一像素相比，各像素單元具有自約150 ppm至約70 ppm之一RTS (隨機擾動訊號)雜訊降低。
在一實例中，成像系統300可包含在一數位攝影機、蜂巢式電話、膝上型電腦、汽車及其類似者中。另外，成像系統300可耦合至諸如一處理器(通用或其他)、記憶體元件、輸出(USB埠、無線發射器、HDMI埠等)、照明/快閃記憶體、電輸入(鍵盤、觸控顯示器、軌跡板、滑鼠、麥克風等)及/或顯示器之其他硬體零件。其他硬體零件可向成像系統300遞送指令、自成像系統300提取影像資料，或操縱由成像系統300供應之影像資料。
對本發明所說明之實例之上述描述，包含摘要中所描述之內容，並不意欲為窮舉性的，亦不意欲限制於所揭示之精確形式。雖然本文中為了繪示性目的而描述本發明之特定實施例及實例，但在不脫離本發明更廣泛之精神及範疇之情況下，可進行各種等效修改。實際上，應瞭解，提供特定實例電壓、電流、頻率、功率範圍值、時間等係為了闡釋目的，且根據本發明之教示，在其他實施例及實例中亦可使用其他值。
根據上述詳細描述，可對本發明之實例進行此等修改。隨附發明申請專利範圍中所使用之術語不應被認作將本發明限於本說明書及發明申請專利範圍中所揭示之特定實施例。更確切地，範疇將完全由隨附發明申請專利範圍判定，其等將根據發明申請專利範圍解釋之既定原則來理解。因此，本說明書及附圖被視為繪示性的而非限制性的。
100:像素單元 102A:光電二極體(PD1) 102B:光電二極體(PD2) 106A:轉移電晶體 106B:轉移電晶體 108:浮動擴散部(FD) 110:重設電晶體 112:源極隨耦器電晶體(SF) 114:列選擇電晶體 144:輸出位元線 200:像素單元製程 210:步驟 220:步驟 230:步驟 240:步驟 250:步驟 260:步驟 270:步驟 280:步驟 290:步驟 300:成像系統 310:像素陣列 315:影像感測器光電二極體/像素 320:控制電路系統 330:讀出電路系統 340:功能邏輯 350:位元線 RS:列選擇控制訊號 RST:重設控制訊號 STI:淺溝渠隔離 TX1:轉移控制訊號 TX2:轉移控制訊號 VDD:供應電壓 VRST:供應電壓
參考以下附圖描述本發明之非限制性及非窮舉性實施例，其中除非另有指定，否相同元件符號係指所有各種視圖中之相同部分。
圖1A係繪示根據本發明之教示具有兩個光電二極體之一像素單元之一實例的一示意圖。
圖1B係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。
圖1C係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。
圖2係繪示根據本發明之教示之製造一像素單元之一實例之一程序之一實例的一流程圖。
圖3A係繪示根據本發明之教示之一例示性程序步驟期間之像素單元之一部分之一實例的一平面圖。
圖3B係繪示根據本發明之教示之一例示性程序步驟期間之一像素單元之一部分之一實例的一橫截面圖。
圖3C係繪示根據本發明之教示之一例示性程序步驟期間之一像素單元之一部分之一實例的一橫截面圖。
圖3D係繪示根據本發明之教示之一像素單元之一部分之一實例的一橫截面圖。
圖4係繪示根據本發明之教示之包含具有像素單元之一像素陣列之一成像系統之一實例的一示意圖。
在附圖之所有若干視圖中，對應元件符號指示對應組件。熟習技術者應瞭解，圖中之元件係出於簡單明瞭目的加以繪示，且並不一定按比例繪製。例如，圖中之一些元件之尺寸可相對於其他元件放大以幫助提高對本發明之各種實施例之理解。此外，通常未描繪在一商業上可行實施例中有用或必要之常見且熟知元件以促進本發明之此等各種實施例之無障礙觀看。
200:像素單元製程
210:步驟
220:步驟
230:步驟
240:步驟
250:步驟
260:步驟
270:步驟
280:步驟
290:步驟

Claims (31)

  1. 一種製造一像素單元之方法，其包括：提供一半導體材料層；在該半導體材料層中形成一光電二極體、一浮動擴散部及像素之複數個像素電晶體之複數個摻雜區域；在該半導體材料層上方形成一閘極氧化物層；在該閘極氧化物層上方形成該像素之該複數個像素電晶體之複數個閘極電極；用一光阻劑選擇性遮罩該像素之該複數個像素電晶體之通道區域以使該光電二極體上方之一區域暴露；在該光電二極體上方之一區域處之一半導體材料-閘極氧化物近界面處植入氮；及移除該光阻劑以提供該像素之該複數個像素電晶體之沒有植入氮之該等通道區域。
  2. 如請求項1之方法，其中移除該光阻劑包括剝離及清潔該半導體材料層以藉由氧電漿移除光阻劑。
  3. 如請求項1之方法，其進一步包括在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處植入該氮之後，在該光電二極體上方植入一釘紮層。
  4. 如請求項1之方法，其進一步包括在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處植入該氮之前，在該光電二極體上方植入一釘紮層。
  5. 如請求項1之方法，其中該光阻劑對氮植入實質上不可滲透。
  6. 如請求項1之方法，其中在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處植入氮包括使該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面經受電漿浸沒離子植入(PIII)。
  7. 如請求項1之方法，其中該氮植入發生在該光電二極體上方之該閘極氧化物層之該未遮罩區域中之該半導體材料之一淺矽表面上。
  8. 如請求項1之方法，其中該氮植入淬滅Si懸掛鍵，在該半導體材料-閘極氧化物近界面中用Si-N鍵替換Si-H鍵，或其等之一組合。
  9. 如請求項1之方法，其中該複數個像素電晶體包括一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。
  10. 一種像素單元，其包括：一光電二極體、一浮動擴散部及像素之複數個像素電晶體之複數個摻雜區域，其等安置在一半導體材料層中；一閘極氧化物層，其安置在該半導體材料層上方，該閘極氧化物層 包括該光電二極體上方之一區域處之一半導體材料-閘極氧化物近界面處之氮植入區域；該像素之該複數個像素電晶體之複數個閘極電極，其等安置在該閘極氧化物層上方，其中該半導體材料-閘極氧化物近界面在該複數個像素電晶體之通道區域中沒有植入氮；及安置在該光電二極體相鄰處之一淺溝渠結構，該淺溝渠結構具有植入氮之側壁表面(sidewall surfaces)及一底面。
  11. 如請求項10之像素單元，其中該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處之該氮植入區域包括Si-N鍵。
  12. 如請求項10之像素單元，其中與未植入氮之一半導體材料-閘極氧化物近界面相比，該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處之該氮植入區域包括較少Si懸掛鍵及Si-H鍵。
  13. 如請求項10之像素單元，其中該閘極氧化物層具有30Å至75Å之一厚度。
  14. 如請求項10之像素單元，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素包括自140ppm至60ppm之一白像素減少。
  15. 如請求項10之像素單元，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素包括至少50%之白像素減少。
  16. 如請求項10之像素單元，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素包括自2.4個電子/秒至2.0個電子/秒之一暗電流減少。
  17. 如請求項10之像素單元，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該像素包括至少20%之一暗電流減少。
  18. 如請求項10之像素單元，其中與在該複數個像素電晶體之該等通道區域中包括氮之一像素相比，該像素包括自150ppm至70ppm之一RTS(隨機擾動訊號)雜訊降低。
  19. 如請求項10之像素單元，其中該複數個像素電晶體包括一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。
  20. 一種成像系統，其包括：一像素單元陣列，其中該等像素單元之各者包括：一光電二極體、一浮動擴散部、複數個像素電晶體之複數個摻雜區域，其等安置在一半導體材料層中； 一閘極氧化物層，其安置在該半導體材料層上方；及像素之該複數個像素電晶體之複數個閘極電極，其等安置在該閘極氧化物層上方；其中該像素單元包括該光電二極體上方之一區域處之一半導體材料-閘極氧化物近界面處之氮植入區域，且其中該像素單元在該複數個像素電晶體之通道區域中沒有植入氮；一控制電路系統，其耦合至該像素單元陣列以控制該像素單元陣列之操作；及一讀出電路系統，其耦合至該像素單元陣列以自該像素單元陣列讀出影像資料。
  21. 如請求項20之成像系統，其進一步包括一功能邏輯，該功能邏輯耦合至該讀出電路系統以儲存來自該像素陣列之影像資料。
  22. 如請求項20之成像系統，其中該複數個像素電晶體包括一重設電晶體、一源極隨耦器電晶體及一列選擇電晶體。
  23. 如請求項20之成像系統，其中該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處之該氮植入區域包括Si-N鍵。
  24. 如請求項20之成像系統，其中與未植入氮之一半導體材料-閘極氧化物近界面相比，該光電二極體上方之該區域處之該半導體材料-閘極氧化 物近界面處之該氮植入區域包括較少Si懸掛鍵及Si-H鍵。
  25. 如請求項20之成像系統，其中該閘極氧化物層具有30Å至75Å之一厚度。
  26. 如請求項20之成像系統，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該等像素單元之各者包括自140ppm至60ppm之一白像素減少。
  27. 如請求項20之成像系統，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該等像素單元之各者包括至少50%之一白像素減少。
  28. 如請求項20之成像系統，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該等像素單元之各者包括自2.4個電子/秒至2.0個電子/秒之一暗電流減少。
  29. 如請求項20之成像系統，其中與未在該光電二極體上方之該區域處之該半導體材料-閘極氧化物近界面處經受氮植入之一像素相比，該等像素單元之各者包括至少20%之一暗電流減少。
  30. 如請求項20之成像系統，其中與在該複數個像素電晶體之該等通道區域中包括氮之一像素相比，該等像素單元之各者包括自150ppm至70 ppm之一RTS(隨機擾動訊號)雜訊降低。
  31. 如請求項20之成像系統，其中各像素單元進一步包括安置在該光電二極體相鄰處之一淺溝渠結構，該淺溝渠結構具有植入氮之側壁表面及一底面。
TW110100816A 2020-01-09 2021-01-08 用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物 TWI851865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/738,981 2020-01-09
US16/738,981 US11700464B2 (en) 2020-01-09 2020-01-09 Selective nitrided gate-oxide for RTS noise and white-pixel reduction

Publications (2)

Publication Number Publication Date
TW202143464A TW202143464A (zh) 2021-11-16
TWI851865B true TWI851865B (zh) 2024-08-11

Family

ID=76709193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100816A TWI851865B (zh) 2020-01-09 2021-01-08 用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物

Country Status (3)

Country Link
US (1) US11700464B2 (zh)
CN (1) CN113113434A (zh)
TW (1) TWI851865B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823650A (zh) * 2021-08-20 2021-12-21 格科微电子（上海）有限公司 Cmos图像传感器的形成方法
US11855145B2 (en) * 2021-08-31 2023-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
CN115312556A (zh) * 2022-08-17 2022-11-08 华虹半导体(无锡)有限公司 Cis器件制造方法
CN115528055A (zh) * 2022-10-12 2022-12-27 华虹半导体(无锡)有限公司 Cmos图像传感器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086011A1 (en) * 2001-11-02 2003-05-08 Wu Chih-Huei Surface passivation to reduce dark current in a CMOS image sensor
US6642543B1 (en) * 2000-09-26 2003-11-04 The Board Of Trustees Of The Leland Stanford Junior University Thin and thick gate oxide transistors on a functional block of a CMOS circuit residing within the core of an IC chip
TW201314874A (zh) * 2011-09-07 2013-04-01 Omnivision Tech Inc 具有藉由在經選擇的區域上阻隔氮化之減少雜訊之影像感測器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596218A (en) 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
JP5347283B2 (ja) * 2008-03-05 2013-11-20 ソニー株式会社 固体撮像装置およびその製造方法
US10043841B1 (en) 2017-07-31 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
CN110620125A (zh) * 2019-09-23 2019-12-27 上海华力微电子有限公司 降低cmos图像传感器中随机电报噪声的结构及形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642543B1 (en) * 2000-09-26 2003-11-04 The Board Of Trustees Of The Leland Stanford Junior University Thin and thick gate oxide transistors on a functional block of a CMOS circuit residing within the core of an IC chip
US20030086011A1 (en) * 2001-11-02 2003-05-08 Wu Chih-Huei Surface passivation to reduce dark current in a CMOS image sensor
TW201314874A (zh) * 2011-09-07 2013-04-01 Omnivision Tech Inc 具有藉由在經選擇的區域上阻隔氮化之減少雜訊之影像感測器

Also Published As

Publication number Publication date
CN113113434A (zh) 2021-07-13
US11700464B2 (en) 2023-07-11
TW202143464A (zh) 2021-11-16
US20210218914A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
US11764247B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
TWI851865B (zh) 用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物
US11769779B2 (en) Method for passivating full front-side deep trench isolation structure
US7960765B2 (en) Method and apparatus for providing an integrated circuit having p and n doped gates
TWI816151B (zh) Ｃｍｏｓ影像感測器中抑制浮動擴散接面洩漏之隔離結構及其製造方法
US8518771B2 (en) Method for manufacturing solid-state imaging device
JP5629450B2 (ja) 半導体素子及び半導体素子の形成方法
KR20070035066A (ko) 이미지 센서용 중수소화 구조 및 그 형성 방법
TWI493696B (zh) 在影像感測器中光偵測器之隔離
CN101515567A (zh) 固体摄像装置制造方法
US7612392B2 (en) Image sensor with a gate electrode between the photoelectric conversion region and the charge detection region, the gate electrode comprising p-type and n-type regions adjacent to one another and method of fabricating the same
US10079261B1 (en) Raised electrode to reduce dark current
US10644057B2 (en) Source follower contact
US7602034B2 (en) Image sensor and method for forming the same
CN215578562U (zh) 图像传感器的像素结构、图像传感器
US20170077156A1 (en) Solid state imaging element and manufacturing method thereof, and electronic apparatus
US20180301496A1 (en) Implantation process for semiconductor device
CN104332481B (zh) 图像传感器及其形成方法
US20140175521A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
US9966408B1 (en) Image sensor with inverted source follower
US7659133B2 (en) Method for manufacturing CMOS image sensor
US10431625B2 (en) Image sensor and method of fabricating the same
HK1170843A1 (zh) 圖像傳感器中的光偵測器隔離