[go: up one dir, main page]

TWI851615B - 針對3d nand集成具有改善的蝕刻選擇性的氮化物膜 - Google Patents

針對3d nand集成具有改善的蝕刻選擇性的氮化物膜 Download PDF

Info

Publication number
TWI851615B
TWI851615B TW108139904A TW108139904A TWI851615B TW I851615 B TWI851615 B TW I851615B TW 108139904 A TW108139904 A TW 108139904A TW 108139904 A TW108139904 A TW 108139904A TW I851615 B TWI851615 B TW I851615B
Authority
TW
Taiwan
Prior art keywords
oxidant
nitride layer
nitride
volume
oxide
Prior art date
Application number
TW108139904A
Other languages
English (en)
Other versions
TW202035769A (zh
Inventor
普拉莫 瑟藍莫尼恩
納葛 珊卡
馬來 米蘭 撒曼塔雷
吉澤克規
史貴凡迪 巴頓 Ｊ 凡
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202035769A publication Critical patent/TW202035769A/zh
Application granted granted Critical
Publication of TWI851615B publication Critical patent/TWI851615B/zh

Links

Classifications

    • H10P14/6336—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H10P14/3416—
    • H10P14/6339—
    • H10P14/6514—
    • H10P14/6682—
    • H10P14/69215—
    • H10P14/6928—
    • H10P14/69433—
    • H10P50/283—
    • H10W20/081—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H10P72/0452—
    • H10P72/0454—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一種在氧化物層上沉積氮化物層以生成氧化物-氮化物疊層的方法在此提出。提出的方法包含將一惰性氣體供應至承載了一帶有所述氧化物層之基板的一電漿增強化學氣相沉積(PECVD)反應器中。隨後，向PECVD反應器之一電極提供功率，提供的功率被配置以觸發一電漿。之後，使反應物氣體流入PECVD反應器。反應物氣體包含一第一體積百分比的氨氣(NH3)、一第二體積百分比的氮氣(N2)、一第三體積百分比的矽烷(SiH4)及一第四體積百分比的氧化劑。氧化劑的第四體積百分比為至少0.5個體積百分比且小於約8個體積百分比。之後，持續使該反應物氣體流入該PECVD反應器中，直到該氮化物層被測得在該氧化物層上達到一目標厚度為止。

Description

針對3D　NAND集成具有改善的蝕刻選擇性的氮化物膜
本發明實施例關於半導體元件的製造方法及系統，尤其關於用於3D NAND記憶體結構之製造的具有改善的選擇性及性能之膜的生成方法。
隨著時間的流逝，對更高性能元件的需求相應地引起了對更多記憶體的需求。為了滿足該需求，半導體製造技術開發了增加記憶體結構密度的方法。傳統上，記憶體結構是在二維(2D)記憶體陣列中製造的。這些記憶體結構性能良好，但在特定晶片區域中所能置放的記憶體元件數量的製造限制終究會到達。為了克服這個限制，設計和製造技術已被用來建構出三維(3D)的記憶體陣列。今日，這些三維(3D)的記憶體陣列被稱為垂直型NAND或3D-NAND的記憶體結構。一個3D-NAND結構憑藉著沉積氧化物/氮化物/氧化物/氮化物(ONON)的交替層以生成一模型疊層。在此模型疊層中，氮化物最終會被剝離且被鎢取代以生成字線。在電漿增強化學氣相沉積(PECVD)反應器中，一個典型的替換閘3D-NAND模型疊層中所用的氮化物膜通常利用矽烷(SiH4)、氨(NH3)和氮(N2)而沉積。
這些氮化物膜傾向於具有較高量的氫(H)並且傾向於具有較高密度。這將影響氮化物膜的乾式蝕刻速率並導致諸如條紋和帶有弓形CD之柱孔之類的問題。具有較高量的氫(H)之影響導致了後續製程步驟中對於氫(H)的除氣操作，進而導致了不符期望的集成效果。具有較高量的氫(H)之膜在後續的退火過程中也會因氫(H)的釋放而改變應力。此外，氮化物膜往往具有較高的面內位移(in plane displacement；IPD)，這給光微影製程步驟中所實施的掃描曝光機台校正帶來了挑戰。也可理解的是，一個ONON模型疊層之整體IPD主要決定於氮化物膜之IPD。單位膜的IPD之任何微小變化都會對氮化物層之整體疊層的IPD膜均勻度(NU％)產生很大影響，因此在元件的閘極長度的界定上扮演著非常重要的角色且影響著3D-NAND元件的閾值電壓(Vt)。
本發明實施例係於此背景下完成。
本發明之實施例是關於用以形成材料層之改善技術，其可用於製造3D-NAND記憶體元件所用之ONON模型疊層的成形中。一實施例中，文中所描述的實施例是關於ONON模型疊層之氮化物層的生成改善。所指的改善是關於一種在沉積處理中獨特地調配氮化物膜的方式。廣義的說，氮化物膜的調配是藉由在生成氮化物層所用的反應物中添加一控制量的氧化劑來實施。氮化物膜經調配後的結果降低了氮化物膜之氫含量，同時讓3D-NAND模型疊層能夠改善乾式蝕刻的選擇性、改善面內位移(IPD)以及改善不均勻性。一實施例中，所添加的氧化劑可藉由任何含氧之氣體或液體的物質流動來提供。示例性的氧化劑可包含氧氣(O2)、二氧化碳(CO2)、一氧化二氮(N2O)或其他含氧(O)的供應源。此外，在氮化物層生成過程中作為調配劑的氧化劑也可以是在ONON(氧化物/氮化物/氧化物/氮化物)之3D-NAND疊層中通常用來沉積氧化物層的氧化劑。
用氧化劑來調節ONON模型疊層之氮化物層生成的方法是違反直覺的。也就是說，氧化劑通常是在ONON模型疊層中用於沉積氧化物，並且在氮化物層的濕除過程中，氧化物層需要具有相對於氮化物層的選擇性。如果這個選擇性平衡的改變太大或不足，將會折損3D-NAND疊層生成時去除氮化物的處理效果。因而，文中所描述的實施例提供了一種在氮化物層的生成中施加氧化劑的控制和調配方式，其不會破壞氮化物層的基本性質也因此不會破壞或折損相對於氧化物的選擇性。
一實施例中，揭示了一種在氧化物層上沉積氮化物層以生成氧化物-氮化物疊層的方法。該方法包含將一惰性氣體供應至承載有一帶有所述氧化物層之基板的一電漿增強化學氣相沉積(PECVD)反應器中。之後，向所述PECVD反應器的一電極提供功率，所述功率被配置以觸發一電漿。之後，使反應物氣體流入所述PECVD反應器。所述反應物氣體包含一第一體積百分比的氨氣(NH3)、一第二體積百分比的氮氣(N2)、一第三體積百分比的矽烷(SiH4)及一第四體積百分比的氧化劑。所述氧化劑的第四體積百分比為至少0.5個體積百分比且小於約8個體積百分比。之後，持續使該反應物氣體流入該PECVD反應器中，直到該氮化物層被測得在該氧化物層上達到一目標厚度為止。
本發明所屬技術領域之通常知識者在閱讀整個說明書及申請專利範圍後將可理解文中所描述的及其他的效益。
本發明之實施例針對3D-NAND模型疊層中氮化物層之生成之調配的致能提供了製造方法。此調配是藉由對於在氮化物層之沉積過程中將會添加的氧化劑設定一個量來實現。所設定的氧化劑的量以取得氮化物層性能之改善為目標。氮化物層的性能表現在乾式蝕刻的選擇性改善、面內位移(IPD)改善、不均勻性的減少及氮化物膜內氫含量的降低。
底下的描述中，將提出數個具體細節以提供本發明實施例之詳盡理解。所揭示的實施例即使欠缺了這些具體細節的一部或全部，也可據以實施。在其他例子中，並未詳述已知的處理工序因而不會不必要地模糊了所揭示的實施例。儘管所揭示的實施例將會結合具體的實施例來進行描述，應可理解的是這種結合並非意欲對所揭示的實施例構成限制。
底下所揭示的實作描述了將一物質沉積至一基板，例如是晶圓、基板或其他工件上。此工件可以具有各種不同的形狀、尺寸及材料。在此應用領域中，「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」及「半製的積體電路」之術語是可交換使用的。
一實施例中，氮化物膜是藉由在用以沉積氮化物層之同一電漿增強化學氣相沉積(PECVD)的腔室內添加少量的氧化劑來調配。一實施例中，氮化物層是由矽烷(SiH4)、氨氣(NH3)及氮氣(N2)的混合物所生成。舉例來說，PECVD反應器是藉由先期流入氬氣(Ar)及氮氣(N2)和供應功率俾觸發電漿而運轉。當電漿被引燃後，矽烷(SiH4)、氨氣(NH3)及氮氣(N2)的混合物便被導入腔室內。在一實施例中，氨氣(NH3)的體積百分比為約50%而氮氣(N2)的體積百分比為約42%至48%，且矽烷(SiH4)的體積百分比為約2%至8%。氨氣(NH3)、氮氣(N2)及矽烷(SiH4)的混合物被認為是生成ONON疊層之沉積氮化物膜的反應物。現在，除了這些反應物外，本發明的一實施例教示了藉由添加一氧化劑來調配氮化物層的組成。一實施例中，所添加的氧化劑之量的百分比相當於反應物中的矽烷(SiH4)的百分比量級。一實施例中，氨氣(NH3)的百分比為約50%、氮氣(N2)的百分比為約45%、矽烷(SiH4)的百分比為約2%，且氧化劑例如一氧化二氮(N2O)的量為約3%。應可理解的是，氨氣(NH3)的體積百分比可以在50%之上、下10%的範圍內變動，而氮氣(N2)的體積百分比也可在45%之上、下10%的範圍內變動。
如前所述，氧化劑可以是任何含有氧的氣體或液體。作為示例的氧化劑因此應包含O2、CO2、N2O及任何其他含氧的氣體或液體或生成ONON模型疊層之氧化物層時會用到的氧化劑。因此，舉例來說，就ONON模型疊層之各個氮化物層沉積時所供應之反應物的整體體積而言，氧化劑如以體積計量，約相同於或稍大於矽烷(SiH4)的體積。一實施例中，所添加的氧化劑的體積百分比小於用於沉積一氮化物層所加入的反應物之體積的約8%。另一實施例中，所添加的氧化劑的體積百分比小於用於沉積一氮化物層所加入的反應物之體積的約5%。應理解的是，於沉積氮化物層之反應物中加入的氧化劑的量應該要足以造成前述的顯著益處，包含從氮化物層之組成中減少氫的含量。因此，所添加的氧化劑之調配考慮了在整體反應物中添加至少約0.5%體積比的氧化劑，而在另一實施例中，則在整體反應物中添加至少約1%體積比的氧化劑，但小於整體反應物之體積的約8%。為了清楚說明起見，所述的整體反應物意指在電漿反應器中生成ONON模型疊層內之一氮化物層時所需的氣體。
根據一實施例，在氮化物層之沉積過程中添加氧化劑的處理減少了氮化物膜的密度而將其往氧化物移動，且這樣做減少了氮化物膜中的整體氫含量。生成之氮化物層在經檢測後確認了氮化物膜中氫含量的減少，而該檢測顯示了氮化物膜中的應力變動在退火處理後減少了。
此外，根據一實施例，在生成的經調配的氮化物層的測試中，調配後的氮化物層的氫含量的減少是可被確認的。舉例來說，沒有經過氧化劑添加物調配的氮化物層的折射率約為1.9。一氧化物層，例如用於ONON模型疊層的氧化物層，之折射率約為1.5。氧化物層被認為具有極少的氫成分或不具有氫，而未經調配的氮化物層具有氫。在以氧化物之調配添加物所生成之氮化物層的檢測中，所觀察到的是折射率降至1.84至1.88之間。如此一來，將改善3D-NAND結構生成時之乾式蝕刻速率的控制。此外，在退火步驟中，氫將被釋出，而這改變了氮化物膜的應力狀態使得氮化物膜更具拉伸性。所以，經調配後之氮化物層內之氫密度的減少將減低應力變化。
此外，未經過調配的氮化物膜在本質上比氧化物膜更具有拉伸性。因而，氧化物膜相比於未經過前述的氧化劑調配過的氮化物膜更具有壓縮性。因此，基於以一定量氧化劑所生成之經調配之氮化物層的實證測試，可以發現所生成的氮化物層更具有壓縮性。然而，對於用在製造3D-NAND的ONON疊層來說，最佳的是氮化物層保持在更具有拉伸性，而不是如氧化物層的具壓縮性。因此，一實施例中，當使用氧化劑進行氮化物層之沉積時，在沉積的過程中進行了供應功率的調整。一實施例中，此功率的調整包含了減少約10-20%的功率等級。在一些實施例中，供應給PECVD反應器的功率等級相較於進行未接收氧化劑之氮化物層之沉積時所供應給PECVD反應器的功率等級減少了至少有5%。舉例來說，對於一個通常供應4500瓦特的系統來說，所減少的功率可以是1000瓦特的等級，也就是說只供應3500瓦特。這種在經一定量氧化劑調配之氮化物層之沉積過程中的功率減少有助於讓氮化物層變得更具拉伸性，藉以抵消氮化物層變為更具壓縮性的傾向(例如，添加氧化劑但不調降功率)。
一實施例中，藉由以氧化劑和減少的功率來調配氮化物層，從測試中可以發現氮化物層的成長率增加了至少有2-10%之多。這對於和製造3D-NAND記憶體結構之相關製程來說，可視為提升生產量的利基。
經調配的氮化物層的另一個效益是，被減少的密度將改善膜的乾式蝕刻速率，因而減少柱型剖面中條紋/彎曲的發生。如前所述，經調配的氮化物膜的IPD也因少量氧化劑摻雜物之添加，例如小於反應物體積的約8%，而顯著地改善了。因此，這改善了整體模型疊層的IPD且將改善氮化物層之沉積處理的重疊限度。如同前面也提到的，氧化劑的添加也改善了整個膜的不均勻性(NU%)，而這將使得更為嚴格的閘極長度控制成為可能且最後導向閾值電壓控制的改善。
在進行氮化物層的沉積過程中以添加氧化劑來調配氮化物層的一些額外示例性的效益包含：(a)在氮化物層反應物中摻雜氧氣來調配折射率和降低氮化物層的膜密度；(b)使氮化物層具有較低的IPD；(c)減少氮化物層的整體不均勻性；(d)促成低氫含量進而改善熱穩定性；及(e)增加了膜的沉積率而優於無摻雜氧之氮化物層的沉積。這些只是在3D-NAND元件之ONON模型結構製造時所用之氮化物層的生成過程中將氧化劑摻入反應物的一些效益示例。因而，以摻有少量氧化劑之反應物製造氮化物層之實施過程中可能發現的其他效益並未因上面的列舉而窮盡。
下面的表A提供了未經調配的氮化物層和經調配的氮化物層的比較。如同文中所描述的，經調配的氮化物層是藉由將少量的氧化劑添加於供應至用來沉積氮化物之PECVD反應器的反應物中所生成。這裡所稱的少量的氧化劑是指用來沉積氮化物層之整體反應物的體積的約0.5%至約8%之間。另一實施例中，所稱的少量的氧化劑是指用來沉積氮化物層之整體反應物的體積的約1%至約5%之間。再一實施例中，所稱的少量的氧化劑是指約相同於或稍多於用來沉積氮化物層之反應物中的矽烷(SiH4)的體積量。舉例來說，矽烷的體積可以是約4%而氧化劑的體積可以是約4%。第二實施例中，矽烷的體積可以是約2%而氧化劑的體積可以是約3%。在此第二實施例中，3%是比2%多三分之一，但3%和2%的體積相比於用來沉積經調配之氮化物層的反應物的所有體積仍是相對地小。一實施例中，取決於應用上的需要，也可改變相對於氧化劑而稍小之矽烷的量。
這裡所顯示的數值僅供比較用，是對沉積在半導體晶圓上的氮化物層進行測試後所量得。這些量得的數值會因應例如溫度、壓力、功率、時間、流速、及/或其他配方條件之其他可控參數而變。儘管如此，就已實施的測試來看，這些示例的效益相較於ONON模型疊層中所用之未經調配或傳統的氮化物層明顯具有許多的改善。 表A
示例性質 未調配的 氮化物層 調配的 氮化物層 示例的效益
沉積速率 (Å/min) 1950 ~2200 較高產量
不均勻性(%) 1.51 ~1.03 較佳的膜均勻性
折射率 1.918 可調的 (1.84-1.88) 乾式蝕刻率控制
應力(MPa) 254 ~237(可調的) 符合
退火應力差量(Mpa) 190 ~150 較佳的膜穩定性、低氫
IPD (nm) 2.9 ~2.0 較佳的重疊控制
疊層IPD (nm) 5.8 ~3.0 較佳的重疊控制
後續的描述提供了和記憶體元件製造有關的額外資訊，所描述的氮化物層是以上述的方式調配。因此，為了對3D-NAND結構的製程提供更多的內文，將對圖1至圖7進行參照。應理解的是，就氮化物膜102的製作而言，各實施例包含了藉由添加少量氧化劑來調配氮化物層的沉積處理。
圖1顯示的是依據一種3D-NAND結構生成方法所實施之工序的處理流程圖。在工序182中，提供了一基板。在各種不同的實施例中，基板是一半導體基板。基板可以是一矽晶圓，例如是一200毫米的晶圓、一300毫米的晶圓或一450毫米的晶圓，包含那些本體上已生成有一層或多層如介電材料、導電材料或半導體材料之晶圓。在圖2中提供示例的一基板100的示意圖。
回到圖1，在工序184中，基板上沉積了氧化物膜及氮化物膜交替堆疊出的膜疊層。在各種實施例中，所沉積的氧化物層為一矽氧化物層。在各種實施例中，所沉積的氮化物層為藉由加入氧化劑於用以沉積氮化物的反應物中而調配的一氮化矽層。如前所述，除了添加少量的氧化劑到生成氮化物的反應物中，還可將功率降低以使氮化物層更具拉伸性。亦即，由於氧化劑被認為會使調配過的氮化物層更具壓縮性，將供應至反應器的功率降低將有助於將氮化物層轉換為更具拉伸性或者至少具有如未摻雜有氧化劑的氮化物物質的拉伸性。
各個氧化物層及氮化物層的沉積厚度大約相同，例如介於約10nm及約100nm之間，或於一些實施例中為約350Å。沉積氧化物層時的沉積溫度可以在約室溫及約600°C之間。應將理解的是，所稱的「沉積溫度」(或「基板溫度」)是指在沉積過程中固定住基板之底座的設定溫度。
用以生成氧化物及氮化物之交替膜疊層的氧化物層及氮化物層的沉積可以使用任何適合的技術，例如原子層沉積(ALD)、電漿增強原子層沉積(PEALD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)或濺鍍。在各種實施例中，氧化物層及氮化物層是藉由PECVD而沉積。
膜疊層可以包含介於48層及512層之間層數之氧化物及氮化物的交替疊層，由此各個氧化物層或氮化物層構成一個層。包含有氧化物及氮化物之交替疊層的膜疊層可以被指為一個ONON疊層。
圖3顯示了一個基板100上沉積有交替的氧化物膜101及氮化物膜102的示例。請注意圖3的結構中雖然氧化物是先被沉積的、然後依序是氮化物、氧化物、氮化物等，然而氮化物也可先被沉積、然後依序是氧化物、氮化物、氧化物等。
在ONON疊層的沉積完成後，可以進行在基板內的通道(圖3未顯示)蝕刻。接著，請參照圖1，在工序186中，基板上形成了階梯狀圖案。這裡所指的「階梯狀圖案」包含了兩個或兩個以上的階梯，每個階梯具有一氧化物層及一氮化物層。可理解的是，每個氧化物層及氮化物層之組合中的上層可以是用以形成階梯狀圖案之階梯的氧化物或氮化物。在各種實施例中，階梯狀圖案所包含的階梯數介於24及256之間。階梯狀圖案的形成可以利用各種不同的圖案化技術。舉例而言，其中的一種技術是將一犧牲層沉積在基板上和遮蔽基板的部分區域以對各個組合中的氧化物層及氮化物層進行蝕刻而形成階梯狀圖案。
圖4A提供了一個具有氧化物111及氮化物112之階梯狀圖案的基板100的示例，其中最上層的氮化物層的上面設置了一硬式遮罩110。儘管圖4A所顯示的階梯狀圖案的階數為4，可理解的是一個階梯狀圖案的階數可以介於24及256之間。各個階梯包含了一個氮化物層及一個氧化物層，且圖4A中所示的距離d可以介於約150nm及約1000nm之間，例如約500nm。每個階梯之超出其上方階梯之邊緣的區域可以被稱為是「墊」。
基於討論目的，後續對於基板的討論及之後的基板示意說明將包含圖4B所示的半部視圖199。
在圖1工序188中，在基板上沉積氧化物。在各種實施例中，這裡的氧化物的組成和ONON疊層之層內所沉積之氧化物的組成相同。在各種實施例中，沉積在基板上的氧化物的沉積溫度不同於ONON疊層之氧化物層的沉積溫度。沉積溫度可以介於室溫及約600°C之間。在氧化物被沉積之後可在基板內蝕刻出垂直縫隙。
圖5A顯示了一基板100的示例，基板100包含了ONON階梯、硬式遮罩110及沉積在基板上的氧化物122。圖5B顯示了在蝕刻垂直縫隙135後之基板100的側視圖。
在工序190中，相對於基板上之氧化物而選擇性蝕刻氮化物。這裡的蝕刻可以採用選擇性乾式蝕刻處理來實現，例如將基板暴露在任何一個或多個的下列氣體：氯(Cl2 )、氧氣(O2 )、一氧化二氮(N2 O)、四氟甲烷(CF4 )、四氟化硫(SF4 )、二氧化碳(CO2 )、氟甲烷(CH3 F)、三氟化氮(NF3 )、氮氣(N2 )、氫氣(H2 )、氨氣(NH3 )、甲烷(CH4 )、六氟化硫(SF6 )、氬氣(Ar)、氧硫化碳(COS)、二硫化碳(CS2 )、硫化氫(H2 S)及一氧化氮(NO)。本工序從ONON疊層移除了氮化物層，使得蝕刻物質流入垂直縫隙中而對氮化物進行選擇性蝕刻。可理解的是，選擇性蝕刻涉及對第一材料的蝕刻速率大於對第二材料的蝕刻速率。舉例來說，相對於氧化物而選擇性蝕刻氮化物表示氮化物的蝕刻速率大於氧化物的蝕刻速率。氮化物的選擇性蝕刻是利用一濕式蝕刻處理，例如將基板暴露在磷酸(H3 PO4 )及/或經稀釋的氫氟酸(DHF)或這些溶液的混合物中。
在工序192中，基板之間隙中沉積了鎢以生成鎢字線。鎢的沉積可以藉由任何合適的技術來進行，例如ALD、CVD、PEALD及/或PECVD。在一些實施例中，在沉積主體鎢之前先沉積一阻障層及/或一鎢的成核層。在工序194中，進行了氧化物的垂直蝕刻以生成導通孔。氧化物的蝕刻可以透過暴露於一個或多個下列氣體的乾式蝕刻來實現：O2 、Ar、C4 F6 、C4 F8 、SF6 、CHF3 及CF4 。在工序196中，在導通孔內沉積鎢以生成鎢字線的內連線。利用氧化劑調配氮化物層的創新性一般只會用在氧化物層而不是在氮化物層中。舉例來說，在氮化物的沉積過程使用氧化劑會被認為是有風險的，因這會降低在移除氮化物的過程中氧化物及氮化物之間的選擇性。然而，如前所述，藉由使用少量氧化劑可以建立起平衡使得生成的氮化物層得到許多的效益。如上所述，這些效益包含了IPD的改善、低的氫含量及減少了NU%的改善。此外，在提供了一個易於蝕刻而具有較低條紋之膜的同時也改善了元件的成本及可靠度，且整個疊層將具有可控的蝕刻輪廓。
圖6及圖7顯示了可用於處理和沉積經調配之氮化物層之設備結構的示例。圖6繪示了一原子層沉積及/或化學氣相沉積(CVD)處理站1800的實施例。處理站1800具有一用以維持在低壓環境之處理腔室本體1802。多個處理站1800可以被包含在一個共同的低壓處理機具環境中。舉例來說，圖7繪示了一個多站處理機具1900的一實施例。在一些實施例中，一個或多個ALD處理站1800的硬體參數，包含底下將詳述的參數，可以藉著一個或多個電腦控制器1850進行程式化調整。
處理站1800和反應物輸送系統1801a之間係流體連通以將處理氣體輸送至一分配噴灑頭1806。反應物輸送系統1801a 包含了一個混合容器1804用以攪拌及/或調校將被輸送至噴灑頭1806的處理氣體，如矽之前驅物氣體或第二反應氣體(例如一含碳的反應物)。一個或多個混合容器的進氣閥1820可控制處理氣體於混合容器1804的導入。電漿也可被輸送至噴灑頭1806或在處理站1800中生成。反應物輸送系統1801a可配置來輸送用以在處理站1800中所設置之一基板上沉積一含碳封裝材之處理氣體。
一示例中，圖6的實施例包含了一用以將欲供應至混合容器1804之液體反應物汽化的汽化點1803。一些實施例中，汽化點1803可以是一加熱的汽化器。由此汽化器生成之飽和反應物蒸氣可能在下游的輸送管中凝結。凝結的反應物如暴露於不相容的氣體中將產生小粒子。這些小粒子會造成管內阻塞、妨礙閥的操作、汙染基板等問題。一些解決這些問題的方案包含了對輸送管進行清洗或排空來移除殘留的反應物。然而，清洗輸送管會增加處理站的週期時間、降低處理站的生產量。因此，在一些實施例中，可對汽化點1803之下游輸送管進行熱追蹤。在一些實施例中，也可對混合容器1804進行熱追蹤。在一不構成限制的示例中，汽化點1803之下游管路具有漸增的溫度曲線，從約100°C延伸到混合容器1804處的約150°C。
在一些實施例中，液體前驅物或液體反應物可在一液體注入器內被汽化。舉例來說，一液體注入器可將液體反應物之脈波注入位於混合容器上游的載子氣體流動中。一實施例中，一液體注入器可利用液體從高壓至低壓的急驟化而將反應物汽化。另一實施例中，一液體注入器可將液體霧化為分散的微小的液滴，這些液滴之後會在加熱的輸送管中汽化。小的液滴相較於大的液滴更快汽化，這減少了液體注入及完全汽化之間的延遲。更快的汽化有助於縮減自汽化點1803處起算的管道長度。一情境中，液體注入器可直接固定於混合容器1804上。另一情境中，液體注入器可直接固定於噴灑頭1806上。
一些實施例中，可在汽化點1803的上游提供一個液體流動控制器(liquid flow controller；LFC)，用以控制供汽化及輸送至處理站1800之液體的質量流。舉例而言，LFC可在其下游具有一熱質量流量計(mass flow meter；MFM)。LFC的柱塞閥可因應和MFM的電子通信之比例-積分-微分(PID)控制器所提供的一回授控制信號而調整。然而，利用回授控制將花費一秒或一秒以上的時間來穩定液體流。這將延長液體反應物的給劑時間。因此，一些實施例中，LFC可在回授控制模式及直接控制模式之間進行動態切換。一些實施例中，這種切換可透過讓LFC及PID控制器的感應管不作動來實現。
噴灑頭1806對著基板1812分配處理氣體。在圖6所示的實施例中，基板1812是位於噴灑頭1806之下方且靜置於一底座上。噴灑頭1806可具有任何合適的形狀且可具有任何合適個數及配置之用以將處理氣體分配至基板1812的排氣口。
在一些實施例中，底座1808可以升降而讓基板1812暴露於基板1812及噴灑頭1806之間的空間中。可理解的是，在一些實施例中，底座的高度可經由一合適的電腦控制器1850進行程式化的調整。
另一應用情境中，在電漿觸發過程之實施例中，底座1808之高度調整可讓電漿密度在活化電漿的過程中改變。在處理階段結束，另一基板進行傳送時，可將底座1808降低而讓基板1812從底座1808上移開。
在一些實施例中，底座1808的溫度可以透過加熱器1810來控制。在一些實施例中，在已揭示實施例所描述之氮化矽膜的沉積過程中，可將底座1808加熱到至少約250°C的溫度，或者在一些實施例中，小於約300°C，例如約250°C。在一些實施例中，底座的溫度設定在介於約50°C及約300°C之間，例如介於約200°C及約275°C之間。在一些實施例中，底座的溫度設定在介於約50°C及約300°C之間。在一些實施例中，底座的溫度設定在介於約200°C及約275°C之間。
此外，在一些實施例中，處理站1800的壓力控制可以由蝶閥提供。如圖6之實施例所示，蝶閥1818對於下游的真空泵(未顯示)所供應的真空進行了節流。然而，在一些實施例中，亦可藉由改變導入處理站1800之一或多種氣體的流速來調整處理站1800的壓力控制。
在一些實施例中，噴灑頭1806的位置可以進行相對於底座1808的調整以改變基板1812及噴灑頭1806之間的體積。此外，可理解的是，底座1808及/或噴灑頭1806的垂直位置可以藉由在本發明揭示範圍內之任何合適機構進行改變。在一些實施例中，底座1808可包含一用以旋轉基板1812之朝向的旋轉軸。可理解的是，在一些實施例中，一個或多個的這些示例性之調整手段可以經由一個或多個合適的電腦控制器1850來實現。
在一些如前所述之會用到電漿的實施例中，為了供電給電漿，噴灑頭1806及底座1808與射頻(RF)電源1814和匹配網路1816之間進行了電子通信。在一些實施例中，電漿能量的控制可以藉由處理站的壓力、氣體濃度、RF電源功率、RF電源頻率及電漿功率之脈衝定時的其中一個或多個參數的控制來實現。舉例來說，RF電源1814和匹配網路1816可以在任何合適功率下操作，以形成具有期望之自由基物種組成之電漿。所稱的合適功率的示例已涵蓋於前面的描述中。同樣的，RF電源1814可以供應具有任何合適頻率的RF功率。在一些實施例中，RF電源1814可以配置為彼此獨立地控制高頻和低頻的RF功率源。低頻的RF頻率的示例可包含但不限於介於0kHz及500kHz之間。高頻的RF頻率的示例可包含但不限於介於1.8MHz及2.45GHz之間、或大於約13.56MHz、或大於27MHz、或大於180MHz、或大於60MHz。可理解的是，為了提供表面作用所需的電漿能量，任何合適的參數都可以經過斷續或連續的調整。
在一些實施例中，可以藉由一個或多個的電漿監視器進行電漿的原地(in-situ)監測。在一個情境中，可以藉由一個或多個的電壓、電流感應器(例如VI探針)來監測電漿的功率。在另一個情境中，電漿密度及/或處理氣體濃度可以藉由一個或多個的光學發射光譜感測器(optical emission spectroscopy sensors；OES)進行量測。在一些實施例中，可以基於這種原地監測的電漿監視器的量測值以程式化方式對一個或多個電漿參數進行調整。舉例來說，可以在對電漿功率提供程式控制的回授路徑中使用OES感應器。可理解的是，在一些實施例中，其他的監視器可用於監視電漿和其他處理特性。這樣的監視器可以包括但不限於紅外線(IR)監視器、音頻監視器和壓力傳感器。
在一些實施例中，可以經由輸入/輸出控制(input/output control；IOC)的定序指令來提供控制器1850所用的指令。在一個示例中，處理階段所需的條件設定指令可以被包括在一處理配方之與該處理階段相應的配方階段中。在某些情況下，處理配方階段可能會依序排列，以便一處理階段的所有指令都與該處理階段同時執行。在一些實施例中，一個或多個反應器的參數設定指令可以包括在配方階段中。舉例來說，第一配方階段可以包括惰性氣體及/或反應氣體(例如第一前驅物，像是矽的前驅物)之流速設定指令、載子氣體(例如氬氣)之流速設定指令和第一個配方階段之時間延遲指示。之後的第二配方階段可以包括惰性氣體及/或反應氣體之流速調節或停止的指令、載子氣體或沖洗氣體之流速調節指令和第二配方階段之時間延遲指令。第三配方階段可以包括諸如含碳反應物之第二反應氣體之流速調節指令、載子氣體或沖洗氣體之流速調節指令和第三配方階段之時間延遲指令。之後的第四配方階段可以包括惰性氣體及/或反應氣體之流速調節或停止指令、載子氣體或沖洗氣體之流速調節指令和第四配方階段之時間延遲指令。可理解的是，這些配方階段可以依文中揭示之實施例的範圍內所涵蓋的任何合適手段做進一步的細分及/或迭代。
如上所述，一個或多個處理站可以被包括在多站式的處理機具中。圖7顯示了具有入站傳送室1902和出站傳送室1904的多站處理機具1900的實施例的示意圖，其中各個或兩個傳送室都可包括遠端的電漿來源。處於大氣壓下的機械手臂1906被配置為將晶圓從裝載於箱體1908的晶圓匣中經過大氣端口1910移至入站傳送室1902中。機械手臂1906將晶圓置放在入站傳送室1902內的底座1912上、大氣端口1910關閉且傳送室被抽真空。當入站傳送室1902包括遠程電漿來源時，在晶圓被傳送到處理腔室1914之前可在傳送室中進行遠程電漿處理的暴露。此外，為了例如去除水分和被吸附氣體之目的，晶圓也可在入站傳送室1902中被加熱。接著，打開通向處理腔室1914的腔室傳送端口1916，且另一個機械手臂(未示出)將晶圓放入處理反應器中所示的第一工作站之底座上的反應器中。儘管圖7所示的實施例包括傳送室，但可理解的是，在一些實施例中，可以將晶圓直接送進處理站。
所繪示的處理腔室1914包括四個處理站，在圖7所示的實施例中從1到4編號。每個站都有一個加熱的底座(編號1的站之底座顯示為1918)和氣體管線入口。可理解的是，在一些實施例中，每個處理站可能具有不同或多個的處理目的。舉例來說，在一些實施例中，處理站的工作可以在ALD和電漿增強ALD處理模式之間切換。
在其他的額外或替代之實施例中，處理腔室1914可以包括一個或多個ALD處理站和電漿增強型之ALD處理站的匹配對。儘管所繪示的處理腔室1914包括四個站，可理解的是，依據本發明之處理腔室可以具有任何合適數量的工作站。舉例而言，在一些實施例中，一個處理腔室可以具有五個或更多的工作站，而在其他實施例中，一個處理腔室可以具有三個或更少的工作站。
圖7繪示了處理腔室1914中傳送晶圓所用之晶圓搬運系統1990的實施例。在一些實施例中，晶圓搬運系統1990可以在不同的處理站之間及/或在處理站和傳送室之間傳送晶圓。可理解的是，任何合適的晶圓搬運系統都可以被使用。晶圓搬運系統之非限制性示例包括了晶圓傳送帶和晶圓搬運機械手臂。圖7還繪示了用於控制處理機具1900之處理條件和硬體狀態的系統控制器1950的一實施例。系統控制器1950可以包括一個或多個記憶體元件1956、一個或多個大容量儲存裝置1954以及一個或多個處理器1952。處理器1952可以包括CPU或電子計算機、類比的及/或數位的輸入/輸出連接、步進馬達之控制器板等。
在一些實施例中，系統控制器1950控制了處理機具1900的所有活動。系統控制器1950執行了儲存於大容量儲存裝置1954、載入記憶體元件1956並在處理器1952上執行的系統控制軟體1958。其他做法上，控制器1950中也可進行控制邏輯的硬編碼。基於這些目的可使用特殊應用積體電路、可程式化的邏輯元件(例如，現場可程式閘陣列或稱FPGA)等。在下面的討論中，當用到「軟體」還是「編碼」時，可依情況使用功能上可比較的硬編碼邏輯。系統控制軟體1958可包括時間、氣體混合物、氣體流速、腔室及/或工作站壓力、腔室及/或工作站溫度、晶圓溫度、目標功率等級、RF功率等級、基板底座、夾具及/或基座位置以及其他由處理機具1900執行之特定處理之參數的控制指令。系統控制軟體1958可以依任何合適的方式配置。舉例來說，不同的處理機具組件副程式或控制物件可被寫入於用來實現不同處理機具之處理的處理機具組件之控制工序中。系統控制軟體1958可以用任何合適之電腦可讀取的程式語言來編碼。
在一些實施例中，系統控制軟體1958可包括用於控制上述各式各樣參數的輸入/輸出控制(IOC)定序指令。在一些實施例中，其他儲存於與系統控制器1950相關聯的大容量儲存裝置1954及/或記憶體元件1956上的電腦軟體及/或程式可被採用。為此目的之程式或程式區段的示例包括了基板定位程式、處理氣體控制程式、壓力控制程式、加熱器控制程式和電漿控制程式。
基板定位程式可包括被用來將基座運載到底座1918上且控制基板和其他處理機具1900的部件之間的間距之處理機具組件所用的程式碼。
一處理氣體控制程式可包括控制氣體成分(例如文中所述的矽前驅物氣體、含碳氣體、載子氣體和沖洗氣體)和流量的程式碼以及選擇性地在沉積進行前將氣體流入一個或多個處理站以穩定處理站內壓力的程式碼。一壓力控制程式可包括用於控制處理站內壓力的程式碼，控制壓力的方式例如是藉由處理站之排氣系統中的節流閥來調節進入處理站內的氣體流動。
一加熱器控制程式可包括用於控制加熱基板所用之加熱單元之流入電流的程式碼。可替代地，加熱器控制程式可控制流向基板之熱傳遞氣體(例如氦氣)的輸送。電漿控制程式可包括對於依據文中實施例之一個或多個處理站之處理電極所施加之RF功率等級的設定程式碼。
一壓力控制程式可包含用於維持依據文中實施例之反應室內的壓力的程式碼。
在一些實施例中，可以有關聯於系統控制器1950的用戶介面。這個用戶介面可包含顯示螢幕、設備及/或處理條件的圖形軟體顯示以及像是指向裝置、鍵盤、觸控螢幕、揚聲器等用戶輸入裝置。
在一些實施例中，經由系統控制器1950調節的參數可以和處理條件有關。這些參數的非限制性示例包括處理氣體的成分和流量、溫度、壓力、電漿條件(例如RF偏壓功率等級)等。這些參數可以依配方的形式提供給用戶，並經由用戶界面輸入。
處理的監視信號可以來自各種不同之處理機具感測器並通過系統控制器1950的類比及/或數位輸入連接來提供。處理的控制信號可以在處理機具1900的類比和數位輸出連接上輸出。可被監視之處理機具感測器的非限制性示例包括質量流量控制器、壓力感測器(例如壓力計)、熱電偶等。經過適當經程式化的回授和控制演算法可以與來自這些感測器的資料一起使用，以保持處理條件。
系統控制器1950可提供上述沉積處理之實現用的程式指令。這些程式指令可以控制各種處理參數，例如DC功率等級、RF偏壓功率等級、壓力、溫度等。這些指令可以控制參數以進行依據文中所述各種實施例之膜疊層的原地沉積。
系統控制器1950通常將包括一個或多個記憶體元件和一個或多個配置來執行這些指令的處理器，使得該設備將執行依據所揭示實施例之方法。可將包含用以控制依據所揭示實施例之處理工序之指令的機器可讀取媒介耦接到系統控制器1950。
在一些實施方式中，系統控制器1950是系統的一部分，其可以是上述示例的一部分。這樣的系統可以包括半導體製程設備，其包括一個或多個處理機具、一個或多個腔室、一個或多個處理平台、及/或特定的處理組件(晶圓底座、氣流系統等)。這些系統可以和電子設備一起整合，以控制這些系統在處理半導體晶圓或基板之前、中、後的操作。這些電子設備可稱之為「控制器」，可控制一個或多個系統的各種組件或子部件。根據處理條件及/或系統類型，可將系統控制器1950程式化以控制文中揭示的任何過程，包括處理氣體的傳送、溫度設定(例如，加熱及/或冷卻)、壓力設定、真空設定、功率設定、射頻(RF)產生器設定、RF匹配電路設定、頻率設定、流速設定、流體傳送設定、位置和操作設定、晶圓於工具及其他傳送工具及/或和特定系統連接或介接之傳送室之間的傳送。
廣義地說，系統控制器1950可以被定義為具有各種積體電路、邏輯、記憶體及/或具有接收指令、發出指令、控制操作、啟用清潔操作、啟用端點測量等功能之軟體的電子設備。積體電路可包括韌體形式之儲存有程式指令、數位信號處理器(digital signal processors；DSP)的晶片，而晶片可定義為特殊應用積體電路(application specific integrated circuits；ASIC)、及/或一個或多個微處理器、或執行程式指令的微控制器(例如，軟體)。程式指令可以是以各種個別設定(或程式檔)的形式傳達給系統控制器1950的指令，藉以定義出在一半導體晶圓或一系統上實現特定處理的操作參數。在一些實施例中，這些操作參數可以是處理工程師所定義之在一個或多個層、材料、金屬、氧化物、矽、二氧化矽、表面、電路及/或晶圓之芯片的製造過程中實現一個或多個製程步驟之配方的一部分。
在一些實施方式中，系統控制器1950可以是與該系統整合或耦接或網路連接或合併之電腦的一部分或耦接至該電腦。舉例來說，系統控制器1950可以位處「雲端」或為一晶圓廠主機電腦系統的全部或一部分，這可容許晶圓製程的遠端存取。所稱電腦可啟用對系統的遠端存取以監視製造工序的當前進度、檢查過去製造工序的歷程、從多個製造工序中檢查工序走向或效能度量、改變當前處理的參數、設定依循當前處理的處理步驟、或開始新的程序。在一些示例中，遠端電腦(例如伺服器)可以在網路上，包括本地網路或網際網路，向系統提供處理配方。遠端電腦可包括容許這些將從遠端電腦傳送到系統之參數及/或設定被輸入或被程式化之用戶界面。在一些示例中，系統控制器1950接收了為一個或多個工序中要執行之每個處理步驟指定參數之資料形式指令。應理解的是，參數可以是特定於所要執行之處理的類型，以及特定於會被配置的系統控制器1950介接或控制之機具的類型。因此，如上所述，將一個或多個在網路上連接在一起的離散控制器包含進來以及朝著共同目的例如文中所述的處理和控制而工作的示例方式可以用來分配系統控制器1950。基於此目的之經分配的控制器的示例將是與位於遠端(例如，處在平台等級或作為遠端電腦之一部分)之一個或多個積體電路進行通信之腔室中的一個或多個積體電路共同結合起來以控制腔室內的處理。
所稱的系統之示例包括但不限於電漿蝕刻腔室或模組、沉積腔室或模組、旋轉漂洗腔室或模組、金屬電鍍腔室或模組、清潔腔室或模組、斜邊蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、ALD腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、追跡腔室或模組以及任何其他相關於或使用於半導體晶圓生產及/或製造中的半導體製程系統。
如上所述，依據機具所執行的一個或多個處理步驟，系統控制器1950可以與一個或多個其他機具之電路或模組、其他機具組件、機具組、其他機具接口、鄰接機具、相鄰機具、晶圓廠內遍布的機具、主電腦、另一控制器、或將晶圓容器帶進及帶出半導體製造工廠內之機具位置及／或傳送室之物質運輸用的工具進行通信。
文中所述的裝置/方法可以和例如用在半導體元件、顯示器、LED、太陽能板等之生產或製造之光微影圖案化機具或方法結合使用。雖然不是必須的，但這樣的機具/方法通常在共同的生產設施中一起使用或實施。膜的光微影圖案化通常包括以下工序的一部或全部，每個工序都由數個可能用到的機具所致能：(1)使用旋塗或噴塗工具在工件，即基板，上塗佈光阻；(2)使用熱板或熔爐或紫外線固化工具將光阻固化；(3)利用像是晶圓步進器之類的工具將光阻暴露於可見光或紫外線或X射線下；(4)對光阻進行顯影以選擇地除去光阻，並因此以諸如濕式清洗台之類的工具對光阻進行圖案化；(5)使用乾式蝕刻工具或電漿輔助蝕刻工具將光阻圖案轉印到下方的膜或工件上；(6)使用諸如RF或微波電漿光阻剝離器的工具去除光阻。
文中所描述的蝕刻工序例如用於蝕刻氮化物或氧化物的工序可以在任何合適的處理腔室中執行。在一些實施例中，可以在感應耦合電漿(inductively coupled plasma；ICP)反應器中蝕刻基板。
儘管前面實施例已基於清楚理解的目的而詳細地描述了，但顯而易見的是，在後附的請求項的範圍內可以針對實施例進行一定的改變和修改。應注意的是，本案實施例的處理、系統和設備有許多替代的實施方式。因此，應認為本案實施例是用於說明本發明而非限制本發明，而且這些實施例不受限於文中所載細節。
182~196:工序 100:基板 101:氧化物膜 102:氮化物膜 110:硬式遮罩 111:氧化物層 112:氮化物層 122:氧化物 130:垂直縫隙 199:半部視圖 1800:處理站 1801a:反應物輸送系統 1802:處理腔室本體 1803:汽化點 1804:混合容器 1806:噴灑頭 1808:底座 1810:加熱器 1812:基板 1814:射頻電源 1816:匹配網路 1818:蝶閥 1820:進氣閥 1850:電腦控制器 1900:處理機具 1902:入站傳送室 1904:出站傳送室 1906:機械手臂 1908:箱體 1910:大氣端口 1912:底座 1914:處理腔室 1916:腔室傳送端口 1918:底座 1950:系統控制器 1952:處理器 1954:大容量儲存裝置 1956:記憶體元件 1958:系統控制軟體 1990:晶圓搬運系統
圖1是一處理流程圖，繪示了一種用以生成3D-NAND之至少一部份及與之對應的ONON模型疊層之方法的工序。
圖2、3、4A及4B分別是圖案化方法中之基板的示意圖，其在ONON模型疊層中使用一經調配之氮化物層。
圖5A及圖5B示意了3D-NAND的生成過程中所使用的圖案化。
圖6及圖7分別繪示了例示性的機具組態，其可用於製造一半導體基板以及在一實施例中沉積依一實施例調配過之氮化物層。
182~196:工序

Claims (15)

  1. 一種在氧化物層上沉積氮化物層以生成氧化物-氮化物疊層的方法，包含：將一惰性氣體供應至承載一基板的一電漿增強化學氣相沉積(PECVD)反應器中，該基板具有該氧化物層；向該PECVD反應器的一電極提供功率，該功率被配置以觸發一電漿；使反應物氣體流入該PECVD反應器，該反應物氣體包含一第一體積百分比的氨氣(NH3)、一第二體積百分比的氮氣(N2)、一第三體積百分比的矽烷(SiH4)及一第四體積百分比的氧化劑，其中該氧化劑的該第四體積百分比為至少0.5個體積百分比且小於約8個體積百分比；及持續使該反應物氣體流入該PECVD反應器中，直到該氮化物層被測得在該氧化物層上達到一目標厚度為止。
  2. 如請求項1之方法，其中該矽烷(SiH4)之該第三體積百分比約相同於或略小於該氧化劑之該第四體積百分比。
  3. 如請求項2之方法，其中該氨氣(NH3)的該第一體積百分比為約50%、該氮氣(N2)的該第二體積百分比為約45%、該矽烷(SiH4)之該第三體積百分比為約2%，且該氧化劑的該第四體積百分比為約3%。
  4. 如請求項1之方法，其向該PECVD反應器的一電極提供功率包含：降低提供至該PECVD反應器的該功率的功率等級。
  5. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑幫助減少了該氮化物層中的氫含量。
  6. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑增加了該氮化物層的乾式蝕刻速率。
  7. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑增加了該氮化物層的沉積速率。
  8. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑減少了該氮化物層的折射率。
  9. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑減少了該氮化物層的應力(MPa)。
  10. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑減少了該氮化物層的面內位移(IPD)。
  11. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑改善了該氧化物-氮化物疊層之重疊控制。
  12. 如請求項1之方法，其中包含該第四體積百分比之該氧化劑減少了該氮化物層的不均勻性。
  13. 如請求項1之方法，其中該氧化劑是氧氣(O2)、二氧化碳(CO2)或一氧化二氮(N2O)其中一者。
  14. 如請求項1之方法，其中該氧化物-氮化物疊層包含該氧化物層及該氮化物層之多層疊層，其中各個該氮化物層係使用該氧化劑而形成。
  15. 如請求項14之方法，其中該氧化物層及該氮化物層之該多層疊層被使用在一3D-NAND記憶體元件的製造中。
TW108139904A 2018-11-08 2019-11-04 針對3d nand集成具有改善的蝕刻選擇性的氮化物膜 TWI851615B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862757704P 2018-11-08 2018-11-08
US62/757,704 2018-11-08

Publications (2)

Publication Number Publication Date
TW202035769A TW202035769A (zh) 2020-10-01
TWI851615B true TWI851615B (zh) 2024-08-11

Family

ID=70611086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139904A TWI851615B (zh) 2018-11-08 2019-11-04 針對3d nand集成具有改善的蝕刻選擇性的氮化物膜

Country Status (5)

Country Link
US (1) US12040180B2 (zh)
KR (1) KR102741789B1 (zh)
CN (1) CN113302716B (zh)
TW (1) TWI851615B (zh)
WO (1) WO2020096722A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742902B (zh) * 2020-10-30 2021-10-11 台灣奈米碳素股份有限公司 利用電漿輔助原子層沉積技術製造半導體裝置的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US20110236594A1 (en) * 2010-03-25 2011-09-29 Jason Haverkamp In-Situ Deposition of Film Stacks
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
TWI612581B (zh) * 2011-09-01 2018-01-21 Novellus Systems, Inc. 在基板表面上沉積氮及/或碳摻雜介電薄膜堆疊之方法、設備及系統

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880230B1 (ko) * 2007-05-28 2009-01-28 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR101078719B1 (ko) * 2007-07-03 2011-11-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
KR20130025207A (ko) 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
KR20140147086A (ko) * 2012-02-14 2014-12-29 노벨러스 시스템즈, 인코포레이티드 반도체 디바이스 애플리케이션들을 위한 실리콘 질화물 막들
JP6538300B2 (ja) * 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
US10354860B2 (en) * 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US20110236594A1 (en) * 2010-03-25 2011-09-29 Jason Haverkamp In-Situ Deposition of Film Stacks
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
TWI612581B (zh) * 2011-09-01 2018-01-21 Novellus Systems, Inc. 在基板表面上沉積氮及/或碳摻雜介電薄膜堆疊之方法、設備及系統

Also Published As

Publication number Publication date
CN113302716B (zh) 2025-05-13
KR20210076997A (ko) 2021-06-24
CN113302716A (zh) 2021-08-24
WO2020096722A1 (en) 2020-05-14
US12040180B2 (en) 2024-07-16
TW202035769A (zh) 2020-10-01
KR102741789B1 (ko) 2024-12-11
US20210320004A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
KR102841796B1 (ko) 실리콘 나이트라이드의 선택적 성장
KR102470304B1 (ko) 실리콘 옥사이드의 선택적인 증착
KR102439391B1 (ko) 반도체 디바이스 제조시 주석 옥사이드 박막 스페이서들
KR102885713B1 (ko) 구리의 존재 하에 유전체 표면들 상의 SiO2의 선택적인 성장
TWI695082B (zh) 無氨無氯保形氮化矽膜的沉積方法
US10134579B2 (en) Method for high modulus ALD SiO2 spacer
US10199212B2 (en) Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
TWI874571B (zh) 用於局部應力調變的uv固化
KR102218085B1 (ko) 갭충진을 위한 컨포멀 막 증착
KR102841279B1 (ko) 챔퍼리스 (chamferless) 비아 통합 스킴 (scheme)
US12272608B2 (en) Station-to-station control of backside bow compensation deposition
US10651080B2 (en) Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
JP2023501371A (ja) 高周波電力増加によるプラズマ強化原子層堆積
TW202044559A (zh) 用於進階半導體應用的低應力膜
TWI851615B (zh) 針對3d nand集成具有改善的蝕刻選擇性的氮化物膜