TWI850376B

TWI850376B - 半導體元件

Info

Publication number: TWI850376B
Application number: TW109114480A
Authority: TW
Inventors: 陳孟揚; 林員梃
Original assignee: 晶元光電股份有限公司
Priority date: 2019-05-16
Filing date: 2020-04-30
Publication date: 2024-08-01
Also published as: CN111952422B; TWI829922B; CN111952421A; TW202441812A; TW202044618A; CN111952421B; TW202109922A; CN119967962A; CN111952422A

Abstract

本發明內容提供一種半導體元件，其包括活性結構及第一半導體層。活性結構包含活性區及具有第一導電型的第一摻質。活性區具有一最上表面及一最下表面。第一摻質分佈於最上表面至最下表面。第一半導體層位於活性結構下且包含具有第二導電型的第二摻質。活性區包含一四元半導體材料。四元半導體材料包含砷(As)。

Description

半導體元件

本發明是關於半導體元件，特別是有關於半導體發光元件，如發光二極體。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可應用於各種光電半導體元件如發光二極體(Light emitting diode，LED)、雷射二極體(Laser diode，LD)、光電偵測器或太陽能電池(Solar cell)，或者可以是例如開關或整流器的功率元件，能用於照明、醫療、顯示、通訊、感測、電源系統等領域。作為半導體發光元件之一的發光二極體具有耗電量低以及壽命長等優點，因此大量被應用於各種領域。隨著科技的發展，現今對於半導體元件仍存在許多技術研發的需求。

以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之構件將使用相似或相同之標號進行說明，並且若未特別說明，圖式中各元件之形狀或尺寸僅為例示，實際上並不限於此。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。

在未特別說明的情況下，通式InGaAs代表In_z1 Ga_1-z1 As，其中0>z1>1；通式 InAlAs代表In_z2 Al_1-z2 As，其中0>z2>1；InGaAsP代表In_z3 Ga_1-z3 As_z4 P_1-z4 ，其中0>z3>1，0>z4>1；AlGaInAs代表(Al_z5 Ga_(1-z5) )_z6 In_1-z6 As，其中0>z5>1，0>z6>1；通式AlGaInP代表(Al_z7 Ga_(1-z7) )_z8 In_1-z8 P，其中0>z7>1，0>z8>1。本揭露內容的半導體元件包含的各層組成及摻質(dopant)可用任何適合的方式分析而得，例如二次離子質譜儀(secondary ion mass spectrometer，SIMS)，而各層之厚度亦可用任何適合的方式分析而得，例如穿透式電子顯微鏡(transmission electron microscopy，TEM)或是掃描式電子顯微鏡(scanning electron microscope，SEM)。此外，本揭露內容中所提及的各摻質可為故意添加或非故意添加。故意添加例如是藉由在磊晶成長期間原位(in-situ)摻雜及/或藉由在磊晶成長之後使用P型或N型摻質進行佈植(implanting)。非故意添加例如是因製程過程中所產生。

所屬領域中具通常知識者應理解，可以在以下所說明各實施例之基礎上添加其他構件。舉例來說，在未特別說明之情況下，「第一層(或結構)位於第二層(或結構)上」的類似描述可包含第一層(或結構)與第二層(或結構)直接接觸的實施例，也可包含第一層(或結構)與第二層(或結構)之間具有其他結構而彼此未直接接觸的實施例。另外，應理解各層(或結構)的上下位置關係等可能因由不同方位觀察而有所改變。此外，於本揭露內容中，一層或結構「實質上由X所組成」之敘述表示上述層或結構的主要組成為X，但並不排除上述層或結構包含摻質或不可避免的雜質(impurities)。

第1圖為本揭露一實施例之半導體元件100的結構上視圖。第2圖為第1圖之半導體元件100沿A-A’線之剖面結構示意圖。如第1圖所示，從上視觀之，半導體元件100呈一矩形。在一實施例中，半導體元件100之長度及寬度可大於等於100 µm且小於等於500 µm，例如200 µm、250 µm、300 µm、350 µm、400 µm、450 µm。在一實施例中，半導體元件100的長度與寬度大致相等。如第2圖所示，本實施例的半導體元件100包括基底10、活性結構12、第一半導體層14、第二半導體層16、第一電極18以及第二電極20。在一些實施例中，第一半導體層14、活性結構12及第二半導體層16可以透過磊晶方法成長於基底10上或是接合至基底10上，亦即基底10可為成長基板或是非成長基板。基底10可用以支持位於其上之半導體疊層與其它層或結構。活性結構12位於基底10之第一側10a。第二電極20位於基底10之第二側10b。於本實施例中，第二電極20鄰接於基底10且直接接觸基底10之表面。第一半導體層14位於活性結構12下。如第2圖所示，第一半導體層14位在基底10與活性結構12之間。第二半導體層16位於活性結構12上。第一電極18位於第二半導體層16上。半導體元件100在操作時可發出一輻射。

在一實施例中，基底10為一成長基板且可為一導電基板，可包含導電材料例如：砷化鎵(Gallium Arsenide，GaAs) 、磷化銦(Indium Phosphide，InP)、碳化矽(Silicon carbide，SiC)、磷化鎵(GaP) 、氧化鋅(ZnO) 、氮化鎵(GaN)、氮化鋁(AlN) 、鍺(Ge)或矽(Si) 等。基底10對於上述輻射可為透明、半透明或不透明。舉例來說，當半導體元件100發出的輻射大於1000 nm時，基底10對於上述輻射較佳為具有大於30%的穿透率，或是具有30%以下的吸收率。在一些實施例中，基底10可具有一厚度大於等於60 µm且小於等於250 µm，例如100 µm、130 µm、140 µm、150 µm、160 µm、170 µm、180 µm、200 µm、230 µm。

半導體元件100可包含單異質結構(single heterostructure，SH)、雙異質結構(double heterostructure，DH)、雙側雙異質結構 (double-side double heterostructure，DDH)、或多重量子井(multiple quantum wells，MQW)結構。半導體元件100所發出的輻射可為同調或非同調的可見光或不可見光，較佳為紅光或紅外光，例如是近红外光(Near Infrared，NIR)。當上述輻射為近紅外光時，可具有介於800 nm至2000 nm之間(包含兩者)的峰值波長(peak wavelength)，例如：約810 nm、850 nm、 910 nm、940 nm、 1050 nm、1070 nm、1100 nm、1200 nm、1300 nm、1400 nm、1450 nm、1500 nm、1550 nm、1600 nm、1650 nm、1700 nm等。於一實施例中，半導體元件100僅可發出非同調之輻射而無法發射同調之輻射，意即半導體元件100不具有閾值電流(Ith)。

於本實施例中，活性結構12包含第一侷限層(confinement layer)120、第二侷限層122以及位於第一侷限層120及第二侷限層122之間的活性區124。活性結構12可具有第一寬度w1，基底10可具有大於第一寬度w1的第二寬度w2。於一實施例中，第一侷限層120、活性區124及第二侷限層122均包含三元或四元半導體材料。三元或四元半導體材料可包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)，例如InGaAs、InGaAsP或AlGaInAs等。於一實施例中，第一侷限層120、活性區124及第二侷限層122均包含砷(As)。較佳為，第一侷限層120、活性區124及第二侷限層122實質上由四元半導體材料所組成，例如由InGaAsP或AlGaInAs所組成。

於一實施例中，第一侷限層120包含In_x1 Ga_1-x1 As_y1 P_1-y1 ，其中0>x1>1，0>y1>1；較佳地，0.5≤x1≤0.9或/且0.1≤y1≤0.4。於一實施例中，第二侷限層122包含In_x2 Ga_1-x2 As_y2 P_1-y2 ，其中0>x2>1，0>y2>1；較佳地，0.5≤x2≤0.9或/且0.1≤y2≤0.4。於一實施例中，活性區124包含In_x3 Ga_1-x3 As_y3 P_1-y3 ，其中0>x3>1， 0>y3>1；較佳地，0.5≤x3≤0.9或/且0.5≤y3≤0.9。於一實施例中，x1>x3且x2>x3，y3>y1且y3>y2。較佳為，第一侷限層120及第二侷限層122之能隙(band gap)大於活性區124之能隙。在一實施例中，第一侷限層120具有第一厚度t1，第二侷限層122具有第二厚度t2而活性區124具有第三厚度t3，第三厚度t3可大於第一厚度t1或/且第二厚度t2。在一實施例中，第三厚度t3可為第一厚度t1或第二厚度t2的3倍以上，10倍以下，例如為4倍、5倍、6倍、7倍、8倍、9倍。藉由具有相對較厚的活性區124，可增加半導體元件的發光體積，從而提升發光效率。在一實施例中，第一厚度t1及第二厚度t2可分別小於等於90 nm且大於1 nm，例如為80 nm、70 nm、60 nm、50 nm、40 nm、30 nm、20 nm或10 nm。於一些實施例，在一固定操作電流下，與第一厚度t1或第二厚度t2不大於90 nm之半導體元件相比，第一厚度t1或第二厚度t2大於90 nm之半導體元件的順向電壓 (forward voltage, vf) 值可能較大。

第一半導體層14及第二半導體層16分別位於活性結構12的兩側且鄰接於活性結構12。於一實施例中，第一半導體層14具有第四厚度t4，第二半導體層具有第五厚度t5大於等於第四厚度t4。於一實施例中，第五厚度t5可為第四厚度t4的2倍以上，10倍以下，例如為3倍、4倍、5倍、6倍、7倍、8倍、9倍。第一半導體層14及第二半導體層16可分別包含二元、三元或四元的III-V族半導體材料，較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)，且可不包含氮(N)。較佳為，第一半導體層14及第二半導體層16分別包含選自鋁(Al)、鎵(Ga)、砷(As)、磷(P)及銦(In)所組成群組中的至少兩者。

在一實施例中，第一半導體層14及第二半導體層16分別包含二元或三元半導體材料，如InP、GaAs、InGaAs或InAlAs。較佳為，第一半導體層14及第二半導體層16實質上分別由二元或三元半導體材料(如InP、GaAs、InGaAs或InAlAs)所組成。在一實施例中，可藉由在磊晶成長期間原位(in-situ)摻雜及/或藉由在磊晶成長之後使用摻質進行佈植(implanting)以進行第一半導體層14和第二半導體層16的摻雜。第二半導體層16可包含第一摻質使其具有第一導電型。第一半導體層14可包含第二摻質使其具有第二導電型。第二導電型與第一導電型不同。第一導電型例如為p型及第二導電型例如為n型以提供電洞或電子，或者第一導電型例如為n型及第二導電型例如為p型以提供電子或電洞。在一實施例中，第一摻質或第二摻質可為鎂(Mg)、鋅(Zn)、矽(Si) 或碲(Te)。

於一實施例中，活性結構12包含第一摻質。具體來說，第一摻質至少分佈於活性區124中。於一實施例中，活性區124具有一最上表面及一最下表面，而第一摻質分佈於活性區124的最上表面至最下表面。於一些實施例中，活性區124包括交互堆疊的多個井層及多個阻障層，且第一摻質分佈於各井層及各阻障層中。更者，前述之最上表面即為活性區124中最上層(井層或阻障層)的上表面，且前述之最下表面即為活性區124中最下層(井層或阻障層)的下表面。較佳為，第一摻質在活性結構12中連續不間斷地分佈(如第4圖所示區域II中的線S1)。於一實施例中，第一摻質於活性結構12中的分佈範圍可介於第一侷限層120及第二侷限層122之間(包含兩者)。換言之，於一實施例中，第一侷限層120、活性區124及第二侷限層122皆具有第一摻質。於一實施例中，第一摻質於活性結構12中的分佈範圍僅位於活性區124及第二侷限層122，第一侷限層120不具有第一摻質。於一實施例中，第一摻質於活性結構12中的分佈範圍僅位於活性區124，而第二侷限層122及第一侷限層120不具有第一摻質。於活性區124中，第一摻質之摻雜濃度可在5x10¹⁵ cm^-3 至1.5x10¹⁸ cm^-3 的範圍內，較佳為小於或等於1x10¹⁸ cm^-3 ，更佳為小於或等於5x10¹⁷ cm^-3 ，且進一步較佳為大於或等於1x10¹⁶ cm^-3 ，更佳為大於或等於5x10¹⁶ cm^-3 ，更佳為大於或等於1x10¹⁷ cm^-3 。於一些實施例中，藉由在活性結構12中含有第一摻質，可進一步改善元件特性，例如提升發光效率。具體來說，第一摻質可藉由擴散而由第二半導體層16進入第一侷限層120、活性區124及/或第二侷限層122中，即，並非於第一侷限層120、活性區124及/或第二侷限層122中故意添加第一摻質，例如是在以磊晶方式形成第一侷限層120、活性區124及/或第二侷限層122的過程中完全不添加第一摻質。或者，第一摻質也可為故意添加於第一侷限層120、活性區124及/或第二侷限層122。於另一實施例中，活性結構12可實質上由活性區124所組成，即活性結構12不包含第一侷限層120及第二侷限層122。藉此，可簡化製程，有助於元件生產之穩定性。在此情況下，第一摻質可藉由擴散或故意添加而於活性區124中連續不間斷地分佈。

如前所述，第一半導體層14可提供電子或電洞。此外，第一半導體層14亦可同時作為一窗戶層(光取出層)，以增加出光取出效率。根據一實施例，於第一半導體層14中第二摻質之摻雜濃度可在1x10¹⁵ cm^-3 至1x10¹⁹ cm^-3 的範圍內，較佳為小於等於1x10¹⁸ cm^-3 ，更佳為小於等於5x10¹⁷ cm^-3 ，且進一步較佳為大於等於1x10¹⁶ cm^-3 。於一些實施例中，第一半導體層14中第二摻質的摻雜濃度之最大值大於或等於活性區124中第一摻質的摻雜濃度之最大值。於第一半導體層14中第一摻質的摻雜濃度小於或等於第二摻質的摻雜濃度。較佳為，於第一半導體層14的所有位置，第一摻質的摻雜濃度均小於第二摻質的摻雜濃度(參考第4圖)。在一實施例中，於第二半導體層16中第一摻質的摻雜濃度可小於等於第一半導體層14中第二摻質的摻雜濃度之最大值。在一實施例中，於第二半導體層16中第一摻質的摻雜濃度均大於等於活性區124中第一摻質的摻雜濃度。於第二半導體層16中第一摻質的摻雜濃度可在1x10¹⁷ cm^-3 至1x10¹⁹ cm^-3 的範圍內，較佳為大於等於5x10¹⁷ cm^-3 ，更佳為大於等於1x10¹⁸ cm^-3 ，且較佳為小於等5x10¹⁸ cm^-3 。

第一電極18及第二電極20用於與外部電源及活性結構12電性連接。第一電極18可包括主電極18a及多個延伸電極18b。如第1圖所示，主電極18a位於半導體元件100的中央位置，多個延伸電極18b圍繞主電極18a外側並與主電極18a相連接。在本實施例中，各延伸電極18b呈一T字形。第一電極18及第二電極20的材料可包含金屬氧化材料、金屬或合金。金屬氧化材料包含如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO) 等。金屬可列舉如鍺(Ge)、鈹(Be) 、鋅(Zn) 、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、或鎳(Ni)、銅(Cu)等。合金可包含選自由上述金屬所組成之群組中的至少兩者，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)、鋅金(ZnAu)等。

第3圖為本揭露一實施例的半導體元件200之剖面結構示意圖。本實施例的半導體元件200與半導體元件100之差異在於更包含窗戶層17以及中間層24。窗戶層17位於第二半導體層16與第一電極18之間，可作為光取出層以提升元件的發光效率。窗戶層17可包含二元、三元或四元半導體材料，較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)，且可不包含氮(N)。例如包含磷(P)、銦(In)、鎵(Ga)或砷(As)。舉例來說，窗戶層17可包含InP、GaAs、InAlAs或AlGaInAs。窗戶層17與第二半導體層16可包含相同或不同的二元、三元或四元III-V族半導體材料。較佳地，窗戶層17實質上由二元、三元或四元半導體材料所組成，例如InP、GaAs、InAlAs或AlGaInAs。窗戶層17亦可包含第一摻質。較佳為第一摻質於窗戶層17中的摻質濃度高於第一摻質於第二半導體層16中的摻質濃度。於一實施例中，窗戶層17可具有第一區及第二區(未繪示)，第一區較第二區靠近第一電極18，且較佳為第一摻質於第一區中的摻質濃度高第一摻質於第二區中的摻質濃度。藉此，可進一步改善窗戶層17與第一電極18之間的電接觸特性。

中間層24可位於第二半導體層16與及活性結構12之間，例如位在第二半導體層16與第二侷限層122之間。中間層24可包含二元半導體材料，較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)，且可不包含氮(N)。例如包含磷(P)、銦(In)或鎵(Ga)、砷(As)。於一實施例中，中間層24與第二半導體層16包含相同的二元III-V族半導體材料，例如InP或GaAs。較佳為，中間層24實質上由二元半導體材料所組成，例如InP或GaAs。在一些實施例中，當中間層與第二半導體層16包含相同的半導體材料，中間層24與第二半導體層16間的界面例如在SEM或TEM分析下可能不明顯，即中間層24與第二半導體層16整體呈現類似單一層的構造。

於一些實施例，中間層24亦可包含第一摻質。第一摻質例如是藉由擴散而由第二半導體層16進入中間層24，即並非於中間層24中刻意添加第一摻質而形成，例如是在以磊晶方式形成中間層24的過程中完全不添加第一摻質。具體來說，中間層24可作為擴散控制層，用於調整第一摻質往活性結構12及第一半導體層14方向擴散的距離。在一些實施例中，當第一摻質過度擴散而穿越活性結構12至第一半導體層14而使第一半導體層14中存在高摻質濃度(例如1x10¹⁷ cm^-3 以上)的第一摻質時，可能導致元件失效的情況。因此，較佳為第一半導體層14中第一摻質的摻質濃度低於1x10¹⁷ cm^-3 ，更佳為低於5x10¹⁶ cm^-3 。在一些實施例中，中間層24可具有一厚度落在30 nm至250 nm的範圍內，例如約40 nm、50 nm、60 nm、70 nm、80 nm、90 nm、100 nm、110 nm、120 nm、130 nm、140 nm、150 nm、160 nm、170 nm、180 nm、190 nm、200 nm、210 nm、220 nm、230 nm或240 nm。

於一些實施例中，當中間層24的厚度小於30 nm時，控制擴散的效果較不顯著，而使得第一半導體層14中存在高摻質濃度(例如1x10¹⁷ cm^-3 以上)的第一摻質。於一些實施例中，例如在活性結構12實質上由活性區124所組成(即活性結構12不包含第一侷限層120及第二侷限層122)的情況下，中間層24的厚度較佳為落在100 nm至250 nm的範圍內，更佳為在150 nm至250 nm的範圍內。藉此，半導體元件可具有更佳的發光效率。於一些實施例中，在活性結構12包含第一侷限層120、活性區124及第二侷限層122的情況下，當中間層24的厚度超過150 nm，可能會出現半導體元件所發出輻射之峰值波長有偏移的情況，故較佳為中間層24的厚度在150 nm以下的範圍內。基於上述，藉由設置中間層24，可更容易控制第一摻質於活性結構12中的摻質濃度變化，以調整元件之光電特性。

第4圖為半導體元件200部分之磊晶結構SIMS圖。請參照第4圖，其中的區域I可對應於第二半導體層16與中間層24，區域II可對應於活性結構12，區域III可對應於第一半導體層14。第4圖中的線S1表示第一摻質之摻質濃度曲線，線S2表示第二摻質之摻質濃度曲線。於本實施例中，第一半導體層14、中間層24與第二半導體層16均包含In及P，活性結構12包含In、Ga、As及P。於本實施例中，中間層24與第二半導體層16實質上由相同的半導體材料所組成，故中間層24與第二半導體層16間的界面例如在SEM或TEM分析下較不明顯而呈現類似單一層的構造。

由第4圖可知，第一摻質主要分布於區域I及區域II，第一摻質於區域I中的摻質濃度大於第一摻質於區域II中的摻質濃度。第二摻質主要分布於區域III中，且於區域III中第二摻質之最大濃度C_M 大於區域II中第一摻質之最大濃度B_M 。於區域III中，第一摻質之摻質濃度均明顯小於第二摻質之最大濃度C_M 。於區域III中，第一摻質之摻質濃度例如是在第二摻質之最大濃度C_M 的1/10以下。區域III可分為靠近區域II的第一區域R1(左側)及遠離區域II的第二區域R2(右側)。如第4圖中所示，在第一區域R1中，第一摻質之摻質濃度小於或等於第二摻質之摻質濃度；在第二區域R2中，第二摻質之摻質濃度小於或等於第一摻質之摻質濃度。第一摻質於區域III中的摻質濃度可小於1x10¹⁷ cm^-3 。

在一些實施例中，半導體元件200也可具有包含窗戶層17而不包含中間層24，或者僅包含中間層24而不包含窗戶層17的形態。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第5圖為本揭露一實施例的半導體元件300之剖面結構示意圖。本實施例的半導體元件300與半導體元件100之差異在於半導體元件300更包含中間層24、接觸層26及過渡層(transient layer)28。於此實施例中，接觸層26位於第二半導體層16與第一電極18之間。藉由設置接觸層26，可進一步改善第二半導體層16與第一電極18間的電接觸特性。接觸層26可包含二元或三元半導體材料，較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)，且可不包含氮(N)。於一實施例中，接觸層26與第二半導體層16包含至少一相同元素，例如均包含銦(In)、鎵(Ga)或砷(As)。於一實施例中，接觸層26包含三元III-V族半導體材料，而第二半導體層16包含二元III-V族半導體材料。於一實施例中，接觸層26包含二元III-V族半導體材料，而第二半導體層16包含三元III-V族半導體材料。於一實施例中，接觸層26包含GaAs或InGaAs。較佳為，接觸層26實質上由二元或三元半導體材料(如GaAs或InGaAs) 所組成。接觸層26可進一步包含第三摻質，且於接觸層26中第三摻質的摻質濃度可大於第二半導體層16中第一摻質的摻質濃度。接觸層26可具有與第二半導體層16相同的導電型態(p型或n型)。第三摻質可為鎂(Mg)、鋅(Zn)、矽(Si) 或碲(Te)，且可與第一摻質相同或不同。接觸層26中第三摻質的摻質濃度可大於或等於1x10¹⁸ cm^-3 ，較佳為大於或等於2x10¹⁸ cm^-3 ，例如大於或等於4x10¹⁸ cm^-3 ，可小於或等於2x10¹⁹ cm^-3 ，較佳為小於或等於1x10¹⁹ cm^-3 。

具體來說，過渡層28之厚度可大於接觸層26。於一實施例中，過渡層28包含四元半導體材料，較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)或銦(In)，且可不包含氮(N)。較佳地，過渡層28實質上由四元半導體材料所組成。於一實施例中，過渡層28與接觸層26至少包含兩個以上相同元素，例如選自銦(In)、鎵(Ga)及砷(As)所組成之群組。過渡層28可包含與活性區124相同的四元半導體材料。於一實施例中，過渡層28包含In_x4 Ga_1-x4 As_y4 P_1-y4 ，其中0>x4>1, 0>y4>1。較佳為，0.5≤x4≤0.9，0.5≤y4≤0.9。於一實施例中，當過渡層28包含In_x4 Ga_1-x4 As_y4 P_1-y4 ，活性區124包含In_x3 Ga_1-x3 As_y3 P_1-y3 時，較佳為 x4≥ x3且 y4≥ y3。於一實施例中，過渡層28可進一步包含第四摻質。過渡層28中第四摻質的摻質濃度可大於或等於第二半導體層16中第一摻質的摻質濃度。過渡層28具有與第二半導體層16相同的導電型態(p型或n型)。第四摻質可為鎂(Mg)、鋅(Zn)、矽(Si) 或碲(Te) ，且可與第一摻質相同或不同。

在一些實施例中，半導體元件300也可具有包含接觸層26而不包含過渡層28，或者僅包含過渡層28而不包含接觸層26的形態。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第6圖為本揭露一實施例的半導體元件400之剖面結構示意圖。本實施例的半導體元件400與半導體元件200之差異在於半導體元件400更包含反射結構30及黏著層40。在本實施例中，基底10為一非成長基板，且第一半導體層14、第二半導體層16、活性結構12、其他半導體層及反射結構30係透過黏著層40而結合至基底10上。

反射結構30位於黏著層40及第一半導體層14之間。具體來說，反射結構30可為單層或多層。在一實施例中，反射結構30可反射半導體元件400所發出的輻射以朝第二半導體層16方向射出於半導體元件400外。反射結構30的材料為導電且可包含金屬或合金。金屬例如銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)、或鎢(W)。合金可包含選自由上述金屬所組成之群組中的至少兩者。在一實施例中，反射結構30中至少包含第一金屬層、第二金屬層以及第三金屬層(未繪示)。第一金屬層可鄰接於第一半導體層14 ，第二金屬層可鄰接於黏著層40，第三金屬層可位於第一金屬層與第二金屬層之間。根據一實施例，第一金屬層、第二金屬層以及第三金屬層的材料可分別包含鋁(Al)、金(Au) 、銀(Ag)、鈦(Ti)或鉑(Pt)。較佳為，第一金屬層、第二金屬層以及第三金屬層實質上分別由鋁(Al)、金(Au) 、銀(Ag)、鈦(Ti)或鉑(Pt)所組成。較佳地，第一金屬層、第二金屬層以及第三金屬層的材料各不相同。在一實施例中，反射結構30可包含可導電之布拉格反射結構(Distributed Bragg Reflector structure，DBR )。

黏著層40用於連接基底10與反射結構30。在一實施例中，黏著層40可包含兩個以上子層(未繪示)。黏著層40之材料為導電性且可包含透明導電材料、金屬或合金。透明導電材料包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)、石墨烯或上述材料之組合。金屬包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鎢(W)等。合金可包含選自由上述金屬所組成之群組中的至少兩者。

在另一實施例中，類似第6圖，中間層24不位於第二半導體層16與及活性結構12之間，而係位於第一半導體層14及活性結構12之間，例如中間層24位於第一半導體層14及第一侷限層120之間。於此情況下，第一半導體層14及中間層24中第一摻質及第二摻質的分布狀況可對應於第4圖中所示的區域I，活性結構12中第一摻質及第二摻質的分布狀況可對應於第4圖中所示的區域II，而第二半導體層16中第一摻質及第二摻質的分布狀況可對應於第4圖中所示的區域III，即第一摻質例如是藉由擴散而由第一半導體層14進入中間層24及活性結構12，或是藉由摻雜而進入中間層24及活性結構12。中間層24可作為擴散控制層，用於調整第一摻質往活性結構12及第二半導體層16方向擴散的距離。

第7圖為本揭露一實施例的半導體元件500之剖面結構示意圖。半導體元件500類似半導體元件400。半導體元件500更包含絕緣層32位於反射結構30與第一半導體層14之間。如第7圖所示，絕緣層32可覆蓋第一半導體層14下表面的一部份。於此實施例中，第一半導體層14之寬度大於活性結構12之寬度。絕緣層32的材料可包含氧化物絕緣材料或非氧化物絕緣材料。舉例來說，氧化物絕緣材料可以包含氧化矽(SiO_x )或類似的材料；非氧化物絕緣材料可以包含氮化矽(SiN_x )、苯并環丁烯(benzocyclobutene，BCB)、環烯烴聚合物(cyclo olefin copolymer，COC)或氟碳聚合物(fluorocarbon polymer)、氟化鈣(calcium fluoride，CaF₂ )或氟化鎂(magnesium fluoride，MgF₂ )。於此實施例中，第一電極18與絕緣層32在垂直方向上不重疊。於一實施例中，絕緣層32與第一電極18中的主電極18a在垂直方向上不重疊而與延伸電極18b在垂直方向上重疊。

如第7圖所示，半導體元件500可更包含導電層34，覆蓋於絕緣層32上。於此實施例中，導電層34與第一半導體層14接觸部分可形成電流路徑。導電層34可包含透明導電材料、金屬或合金。透明導電材料包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)、石墨烯或上述材料之組合。金屬包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鎢(W)等。合金可包含選自由上述金屬所組成之群組中的至少兩者。

在一些實施例中，半導體元件500也可具有僅包含絕緣層32而不包含導電層34的形態，或者僅包含導電層34而不包含絕緣層32的形態。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。

第8圖為本揭露內容一實施例之半導體元件的封裝結構600示意圖。請參照第8圖，封裝結構600包含半導體元件60、封裝基板61、載體63、接合線65、接觸結構66以及封裝材料層68。封裝基板61可包含陶瓷或玻璃材料。封裝基板61中具有多個通孔62。通孔62中可填充有導電性材料如金屬等而有助於導電或/且散熱。載體63位於封裝基板61一側的表面上，且亦包含導電性材料，如金屬。接觸結構66位於封裝基板61另一側的表面上。在本實施例中，接觸結構66包含第一接觸墊66a以及第二接觸墊66b，且第一接觸墊66a以及第二接觸墊66b可藉由通孔62而與載體63電性連接。在一實施例中，接觸結構66可進一步包含散熱墊(thermal pad)(未繪示)，例如位於第一接觸墊66a與第二接觸墊66b之間。

半導體元件60位於載體63上。半導體元件60可為本揭露內容任一實施例所述的半導體元件(如半導體元件100、200、300、400、500)。在本實施例中，載體63包含第一部分63a及第二部分63b，半導體元件60藉由接合線65而與載體63的第二部分63b電性連接。接合線65的材質可包含金屬，例如金、銀、銅、鋁或至少包含上述任一元素之合金。封裝材料層68覆蓋於半導體元件60上，具有保護半導體元件60之效果。具體來說，封裝材料層68可包含樹脂材料如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)等。封裝材料層68更可包含複數個波長轉換粒子(圖未示)以轉換半導體元件60所發出的第一光為一第二光。第二光的波長大於第一光的波長。

基於上述，根據本揭露內容之實施例，可提供一種半導體元件，其具有良好磊晶品質及光電特性，例如在發光效率、波長穩定性及元件可靠度等方面可獲得進一步提升。具體來說，本揭露內容之半導體元件可應用於照明、醫療、顯示、通訊、感測、電源系統等領域的產品，例如燈具、監視器、手機、平板電腦、車用儀表板、電視、電腦、穿戴裝置(如手錶、手環、項鍊等)、交通號誌、戶外顯示器、醫療器材等。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，所屬技術領域中具有通常知識者應理解，在不脫離本發明之精神和範圍內可作些許之修飾或變更，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。此外，上述實施例內容在適當的情況下可互相組合或替換，而非僅限於所描述之特定實施例。舉例而言，在一實施例中所揭露特定構件之相關參數或特定構件與其他構件的連接關係亦可應用於其他實施例中，且均落於本發明之權利保護範圍。

100、200、300、400、500、60:半導體元件 10:基底 10a:第一側 10b:第二側 12:活性結構 14:第一半導體層 16:第二半導體層 17:窗戶層 18:第一電極 18a:主電極 18b:延伸電極 20:第二電極 24:中間層 26:接觸層 28:過渡層 30:反射結構 32:絕緣層 34:導電層 40:黏著層 61:封裝基底 62:通孔 63:載體 63a:第一部分 63b:第二部分 65:接合線 66:接觸結構 66a:第一接觸墊 66b:第二接觸墊 68:封裝材料層 120:第一侷限層 122:第二侷限層 124:活性區 600:封裝結構 R1:第一區域 R2:第二區域 S1、S2:線 t1:第一厚度 A-A’:線 t2:第二厚度 t3:第三厚度 t4:第四厚度 t5:第五厚度 w1:第一寬度 w2:第二寬度 I、II、III:區域 B_M、C_M:最大濃度

第1圖為本揭露一實施例之半導體元件的結構上視圖。

第2圖為第1圖之半導體元件沿A-A’線之剖面結構示意圖。

第3圖為本揭露一實施例的半導體元件之剖面結構示意圖。

第4圖為本揭露一實施例的半導體元件部分之磊晶結構SIMS圖。

第5圖為本揭露一實施例的半導體元件之剖面結構示意圖。

第6圖為本揭露一實施例的半導體元件之剖面結構示意圖。

第7圖為本揭露一實施例的半導體元件之剖面結構示意圖

第8圖為本揭露內容一實施例之半導體元件的封裝結構示意圖。

100:半導體元件

10:基底

10a:第一側

10b:第二側

12:活性結構

14:第一半導體層

16:第二半導體層

18:第一電極

20:第二電極

120:第一侷限層

122:第二侷限層

124:活性區

t1:第一厚度

t2:第二厚度

t3:第三厚度

t4:第四厚度

t5:第五厚度

w1:第一寬度

w2:第二寬度

Claims

一種半導體元件，包括：一活性結構，包含一活性區以及一具有第一導電型的第一摻質，該活性區具有一最上表面及一最下表面，且該第一摻質分佈於該最上表面至該最下表面；以及一第一半導體層，位於該活性結構下且包含一具有第二導電型的第二摻質；其中，該活性區包含一四元半導體材料，該四元半導體材料包含砷(As)。
如申請專利範圍第1項所述之半導體元件，其中該第一半導體層中該第二摻質的摻雜濃度之最大值大於等於該活性區中該第一摻質的摻雜濃度之最大值。
如申請專利範圍第1項所述之半導體元件，其中該四元半導體材料為InGaAsP或AlGaInAs。
如申請專利範圍第1項所述之半導體元件，其中該半導體元件具有雙異質結構或多重量子井結構。
如申請專利範圍第1項所述之半導體元件，其中於該活性區中，該第一摻質的摻質濃度小於等於5x10¹⁷ cm^-3 。
如申請專利範圍第1項所述之半導體元件，更包括一第二半導體層，位於該活性結構上。
如申請專利範圍第6項所述之半導體元件，更包括一中間層，位於該第二半導體層與該活性結構之間。
如申請專利範圍第7項所述之半導體元件，其中該中間層包含二元半導體材料。
如申請專利範圍第1項所述之半導體元件，其中該活性結構更包括一第一侷限層及一第二侷限層，該活性區位於該第一侷限層及一第二侷限層之間，且該第一摻質分佈於該第一侷限層及該第二侷限層中。
如申請專利範圍第1項所述之半導體元件，其中該活性區包括交互堆疊的多個井層及多個阻障層，且該第一摻質分佈於各該井層及各該阻障層中。