[go: up one dir, main page]

TWI850244B - 半導體記憶體裝置以及該半導體記憶體裝置的刷新方法 - Google Patents

半導體記憶體裝置以及該半導體記憶體裝置的刷新方法 Download PDF

Info

Publication number
TWI850244B
TWI850244B TW108127384A TW108127384A TWI850244B TW I850244 B TWI850244 B TW I850244B TW 108127384 A TW108127384 A TW 108127384A TW 108127384 A TW108127384 A TW 108127384A TW I850244 B TWI850244 B TW I850244B
Authority
TW
Taiwan
Prior art keywords
refresh
memory bank
unit cell
cell array
signal
Prior art date
Application number
TW108127384A
Other languages
English (en)
Other versions
TW202020878A (zh
Inventor
朱魯根
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202020878A publication Critical patent/TW202020878A/zh
Application granted granted Critical
Publication of TWI850244B publication Critical patent/TWI850244B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

一種半導體記憶體裝置包括複數個記憶庫和刷新控制電路。在每複數 個週期中，刷新控制電路以第一刷新率對複數個記憶庫的至少一個記憶庫執行刷新操作，並且以第二刷新率對複數個記憶庫的其他記憶庫執行刷新操作。刷新控制電路使以第一刷新率對其執行了刷新操作的至少一個記憶庫在複數個週期中的每一個週期或每多於一個的週期中循環。

Description

半導體記憶體裝置以及該半導體記憶體裝置的刷新方法
各種實施例整體而言關於一種積體電路技術，並且更具體地，關於一種半導體記憶體裝置及其刷新方法。
電子設備可以包括許多電子組件。例如，電腦系統可以包括大量具有半導體的半導體裝置。電腦系統可以包括資料儲存裝置和作為主機設備進行操作的處理器。處理器可以對各種類型的資料執行操作，並且將結果得到的資料儲存在資料儲存裝置中。處理器還可以接收儲存在資料儲存裝置中的資料。處理器可以以相對高的速度操作，而資料儲存裝置可以以相對低的速度操作。因此，電腦系統可以包括記憶體裝置來促進處理器與資料儲存裝置之間的資料的傳輸。
這種記憶體裝置的代表性示例可以包括動態隨機存取記憶體(DRAM)。DRAM可以包括被配置為電容器的記憶體單元，並且可以以高速來執行資料輸入/輸出操作。此外，因為DRAM可以被設計成具有寬頻寬，所以DRAM被最頻繁地作為記憶體裝置。然而，由於由電容器組成的記憶體單元的特性，DRAM具有不保留儲存在其中的資料的揮發性記憶體的特性。因 此，DRAM需要透過週期性地執行刷新操作來保留儲存在記憶體單元中的資料。近來，非揮發性記憶體(諸如電阻式RAM、相變RAM或磁性RAM)也執行刷新操作來保留資料。
在一個實施例中，一種半導體記憶體裝置可以包括複數個記憶庫和刷新控制電路。刷新控制電路可以被配置為在每複數個週期中，以第一刷新率對複數個記憶庫中的至少一個記憶庫執行刷新操作，並且以第二刷新率對複數個記憶庫中的其他記憶庫執行刷新操作。刷新控制電路可以使以第一刷新率對其執行刷新操作的至少一個記憶庫在複數個週期中的每一個週期或每多於一個的週期中循環。
在一個實施例中，提供一種半導體記憶體裝置的刷新方法，該半導體記憶體裝置包括第一記憶庫和第二記憶庫，所述第一和第二記憶庫中的每個記憶庫都具有至少四個單位單元陣列。刷新方法可以包括：在第一週期期間，對第一記憶庫的第一單位單元陣列執行刷新操作，並且對第二記憶庫的第一單位單元陣列和第三單位單元陣列執行刷新操作。刷新方法可以包括：在第二週期期間，對第一記憶庫的第二單位單元陣列和第四單位單元陣列執行刷新操作，並且對第二記憶庫的第二單位單元陣列執行刷新操作。在另一個實施例中，刷新方法還可以包括：在附加的週期期間，對第一記憶庫的第三單位單元陣列和第二記憶庫的第四單位單元陣列執行刷新操作。
在一個實施例中，提供一種半導體記憶體裝置的刷新方法，該半導體記憶體裝置包括第一記憶庫、第二記憶庫、第三記憶庫和第四記憶庫， 所述第一記憶庫、第二記憶庫、第三記憶庫和第四記憶庫中的每個記憶庫都具有至少八個單位單元陣列。刷新方法可以包括：在第一週期期間，對第一記憶庫的第一單位單元陣列執行刷新操作，並且對第二記憶庫至第四記憶庫的第一單位單元陣列和第五單位單元陣列執行刷新操作。刷新方法可以包括：在第二週期期間，對第二記憶庫的第二單位單元陣列執行刷新操作，並且對第一記憶庫、第三記憶庫和第四記憶庫的第二單位單元陣列和第六單位單元陣列執行刷新操作。
在一個實施例中，提供一種半導體記憶體裝置的刷新方法，該半導體記憶體裝置包括第一記憶庫至第四記憶庫，所述第一記憶庫至第四記憶庫中的每個記憶庫都具有至少八個單位單元陣列。刷新方法可以包括：在第一週期期間，對第一記憶庫和第二記憶庫的第一單位單元陣列執行刷新操作，並且對第三記憶庫和第四記憶庫的第一單位單元陣列和第五單位單元陣列執行刷新操作。刷新方法可以包括：在第二週期期間，對第一記憶庫和第二記憶庫的第二單位單元陣列執行刷新操作，並且對第三記憶庫和第四記憶庫的第二單位單元陣列和第六單位單元陣列執行刷新操作。
1:半導體系統
101:匯流排
110:第一半導體裝置
111:命令產生器
120:第二半導體裝置
121:資料儲存區域
122:刷新控制電路
123:列解碼器
400:刷新控制電路
410:位址產生器
411:位址計數器
412:位址重複器
420:刷新控制信號產生器
4301~4304:位址映射器
431:選通信號產生器
432:第一位址驅動器
433:第二位址驅動器
434:第三位址驅動器
510:刷新解碼器
520:附加的刷新信號產生器
610:第一選通信號產生器
611:第一反及閘
612:第一反相器
613:第二反相器
620:第二選通信號產生器
621:第三反相器
622:第二反及閘
623:第四反相器
624:第五反相器
630:第三選通信號產生器
631:第六反相器
632:第七反相器
710:第一驅動器
711:第一驅動反相器
712:第一鎖存器
713:第一反相器
714:第二反相器
715:第一多工器
716:第二驅動反相器
720:第二驅動器
721:第三驅動反相器
722:第二鎖存器
723:第四驅動反相器
810:第三驅動器
811:多工器
812:驅動反相器
813:鎖存器
820:上行/下行選擇器
821:反相器
822:第一反及閘
823:第二反及閘
8KREF1~8KREF4:刷新控制信號
ADD:位址信號
ACTF:啟動脈衝
ACTFB:第一選通信號
ACTFB1011:第二選通信號
ATRA<0：13>:位址信號
ATRA<0：12>:第一位元至第十三位元
BK1~BK4:第一記憶庫至第四記憶庫
CLK:時脈信號
CMD:命令信號
CNTRST:計數重設信號
DN:下行信號
DQ:資料
EXREF:附加的刷新信號
M11:第一單位單元陣列
M12:第二單位單元陣列
M13:第三單位單元陣列
M14:第四單位單元陣列
M15:第五單位單元陣列
M16:第六單位單元陣列
M17:第七單位單元陣列
M18:第八單位單元陣列
M21:第一單位單元陣列
M22:第二單位單元陣列
M23:第三單位單元陣列
M24:第四單位單元陣列
M25:第五單位單元陣列
M26:第六單位單元陣列
M27:第七單位單元陣列
M28:第八單位單元陣列
M31:第一單位單元陣列
M32:第二單位單元陣列
M33:第三單位單元陣列
M34:第四單位單元陣列
M35:第五單位單元陣列
M36:第六單位單元陣列
M37:第七單位單元陣列
M38:第八單位單元陣列
M41:第一單位單元陣列
M42:第二單位單元陣列
M43:第三單位單元陣列
M44:第四單位單元陣列
M45:第五單位單元陣列
M46:第六單位單元陣列
M47:第七單位單元陣列
M48:第八單位單元陣列
R8143:刷新模式信號
R8242:刷新模式信號
RA<0：11,13>:位址資訊
REF:刷新信號
REFD:第三選通信號
ROW:列位址信號
ROW<0：12>:第一位元至第十三位元
S21~S26:步驟
S31~S34:步驟
VDD:電源電壓
VSS:接地電壓
UP:上行信號
圖1示出了根據一個實施例的半導體系統的配置。
圖2A、圖2B和圖2C示出了根據一個實施例的半導體記憶體裝置及其刷新方法。
圖3A、圖3B和圖3C示出了根據一個實施例的半導體記憶體裝置及其刷新方法。
圖4示出了根據一個實施例的半導體記憶體裝置的配置。
圖5示出了圖4中所示的刷新控制信號產生器的配置和操作。
圖6示出了圖4中所示的選通信號產生器的配置。
圖7示出了圖4中所示的第二位址驅動器的配置。
圖8示出了圖4中所示的第三位址驅動器的配置。
圖9示出了說明在第一刷新模式中根據本實施例的半導體記憶體裝置的操作的時序圖。
圖10示出了說明在第二刷新模式中根據本實施例的半導體記憶體裝置的操作的時序圖。
圖1示出了根據一個實施例的半導體系統1的配置。在圖1中，半導體系統1可以包括第一半導體裝置110和第二半導體裝置120。第一半導體裝置110可以提供用於操作第二半導體裝置120的各種控制信號。第一半導體裝置110可以包括各種類型的裝置。例如，第一半導體裝置110可以是主機設備，諸如中央處理單元(CPU)、圖形處理單元(GPU)、多媒體處理器(MMP)、數位信號處理器、應用處理器(AP)或記憶體控制器。第二半導體裝置120可以是記憶體裝置，並且該記憶體裝置可以包括揮發性記憶體和非揮發性記憶體。揮發性記憶體可以包括動態RAM(DRAM)和同步DRAM(SDRAM)。非揮發性記憶體可以包括相變記憶體(PCM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等。儘管給出了 第二半導體裝置120的具體示例，但是第二半導體裝置120可以包括需要刷新操作以隨時保留資料的任何類型的記憶體。
第二半導體裝置120可以經由匯流排101耦接到第一半導體裝置110。匯流排101可以包括信號傳輸路徑、鏈路和/或用於傳輸信號的通道。匯流排101可以包括時脈匯流排、命令匯流排、位址匯流排、資料匯流排等。時脈匯流排、命令匯流排和位址匯流排可以是單向匯流排，且資料匯流排可以是雙向匯流排。第二半導體裝置120可以經由時脈匯流排耦接到第一半導體裝置110，並且可以經由時脈匯流排接收時脈信號CLK。時脈信號CLK可以包括一個或複數個時脈信號對。第二半導體裝置120可以經由命令匯流排接收從第一半導體裝置110傳輸的命令信號CMD。第二半導體裝置120可以經由位址匯流排接收從第一半導體裝置110傳輸的位址信號ADD。第二半導體裝置120可以經由資料匯流排耦接到第一半導體裝置110，並且可以經由資料匯流排從第一半導體裝置110接收資料DQ、或者將資料DQ傳輸到第一半導體裝置110。第一半導體裝置110可以提供用於控制第二半導體裝置120執行刷新操作的命令信號CMD。此外，第一半導體裝置110可以提供用於控制第二半導體裝置120以各種刷新模式來操作的命令信號CMD。第一半導體裝置110可以包括用於產生命令信號CMD的命令產生器111。命令產生器111可以使用與是否需要針對第二半導體裝置120的刷新操作有關的任何資訊(諸如溫度和時間)來產生用於控制第二半導體裝置120執行刷新操作的命令信號CMD。
第二半導體裝置120可以包括資料儲存區域121、刷新控制電路122和列解碼器123。資料儲存區域121可以包括複數個記憶體單元陣列。資料儲存區域121可以包括沿列方向佈置的複數個字元線和沿行方向佈置的複數個 位元線。複數個記憶體單元可以耦接到複數個字元線與複數個位元線之間的相應交叉點(intersection)。第二半導體裝置120可以基於從第一半導體裝置110傳輸的命令信號CMD來對資料儲存區域121執行刷新操作。可選地，第二半導體裝置120可以自主地對資料儲存區域121執行刷新操作。刷新操作可以指啟動複數個字元線以保留儲存在記憶體單元中的資料的操作。
刷新控制電路122可以產生列位址信號ROW以執行刷新操作。列位址信號ROW可能不是從經由匯流排101而傳輸的位址信號ADD產生的，而是從經由刷新控制電路122內的計數電路而產生的位址信號產生的。刷新控制電路122可以產生列位址信號ROW，以對資料儲存區域121執行刷新操作。刷新控制電路122可以基於命令信號CMD或自主產生的刷新信號來產生列位址信號ROW，以便執行刷新操作。
列解碼器123可以接收列位址信號ROW。列解碼器123可以基於列位址信號ROW來選擇資料儲存區域121的字元線，並且可以啟動選中的字元線。可以對耦接至被啟動的字元線的記憶體單元執行刷新操作。
圖2A、圖2B和圖2C示出了根據一個實施例的半導體記憶體裝置及其刷新方法。圖2A概念性地示出了根據一個實施例的半導體記憶體裝置的刷新操作。在圖2A中，半導體記憶體裝置可以包括複數個記憶庫。複數個記憶庫可以構成圖1中所示的資料儲存區域121。在本實施例中，半導體記憶體裝置可以對複數個記憶庫執行刷新操作。半導體記憶體裝置可以在複數個週期期間對複數個記憶庫執行刷新操作。在每複數個週期中，半導體記憶體裝置可以以第一刷新率來刷新複數個記憶庫中的一個或複數個記憶庫，以及以第二刷新率來刷新其他記憶庫。刷新率可以指示在一個週期中對其執行刷新操作的 單位單元陣列的數量或大小。例如，當以第一刷新率執行刷新操作時，可以指示在一個週期期間對一個單位單元陣列執行刷新操作。此外，當以第二刷新率執行刷新操作時，可以指示在一個週期期間對複數個單位單元陣列執行刷新操作。例如，以第二刷新率執行的刷新操作可以指示在一個週期期間對兩個單位單元陣列執行刷新操作。當以第一刷新率執行刷新操作時，可以減小峰值電流，而當以第二刷新率執行刷新操作時，可以在短時間內完成刷新操作。透過在每複數個週期中以第一刷新率刷新一些記憶庫並以第二刷新率刷新其他記憶庫，半導體記憶體裝置可以在減小峰值電流的同時以高速來執行刷新操作。
半導體記憶體裝置可以使以第一刷新率刷新的記憶庫在複數個週期的每個週期中循環(circulate)。例如，當在第一週期中以第一刷新率刷新記憶庫時，可以在第二週期中以第二刷新率來刷新該記憶庫。為了使描述清楚，圖2A示出了半導體記憶體裝置包括四個記憶庫，記憶庫BK1、記憶庫BK2、記憶庫BK3和記憶庫BK4。圖2A示出了在四個週期期間對第一記憶庫BK1至第四記憶庫BK4執行的刷新操作。在第一週期期間，可以以第一刷新率刷新第一記憶庫BK1，並且可以以第二刷新率刷新第二記憶庫BK2至第四記憶庫BK4。在第二週期期間，可以以第一刷新率刷新第二記憶庫BK2，並且可以以第二刷新率刷新第一記憶庫BK1、第三記憶庫BK3和第四記憶庫BK4。在第三週期期間，可以以第一刷新率刷新第三記憶庫BK3，並且可以以第二刷新率刷新第一記憶庫BK1、第二記憶庫BK2和第四記憶庫BK4。在第四週期期間，可以以第一刷新率刷新第四記憶庫BK4，並且可以以第二刷新率刷新第一記憶庫BK1至第三記憶庫BK3。
圖2B更詳細地示出了圖2的記憶庫的配置和刷新操作。在圖2B中，第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫可以包括複數個單位單元陣列。單位單元陣列可以指示在一個週期期間能夠被刷新的記憶體單元陣列的大小。例如，第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫可以包括2n個單位單元陣列。這裡，n可以是等於或大於2的整數。為了刷新第一記憶庫BK1至第四記憶庫BK4的所有單位單元陣列，可以在n+1個週期期間執行刷新操作。第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫可以包括八個單位單元陣列。為了使描述清楚，圖2B示出了第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫包括八個單位單元陣列。然而，第一記憶庫BK1至第四記憶庫BK4的每個記憶庫中所包括的單位單元陣列的數量可以小於或大於八。因為第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫包括八個單位單元陣列，所以可以使用五個週期來刷新第一記憶庫BK1至第四記憶庫BK4的所有單位單元陣列。
在第一週期期間，可以以第一刷新率對第一記憶庫BK1執行刷新操作，並且第一記憶庫BK1的第一單位單元陣列M11可以被刷新。在第一週期期間，可以以第二刷新率對第二記憶庫BK2至第四記憶庫BK4執行刷新操作，並且第二記憶庫BK2至第四記憶庫BK4的第一單位單元陣列M21、第一單位單元陣列M31和第一單位單元陣列M41以及第五單位單元陣列M25、第五單位單元陣列M35和第五單位單元陣列M45可以被刷新。在第二週期期間，可以以第一刷新率對第二記憶庫BK2執行刷新操作，並且第二記憶庫BK2的第二單位單元陣列M22可以被刷新。在第二週期期間，可以以第二刷新率對第一記憶庫BK1、第三記憶庫BK3和第四記憶庫BK4執行刷新操作， 並且第一記憶庫BK1、第三記憶庫BK3和第四記憶庫BK4的第二單位單元陣列M12、第二單位單元陣列M32和第二單位單元陣列M42以及第六單位單元陣列M16、第六單位單元陣列M36和第六單位單元陣列M46可以被刷新。在第三週期期間，可以以第一刷新率對第三記憶庫BK3執行刷新操作，並且第三記憶庫BK3的第三單位單元陣列M33可以被刷新。在第三週期期間，可以以第二刷新率對第一記憶庫BK1、第二記憶庫BK2和第四記憶庫BK4執行刷新操作，並且第一記憶庫BK1、第二記憶庫BK2和第四記憶庫BK4的第三單位單元陣列M13、第三單位單元陣列M23和第三單位單元陣列M43以及第七單位單元陣列M17、第七單位單元陣列M27和第七單位單元陣列M47可以被刷新。在第四週期期間，可以以第一刷新率對第四記憶庫BK4執行刷新操作，並且第四記憶庫BK4的第四單位單元陣列M44可以被刷新。在第四週期期間，可以以第二刷新率對第一記憶庫BK1至第三記憶庫BK3執行刷新操作，並且第一記憶庫BK1至第三記憶庫BK3的第四單位單元陣列M14、第四單位單元陣列M24和第四單位單元陣列M34以及第八單位單元陣列M18、第八單位單元陣列M28和第八單位單元陣列M38可以被刷新。
根據在第一週期至第四週期期間執行的刷新操作的結果，第一記憶庫BK1的第五單位單元陣列M15、第二記憶庫BK2的第六單位單元陣列M26、第三記憶庫BK3的第七單位單元陣列M37和第四記憶庫BK4的第八單位單元陣列M48未被刷新。半導體記憶體裝置可以在附加的週期期間執行附加的刷新操作，以便刷新在每個週期中在以第一刷新率執行刷新操作時未被執行刷新操作的單位單元陣列。在附加的週期期間，半導體記憶體裝置可以刷新第一記憶庫BK1的第五單位單元陣列M15、第二記憶庫BK2的第六單位單元陣 列M26、第三記憶庫BK3的第七單位單元陣列M37以及第四記憶庫BK4的第八單位單元陣列M48。在附加的週期期間，可以以第一刷新率執行刷新操作。
圖2C示出了說明根據本實施例的半導體記憶體裝置的刷新操作的流程圖。參考圖2C以及圖2A和圖2B，當刷新操作開始時，可以透過複數個週期來刷新第一記憶庫BK1至第四記憶庫BK4。在S21處，在第一週期期間，可以以第一刷新率刷新第一記憶庫BK1，並且可以以第二刷新率刷新其他記憶庫。在第二週期中，可以使以第一刷新率刷新的記憶庫循環。在S22處，在第二週期期間，可以以第一刷新率刷新第二記憶庫BK2，並且可以以第二刷新率刷新其他記憶庫。在第三週期中，可以使以第一刷新率刷新的記憶庫循環。在S23處，在第三週期期間，可以以第一刷新率刷新第三記憶庫BK3，並且可以以第二刷新率刷新其他記憶庫。在第四週期中，可以使以第一刷新率刷新的記憶庫循環。在S24處，在第四週期期間，可以以第一刷新率刷新第四記憶庫BK4，並且可以以第二刷新率刷新其他記憶庫。在S24之後，半導體記憶體裝置可以在S25處確定是否對第一記憶庫BK1至第四記憶庫BK4中的至少一個記憶庫的最後的單位單元陣列執行了刷新操作。可以重複S21至S24，直到對第一記憶庫BK1至第四記憶庫BK4中的至少一個記憶庫的最後的單位單元陣列執行刷新操作為止。當未執行針對最後的單位單元陣列的刷新操作時，可以重複步驟S21至S24。另一方面，當執行了針對最後的單位單元陣列的刷新操作時，可以在附加的週期中執行刷新操作。在附加的週期期間，可以另外對第一記憶庫BK1至第四記憶庫BK4的在每個週期中在以第一刷新率執行刷新操作時未被刷新的單位單元陣列執行刷新操作。當在附加的週期期間執行刷新操作時，半導體記憶體裝置的刷新操作可以結束。
圖3A、圖3B和圖3C示出了根據一個實施例的半導體記憶體裝置及其刷新方法。圖3A概念性地示出了根據一個實施例的半導體記憶體裝置的刷新操作。在圖3A中，半導體記憶體裝置可以包括複數個記憶庫。在每複數個週期中，半導體記憶體裝置可以以第一刷新率刷新複數個記憶庫中的兩個或更多個記憶庫，並且以第二刷新率刷新其他記憶庫。半導體記憶體裝置可以使以第一刷新率刷新的記憶庫在複數個週期中的一個或兩個週期中循環。例如，在第一週期中以第一刷新率刷新的兩個記憶庫可以在第二週期中以第二刷新率來刷新。可選地，在第一週期和第二週期中以第一刷新率刷新的兩個記憶庫可以在第三週期和第四週期中以第二刷新率來刷新。
圖3A示出了在四個週期期間對第一記憶庫BK1至第四記憶庫BK4執行的刷新操作。在第一週期期間，可以以第一刷新率刷新第一記憶庫BK1和第二記憶庫BK2，並且可以以第二刷新率刷新第三記憶庫BK3和第四記憶庫BK4。在第二週期期間，可以以第一刷新率刷新第一記憶庫BK1和第二記憶庫BK2，並且可以以第二刷新率刷新第三記憶庫BK3和第四記憶庫BK4。在第三週期期間，可以以第一刷新率刷新第三記憶庫BK3和第四記憶庫BK4，並且可以以第二刷新率刷新第一記憶庫BK1和第二記憶庫BK2。在第四週期期間，可以以第一刷新率刷新第三記憶庫BK3和第四記憶庫BK4，並且可以以第二刷新率刷新第一記憶庫BK1和第二記憶庫BK2。在一個實施例中，可以使以第一刷新率刷新的記憶庫在每個週期中循環。例如，在第一週期和第三週期期間可以以第一刷新率來刷新第一記憶庫BK1和第二記憶庫BK2，並且在第二週期和第四週期期間還可以以第一刷新率來刷新第三記憶庫BK3和第四記憶庫BK4。
圖3B更詳細地示出了圖3A的記憶庫的配置和刷新操作。在圖3B中，第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫可以包括複數個單位單元陣列。例如，第一記憶庫至第四記憶庫中的每個可以包括2n個單位單元陣列。這裡，n可以是等於或大於2的整數。為了刷新第一記憶庫BK1至第四記憶庫BK4的所有單位單元陣列，可以在n+1個週期期間執行刷新操作。第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫可以包括八個單位單元陣列。為了使描述清楚，圖3B示出了第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫包括八個單位單元陣列。然而，第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫中所包括的單位單元陣列的數量可以小於或大於八。因為第一記憶庫BK1至第四記憶庫BK4中的每個記憶庫包括八個單位單元陣列，所以可以使用五個週期來刷新第一記憶庫BK1至第四記憶庫BK4的所有單位單元陣列。
在第一週期期間，可以以第一刷新率對第一記憶庫BK1和第二記憶庫BK2執行刷新操作，並且第一記憶庫BK1和第二記憶庫BK2的第一單位單元陣列M11和第一單位單元陣列M21可以被刷新。在第一週期期間，可以以第二刷新率對第三記憶庫BK3和第四記憶庫BK4執行刷新操作，並且第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列M31和第一單位單元陣列M41以及第五單位單元陣列M35和第五單位單元陣列M45可以被刷新。在第二週期期間，可以以第一刷新率對第一記憶庫BK1和第二記憶庫BK2執行刷新操作，並且第一記憶庫BK1和第二記憶庫BK2的第二單位單元陣列M12和第二單位單元陣列M22可以被刷新。在第二週期期間，可以以第二刷新率對第三記憶庫BK3和第四記憶庫BK4執行刷新操作，並且第三記憶庫BK3和第 四記憶庫BK4的第二單位單元陣列M32和第二單位單元陣列M42以及第六單位單元陣列M36和第六單位單元陣列M46可以被刷新。在第三週期期間，可以以第一刷新率對第三記憶庫BK3和第四記憶庫BK4執行刷新操作，並且第三記憶庫BK3和第四記憶庫BK4的第三單位單元陣列M33和第三單位單元陣列M43可以被刷新。在第三週期期間，可以以第二刷新率對第一記憶庫BK1和第二記憶庫BK2執行刷新操作，並且第一記憶庫BK1和第二記憶庫BK2的第三單位單元陣列M13和第三單位單元陣列M23以及第七單位單元陣列M17和第七單位單元陣列M27可以被刷新。在第四週期期間，可以以第一刷新率對第三記憶庫BK3和第四記憶庫BK4執行刷新操作，並且第三記憶庫BK3和第四記憶庫BK4的第四單位單元陣列M34和第四單位單元陣列M44可以被刷新。在第四週期期間，可以以第二刷新率對第一記憶庫BK1和第二記憶庫BK2執行刷新操作，並且第一記憶庫BK1和第二記憶庫BK2的第四單位單元陣列M14和第四單位單元陣列M24以及第八單位單元陣列M18和第八單位單元陣列M28可以被刷新。
根據在第一週期至第四週期期間執行的刷新操作的結果，第一記憶庫BK1和第二記憶庫BK2的第五單位單元陣列M15和第六單位單元陣列M16、第五單位單元陣列M25和第六單位單元陣列M26以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37和第八單位單元陣列M38、第七單位單元陣列M47和第八單位單元陣列M48未被刷新。半導體記憶體裝置可以在附加的週期期間執行附加的刷新操作，以便刷新在每個週期中在以第一刷新率執行刷新操作時未被執行刷新操作的單位單元陣列。在附加的週期期間，半導體記憶體裝置可以對第一記憶庫BK1和第二記憶庫BK2的第五單位單元 陣列M15和第六單位單元陣列M16、第五單位單元陣列M25和第六單位單元陣列M26以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37和第八單位單元陣列M38、第七單位單元陣列M47和第八單位單元陣列M48執行刷新操作。在附加的週期期間，可以以第一刷新率執行刷新操作。例如，附加的週期包括兩個週期。在第一週期期間，第一記憶庫BK1和第二記憶庫BK2的第五單位單元陣列M15和第五單位單元陣列M25以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37和第七單位單元陣列M47可以被刷新。並且在第二週期期間，第一記憶庫BK1和第二記憶庫BK2的第六單位單元陣列M16和第六單位單元陣列M26以及第三記憶庫BK3和第四記憶庫BK4的第八單位單元陣列M38和第八單位單元陣列M48可以被刷新。在一些實施例中，在附加的週期期間，可以以第二刷新率執行刷新操作。例如，附加的週期包括一個週期。在該週期期間，第一記憶庫BK1和第二記憶庫BK2的第五單位單元陣列M15和第六單位單元陣列M16、第五單位單元陣列M25和第六單位單元陣列M26以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37和第八單位單元陣列M38、第七單位單元陣列M47和第八單位單元陣列M48可以被刷新。
圖3C示出了說明根據本實施例的半導體記憶體裝置的刷新操作的流程圖。參考圖3C以及圖3A和圖3B，當刷新操作開始時，可以透過複數個週期來刷新第一記憶庫BK1至第四記憶庫BK4。在S31處，在第一週期和第二週期期間，可以以第一刷新率刷新第一記憶庫BK1和第二記憶庫BK2，並且可以以第二刷新率刷新其他記憶庫。在第三週期和第四週期中，可以使以第一刷新率刷新的記憶庫循環。在S32處，在第三週期和第四週期期間，可以 以第一刷新率刷新第三記憶庫BK3和第四記憶庫BK4，並且可以以第二刷新率刷新其他記憶庫。在S32之後，半導體記憶體裝置可以在S33處確定是否對第一記憶庫BK1至第四記憶庫BK4中的至少一個的最後的單位單元陣列執行了刷新操作。可以重複S31和S32，直到對第一記憶庫BK1至第四記憶庫BK4中的至少一個的最後的單位單元陣列執行刷新操作為止。當未對最後的單位單元陣列執行刷新操作時，可以重複S31和S32。另一方面，當對最後的單位單元陣列執行了刷新操作時，可以在附加的週期中執行刷新操作。在S34處，在附加的週期期間，可以另外對第一記憶庫BK1至第四記憶庫BK4的在每個週期中在以第一刷新率執行刷新操作時未被刷新的單位單元陣列執行刷新操作。當在附加的週期期間執行刷新操作時，半導體記憶體裝置的刷新操作可以結束。在一個實施例中，可以使以第一刷新率刷新的兩個記憶庫在每個週期中循環。
圖4示出了根據一個實施例的刷新控制電路400的配置。刷新控制電路400可以被用來作為圖1中所示的刷新控制電路122。在圖4中，刷新控制電路400可以包括位址產生器410、刷新控制信號產生器420和複數個位址映射器，位址映射器4301、位址映射器4302、位址映射器4303和位址映射器4304。位址產生器410和刷新控制信號產生器420可以被共同地使用，並且可以為相應的記憶庫BK1~BK4單獨地提供位址映射器4301~4304。圖4示出了為相應的記憶庫BK1~BK4提供的位址映射器4301~4304與位址產生器410和刷新控制信號產生器420是分開的。位址產生器410可以接收刷新信號REF並且產生位址信號ATRA<0：13>。可以基於從圖1所示的第一半導體裝置110傳送的命令信號CMD來產生用於控制半導體記憶體裝置執行刷新操作的刷新 信號REF，並且所述刷新信號REF是由第二半導體裝置120內部產生的。刷新信號REF可以是在刷新操作期間週期性地切換(toggle)的時脈信號。位址產生器410可以基於刷新信號REF來產生位址資訊RA<0：11,13>，並且基於位址資訊RA<0：11,13>來產生位址信號ATRA<0：13>。
刷新控制信號產生器420可以接收刷新模式信號R8143和刷新模式信號R8242以及位址資訊RA<0：11,13>的至少一部分，並且產生刷新控制信號8KREF1、刷新控制信號8KREF2、刷新控制信號8KREF3和刷新控制信號8KREF4以及附加的刷新信號EXREF。刷新控制信號產生器420可以基於刷新模式信號R8143和刷新模式信號R8242以及位址資訊RA<0：11,13>的至少一部分來產生刷新控制信號8KREF1、刷新控制信號8KREF2、刷新控制信號8KREF3和刷新控制信號8KREF4以及附加的刷新信號EXREF。刷新模式信號R8143和R8242可以被用於指定由半導體記憶體裝置執行的刷新模式。半導體記憶體裝置可以在第一刷新模式和第二刷新模式的一個模式中執行刷新操作。例如，在第一刷新模式中執行的刷新操作可以對應於圖2A至圖2C中所示的刷新操作，且在第二刷新模式中執行的刷新操作可以對應於圖3A至圖3C中所示的刷新操作。刷新模式信號可以包括第一刷新模式信號R8143和第二刷新模式信號R8242。第一刷新模式信號R8143可以被致能，以在第一刷新模式中執行刷新操作。第二刷新模式信號R8242可以被致能，以在第二刷新模式中執行刷新操作。刷新控制信號產生器420可以接收位址資訊RA<0：11,13>的至少一些位元。例如，刷新控制信號產生器420可以接收位址資訊的第11位元RA<10>、第12位元RA<11>和第14位元RA<13>。
刷新控制信號產生器420可以在第一刷新模式中基於位址資訊的第11位元RA<10>和第12位元RA<11>的值來產生刷新控制信號8KREF1、刷新控制信號8KREF2、刷新控制信號8KREF3和刷新控制信號8KREF4。刷新控制信號可以包括第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4。第一刷新控制信號8KREF1可以是與第一記憶庫BK1相關的控制信號，第二刷新控制信號8KREF2可以是與第二記憶庫BK2相關的控制信號，第三刷新控制信號8KREF3可以是與第三記憶庫BK3相關的控制信號，並且第四刷新控制信號8KREF4可以是與第四記憶庫BK4相關的控制信號。刷新控制信號8KREF1、刷新控制信號8KREF2、刷新控制信號8KREF3和刷新控制信號8KREF4中的每個刷新控制信號可以被用於控制接收到刷新控制信號的記憶庫以第一刷新率來執行刷新操作。例如，當第一刷新控制信號8KREF1被致能時，接收到第一刷新控制信號8KREF1的第一記憶庫BK1可以以第一刷新率來執行刷新操作。另一方面，當第一刷新控制信號8KREF1被失能時，接收到第一刷新控制信號8KREF1的第一記憶庫BK1可以以第二刷新率來執行刷新操作。在第一刷新模式中，一個記憶庫可以以第一刷新率來執行刷新操作，而其他記憶庫可以以第二刷新率來執行刷新操作。因此，刷新控制信號產生器420可以使用位址資訊RA<0：11,13>的兩個位元RA<10>和RA<11>來將第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4中的一個致能。
刷新控制信號產生器420可以在第二刷新模式中基於位址資訊的第12位元RA<11>的值來產生刷新控制信號8KREF1、刷新控制信號8KREF2、刷新控制信號8KREF3和刷新控制信號8KREF4。在第二刷新模式中，兩個記憶庫可以以第一刷新率來執行刷新操作，而其他兩個記憶庫可以以 第二刷新率來執行刷新操作。因此，刷新控制信號產生器420可以使用位址資訊RA<0：11,13>的一個位元RA<11>來將第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4中的兩個致能。
刷新控制信號產生器420可以基於位址資訊RA<0：11,13>的第14位元RA<13>來產生附加的刷新信號EXREF。位址產生器410可以透過增大位址資訊RA<0：11,13>的值來產生與第一記憶庫BK1至第四記憶庫BK4的單位單元陣列相對應的位址信號ATRA<0：13>。當位址資訊RA<0：11>的值被計數為最大值時，即當對第一記憶庫BK1至第四記憶庫BK4中的任意一個的最後的單位單元陣列執行刷新操作時，位址資訊RA<0：11,13>的第14位元RA<13>的邏輯值可以被改變。當位址資訊的第14位元RA<13>的邏輯值被改變時，刷新控制信號產生器420可以將附加的刷新信號EXREF致能以在附加的週期期間執行附加的刷新操作。
位址映射器4301~4304可以接收刷新信號REF、刷新模式信號R8143和刷新模式信號R8242、位址信號ATRA<0：13>、刷新控制信號8KREF1、刷新控制信號8KREF2、刷新控制信號8KREF3和刷新控制信號8KREF4以及附加的刷新信號EXREF，並且產生列位址信號。位址映射器4301~4304的數量可以對應於記憶庫的數量。圖4示出了用於產生針對第一記憶庫BK1的列位址信號的位址映射器4301的配置。用於產生針對第二記憶庫BK2至第四記憶庫BK4的列位址信號的位址映射器4302~4304可以具有與位址映射器4301相同的配置，除了所接收的信號部分不同之外。
位址映射器4301可以基於位址信號的第一位元至第十位元ATRA<0：9>來產生列位址信號的第一位元至第十位元ROW<0：9>。列位址信號 的第一位元至第十位元ROW<0：9>可以被用於選擇位於第一記憶庫BK1的選中的單位單元陣列中的字元線。位址映射器4301可以基於刷新模式信號R8143和刷新模式信號R8242的至少一部分、被分配的刷新控制信號、附加的刷新信號EXREF和位址信號的第11位元和第12位元ROW<10：11>來產生列位址信號的第11位元和第12位元ATRA<10：11>。位址映射器4301可以基於第一刷新模式信號R8143、第一刷新控制信號8KREF1、附加的刷新信號EXREF以及位址信號的第11位元和第12位元ATRA<10：11>來產生列位址信號的第11位元和第12位元ROW<10：11>。位址映射器4301可以基於位址信號的第13位元ATRA<12>和附加的刷新信號EXREF來產生列位址信號的第13位元ROW<12>，並且基於列位址信號的第13位元ROW<12>來產生上行信號(up signal)UP和下行信號(down signal)DN。
在一個實施例中，列位址信號的第13位元ROW<12>可以具有能夠選擇記憶庫中所包括的複數個單位單元陣列的一半的資訊。例如，當第13位元ROW<12>具有邏輯低位準時，可以選擇複數個單位單元陣列的上半部分，而當第13位元ROW<12>具有邏輯高位準時，可以選擇複數個單位單元陣列的下半部分。參考圖4以及圖2B，當第13位元ROW<12>具有邏輯低位準時，可以選擇第一單位單元陣列M11至第八單位單元陣列M18中的第一單位單元陣列M11至第四單位單元陣列M14，而當第13位元ROW<12>具有邏輯高位準時，可以選擇第一單位單元陣列M11至第八單位單元陣列M18中的第五單位單元陣列M15至第八單位單元陣列M18。基於第13位元ROW<12>而產生的上行信號UP可以被用於選擇第一單位單元陣列M11至第四單位單元陣 列M14，而下行信號DN可以被用於選擇第五單位單元陣列M15至第八單位單元陣列M18。
列位址信號的第12位元ROW<11>可以被用於基於第13位元ROW<12>來選擇選中的一半單位單元陣列中的一半。例如，當基於第13位元ROW<12>選擇了第一單位單元陣列M11至第四單位單元陣列M14時，可以基於第12位元ROW<11>來選擇第一單位單元陣列M11和第二單位單元陣列M12或者第三單位單元陣列M13和第四單位單元陣列M14。列位址信號的第11位元ROW<10>可以被用於基於第12位元ROW<11>來選擇選中的一半單位單元陣列中的一半。例如，當基於第13位元ROW<12>和第12位元ROW<11>選擇了第一單位單元陣列M11和第二單位單元陣列M12時，可以基於第11位元ROW<10>來選擇第一單位單元陣列M11和第二單位單元陣列M12中的一個。因此，位址映射器4301可以透過改變列位址信號的第11位元至第13位元ROW<10：12>的邏輯值來選擇一個或兩個單位單元陣列，以便執行刷新操作。
在圖4中，位址產生器410可以包括位址計數器411和位址重複器(address repeater)412。位址計數器411可以基於刷新信號REF來產生位址資訊RA<0：11,13>。位址計數器411可以透過每當刷新信號REF切換時執行計數操作來依序地增大位址資訊RA<0：11,13>的值。位址計數器411可以對位址資訊的第1位元至第12位元RA<0：11>和第14位元RA<13>進行計數。在從最小值到最大值對第一位元至第十位元RA<0：9>進行計數時，可以執行一個週期。在一個週期期間，可以執行刷新操作。即，在第一位元至第十位元RA<0：9>的值被增大的情況下，可以依序地啟動一個單位單元陣列的所有字元線。第11位元RA<10>可以具有每當第一位元至第十位元RA<0：9>被計數為最 大值時被改變的邏輯值，並且第12位元RA<11>可以具有每當第一位元至第11位元RA<0：10>被計數為最大值時被改變的邏輯值。第14位元RA<13>可以具有每當第一位元至第12位元RA<0：11>全部被計數為最大值時被改變的邏輯值。
位址重複器412可以基於位址資訊RA<0：11,13>來產生位址信號ATRA<0：13>。位址重複器412可以透過使位址資訊RA<0：11,13>重複來產生位址信號ATRA<0：13>。位址重複器412可以透過使位址資訊的第一位元至第12位元RA<0：11>和第14位元RA<13>重複來產生位址信號的第一位元至第12位元ATRA<0：11>和第14位元ATRA<13>。位址重複器412可以產生位址信號的第13位元ATRA<12>，其具有任意一個固定的邏輯值。例如，位址重複器412可以將位址信號的第13位元ATRA<12>的邏輯位準固定到邏輯低位準。
在圖4中，位址映射器4301可以包括選通信號產生器431、第一位址驅動器432、第二位址驅動器433和第三位址驅動器434。選通信號產生器431可以接收啟動脈衝(active pulse) ACTF、刷新信號REF和附加的刷新信號EXREF，並且產生第一選通信號ACTFB、第二選通信號ACTFB1011和第三選通信號REFD。啟動脈衝ACTF可以是列位址選通信號，其以與刷新信號REF相同的方式來週期性切換。選通信號產生器431可以基於啟動脈衝ACTF和附加的刷新信號EXREF來產生第一選通信號ACTFB和第二選通信號ACTFB1011，並且可以基於刷新信號REF來產生第三選通信號REFD。
第一位址驅動器432可以接收第一選通信號ACTFB和位址信號ATRA<0：13>的至少一部分，並且產生列位址信號ROW<0：13>的至少一部分。第一位址驅動器432可以透過用第一選通信號ACTFB選通位址信號 ATRA<0：13>的至少一部分來產生列位址信號ROW<0：13>的至少一部分。第一位址驅動器432可以用第一選通信號ACTFB來選通位址信號的第一位元至第十位元ATRA<0：9>，並且將被選通的位元提供為列位址信號的第一位元至第十位元ROW<0：9>。
第二位址驅動器433可以接收第二選通信號ACTFB1011、位址信號ATRA<0：13>的至少一部分、刷新模式信號R8143和刷新模式信號R8242的至少一部分以及附加的刷新信號EXREF，並且產生列位址信號ROW<0：13>的至少一部分。第二位址驅動器433可以用第二選通信號ACTFB1011來選通位址信號的第11位元和第12位元ATRA<10：11>並且輸出被選通的位元作為列位址信號的第11位元和第12位元ROW<10：11>，且基於第一刷新模式信號R8143和附加的刷新信號EXREF來將列位址信號的第11位元和第12位元ROW<10：11>固定到預定邏輯位準。
第三位址驅動器434可以接收第三選通信號REFD、位址信號ATRA<0：13>的至少一部分和附加的刷新信號EXREF，並且產生上行信號UP和下行信號DN。第三位址驅動器434可以透過基於附加的刷新信號EXREF用第三選通信號REFD選通位址信號的第13位元ATRA<12>和具有預定邏輯位準的信號中的一個來產生列位址信號的第13位元ROW<12>。第三位址驅動器434可以基於列位址信號的第13位元ROW<12>和被分配的刷新控制信號來產生上行信號UP和下行信號DN。第三位址驅動器434可以基於列位址信號的第13位元ROW<12>和第一刷新控制信號8KREF1來產生上行信號UP和下行信號DN。可以將列位址信號ROW<0：11>、上行信號UP和下行信號DN提供給圖1所示的列解碼器123。列解碼器123可以基於列位址信號ROW<0：11>、上 行信號UP和下行信號DN來啟動複數個記憶庫的特定單位單元陣列的字元線，以使得可以執行刷新操作。
圖5示出了圖4中所示的刷新控制信號產生器420的配置和操作。在圖5中，刷新控制信號產生器420可以包括刷新解碼器510和附加的刷新信號產生器520。刷新解碼器510可以接收位址資訊的第11位元和第12位元RA<10：11>以及第一刷新模式信號R8143和第二刷新模式信號R8242，並且產生第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4。在第一刷新模式中，刷新解碼器510可以基於位址資訊的第11位元和第12位元RA<10：11>來將第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4中的一個致能。在第一刷新模式中，第一刷新模式信號R8143可以被致能，並且當第一刷新模式信號R8143被致能且位址資訊的第11位元和第12位元RA<10：11>全部處於低位準時，刷新解碼器510可以將第一刷新控制信號8KREF1致能並且將第二刷新控制信號8KREF2、第三刷新控制信號8KREF3至第四刷新控制信號8KREF4失能。當第一刷新模式信號R8143被致能、位址資訊的第11位元RA<10>處於高位準、且位址資訊的第12位元RA<11>處於低位準時，刷新解碼器510可以將第二刷新控制信號8KREF2致能並且將第一刷新控制信號8KREF1、第三刷新控制信號8KREF3和第四刷新控制信號8KREF4失能。當第一刷新模式信號R8143被致能、位址資訊的第11位元RA<10>處於低位準、且位址資訊的第12位元RA<11>處於高位準時，刷新解碼器510可以將第三刷新控制信號8KREF3致能並且將第一刷新控制信號8KREF1、第二刷新控制信號8KREF2和第四刷新控制信號8KREF4失能。當第一刷新模式信號R8143被致能並且位址資訊的第11位元和第12位元RA<10：11>全部處於高位準時，刷 新解碼器510可以將第四刷新控制信號8KREF4致能並且將第一刷新控制信號至第三刷新控制信號8KREF1~8KREF3失能。
在第二刷新模式中，刷新解碼器510可以基於位址資訊的第12位元RA<11>來將第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4中的兩個致能。在第二刷新模式中，第二刷新模式信號R8242可以被致能，並且刷新解碼器510可以在不考慮位址資訊的第11位元RA<10>的情況下基於位址資訊的第12位元RA<11>來將第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4致能。當第二刷新模式信號R8242被致能並且位址資訊的第12位元RA<11>處於低位準時，刷新解碼器510可以將第一刷新控制信號8KREF1和第二刷新控制信號8KREF2致能並且將第三刷新控制信號8KREF3和第四刷新控制信號8KREF4失能。當第二刷新模式信號R8242被致能並且位址資訊的第12位元RA<11>處於高位準時，刷新解碼器510可以將第三刷新控制信號8KREF3和第四刷新控制信號8KREF4致能並且將第一刷新控制信號8KREF1和第二刷新控制信號8KREF2失能。
在第一刷新模式信號R8143和第二刷新模式信號R8242中的任意一個被致能的情況下，當位址資訊的第14位元RA<13>的邏輯位準改變時，附加的刷新信號產生器520可以將附加的刷新信號EXREF致能。例如，在以第一刷新模式或第二刷新模式執行刷新操作的情況下，當位址資訊的第14位元RA<13>被計數為高位準時，附加的刷新信號產生器520可以將附加的刷新信號EXREF致能。刷新解碼器510還可以接收附加的刷新信號EXREF。當附加的刷新信號EXREF被致能時，刷新解碼器510可以在不考慮位址資訊的第 11位元和第12位元RA<10：11>的情況下，將第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4全部致能。
圖6示出了圖4中所示的選通信號產生器431的配置。在圖6中，選通信號產生器431可以包括第一選通信號產生器610、第二選通信號產生器620和第三選通信號產生器630。第一選通信號產生器610可以接收啟動脈衝ACTF，並且產生第一選通信號ACTFB。第一選通信號產生器610可以產生第一選通信號ACTFB，每當啟動脈衝ACTF被致能時，所述第一選通信號ACTFB都被致能為低位準。第一選通信號產生器610可以包括第一反及閘611、第一反相器612和第二反相器613。第一反及閘611可以接收啟動脈衝ACTF和電源電壓VDD。第一反相器612可以將第一反及閘611的輸出反相並輸出，並且第二反相器613可以將第一反相器612的輸出反相，並且輸出被反相的信號作為第一選通信號ACTFB。
第二選通信號產生器620可以接收啟動脈衝ACTF和附加的刷新信號EXREF，並且產生第二選通信號ACTF1011。當附加的刷新信號EXREF被失能時，第二選通信號產生器620可以產生第二選通信號ACTFB1011，每當啟動脈衝ACTF被致能時，第二選通信號ACTFB1011都被致能為低位準。當附加的刷新信號EXREF被致能時，第二選通信號產生器620可以將第二選通信號ACTFB1011失能為高位準，而不管啟動脈衝ACTF如何。第二選通信號產生器620可以包括第三反相器621、第二反及閘622、第四反相器623和第五反相器624。第三反相器621可以將附加的刷新信號EXREF反相並輸出。第二反及閘622可以接收啟動脈衝ACTF和第三反相器 621的輸出。第四反相器623和第五反相器624可以按順序將第二反及閘622的輸出反相，並且輸出被反相的信號作為第二選通信號ACTFB1011。
第三選通信號產生器630可以接收刷新信號REF，並且產生第三選通信號REFD。第三選通信號產生器630可以透過緩衝刷新信號REF來產生第三選通信號REFD。第三選通信號產生器630可以產生第三選通信號REFD，每當刷新信號REF被致能時，第三選通信號REFD都被致能為高位準。第三選通信號產生器630可以包括第六反相器631和第七反相器632。第六反相器631和第七反相器632可以按順序將刷新信號REF反相，並且輸出被反相的信號作為第三選通信號REFD。
圖7示出了圖4中所示的第二位址驅動器433的配置。在圖7中，第二位址驅動器433可以包括第一驅動器710和第二驅動器720。第一驅動器710可以接收位址信號的第11位元ATRA<10>、第二選通信號ACTFB1011、第一刷新模式信號R8143和附加的刷新信號EXREF。第一驅動器710可以用第二選通信號ACTFB1011來選通位址信號的第11位元ATRA<10>，並且輸出被選通的位元作為列位址信號的第11位元ROW<10>。當在第一刷新模式中附加的刷新信號EXREF被致能時，第一驅動器710可以將列位址信號的第11位元ROW<10>固定到預定電壓位準，而當在第二刷新模式中附加的刷新信號EXREF被致能時，第一驅動器710可以輸出位址信號的第11位元ATRA<10>作為列位址信號的第11位元ROW<10>。
如本文中關於參數所使用的詞語「預定」(諸如預定電壓位準或預定邏輯位準)意指在參數被用在過程或演算法中之前確定參數的值。對於 一些實施例，在過程或演算法開始之前確定參數的值。在其他實施例中，在過程或演算法期間但在參數被用於過程或演算法之前確定參數的值。
第一驅動器710可以包括第一驅動反相器711、第一鎖存器712、第一反相器713、第二反相器714、第一多工器715和第二驅動反相器716。當第二選通信號ACTFB1011被致能為低位準時，第一驅動反相器711可以將位址信號的第11位元ATRA<10>反相並輸出。第一鎖存器712可以透過將第一驅動反相器711和第二驅動反相器716的輸出反相來產生列位址信號的第11位元ROW<10>，並保持第11位元ROW<10>的邏輯位準。第一反相器713和第二反相器714可以按順序將位址信號的第11位元ATRA<10>反相。當第一刷新模式信號R8143被失能時，第一多工器715可以輸出第二反相器714的輸出，而當第一刷新模式信號R8143被致能時，第一多工器715可以輸出預定電壓位準。例如，預定電壓可以是接地電壓VSS。與第三記憶庫BK3相關的位址映射器的第二位址驅動器可以像第二位址驅動器433的第一驅動器710那樣接收接地電壓VSS。與第二記憶庫BK2和第四記憶庫BK4相關的位址映射器的第二位址驅動器可以接收電源電壓VDD而不是接地電壓VSS。當附加的刷新信號EXREF被致能為高位準時，第二驅動反相器716可以將第一多工器715的輸出反相並輸出。當在附加的週期中執行附加的刷新操作時，第一記憶庫BK1需要對在以第一刷新率執行刷新操作時未被刷新的單位單元陣列執行刷新操作。因此，當附加的刷新信號EXREF被致能時，第一驅動器710可以將列位址信號的第11位元ROW<10>的邏輯位準固定到低位準。
第二驅動器720可以接收位址信號的第12位元ATRA<11>、第二選通信號ACTFB1011和附加的刷新信號EXREF。第二驅動器720可以用第 二選通信號ACTFB1011選通位址信號的第12位元ATRA<11>，並輸出被選通的位元作為列位址信號的第12位元ROW<11>。當附加的刷新信號EXREF被致能時，第二驅動器720可以將列位址信號的第12位元ROW<11>固定到預定位準。
第二驅動器720可以包括第三驅動反相器721、第二鎖存器722和第四驅動反相器723。當第二選通信號ACTFB1011被致能為低位準時，第三驅動反相器721可以將位址信號的第12位元ATRA<11>反相並輸出。第二鎖存器722可以透過將第三驅動反相器721和第四驅動反相器723的輸出反相來產生列位址信號的第12位元ROW<11>，並且保持第12位元ROW<11>的邏輯位準。當附加的刷新信號EXREF被致能為高位準時，第四驅動反相器723可以將預定電壓位準反相並輸出。預定電壓可以是接地電壓VSS。與第二記憶庫BK2相關的位址映射器的第二位址驅動器可以像第二位址驅動器433的第二驅動器720那樣接收接地電壓VSS。與第三記憶庫BK3和第四記憶庫BK4相關的位址映射器的第二位址驅動器可以接收電源電壓VDD而不是接地電壓VSS。當在附加的週期中執行附加的刷新操作時，第一記憶庫BK1對在以第一刷新率執行刷新操作時未被刷新的單位單元陣列執行刷新操作。因此，當附加的刷新信號EXREF被致能時，第二驅動器720可以將列位址信號的第12位元ROW<11>的邏輯位準固定到低位準。
圖8示出了圖4中所示的第三位址驅動器434的配置。在圖8中，第三位址驅動器434可以包括第三驅動器810和上行/下行選擇器(up/down selector)820。第三驅動器810可以接收附加的刷新信號EXREF、位址信號的第13位元ATRA<12>和第三選通信號REFD。當附加的刷新信號 EXREF被失能時，第三驅動器810可以用第三選通信號REFD來選通位址信號的第13位元ATRA<12>，並且輸出被選通的位元作為列位址信號的第13位元ROW<12>。當附加的刷新信號EXREF被致能時，第三驅動器810可以用第三選通信號REFD來選通預定電壓位準，並且輸出被選通的位元作為列位址信號的第13位元ROW<12>。預定電壓可以是接地電壓VSS。
第三驅動器810可以包括多工器811、驅動反相器812和鎖存器813。多工器811可以基於附加的刷新信號EXREF來輸出位址信號的第13位元ATRA<12>和接地電壓VSS中的一個。當附加的刷新信號EXREF被失能時，多工器811可以輸出位址信號的第13位元ATRA<12>，而當附加的刷新信號EXREF被致能時，多工器811可以輸出接地電壓VSS。當第三選通信號REFD被致能時，驅動反相器812可以將多工器811的輸出反相並輸出。鎖存器813可以將驅動反相器812的輸出反相並輸出被反相的信號作為列位址信號的第13位元ROW<12>，以及保持列位址信號ROW<12>的邏輯位準。
上行/下行選擇器820可以接收列位址信號的第13位元ROW<12>和第一刷新控制信號8KREF1。當第一刷新控制信號8KREF1被失能時，上行/下行選擇器820可以將上行信號UP和下行信號DN二者致能，而不管列位址信號的第13位元ROW<12>如何。當第一刷新控制信號8KREF1被致能並且列位址信號的第13位元ROW<12>處於高位準時，上行/下行選擇器820可以將上行信號UP致能並將下行信號DN失能。當第一刷新控制信號8KREF1被致能並且列位址信號的第13位元ROW<12>處於低位準時，上行/下行選擇器820可以將上行信號UP失能並將下行信號DN致能。
上行/下行選擇器820可以包括反相器821、第一反及閘822和第二反及閘823。反相器821可以將列位址信號的第13位元ROW<12>反相並輸出。第一反及閘822可以接收第一刷新控制信號8KREF1和反相器821的輸出，並且產生上行信號UP。第二反及閘823可以接收第一刷新控制信號8KREF1和列位址信號的第13位元ROW<12>，並且產生下行信號DN。當第一刷新控制信號8KREF1被失能為低位準時，上行/下行選擇器820可以將上行信號UP和下行信號DN二者致能為高位準。當第一刷新控制信號8KREF1被致能為高位準並且列位址信號的第13位元ROW<12>處於高位準時，上行/下行選擇器820可以將上行信號UP致能為高位準並且將下行信號DN失能為低位準。當第一刷新控制信號8KREF1被致能為高位準並且列位址信號的第13位元ROW<12>處於低位準時，上行/下行選擇器820可以將上行信號UP失能為低位準並且將下行信號DN致能為高位準。
圖9示出了說明在第一刷新模式中根據本實施例的半導體記憶體裝置的操作的時序圖。參考圖1至圖9，將如下描述半導體記憶體裝置的操作。當執行刷新操作時，刷新信號REF可以連續地切換，並且每當刷新信號REF切換時，位址計數器411可以依序地增大位址資訊RA<0：11,13>的值。在第一刷新模式中，可以將第一刷新模式信號R8143致能，並且可以將第二刷新模式信號R8242失能。因為在第一週期中位址資訊的第11位元和第12位元RA<10：11>處於低位準，所以刷新控制信號產生器420可以將第一刷新控制信號8KREF1致能，並且將第二刷新控制信號至第四刷新控制信號8KREF2、8KREF3和8KREF4失能。因為位址資訊的第14位元RA<13>保持低位準，所以附加的刷新信號EXREF也可以保持失能狀態。位址重複器412可以輸出位 址信號的具有高位準的第13位元ATRA<12>。第三位址驅動器434的第三驅動器810可以透過用第三選通信號REFD選通位址信號的高位準的第13位元ATRA<12>來產生列位址信號的第13位元ROW<12>，上行/下行選擇器820可以將上行信號UP致能，並且列解碼器123可以基於上行信號UP來選擇第一記憶庫BK1的上面的單位單元陣列。即，列解碼器123可以選擇圖2B中所示的第一記憶庫BK1的第一單位單元陣列M11至第八單位單元陣列M18之中的第一單位單元陣列M11至第四單位單元陣列M14。第二位址驅動器433可以透過用第二選通信號ACTFB1011選通位址信號的低位準的第11位元和第12位元ATRA<10：11>來產生列位址信號的第11位元和第12位元ROW<10：11>。因此，列解碼器123可以基於列位址信號的第11位元和第12位元ROW<10：11>來選擇第一單位單元陣列M11至第四單位單元陣列M14中的第一單位單元陣列M11。第一位址驅動器432可以透過用第一選通信號ACTFB選通位址信號的第一位元至第十位元ATRA<0：9>來產生列位址信號的第一位元至第十位元ROW<0：9>。當對位址信號ATRA<0：9>進行計數時，第一位址驅動器432可以依序地增大列位址信號ROW<0：9>的值，並且列解碼器123可以透過依序地將選中的第一單位單元陣列M11的字元線致能來對第一單位單元陣列M11執行刷新操作。
因為在第一週期期間第二刷新控制信號8KREF2至第四刷新控制信號8KREF4被失能，所以第二記憶庫BK2至第四記憶庫BK4的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元和第12位元ROW<10：11>全部處於低位準，所以列解碼器123可以選擇第二記憶庫BK2至第四記憶庫BK4的第一單位單元陣列M21、第一單位單元陣列M31和第一單 位單元陣列M41以及第五單位單元陣列M25、第五單位單元陣列M35和第五單位單元陣列M45。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第二記憶庫BK2至第四記憶庫BK4的第一單位單元陣列M21、第五單位單元陣列M25、第一單位單元陣列M31、第五單位單元陣列M35、第一單位單元陣列M41和第五單位單元陣列M45的字元線致能來對第二記憶庫BK2至第四記憶庫BK4的第一單位單元陣列M21、第五單位單元陣列M25、第一單位單元陣列M31、第五單位單元陣列M35、第一單位單元陣列M41和第五單位單元陣列M45執行刷新操作。
當位址資訊的第一位元至第十位元RA<0：9>被計數為最大值時，位址資訊的第11位元RA<10>可以被計數為高位準，並且第一位元至第十位元RA<0：9>可以再次變為低位準。因此，第一週期可以結束，並且第二週期可以開始。刷新控制信號產生器420可以基於位址資訊的高位準的第11位元RA<10>和位址資訊的低位準的第12位元RA<11>來將第二刷新控制信號8KREF2致能，並且將第一刷新控制信號8KREF1、第三刷新控制信號8KREF3和第四刷新控制信號8KREF4失能。在第二週期期間，第二記憶庫BK2的上行信號可以被致能，並且可以在第二記憶庫BK2的第一單位單元陣列M21至第八單位單元陣列M28之中選擇第一單位單元陣列M21至第四單位單元陣列M24。此外，基於列位址信號的高位準的第11位元ROW<10>和列位址信號的低位準的第12位元ROW<11>，可以在第二記憶庫BK2的第一單位單元陣列M21至第四單位單元陣列M24之中選擇第二單位單元陣列M22。在列位址信號的第一位元至第十位元ROW<0：9>的值被增大的情況下，列解碼器123可以 透過依序地將第二記憶庫BK2的第二單位單元陣列M22的字元線致能來對第二記憶庫BK2的第二單位單元陣列M22執行刷新操作。
因為在第二週期期間第一刷新控制信號8KREF1、第三刷新控制信號8KREF3和第四刷新控制信號8KREF4被失能，所以第一記憶庫BK1、第三記憶庫BK3和第四記憶庫BK4的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元ROW<10>處於高位準並且列位址信號的第12位元ROW<11>處於低位準，所以列解碼器123可以選擇第一記憶庫BK1、第三記憶庫BK3和第四記憶庫BK4的第二單位單元陣列M12、第二單位單元陣列M32和第二單位單元陣列M42以及第六單位單元陣列M16、第六單位單元陣列M36和第六單位單元陣列M46。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第一記憶庫BK1、第三記憶庫BK3和第四記憶庫BK4的第二單位單元陣列M12、第六單位單元陣列M16、第二單位單元陣列M32、第六單位單元陣列M36、第二單位單元陣列M42和第六單位單元陣列M46的字元線致能來對第一記憶庫BK1、第三記憶庫BK3和第四記憶庫BK4的第二單位單元陣列M12、第六單位單元陣列M16、第二單位單元陣列M32、第六單位單元陣列M36、第二單位單元陣列M42和第六單位單元陣列M46執行刷新操作。
當位址資訊的第一位元至第十位元RA<0：9>被計數為最大值時，位址資訊的第12位元RA<11>可以被計數為高位準，並且第一位元至第11位元RA<0：10>可以再次變為低位準。因此，第二週期可以結束，並且第三週期可以開始。刷新控制信號產生器420可以基於位址資訊的低位準的第11位元RA<10>和位址資訊的高位準的第12位元RA<11>來將第三刷新控制信號 8KREF3致能，並且將第一刷新控制信號8KREF1、第二刷新控制信號8KREF2和第四刷新控制信號8KREF4失能。在第三週期期間，第三記憶庫BK3的上行信號可以被致能，並且可以在第三記憶庫BK3的第一單位單元陣列M31至第八單位單元陣列M38之中選擇第一單位單元陣列M31至第四單位單元陣列M34。此外，基於列位址信號的低位準的第11位元ROW<10>和列位址信號的高位準的第12位元ROW<11>，可以在第三記憶庫BK3的第一單位單元陣列M31至第四單位單元陣列M34之中選擇第三單位單元陣列M33。在列位址信號的第一位元至第十位元ROW<0：9>的值被增大的情況下，列解碼器123可以透過依序地將第三記憶庫BK3的第三單位單元陣列M33的字元線致能來對第三記憶庫BK3的第三單位單元陣列M33執行刷新操作。
因為在第三週期期間第一刷新控制信號8KREF1、第二刷新控制信號8KREF2和第四刷新控制信號8KREF4被失能，所以第一記憶庫BK1、第二記憶庫BK2和第四記憶庫BK4的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元ROW<10>處於低位準並且列位址信號的第12位元ROW<11>處於高位準，所以列解碼器123可以選擇第一記憶庫BK1、第二記憶庫BK2和第四記憶庫BK4的第三單位單元陣列M13、第三單位單元陣列M23和第三單位單元陣列M43以及第七單位單元陣列M17、第七單位單元陣列M27和第七單位單元陣列M47。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第一記憶庫BK1、第二記憶庫BK2和第四記憶庫BK4的第三單位單元陣列M13、第七單位單元陣列M17、第三單位單元陣列M23、第七單位單元陣列M27、第三單位單元陣列M43和第七單位單元陣列M47的字元線致能來對第一記憶庫BK1、 第二記憶庫BK2和第四記憶庫BK4的第三單位單元陣列M13、第七單位單元陣列M17、第三單位單元陣列M23、第七單位單元陣列M27、第三單位單元陣列M43和第七單位單元陣列M47執行刷新操作。
當位址資訊的第一位元至第十位元RA<0：9>被計數為最大值時，位址資訊的第11位元和第12位元RA<10：11>可以被計數為高位準，並且第一位元至第十位元RA<0：9>可以再次變為低位準。因此，第三週期可以結束，並且第四週期可以開始。基於位址資訊的高位準的第11位元和第12位元RA<10：11>，刷新控制信號產生器420可以將第四刷新控制信號8KREF4致能並且將第一刷新控制信號至第三刷新控制信號8KREF1~8KREF3失能。在第四週期期間，第四記憶庫BK4的上行信號可以被致能，並且可以在第四記憶庫BK4的第一單位單元陣列M41至第八單位單元陣列M48之中選擇第一單位單元陣列M41至第四單位單元陣列M44。此外，基於列位址信號的高位準的第11位元和第12位元ROW<10：11>，可以從第四記憶庫BK4的第一單位單元陣列M41至第四單位單元陣列M44之中選擇第四單位單元陣列M44。在列位址信號的第一位元至第十位元ROW<0：9>的值被增大的情況下，列解碼器123可以透過依序地將第四記憶庫BK4的第四單位單元陣列M44的字元線致能來對第四記憶庫BK4的第四單位單元陣列M44執行刷新操作。
因為在第四週期期間第一刷新控制信號至第三刷新控制信號8KREF1~8KREF3被失能，所以第一記憶庫BK1至第三記憶庫BK3的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元和第12位元ROW<10：11>全部處於高位準，所以列解碼器123可以選擇第一記憶庫BK1至第三記憶庫BK3的第四單位單元陣列M14、第四單位單元陣列M24和第四單 位單元陣列M34以及第八單位單元陣列M18、第八單位單元陣列M28和第八單位單元陣列M38。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第一記憶庫BK1至第三記憶庫BK3的第四單位單元陣列M14、第八單位單元陣列M18、第四單位單元陣列M24、第八單位單元陣列M28、第四單位單元陣列M34和第八單位單元陣列M38的字元線致能來對第一記憶庫BK1至第三記憶庫BK3的第四單位單元陣列M14、第八單位單元陣列M18、第四單位單元陣列M24、第八單位單元陣列M28、第四單位單元陣列M34和第八單位單元陣列M38執行刷新操作。在第一週期至第四週期期間，第一記憶庫BK1的第五單位單元陣列M15、第二記憶庫BK2的第六單位單元陣列M26、第三記憶庫BK3的第七單位單元陣列M37和第四記憶庫BK4的第八單位單元陣列M48未被刷新。
當位址資訊的第1位元至第12位元RA<0：11>被計數為最大值時，位址資訊的第14位元RA<13>可以被計數為高位準，並且第1位元至第10位元RA<0：9>可以再次變為低位準。隨著位址資訊的第14位元RA<13>變為高位準，可以執行附加的週期。刷新控制信號產生器420可以基於位址資訊的第14位元RA<13>來將附加的刷新信號EXREF致能。隨著附加的刷新信號EXREF被致能，第一刷新控制信號至第四刷新控制信號8KREF1~8KREF4全部可以被致能。第一記憶庫BK1的第三位址驅動器434可以基於附加的刷新信號EXREF來將下行信號DN致能，並且第二記憶庫BK2至第四記憶庫BK4的第三位址驅動器也可以將下行信號DN致能。基於附加的刷新信號EXREF，第一記憶庫BK1的第二位址驅動器433可以產生列位址信號的具有預設位準的第11位元和第12位元ROW<10：11>。第二位址驅動器433可以產生列位址信號 的具有低位準的第11位元和第12位元ROW<10：11>。第二記憶庫BK2的第二位址驅動器可以產生列位址信號的具有高位準的第11位元ROW<10>以及列位址信號的具有低位準的第12位元ROW<11>。第三記憶庫BK3的第二位址驅動器可以產生列位址信號的具有低位準的第11位元ROW<10>以及列位址信號的具有高位準的第12位元ROW<11>。第四記憶庫BK4的第二位址驅動器可以產生列位址信號的具有高位準的第11位元和第12位元ROW<10：11>。因此，列解碼器123可以選擇第一記憶庫BK1的第五單位單元陣列M15、第二記憶庫BK2的第六單位單元陣列M26、第三記憶庫BK3的第七單位單元陣列M37和第四記憶庫BK4的第八單位單元陣列M48。隨著列位址信號的第一位元至第十位元RA<0：9>的值被增大，列解碼器123可以透過依序地將第一記憶庫BK1的第五單位單元陣列M15、第二記憶庫MK2的第六單位單元陣列M26、第三記憶庫BK3的第七單位單元陣列M37和第四記憶庫BK4的第八單位單元陣列M48的字元線致能來對第一記憶庫BK1的第五單位單元陣列M15、第二記憶庫MK2的第六單位單元陣列M26、第三記憶庫BK3的第七單位單元陣列M37和第四記憶庫BK4的第八單位單元陣列M48執行附加的刷新操作。當附加的週期結束時，計數重設信號CNTRST可以被致能，位址計數器411可以被重設，並且半導體記憶體裝置的刷新操作可以結束。
圖10示出了說明在第二刷新模式中根據本實施例的半導體記憶體裝置的操作的時序圖。參考圖1至圖8和圖10，根據本實施例的半導體記憶體裝置的操作將被描述如下。當執行刷新操作時，刷新信號REF可以連續地切換，並且每當刷新信號REF切換時，位址計數器411就依序地增大位址資訊RA<0：11,13>的值。在第二刷新模式中，第二刷新模式信號R8242可以被致 能，而第一刷新模式信號R8143可以被失能。因為在第一週期中位址資訊的第12位元RA<11>處於低位準，所以刷新控制信號產生器420可以將第一刷新控制信號8KREF1和第二刷新控制信號8KREF2致能，並且將第三刷新控制信號8KREF3和第四刷新控制信號8KREF4失能。因為位址資訊的第14位元RA<13>保持低位準，所以附加的刷新信號EXREF也可以保持失能狀態。位址重複器412可以輸出位址信號的高位準的第13位元ATRA<12>。第三位址驅動器434的第三驅動器810可以透過用第三選通信號REFD選通位址信號的高位準的第13位元ATRA<12>來產生列位址信號的第13位元ROW<12>，並且上行/下行選擇器820可以將上行信號UP致能。第二記憶庫BK2的第三位址驅動器也可以將上行信號UP致能。列解碼器123可以基於上行信號UP來選擇第一記憶庫BK1和第二記憶庫BK2的上面的單位單元陣列。即，列解碼器123可以在圖3B中所示的第一記憶庫BK1和第二記憶庫BK2的第一單位單元陣列至第八單位單元陣列M11~M18以及第一單位單元陣列至第八單位單元陣列M21~M28之中選擇第一單位單元陣列至第四單位單元陣列M11~M14以及第一單位單元陣列至第四單位單元陣列M21~M24。第一記憶庫BK1的第二位址驅動器433可以透過用第二選通信號ACTFB1011選通位址信號的低位準的第11位元和第12位元ATRA<10：11>來產生列位址信號的第11位元和第12位元ROW<10：11>。因此，基於列位址信號的第11位元和第12位元ROW<10：11>，列解碼器123可以在第一記憶庫BK1的第一單位單元陣列M11至第四單位單元陣列M14之中選擇第一單位單元陣列M11。第二記憶庫BK2的第二位址驅動器也可以產生列位址信號的低位準的第11位元和第12位元，並且列解碼器123可以在第二記憶庫BK2的第一單位單元陣列M21至第四單 位單元陣列M24之中選擇第一單位單元陣列M21。第一記憶庫BK1的第一位址驅動器432可以透過用第一選通信號ACTFB選通位址信號的第一位元至第十位元ATRA<0：9>來產生列位址信號的第一位元至第十位元ROW<0：9>。當對位址信號ATRA<0：9>進行計數時，第一位址驅動器432可以依序地增大列位址信號ROW<0：9>的值，並且列解碼器123可以透過依序地將第一記憶庫BK1的第一單位單元陣列M11的字元線致能來對第一單位單元陣列M11執行刷新操作。類似地，第二記憶庫BK2的第一位址驅動器可以依序地增大列位址信號的第一位元至第十位元的值，並且列解碼器123可以透過依序地將第二記憶庫BK2的第一單位單元陣列M21的字元線致能來對第一單位單元陣列M21執行刷新操作。
因為在第一週期期間第三刷新控制信號8KREF3和第四刷新控制信號8KREF4被失能，所以第三記憶庫BK3和第四記憶庫BK4的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元和第12位元ROW<10：11>處於低位準，所以列解碼器123可以選擇第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列M31和第一單位單元陣列M41以及第五單位單元陣列M35和第五單位單元陣列M45。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列M31、第五單位單元陣列M35、第一單位單元陣列M41和第五單位單元陣列M45的字元線致能來對第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列M31、第五單位單元陣列M35、第一單位單元陣列M41和第五單位單元陣列M45執行刷新操作。
當位址資訊的第一位元至第十位元RA<0：9>被計數為最大值時，位址資訊的第11位元RA<10>可以被計數為高位準，並且第一位元至第十位元RA<0：9>可以再次變為低位準。因此，第一週期可以結束，並且第二週期可以開始。因為位址資訊的第12位元RA<11>仍然具有低位準，所以刷新控制信號產生器420可以保持第一刷新控制信號8KREF1和第二刷新控制信號8KREF2的致能狀態，並且保持第三刷新控制信號8KREF3和第四刷新控制信號8KREF4的失能狀態。在第二週期期間，第一記憶庫BK1和第二記憶庫BK2的上行信號可以被致能，並且可以在第一記憶庫BK1和第二記憶庫BK2的第一單位單元陣列至第八單位單元陣列M11~M18以及第一單位單元陣列至第八單位單元陣列M21~M28之中選擇第一單位單元陣列至第四單位單元陣列M11~M14以及第一單位單元陣列至第四單位單元陣列M21~M24。此外，基於列位址信號的高位準的第11位元ROW<10>和列位址信號的低位準的第12位元ROW<11>，可以在第一記憶庫BK1和第二記憶庫BK2的第一單位單元陣列至第四單位單元陣列M11~M14以及第一單位單元陣列至第四單位單元陣列M21~M24之中選擇第二單位單元陣列M12和第二單位單元陣列M22。隨著列位址信號的第一位元至第十位元ROW<0：9>的值被增大，列解碼器123可以透過依序地將第一記憶庫BK1和第二記憶庫BK2的第二單位單元陣列M12和第二單位單元陣列M22的字元線致能來對第一記憶庫BK1和第二記憶庫BK2的第二單位單元陣列M12和第二單位單元陣列M22執行刷新操作。
因為在第二週期期間第三刷新控制信號8KREF3和第四刷新控制信號8KREF4被失能，所以第三記憶庫BK3和第四記憶庫BK4的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元ROW<10>處於高位 準並且列位址信號的第12位元ROW<11>處於低位準，所以列解碼器123可以選擇第三記憶庫BK3和第四記憶庫BK4的第二單位單元陣列M32和第二單位單元陣列M42以及第六單位單元陣列M36和第六單位單元陣列M46。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第三記憶庫BK3和第四記憶庫BK4的第二單位單元陣列M32、第六單位單元陣列M36、第二單位單元陣列M42和第六單位單元陣列M46的字元線致能來對第三記憶庫BK3和第四記憶庫BK4的第二單位單元陣列M32、第六單位單元陣列M36、第二單位單元陣列M42和第六單位單元陣列M46執行刷新操作。
當位址資訊的第一位元至第十位元RA<0：9>被計數為最大值時，位址資訊的第12位元RA<11>可以被計數為高位準，並且第一位元至第11位元RA<0：10>可以再次變為低位準。因此，第二週期可以結束，並且第三週期可以開始。基於位址資訊的高位準的第12位元RA<11>，刷新控制信號產生器420可以將第三刷新控制信號8KREF3和第四刷新控制信號8KREF4致能並且將第一刷新控制信號8KREF1和第二刷新控制信號8KREF2失能。在第三週期期間，第三記憶庫BK3和第四記憶庫BK4的上行信號可以被致能，並且可以在第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列至第八單位單元陣列M31~M38以及第一單位單元陣列至第八單位單元陣列M41~M48之中選擇第一單位單元陣列至第四單位單元陣列M31~M34以及第一單位單元陣列至第四單位單元陣列M41~M44。此外，基於列位址信號的低位準的第11位元ROW<10>和列位址信號的高位準的第12位元ROW<11>，可以在第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列至第四單位單元陣列M31~M34以 及第一單位單元陣列至第四單位單元陣列M41~M44之中選擇第三單位單元陣列M33和第三單位單元陣列M43。隨著列位址信號的第一位元至第十位元ROW<0：9>的值被增大，列解碼器123可以透過依序地將第三記憶庫BK3和第四記憶庫BK4的第三單位單元陣列M33和第三單位單元陣列M43的字元線致能來對第三記憶庫BK3和第四記憶庫BK4的第三單位單元陣列M33和第三單位單元陣列M43執行刷新操作。
因為在第三週期期間第一刷新控制信號8KREF1和第二刷新控制信號8KREF2被失能，所以第一記憶庫BK1和第二記憶庫BK2的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元ROW<10>處於低位準並且列位址信號的第12位元ROW<11>處於高位準，所以列解碼器123可以選擇第一記憶庫BK1和第二記憶庫BK2的第三單位單元陣列M13和第三單位單元陣列M23以及第七單位單元陣列M17和第七單位單元陣列M27。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第一記憶庫BK1和第二記憶庫BK2的第三單位單元陣列M13、第七單位單元陣列M17、第三單位單元陣列M23和第七單位單元陣列M27的字元線致能來對第一記憶庫BK1和第二記憶庫BK2的第三單位單元陣列M13、第七單位單元陣列M17、第三單位單元陣列M23和第七單位單元陣列M27執行刷新操作。
當位址資訊的第一位元至第十位元RA<0：9>被計數為最大值時，位址資訊的第11位元和第12位元RA<10：11>可以被計數為高位準，並且第一位元至第十位元RA<0：9>可以再次變為低位準。因此，第三週期可以結束，並且第四週期可以開始。因為位址資訊的第12位元RA<11>仍然具有高位 準，所以刷新控制信號產生器420可以保持第一刷新控制信號8KREF1和第二刷新控制信號8KREF2的失能狀態，並且保持第三刷新控制信號8KREF3和第四刷新控制信號8KREF4的致能狀態。在第四週期期間，第三記憶庫BK3和第四記憶庫BK4的上行信號可以被致能，並且可以在第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列至第八單位單元陣列M31~M38以及第一單位單元陣列至第八單位單元陣列M41~M48之中選擇第一單位單元陣列至第四單位單元陣列M31~M34以及第一單位單元陣列至第四單位單元陣列M41~M44。此外，基於列位址信號的高位準的第11位元和第12位元ROW<10：11>，可以在第三記憶庫BK3和第四記憶庫BK4的第一單位單元陣列至第四單位單元陣列M31~M34以及第一單位單元陣列至第四單位單元陣列M41~M44之中選擇第四單位單元陣列M34和第四單位單元陣列M44。隨著列位址信號的第一位元至第十位元ROW<0：9>的值被增大，列解碼器123可以透過依序地將第三記憶庫BK3和第四記憶庫BK4的第四單位單元陣列M34和第四單位單元陣列M44的字元線致能來對第三記憶庫BK3和第四記憶庫BK4的第四單位單元陣列M34和第四單位單元陣列M44執行刷新操作。
因為在第四週期期間第一刷新控制信號8KREF1和第二刷新控制信號8KREF2被失能，所以第一記憶庫BK1和第二記憶庫BK2的上行信號和下行信號全部可以被致能。因為列位址信號的第11位元和第12位元ROW<10：11>全部處於高位準，所以列解碼器123可以選擇第一記憶庫BK1和第二記憶庫BK2的第四單位單元陣列M14和M24以及第八單位單元陣列M18和M28。當列位址信號的第一位元至第十位元ROW<0：9>的值被依序地增大時，列解碼器123可以透過依序地將第一記憶庫BK1和第二記憶庫BK2的第 四單位單元陣列M14、第八單位單元陣列M18、第四單位單元陣列M24和第八單位單元陣列M28的字元線致能來對第一記憶庫BK1和第二記憶庫BK2的第四單位單元陣列M14、第八單位單元陣列M18、第四單位單元陣列M24和第八單位單元陣列M28執行刷新操作。在第一週期至第四週期期間，第一記憶庫BK1和第二記憶庫BK2的第五單位單元陣列M15、第六單位單元陣列M16、第五單位單元陣列M25和第六單位單元陣列M26以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37、第八單位單元陣列M38、第七單位單元陣列M47和第八單位單元陣列M48未被刷新。
當位址資訊的第一位元至第十二位元RA<0：11>被計數為最大值時，位址資訊的第14位元RA<13>可以被計數為高位準，並且第一位元至第11位元RA<0：10>可以再次變為低位準。隨著位址資訊的第14位元RA<13>變為高位準，可以執行附加的週期。刷新控制信號產生器420可以基於位址資訊的第14位元RA<13>來將附加的刷新信號EXREF致能。當附加的刷新信號EXREF被致能時，第一刷新控制信號8KREF1至第四刷新控制信號8KREF4全部可以被致能。第一記憶庫BK1的第三位址驅動器434可以基於附加的刷新信號EXREF來將下行信號DN致能，並且第二記憶庫BK2至第四記憶庫BK4的第三位址驅動器還可以將下行信號DN致能。第二位址驅動器433可以基於位址信號的低位準的第11位元ATRA<10>來產生列位址信號的第11位元ROW<10>。基於附加的刷新信號EXREF，第一記憶庫BK1的第二位址驅動器433可以產生列位址信號的具有預設位準的第12位元ROW<11>。第一記憶庫BK1的第二位址驅動器433可以產生列位址信號的具有低位準的第12位元ROW<11>。第二記憶庫BK2的第二位址驅動器433可以產生列位址信號的具 有低位準的第12位元ROW<11>。第三記憶庫BK3的第二位址驅動器可以產生列位址信號的具有高位準的第12位元ROW<11>。第四記憶庫BK4的第二位址驅動器可以產生列位址信號的具有高位準的第12位元ROW<11>。因此，列解碼器123可以選擇第一記憶庫BK1和第二記憶庫BK2的第五單位單元陣列M15和第五單位單元陣列M25以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37和第七單位單元陣列M47。隨著列位址信號的第一位元至第十位元ROW<0：9>的值被增大，列解碼器123可以透過依序地將第一記憶庫BK1和第二記憶庫BK2的第五單位單元陣列M15和第五單位單元陣列M25以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37和第七單位單元陣列M47的字元線致能來對第一記憶庫BK1和第二記憶庫BK2的第五單位單元陣列M15和第五單位單元陣列M25以及第三記憶庫BK3和第四記憶庫BK4的第七單位單元陣列M37和第七單位單元陣列M47執行附加的刷新操作。
當位址資訊的第一位元至第十位元RA<0：9>被計數為最大值時，位址資訊的第11位元RA<10>可以被計數為高位準，並且第一位元至第十位元RA<0：9>可以再次變為低位準。第二位址驅動器433可以基於位址信號的高位準的第11位元ATRA<10>來產生列位址信號的第11位元ROW<10>。因此，列解碼器123可以選擇第一記憶庫BK1和第二記憶庫BK2的第六單位單元陣列M16和第六單位單元陣列M26以及第三記憶庫BK3和第四記憶庫BK4的第八單位單元陣列M38和第八單位單元陣列M48。隨著列位址信號的第一位元至第十位元ROW<0：9>的值被增大，列解碼器123可以透過依序地將第一記憶庫BK1和第二記憶庫BK2的第六單位單元陣列M16和第六單位單元陣列 M26以及第三記憶庫BK3和第四記憶庫BK4的第八單位單元陣列M38和第八單位單元陣列M48的字元線致能來對第一記憶庫BK1和第二記憶庫BK2的第六單位單元陣列M16和第六單位單元陣列M26以及第三記憶庫BK3和第四記憶庫BK4的第八單位單元陣列M38和第八單位單元陣列M48執行附加的刷新操作。當附加的週期結束時，計數重設信號CNTRST可以被致能，位址計數器411可以被重設，並且半導體記憶體裝置的刷新操作可以結束。
儘管上面已經描述了有限數量的可能實施例，但是本領域技術人員將理解，所描述的實施例僅作為示例。因此，不應基於所描述的實施例來限制本文中所描述的資料儲存裝置的操作方法。
1:半導體系統
101:匯流排
110:第一半導體裝置
111:命令產生器
120:第二半導體裝置
121:資料儲存區域
122:刷新控制電路
123:列解碼器
ADD:位址信號
CLK:時脈信號
CMD:命令信號
DQ:資料
ROW:列位址信號

Claims (30)

  1. 一種半導體記憶體裝置，包括：複數個記憶庫；以及刷新控制電路，其被配置為：在每複數個週期中，以第一刷新率對所述複數個記憶庫中的至少一個記憶庫執行刷新操作，並且以第二刷新率對所述複數個記憶庫中的其他記憶庫執行刷新操作，其中，所述刷新控制電路使以所述第一刷新率對其執行了刷新操作的所述至少一個記憶庫在複數個週期中的每一個週期或每多於一個的週期中循環。
  2. 如請求項1所述的半導體記憶體裝置，其中，當以所述第一刷新率執行所述刷新操作時，在一個週期中刷新一個單位單元陣列，以及其中，當以所述第二刷新率執行所述刷新操作時，在一個週期中刷新兩個單位單元陣列。
  3. 如請求項1所述的半導體記憶體裝置，其中，在第一刷新模式中，在每複數個週期中，所述刷新控制電路以所述第一刷新率對所述複數個記憶庫中的一個記憶庫執行所述刷新操作並且以所述第二刷新率對其他記憶庫執行所述刷新操作，以及其中，在第二刷新模式中，在每複數個週期中，所述刷新控制電路以所述第一刷新率對所述複數個記憶庫中的兩個記憶庫執行所述刷新操作並且以所述第二刷新率對其他記憶庫執行所述刷新操作。
  4. 如請求項1所述的半導體記憶體裝置，其中，所述刷新控制電路對所述複數個記憶庫的在複數個週期中未被刷新的單位單元陣列執行附加的刷新操作。
  5. 如請求項4所述的半導體記憶體裝置，其中，以所述第一刷新率和所述第二刷新率中的一個來執行所述附加的刷新操作。
  6. 如請求項1所述的半導體記憶體裝置，其中，所述複數個記憶庫包括第一記憶庫、第二記憶庫、第三記憶庫和第四記憶庫，其中所述第一記憶庫、所述第二記憶庫、所述第三記憶庫和所述第四記憶庫中的每個記憶庫包括第一單位單元陣列至第2n單位單元陣列，其中n是等於或大於2的整數，並且其中所述刷新控制電路透過n+1個週期對所述第一記憶庫至所述第四記憶庫執行所述刷新操作。
  7. 如請求項6所述的半導體記憶體裝置，其中，在第一週期期間，所述刷新控制電路對所述第一記憶庫的第一單位單元陣列執行刷新操作，並且對所述第二記憶庫、所述第三記憶庫和所述第四記憶庫的第一單位單元陣列和第n+1單位單元陣列執行刷新操作。
  8. 如請求項7所述的半導體記憶體裝置，其中，在第二週期期間，所述刷新控制電路對所述第二記憶庫的第二單位單元陣列執行刷新操作，並且對所述第一記憶庫、所述第三記憶庫和所述第四記憶庫的第二單位單元陣列和第n+2單位單元陣列執行刷新操作。
  9. 如請求項8所述的半導體記憶體裝置，其中，在第三週期期間，所述刷新控制電路對所述第三記憶庫的第三單位單元陣列執行刷新操作，並且對所述第一記憶庫、所述第二記憶庫和所述第四記憶庫的第三單位單元陣列和第n+3單位單元陣列執行刷新操作。
  10. 如請求項9所述的半導體記憶體裝置，其中，在第四週期期間，所述刷新控制電路對所述第四記憶庫的第四單位單元陣列執行刷新操作，並且對所述第一記憶庫至所述第三記憶庫的第四單位單元陣列和第n+4單位單元陣列執行刷新操作。
  11. 如請求項10所述的半導體記憶體裝置，其中，在第n+1週期期間，所述刷新控制電路對所述第一記憶庫的第n+1單位單元陣列、所述第二記憶庫的第n+2單位單元陣列、所述第三記憶庫的第n+3單位單元陣列和所述第四記憶庫的第n+4單位單元陣列執行刷新操作。
  12. 如請求項6所述的半導體記憶體裝置，其中，在第一週期期間，所述刷新控制電路對所述第一記憶庫和所述第二記憶庫的第一單位單元陣列執行刷新操作，並且對所述第三記憶庫和所述第四記憶庫的第一單位單元陣列和第n+1單位單元陣列執行刷新操作。
  13. 如請求項12所述的半導體記憶體裝置，其中，在第二週期期間，所述刷新控制電路對所述第一記憶庫和所述第二記憶庫的第二單位單元陣列執行刷新操作，並且對所述第三記憶庫和所述第四記憶庫的第二單位單元陣列和第n+2單位單元陣列執行刷新操作。
  14. 如請求項13所述的半導體記憶體裝置，其中，在第三週期期間，所述刷新控制電路對所述第三記憶庫和所述第四記憶庫的第三單位單元陣列執行刷新操作，並且對所述第一記憶庫和所述第二記憶庫的第三單位單元陣列和第n+3單位單元陣列執行刷新操作。
  15. 如請求項14所述的半導體記憶體裝置，其中，在第四週期期間，所述刷新控制電路對所述第三記憶庫和所述第四記憶庫的第四單位單元陣列執行刷新操作，並且對所述第一記憶庫和所述第二記憶庫的第四單位單元陣列和第n+4單位單元陣列執行刷新操作。
  16. 如請求項15所述的半導體記憶體裝置，其中，在第n+1週期期間，所述刷新控制電路對所述第一記憶庫和所述第二記憶庫的第n+1單位單元陣列和第n+2單位單元陣列以及所述第三記憶庫和所述 第四記憶庫的第n+3單位單元陣列和第n+4單位單元陣列執行刷新操作。
  17. 如請求項1所述的半導體記憶體裝置，其中，所述刷新控制電路包括：位址產生器，其被配置為基於刷新信號來產生位址資訊，並且從所述位址資訊產生位址信號；刷新控制信號產生器，其被配置為基於刷新模式信號和所述位址資訊的至少一部分來產生至少一個刷新控制信號和附加的刷新信號；以及複數個位址映射器，其被提供給相應的記憶庫，並且被配置為基於所述刷新信號、所述刷新模式信號、所述位址信號、被分配的刷新控制信號和所述附加的刷新信號來產生列位址信號。
  18. 如請求項17所述的半導體記憶體裝置，其中，所述位址產生器包括：位址計數器，其被配置為透過基於所述刷新信號對所述位址資訊進行計數來增大所述位址資訊的值；以及位址重複器，其被配置為透過使所述位址資訊重複來產生所述位址信號。
  19. 如請求項17所述的半導體記憶體裝置，其中，所述刷新模式信號包括第一刷新模式信號和第二刷新模式信號，以及其中，所述至少一個刷新控制信號包括複數個刷新控制信號，並且其中，當所述第一刷新模式信號被致能時，所述刷新控制信號產生器基於所述位址資訊的至少第一位元和第二位元的邏輯位準，將所述複數個刷新控制信號中的一個刷新控制信號致能並且將其他 刷新控制信號失能，並且當所述第二刷新模式信號被致能時，所述刷新控制信號產生器基於所述位址資訊的至少第二位元的邏輯位準，將所述複數個刷新控制信號中的兩個刷新控制信號致能並且將其他刷新控制信號失能。
  20. 如請求項19所述的半導體記憶體裝置，其中，所述刷新控制信號產生器基於所述位址資訊的至少第三位元的邏輯位準將所述附加的刷新信號致能。
  21. 如請求項17所述的半導體記憶體裝置，其中，所述複數個位址映射器中的至少一個位址映射器包括：選通信號產生器，其被配置為基於啟動脈衝和所述附加的刷新信號來產生第一選通信號和第二選通信號，並且基於所述刷新信號來產生第三選通信號；第一位址驅動器，其被配置為用所述第一選通信號選通所述位址信號的至少一部分，並且輸出被選通的信號作為列位址信號的至少一部分；第二位址驅動器，其被配置為用所述第二選通信號選通所述位址信號的第一位元和第二位元，輸出被選通的位元作為所述列位址信號的第一位元和第二位元，並且基於所述刷新模式信號和所述附加的刷新信號來將所述列位址信號的第一位元和第二位元中的一個或複數個固定到預定邏輯位準；以及第三位址驅動器，其被配置為透過基於所述附加的刷新信號用所述第三選通信號選通預定電壓和所述位址信號的第三位元中的一個來產生所述列位址信號的第三位元，並且基於所述被分配的刷新 控制信號和所述列位址信號的第三位元來產生上行信號和下行信號。
  22. 如請求項21所述的半導體記憶體裝置，其中，在第一刷新模式中，當所述附加的刷新信號被致能時，所述第二位址驅動器將所述第一位元和所述第二位元固定到預定邏輯位準並且輸出被固定的位元作為所述列位址信號的第一位元和第二位元，以及在第二刷新模式中，當所述附加的刷新信號被致能時，所述第二位址驅動器將所述第二位元固定到所述預定邏輯位準並且輸出被固定的位元作為所述列位址信號的第二位元。
  23. 一種半導體記憶體裝置的刷新方法，所述半導體記憶體裝置包括第一記憶庫和第二記憶庫，每個記憶庫都具有至少四個單位單元陣列，所述刷新方法包括：在第一週期期間，以第一刷新率對所述第一記憶庫的第一單位單元陣列執行刷新操作，並且以第二刷新率對所述第二記憶庫的第一單位單元陣列和第三單位單元陣列執行刷新操作；以及在第二週期期間，以所述第二刷新率對所述第一記憶庫的第二單位單元陣列和第四單位單元陣列執行刷新操作，並且以所述第一刷新率對所述第二記憶庫的第二單位單元陣列執行刷新操作。
  24. 如請求項23所述的刷新方法，還包括：在附加的週期期間，以所述第一刷新率對所述第一記憶庫的第三單位單元陣列和以所述第一刷新率對所述第二記憶庫的第四單位單元陣列執行刷新操作。
  25. 一種半導體記憶體裝置的刷新方法，所述半導體記憶體裝置包括第一記憶庫、第二記憶庫、第三記憶庫和第四記憶庫，每個記憶庫都具有至少八個單位單元陣列，所述刷新方法包括： 在第一週期期間，以第一刷新率對所述第一記憶庫的第一單位單元陣列執行刷新操作，並且以第二刷新率對所述第二記憶庫、所述第三記憶庫和所述第四記憶庫的第一單位單元陣列和第五單位單元陣列執行刷新操作；以及在第二週期期間，以所述第一刷新率對所述第二記憶庫的第二單位單元陣列執行刷新操作，並且以所述第二刷新率對所述第一記憶庫、所述第三記憶庫和所述第四記憶庫的第二單位單元陣列和第六單位單元陣列執行刷新操作。
  26. 如請求項25所述的刷新方法，還包括：在第三週期期間，以所述第一刷新率對所述第三記憶庫的第三單位單元陣列執行刷新操作，並且以所述第二刷新率對所述第一記憶庫、所述第二記憶庫和所述第四記憶庫的第三單位單元陣列和第七單位單元陣列執行刷新操作；以及在第四週期期間，以所述第一刷新率對所述第四記憶庫的第四單位單元陣列執行刷新操作，並且以所述第二刷新率對所述第一記憶庫至所述第三記憶庫的第四單位單元陣列和第八單位單元陣列執行刷新操作。
  27. 如請求項26所述的刷新方法，還包括：在附加的週期期間，以所述第一刷新率對所述第一記憶庫的第五單位單元陣列、所述第二記憶庫的第六單位單元陣列、所述第三記憶庫的第七單位單元陣列和所述第四記憶庫的第八單位單元陣列執行刷新操作。
  28. 一種半導體記憶體裝置的刷新方法，所述半導體記憶體裝置包括第一記憶庫至第四記憶庫，每個記憶庫都具有至少八個單位單元陣列，所述刷新方法包括： 在第一週期期間，以第一刷新率對所述第一記憶庫和所述第二記憶庫的第一單位單元陣列執行刷新操作，並且以第二刷新率對所述第三記憶庫和所述第四記憶庫的第一單位單元陣列和第五單位單元陣列執行刷新操作；以及在第二週期期間，以所述第一刷新率對所述第一記憶庫和所述第二記憶庫的第二單位單元陣列執行刷新操作，並且以所述第二刷新率對所述第三記憶庫和所述第四記憶庫的第二單位單元陣列和第六單位單元陣列執行刷新操作。
  29. 如請求項28所述的刷新方法，還包括：在第三週期期間，以所述第二刷新率對所述第一記憶庫和所述第二記憶庫的第三單位單元陣列和第七單位單元陣列執行刷新操作，並且以所述第一刷新率對所述第三記憶庫和所述第四記憶庫的第三單位單元陣列執行刷新操作；以及在第四週期期間，以所述第二刷新率對所述第一記憶庫和所述第二記憶庫的第四單位單元陣列和第八單位單元陣列執行刷新操作，並且以所述第一刷新率對所述第三記憶庫和所述第四記憶庫的第四單位單元陣列執行刷新操作。
  30. 如請求項29所述的刷新方法，還包括：在附加的週期期間，以所述第二刷新率對所述第一記憶庫和所述第二記憶庫的第五單位單元陣列和第六單位單元陣列以及所述第三記憶庫和所述第四記憶庫的第七單位單元陣列和第八單位單元陣列執行刷新操作。
TW108127384A 2018-08-09 2019-08-01 半導體記憶體裝置以及該半導體記憶體裝置的刷新方法 TWI850244B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0092786 2018-08-09
KR1020180092786A KR102544184B1 (ko) 2018-08-09 2018-08-09 반도체 메모리 장치 및 이의 리프레쉬 방법

Publications (2)

Publication Number Publication Date
TW202020878A TW202020878A (zh) 2020-06-01
TWI850244B true TWI850244B (zh) 2024-08-01

Family

ID=69406493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127384A TWI850244B (zh) 2018-08-09 2019-08-01 半導體記憶體裝置以及該半導體記憶體裝置的刷新方法

Country Status (4)

Country Link
US (1) US10818339B2 (zh)
KR (1) KR102544184B1 (zh)
CN (1) CN110827882B (zh)
TW (1) TWI850244B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102906228B1 (ko) * 2021-02-25 2025-12-30 삼성전자주식회사 메모리 장치 및 그 동작방법
CN117393015B (zh) * 2023-12-11 2024-03-22 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110161578A1 (en) * 2009-12-24 2011-06-30 Samsung Electronics Co., Ltd. Semiconductor memory device performing partial self refresh and memory system including same
TWI517150B (zh) * 2013-03-11 2016-01-11 輝達公司 可變動態記憶體刷新
TW201826270A (zh) * 2017-01-09 2018-07-16 南韓商三星電子股份有限公司 記憶體裝置以及其刷新方法及記憶體系統

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180442A (ja) * 1995-12-25 1997-07-11 Fujitsu Ltd 揮発性メモリ装置及びそのリフレッシュ方法
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2007035151A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
JP2011018417A (ja) * 2009-07-10 2011-01-27 Renesas Electronics Corp 半導体記憶装置及び半導体記憶装置のリフレッシュ制御方法
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR102048407B1 (ko) * 2012-10-19 2019-11-25 삼성전자주식회사 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
KR20140073934A (ko) 2012-12-07 2014-06-17 삼성전자주식회사 반도체 메모리 장치 및 패키지
KR102133380B1 (ko) * 2013-08-09 2020-07-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
US9721640B2 (en) 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110161578A1 (en) * 2009-12-24 2011-06-30 Samsung Electronics Co., Ltd. Semiconductor memory device performing partial self refresh and memory system including same
TWI517150B (zh) * 2013-03-11 2016-01-11 輝達公司 可變動態記憶體刷新
TW201826270A (zh) * 2017-01-09 2018-07-16 南韓商三星電子股份有限公司 記憶體裝置以及其刷新方法及記憶體系統

Also Published As

Publication number Publication date
CN110827882A (zh) 2020-02-21
US20200051617A1 (en) 2020-02-13
CN110827882B (zh) 2023-08-18
US10818339B2 (en) 2020-10-27
KR102544184B1 (ko) 2023-06-16
KR20200017650A (ko) 2020-02-19
TW202020878A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US9646672B1 (en) Memory device and method of refreshing the same
US10930335B2 (en) Apparatuses and methods for selective row refreshes
US10566044B2 (en) Method and apparatus for precharge and refresh control
US20210225432A1 (en) Semiconductor device having cam that stores address signals
US6002629A (en) Integrated circuit memory devices having improved refresh mode addressing and methods of operating same
JP4932856B2 (ja) 集積回路の動作パラメータを調整するための装置及び方法
TWI746988B (zh) 順序讀取模式靜態隨機存取記憶體（ｓｒａｍ）
JP4080892B2 (ja) マルチビットプリフェッチ出力データパス
US20120163106A1 (en) Refresh control circuit and method for semiconductor memory device
US6463005B2 (en) Semiconductor memory device
US11783884B2 (en) Semiconductor memory device and memory system including the same
US10762935B2 (en) Semiconductor devices
US20180130507A1 (en) Memory device
TWI850244B (zh) 半導體記憶體裝置以及該半導體記憶體裝置的刷新方法
JP2000306379A (ja) 半導体記憶装置
US11004531B2 (en) Test control circuit, semiconductor memory apparatus and semiconductor system using the test control circuit
CN110347621B (zh) 与psram存储器连接的fpga及存储系统
US6175535B1 (en) Cycle control circuit for extending a cycle period of a dynamic memory device subarray
US20020136079A1 (en) Semiconductor memory device and information processing system
JPH10106264A (ja) 半導体記憶装置
US6829195B2 (en) Semiconductor memory device and information processing system
US12106819B2 (en) Processing-in-memory (PIM) device
CN111816228A (zh) 半导体器件
JP5020489B2 (ja) リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法
KR20190047451A (ko) 저항 변화 메모리 장치를 구비한 반도체 메모리 시스템 및 그 구동 방법