[go: up one dir, main page]

TWI849289B - 具有基底穿孔的積體晶片及其形成方法 - Google Patents

具有基底穿孔的積體晶片及其形成方法 Download PDF

Info

Publication number
TWI849289B
TWI849289B TW110108101A TW110108101A TWI849289B TW I849289 B TWI849289 B TW I849289B TW 110108101 A TW110108101 A TW 110108101A TW 110108101 A TW110108101 A TW 110108101A TW I849289 B TWI849289 B TW I849289B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
sidewall
hole
insulating structure
blocking layer
Prior art date
Application number
TW110108101A
Other languages
English (en)
Other versions
TW202230605A (zh
Inventor
施宏霖
劉銘棋
盧玠甫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230605A publication Critical patent/TW202230605A/zh
Application granted granted Critical
Publication of TWI849289B publication Critical patent/TWI849289B/zh

Links

Classifications

    • H10W20/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H10W20/023—
    • H10W20/0234—
    • H10W20/0242—
    • H10W20/0265—
    • H10W20/075—
    • H10W20/076—
    • H10W20/2125—
    • H10W20/2134—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種積體晶片(IC)，包括：導電結構，沿著半導體基底 的第一側設置在介電結構內；絕緣結構，沿著所述半導體基底的內側壁設置，所述半導體基底的所述內側壁延伸穿過所述半導體基底；阻擋層，沿著所述絕緣結構的內側壁設置；以及基底穿孔(TSV)，包括第一部分及第二部分，所述第一部分從所述半導體基底的第二側延伸到從所述絕緣結構的所述內側壁向外突出的所述絕緣結構的水平延伸表面，所述第二部分從所述第一部分延伸到所述導電結構，並且所述第二部分的最大寬度小於所述第一部分的最大寬度。

Description

具有基底穿孔的積體晶片及其形成方法
本發明實施例是有關於一種具有基底穿孔的積體晶片及其形成方法。
基底穿孔(through-substrate via，TSV)是穿過半導體基底的導電結構。TSV用於電耦合位於半導體基底的相對側上的導電結構。TSV用於例如背側照明(back-side illuminated，BSI)影像感測器、多維積體晶片(例如，3DIC)或類似物等許多現代積體晶片結構中。
本發明實施例提供一種積體晶片(IC)，包括：導電結構，沿著半導體基底的第一側設置在介電結構內；絕緣結構，沿著半導體基底的內側壁設置，其中半導體基底的內側壁延伸穿過半導體基底；阻擋層，沿著絕緣結構的內側壁設置；以及基底穿孔(TSV)，包括第一部分及第二部分，其中第一部分沿著從絕緣結構的內側壁向外突出的絕緣結構的水平延伸表面延伸，並且其中第 二部分從第一部分延伸到導電結構，且第二部分的最大寬度小於第一部分的最大寬度。
本發明實施例提供一種用於構建積體電路(IC)的方法，包括：沿著半導體基底的第一側在介電結構內形成導電結構；對半導體基底的第二側執行第一蝕刻製程，以形成半導體基底的側壁，側壁界定延伸到介電結構的第一孔；在半導體基底的第二側上方並沿著半導體基底的側壁形成絕緣結構；對介電結構執行第二蝕刻製程以形成介電結構的側壁，側壁界定延伸到導電結構的第二孔，其中第二孔的最大寬度小於第一孔的最大寬度；以及在第一孔及第二孔內形成基底穿孔(TSV)。
本發明實施例提供一種形成積體晶片(IC)的方法，包括：沿著半導體基底的第一側在介電結構內形成內連結構；在半導體基底的第二側上執行第一蝕刻製程，以形成半導體基底的側壁，側壁界定延伸到介電結構的第一孔；在半導體基底的第二側上方並沿著半導體基底的側壁形成絕緣結構；沿著絕緣結構的側壁形成阻擋層；沿著阻擋層的側壁及絕緣結構的側壁形成臨時阻擋層；對介電結構執行第二蝕刻製程，以形成介電結構的側壁，側壁界定延伸到內連結構的第二孔；以及在第一孔及第二孔內形成導電材料。
100:剖視圖
102:介電結構
103:開口
104:導電結構
104a:第一導電結構
104b:第二導電結構
106:半導體基底
106a:第一側
106b:第二側
106s:內側壁
108:基底穿孔(TSV)
108a:第一TSV
108b:第二TSV
108h:水平延伸表面
109a:第一部分
109b:第二部分
109c:第三部分
110:絕緣結構
110a:第一介電層
110b:第二介電層
110c:第三介電層
110h:水平延伸表面
112:阻擋層
114:擴散阻擋層
200:剖視圖
202:第一ILD結構
204:內連線
206:第一半導體基底
206a:第一側
206b:第二側
216:重佈線層
218:第一介電材料
220:第二介電材料
224:第一閘極介電層
226:第一閘電極
228:光電二極體
228a:第一區域
228b:第二區域
230:第一對側壁間隔件
232:凸塊下金屬化
234:浮動擴散阱
236:第二閘極介電層
238:第二對側壁間隔件
240:第二閘電極
242:濾色器
244:網格結構
246:微透鏡
248:焊料凸塊
250:第二半導體基底
252:第二ILD結構
254:內連線
256:第一電晶體
258:第二電晶體
264a:第二擴散阱
264b:第三擴散阱
300:剖視圖
400A:剖視圖
400B:橫截面
500:橫截面/剖視圖
600:剖視圖
602:第一孔
700:剖視圖
800:剖視圖
802:第一寬度
804:第二寬度
900:剖視圖
902:臨時阻擋層
904:第三寬度
1000:剖視圖
1002:第二孔
1004:第二蝕刻劑
1100:剖視圖
1200:剖視圖
1300:剖視圖
1400:流程圖
1402、1404、1406、1408、1410、1412、1414、1416:動作
D1:第一距離
D2:第二距離/第二寬度
D3:第三距離
D4:第四距離
D5:第五距離
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
θ1:第一角度
θ2:第二角度
通過結合附圖閱讀以下詳細說明，會最好地理解本公開的各方面。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵 的尺寸。
圖1示出積體晶片(integrated chip，IC)的一些實施例的剖視圖，所述積體晶片包括所公開的具有具不同寬度的多個部分的基底穿孔(TSV)結構。
圖2示出包括所公開的TSV結構的影像感測器IC的一些附加實施例的剖視圖。
圖3示出包括所公開的TSV結構的IC的一些附加實施例的剖視圖。
圖4A示出包括所公開的TSV結構的IC的一些附加實施例的剖視圖。
圖4B示出圖4A的IC的俯視圖的一些實施例。
圖5到圖13示出形成包括所公開的TSV結構的IC的方法的一些實施例的一系列剖視圖。
圖14示出與圖5到圖13一致的方法的一些實施例的流程圖。
以下公開內容提供用於實施所提供主題的不同特徵的諸多不同實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。例如，在以下說明中，將第一特徵形成在第二特徵上方或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中在第一特徵與第二特徵之間可形成有附加特徵、進而使得第一特徵與第二特徵可能不直接接觸的實施例。另外，本公開可在各種實例中重複使用元件標號和/或字母。此種重複使用是出於簡單 及清晰的目的，且本身並不表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...之下(beneath)」、「在...下方(below)」、「下部的(lower)」、「在...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
可通過以下方式來形成基底穿孔(TSV)：根據罩幕層將半導體基底的第一側選擇性地暴露於蝕刻劑，以形成延伸穿過半導體基底並到達沿著半導體基底的第二側設置的導電結構的開口。在形成開口之後，可沿著界定開口的半導體基底的內側壁形成介電層，並且可在開口內，在介電層上方及導電特徵上形成導電材料。然後執行平坦化製程，以從半導體基底的第一側上方移除過量的導電材料，並形成從半導體基底的第一側延伸到導電結構的TSV。
隨著積體晶片組件的尺寸減小，用於形成TSV的開口的尺寸也可能減小。減小開口的尺寸可提高積體晶片的可靠性。舉例來說，減小開口的尺寸可允許TSV的尺寸對應於位於下方的導電結構，從而減輕過度蝕刻及相應的電短路。其還可允許更少的蝕刻劑進入開口，從而減少對更小和/或更薄的導電結構的損壞。然而，較小的開口尺寸可能影響電鍍製程在開口內有效形成導電 材料的能力。舉例來說，隨著開口的尺寸減小，金屬離子進入開口中可能會變得更加困難，從而在所產生的TSV中產生空隙。空隙增加TSV的電阻，因此降低了其通過半導體基底傳導電荷的效率。
在本公開內容中，呈現了一種製造TSV的方法，以生產更高效的積體電路。所述方法包括執行第一蝕刻製程以形成穿過半導體基底的第一開口，並以介電層為界定第一開口的半導體基底的側壁加襯。隨後沿著介電層的側壁形成阻擋層及臨時阻擋層。然後在阻擋層及臨時阻擋層就位的情況下執行第二蝕刻製程，以形成穿過介電層延伸到位於下方的導電結構的第二開口。阻擋層及臨時阻擋層阻擋在第二蝕刻製程中使用的一些蝕刻劑，使得蝕刻劑被限制遠離介電層，並且第二開口被形成為具有小於第一開口的最大寬度。然後在第一開口及第二開口內形成導電材料，以界定基底穿孔(TSV)。使用臨時阻擋層來減小第二開口的寬度允許第一開口被形成為相對大的寬度，以減少TSV中的空隙，而第二開口的較小寬度可通過減少對TSV開口的過度蝕刻和/或對導電結構的損壞來提高相關聯積體晶片的可靠性。
圖1示出包括基底穿孔(TSV)結構的積體晶片(IC)的一些實施例的剖視圖100。
IC包括沿著半導體基底106的第一側106a設置的介電結構102。介電結構102圍繞導電結構104。在一些實施例中，介電結構102可包括層間介電(inter-level dielectric，ILD)結構，並且導電結構104可包括導電內連線。基底穿孔(TSV)108延伸穿過由半導體基底106的側壁界定的開口103。在一些實施例中， TSV 108從半導體基底106的第二側106b延伸到導電結構104。絕緣結構110覆蓋在半導體基底106上，並在側向上使半導體基底106與TSV 108分離。絕緣結構110包括位於TSV 108的水平延伸表面108h下方的水平延伸表面110h。阻擋層112覆蓋在半導體基底106上，並沿著絕緣結構110的內側壁設置，從而在TSV 108與半導體基底106之間提供另一層隔離。在一些實施例中，TSV 108可包括沿著TSV 108的一個或多個外表面佈置的擴散阻擋層(diffusion barrier layer)114。
在一些實施例中，阻擋層112的底表面可直接覆蓋在TSV 108上。在一些實施例中，絕緣結構110的高度可大於阻擋層112的高度。在一些實施例中，阻擋層112直接覆蓋在絕緣結構110的水平延伸表面110h上。
在一些實施例中，TSV 108包括具有不同寬度的多個不同部分109a到109c。舉例來說，在一些實施例中，TSV 108可包括分別具有不同寬度的第一部分109a、第二部分109b及第三部分109c。第一部分109a佈置在阻擋層112的內側壁之間，第二部分109b佈置在絕緣結構110的內側壁之間，且第三部分109c佈置在介電結構102的內側壁之間。在一些實施例中，TSV 108的第一部分109a的最大寬度小於TSV 108的第二部分109b的最大寬度。在一些實施例中，TSV 108的第三部分109c的最大寬度小於TSV 108的第二部分109b的最大寬度。此允許TSV 108穿過半導體基底106更寬，同時在TSV 108接觸導電結構104的點處保持較小的寬度。
在一些實施例中，絕緣結構110的最內側壁與介電結構 102的內側壁沿一條線對齊，並且在進一步的實施例中，內側壁向內傾斜。在一些實施例中，TSV 108的第一部分109a直接覆蓋在絕緣結構110的水平延伸表面110h上。在一些實施例中，TSV 108的第三部分109c的外側壁以相對於半導體基底106的第一側106a量測的不同於90度的角度傾斜。TSV 108的第三部分109c可具有凹陷到導電結構104的頂表面之下的底表面。在此類實施例中，絕緣結構110的最內側壁及介電結構102的內側壁可向內傾斜。
TSV 108及相應開口103的寬度對應於電鍍製程在開口103內有效形成導電材料的能力。舉例來說，隨著開口103的寬度減小，金屬離子進入開口103中可能會變得更加困難，從而在TSV 108中產生空隙。此外，TSV 108及相應開口103的寬度也對應於積體晶片的可靠性。舉例來說，隨著開口103的寬度增加，過度蝕刻和/或對導電結構104的損壞可能會增加。TSV 108的多個不同部分109a到109c的不同寬度允許開口103既具有減少TSV 108內空隙的第一寬度，又具有限制過度蝕刻和/或對導電結構104的損壞的第二寬度，從而為TSV 108提供良好的電性質及良好的可靠性。
圖2示出包括基底穿孔(TSV)結構的IC的一些實施例的剖視圖200。
IC包括沿著第一半導體基底206的第一側206a設置的第一層間介電(ILD)結構202。第一ILD結構202圍繞第一多個內連線204。基底穿孔(TSV)108延伸穿過第一半導體基底206。在一些實施例中，TSV 108從第一半導體基底206的第二側206b延伸到所述第一多個內連線204中的一者。在一些實施例中，TSV 208可延伸到內連導線，所述內連導線是最靠近第一半導體基底206的內連導線。
在一些實施例中，TSV 108包括具有不同寬度的多個不同部分109a到109c。舉例來說，TSV 108可包括分別具有不同寬度的第一部分109a、第二部分109b及第三部分109c。在一些實施例中，第一部分109a的寬度可實質上等於第三部分109c的寬度。在一些實施例中，第一部分109a的最小寬度可大於第三部分109c的最小寬度(由於在蝕刻TSV 108的開口期間使用的臨時阻擋層)。
絕緣結構110沿著第一半導體基底206的第二側206b佈置，並且在側向上使第一半導體基底206與TSV 108分離。絕緣結構110包括從絕緣結構110的側壁向外延伸到TSV 108下方的水平延伸表面。阻擋層112覆蓋在第一半導體基底206上，並沿著絕緣結構110的內側壁設置，從而在TSV 108與第一半導體基底206之間提供另一層隔離。在一些實施例中，阻擋層112的底表面高於絕緣結構110的底表面。
在一些實施例中，第一半導體基底206可以是或以其他方式包括例如塊狀矽基底、塊狀鍺基底、III族到V族基底或一些其他合適的半導體基底。在一些實施例中，第一ILD結構202可包括多個堆疊的ILD層，所述多個堆疊的ILD層分別包含二氧化矽、氮化矽、某種(一些)其他合適的低介電常數介電質或前述的任意組合。在一些實施例中，阻擋層112和/或絕緣結構110可包含或可以是氮化物、氧化物、碳化物或類似物。TSV 108和/或所述第一多個內連線204是導電的，並且可以是或以其他方式包含例如鎢、鋁銅、銅、鋁、某種(一些)其他合適的金屬或某種 (一些)其他合適的導電材料。
重佈線層216接觸TSV 108的上表面。第一介電材料218設置在阻擋層112的上表面上方，使得其接觸重佈線層216的外側壁。第二介電材料220設置在第一介電材料218上方，使得其接觸重佈線層216的頂表面及重佈線層216的內側壁。在一些實施例中，第二介電材料220的底表面凹陷到第一介電材料218的頂表面之下。
在一些實施例中，凸塊下金屬化232設置在重佈線層216的頂表面上方。進一步的實施例包括電耦合到凸塊下金屬化232的焊料凸塊248。重佈線層216、凸塊下金屬化232及焊料凸塊248是導電的，並且可以是或以其他方式包含例如鎢、鋁銅、銅、鋁、某種(一些)其他合適的金屬或某種(一些)其他合適的導電材料。第一介電材料218及第二介電材料220可以是或以其他方式包含例如二氧化矽、氮化矽或前述的任意組合。
在一些實施例中，光電二極體228設置在第一半導體基底206內。光電二極體228具有第一摻雜類型(例如，n型)的第一區域228a及具有不同於第一摻雜類型的第二摻雜類型(例如，p型)的鄰接第二區域228b。第一電晶體256沿著第一半導體基底206的第一側206a佈置。第一電晶體256包括沿著第一半導體基底206的第一側206a設置的第一閘極介電層224及在第一閘極介電層224下方的第一閘電極226。在一些實施例中，第一對側壁間隔件230佈置在第一閘電極226的相對側上。浮動擴散阱234設置在第一半導體基底206內，並且第一電晶體256在側向上位於浮動擴散阱234與光電二極體228之間。第一閘極介電層224 可以是或以其他方式包含例如二氧化矽、氮化矽或前述的任意組合。第一對側壁間隔件230可以是或以其他方式包含例如氮化物、氧化物或前述的任意組合。第一閘電極226可以是或以其他方式包含例如經摻雜的多晶矽、金屬或某種(一些)其他合適的導電材料。
濾色器242覆蓋在阻擋層112上，並被配置成透射特定波長的入射輻射。在一些實施例中，濾色器242佈置在設置在阻擋層112上的網格結構244內。微透鏡246佈置在濾色器242上方。在一些實施例中，微透鏡246可具有鄰接濾色器242的實質上平坦的底表面及被配置成將入射輻射朝向光電二極體228聚焦的彎曲上表面。濾色器242可具有由第一介電材料218及第二介電材料220的側壁界定的側壁。
在一些實施例中，第二ILD結構252設置在第一ILD結構202下方。第二ILD結構252圍繞第二多個內連線254。在進一步的實施例中，第二半導體基底250設置在第二ILD結構252下方。第二半導體基底250可以是或以其他方式包含例如塊狀矽基底、塊狀鍺基底、III族到V族基底或一些其他合適的半導體基底。第二ILD結構252可以是或以其他方式包含例如二氧化矽、氮化矽、某種(一些)其他合適的低介電常數介電質或前述的任意組合。所述第二多個內連線254是導電的，並且可以是或以其他方式包含例如鎢、鋁銅、銅、鋁、某種(一些)其他合適的金屬或某種(一些)其他合適的導電材料。
第二電晶體258佈置在第二半導體基底250上。第二電晶體258包括設置在第二半導體基底250的上表面上方的第二閘 極介電層236及在第二閘極介電層236上方的第二閘電極240。在一些實施例中，第二對側壁間隔件238佈置在第二閘電極240的相對側上。第二擴散阱264a及第三擴散阱264b設置在第二半導體基底250內，並且在第二電晶體258下方。在一些實施例中，第二閘極介電層236可以是或以其他方式包含例如二氧化矽、氮化矽或前述的任意組合。第二對側壁間隔件238可以是或以其他方式包含例如氮化物、氧化物或前述的任意組合。第二閘電極240可以是或以其他方式包含例如經摻雜的多晶矽、金屬或某種(一些)其他合適的導電材料。
圖3示出包括基底穿孔(TSV)結構的IC的一些實施例的剖視圖300。
IC包括沿著半導體基底106的第一側106a佈置的介電結構102(例如，ILD結構)。介電結構102圍繞多個導電結構104a到104b。在一些實施例中，所述多個導電結構104a到104b包括第一導電結構104a(例如，第一內連導線)及第二導電結構104b(例如，第二內連導線)。多個TSV 108a到108b延伸穿過半導體基底106。在一些實施例中，所述多個TSV 108a到108b從半導體基底106的第二側106b延伸到所述多個導電結構104a到104b。舉例來說，第一TSV 108a可從半導體基底106的第二側106b延伸到第一導電結構104a，並且第二TSV 108b可從半導體基底106的第二側106b延伸到第二導電結構104b。
絕緣結構110沿著半導體基底106的第二側106b佈置，並且沿著半導體基底106的側壁連續延伸。絕緣結構110在側向上使半導體基底106與所述多個TSV 108a到108b分離。在一些 實施例中，絕緣結構110可包括多個不同的介電層110a到110c。舉例來說，絕緣結構110可包括堆疊在半導體基底106的第二側106b上的第一介電層110a及第二介電層110b。在一些實施例中，絕緣結構110還可包括第三介電層110c，所述第三介電層110c佈置在第二介電層110b之上並且沿著第一介電層110a、第二介電層110b及半導體基底106的側壁延伸。絕緣結構110可具有直接位於所述多個TSV 108a到108b下方的水平延伸表面。在一些實施例中，第一介電層110a可包含氧化物，第二介電層110b可包含氮化物，且第三介電層110c可包含氧化物。
阻擋層112覆蓋在絕緣結構110上，並為絕緣結構110的部分而非全部內側壁加襯。阻擋層112可進一步在所述多個TSV 108a到108b上方延伸，使得垂直於半導體基底106的第一側106a的假想垂直線延伸穿過阻擋層112及所述多個TSV 108a到108b。
所述多個TSV 108a到108b分別包括具有不同寬度的多個不同部分109a到109c。舉例來說，所述多個TSV 108a到108b可包括分別具有不同寬度的第一部分109a、第二部分109b及第三部分109c。第三部分109c可包括絕緣結構110的內側壁之間的第一寬度W1以及所述多個TSV 108a到108b的最底表面處的第二寬度W2。在一些實施例中，第一寬度W1可大於第二寬度W2。在一些實施例中，第一寬度W1可在大約500奈米與大約700奈米之間，在大約550奈米與大約650奈米之間，或者為其他合適的值。在一些實施例中，第二寬度W2可在大約400奈米與大約600奈米之間，在大約450奈米與大約550奈米之間，或者為其他合適的值。在一些實施例中，第二部分109b可包括TSV 108的最 外側側壁之間的第三寬度W3。第三寬度W3可大於第二寬度W2。在一些實施例中，第三寬度W3可比第二寬度W2大110%與150%之間，從而允許足夠的空間來減少TSV中的空隙，同時防止過度蝕刻和/或對所述多個導電結構104a到104b的損壞。在一些實施例中，第三寬度W3可在大約700奈米與大約800奈米之間，在大約725奈米及大約775奈米之間，或者為其他合適的值。
所述多個TSV 108a到108b可在側向上彼此分隔開第一距離D1。在一些實施例中，第一距離D1可在大約550奈米與大約650奈米之間，在大約575奈米與大約625奈米之間，或者為其他合適的值。在一些實施例中，所述多個TSV 108a到108c可設置在由分隔開第二距離D2的側壁界定的開口內。在一些實施例中，第二距離D2可在750奈米與850奈米之間，在大約775奈米與大約825奈米之間，或者為其他合適的值。在一些實施例中，第一距離D1可大於第二寬度D2。絕緣結構110的水平延伸表面可延伸第三距離D3。在一些實施例中，第三距離D3可在70奈米與90奈米之間，在大約75奈米與大約85奈米之間，或者為其他合適的值。所述多個導電結構104a到104b中的每一者可具有第四寬度W4，並且所述多個導電結構104a到104b中的每一者可分隔開第四距離D4。第四寬度W4可在大約750奈米與大約1000奈米之間，在大約800奈米與大約900奈米之間，或者為其他合適的值。第四距離D4可在大約400奈米與大約600奈米之間，在大約450奈米與大約550奈米之間，或者為其他合適的值。
圖4A示出包括基底穿孔(TSV)結構的IC的一些實施例的剖視圖400A。
IC包括佈置在沿著半導體基底106的第一側106a設置的介電結構102內的導電結構104。半導體基底106圍繞基底穿孔(TSV)108。在一些實施例中，TSV 108延伸穿過半導體基底106到達導電結構104的頂表面。絕緣結構110覆蓋在半導體基底106上，並在側向上使半導體基底106與TSV 108分離。絕緣結構110包括位於TSV 108下方的水平延伸表面110h。阻擋層112覆蓋在半導體基底106上，並沿著絕緣結構110的內側壁設置。在一些實施例中，阻擋層112可包括從阻擋層112的頂表面延伸到絕緣結構110的內側壁的內側壁。在一些實施例中，阻擋層112可具有在阻擋層112的頂表面處的第一值與阻擋層112的底表面處的第二值之間逐漸減小的厚度。
TSV 108包括多個不同的部分109a到109c。在一些實施例中，所述多個不同的部分109a到109c包括沿著半導體基底106的第二側106b佈置的第一部分109a、覆蓋在絕緣結構110的水平延伸表面110h上的第二部分109b、以及直接位於第二部分109b下方的第三部分109c。在一些實施例中，第二部分109b的最大寬度大於第三部分109c的最大寬度。在一些實施例中，TSV 108的第二部分109b可包括與絕緣結構110的水平延伸表面110h直接接觸的下表面。在一些實施例中，TSV 108的第二部分109b的下表面可水平延伸到絕緣結構110的垂直部分中達第五距離D5。在一些實施例中，半導體基底106的一部分可直接設置在絕緣結構110的水平延伸表面110h下方。
在一些實施例中，TSV 108的第二部分109b具有相對於半導體基底106的第一側106a成第一角度θ1的側壁，並且TSV 108 的第三部分109c包括相對於半導體基底106的第一側106a成第二角度θ2的側壁。第一角度θ1不同於第二角度θ2。
圖4B示出包括TSV結構的IC的一些實施例的橫截面400B。在一些實施例中，IC可以是圖4A中描述的IC。TSV 108被絕緣結構110包圍。半導體基底106圍繞絕緣結構110。TSV 108的第三部分109c可小於TSV 108的第二部分109b。在一些實施例中，TSV 108的第三部分109c的表面積可小於TSV 108的第二部分109b的表面積的一半。在一些實施例中，TSV 108及絕緣結構110可各自具有方形輪廓。在其他一些實施例中(未示出)，TSV 108及絕緣結構110可各自具有圓形輪廓或具有修圓邊緣的方形輪廓。
參照圖5到圖13，一系列橫截面500到1300示出用於形成包括TSV的IC的方法的一些實施例。IC可例如對應於圖1的IC。儘管關於方法描述了圖5到圖13，但應理解，圖5到圖13中公開的結構不限於此種方法，而是可作為獨立於所述方法的結構獨立存在。
如圖5的剖視圖500所示，沿著半導體基底106的第一側106a形成介電結構102及導電結構104。在一些實施例中，導電結構104可形成在介電結構102內。在一些實施例中，半導體基底106可以是或以其他方式包含例如塊狀矽基底、塊狀鍺基底、III族到V族基底或一些其他合適的半導體基底。介電結構102可以是或以其他方式包含例如二氧化矽、氮化矽、某種(一些)其他合適的低介電常數介電質或前述的任意組合。導電結構104是導電的，並且可以是或以其他方式包含例如鎢、鋁銅、銅、鋁、某種(一些)其他合適的金屬或某種(一些)其他合適的導電材 料。
在一些實施例中，介電結構102可通過沉積製程(例如，化學氣相沉積(CVD)製程、電漿增強化學氣相沉積製程、物理氣相沉積製程或類似沉積製程)形成。在一些實施例中，導電結構104可包括內連線(例如，內連導線)。在各種實施例中，內連線可通過鑲嵌製程(例如，單鑲嵌製程、雙鑲嵌製程)形成，其中介電結構102被選擇性地圖案化以界定隨後用導電材料填充的開口。
如圖6的剖視圖600所示，通過第一蝕刻製程在半導體基底106中蝕刻出第一孔602。第一孔602由半導體基底106的內側壁106s界定，並使介電結構102的一部分被暴露出。在一些實施例中(未示出)，第一蝕刻製程可通過在半導體基底106上方形成罩幕(例如，硬罩幕、光阻或類似物)、然後根據罩幕將半導體基底106暴露於第一蝕刻劑以界定第一孔602來執行。
如圖7的剖視圖700所示，在半導體基底106上方形成絕緣結構110。絕緣結構110進一步沿著半導體基底106的內側壁106s形成，並且形成在介電結構102的被暴露出的部分上方。絕緣結構110可通過例如物理氣相沉積、化學氣相沉積或一些其他合適的形成製程來形成。絕緣結構110可以是或以其他方式包含例如氧化物(例如，氧化矽)、氮化物(例如，氮化矽)、碳化物(例如，碳化矽)或前述的任意組合。
在一些實施例中(未示出)，絕緣結構110可包括多個介電層。舉例來說，絕緣結構110可包括在蝕刻第一孔602之前形成在半導體基底106上方的第一介電層和/或第二介電層、以及在 蝕刻第一孔602之後形成在第一介電層、第二介電層上方並沿著半導體基底106的內側壁的第三介電層。在此種實施例中，第一介電層和/或第二介電層可用作罩幕的一部分來蝕刻第一孔602。
如圖8的剖視圖800所示，在絕緣結構110上方並沿著絕緣結構110的內側壁形成阻擋層112。阻擋層112減小了第一孔602的沿著半導體基底106的第二側的寬度。
阻擋層112可通過沉積製程(例如，物理氣相沉積、化學氣相沉積或某種其他合適的形成製程)形成。在一些實施例中，形成製程使得材料在阻擋層112的邊緣處堆積。所述堆積包括阻擋層112的表面，所述表面作為突起從阻擋層112的側壁向外突出。阻擋層112將第一孔602的沿著半導體基底106的第二側的寬度從第一寬度802減小到第二寬度804。
在一些實施例中，阻擋層112的形成製程可不完全填充第一孔602，而是可形成阻擋層112以接觸絕緣結構110的部分內側壁，從而用作介電結構102的後續蝕刻的阻擋層。阻擋層112可以是或是另外包含例如二氧化矽、氮化矽或前述的任意組合。
如圖9的剖視圖900所示，在阻擋層112上方、沿著阻擋層112的內側壁、沿著絕緣結構110的內側壁、並且在絕緣結構110的被暴露出的表面上方設置臨時阻擋層902。臨時阻擋層902進一步將第一孔602的沿著半導體基底106的第二側的寬度從第二寬度804減小到第三寬度904。
在一些實施例中，形成製程使得材料在臨時阻擋層902的邊緣處堆積。臨時阻擋層902可以是或是另外包含例如二氧化矽、氮化矽、氮化鈦或前述的任意組合。在一些實施例中，臨時 阻擋層902可包含與阻擋層112不同的材料。阻擋層112及臨時阻擋層902使用不同的材料會提高抗蝕刻性(例如，通過對蝕刻劑提供不同的蝕刻選擇性)。通過提高抗蝕刻性，阻擋層112及臨時阻擋層902的不同材料可增加隨後形成的第二孔(例如，圖10的第二孔1002)從半導體基底106的側壁後退。在其他實施例中，臨時阻擋層902可包含與阻擋層112相同的材料。
如圖10的剖視圖1000所示，通過第二蝕刻製程在臨時阻擋層902、絕緣結構110及介電結構102中蝕刻出第二孔1002，以界定延伸穿過半導體基底106到達導電結構104的開口103。第二蝕刻製程將臨時阻擋層902、絕緣結構110及介電結構102暴露於第二蝕刻劑1004。由於阻擋層112及臨時阻擋層902懸垂在第一孔602的一部分上方，因此阻擋層112及臨時阻擋層902減少了到達臨時阻擋層902的外側壁的第二蝕刻劑1004的量，從而產生從臨時阻擋層902的側壁後退的第二孔1002。在一些實施例中，阻擋層112及臨時阻擋層902的懸突還防止了對絕緣結構110的側壁的損壞，從而改善半導體基底106與隨後形成的TSV(例如，圖14中的TSV 108)之間的電隔離。
在一些實施例中，第二蝕刻劑1004可從半導體基底106的第二側106b上方移除臨時阻擋層902，同時使沿著半導體基底106的側壁的臨時阻擋層902界定第一孔602。在一些實施例中，第二蝕刻劑1004可包括乾蝕刻劑(例如，電漿蝕刻劑、離子轟擊蝕刻劑或類似蝕刻劑)。在一些實施例中，第二孔1002延伸到導電結構104中。第二蝕刻製程使得絕緣結構110具有圍繞第二孔1002的水平延伸表面。
如圖11的剖視圖1100所示，通過移除製程移除臨時阻擋層902的剩餘部分。移除製程可以是或是另外包括例如濕法蝕刻製程。在各種實施例中，濕法蝕刻製程可利用包括氫氟酸(HF)、氫氧化鉀(KOH)、鹼性濕法蝕刻劑或類似物等的濕法蝕刻劑。在一些實施例中，濕法蝕刻劑可減小阻擋層112的突起的尺寸，從而增加開口103的沿著半導體基底106的第二側106b的寬度，並減小隨後形成的TSV(例如，圖13中的TSV 108)的電阻。
如圖12的剖視圖1200所示，沿著阻擋層112的內側壁、絕緣結構110的內側壁、介電結構102及絕緣結構110的內側壁且在導電結構104的被暴露出的部分上方形成擴散阻擋層114。擴散阻擋層114可以是或是另外包含例如鉭、鈦、氮化鈦、氮化鉭、某種(一些)其他合適的金屬或某種(一些)其他合適的導電材料。擴散阻擋層114可通過例如化學氣相沉積、物理氣相沉積、濺射或一些其他合適的形成製程來形成。
如圖13的的剖視圖1300所示，通過形成製程在第一孔602及第二孔1002內形成TSV 108。通過薄化製程將TSV 108減薄至阻擋層112的頂表面。薄化製程可以是或是另外包括例如化學機械平坦化(chemical-mechanical planarization)、研磨、蝕刻或一些其他合適的薄化製程。在一些實施例中，TSV 108通過擴散阻擋層114在側向上與絕緣結構110、阻擋層112及介電結構102分離。TSV 108可通過例如化學氣相沉積、物理氣相沉積、濺射和/或鍍覆製程(例如，電鍍製程、無電鍍覆製程)形成。
關於圖14，其示出用於形成包括TSV結構的IC的方法的一些實施例的流程圖1400。
儘管在本文中將所公開的流程圖1400示出並闡述為一系列動作或事件，但應理解，此類動作或事件的所示順序不應被解釋為限制性的。舉例來說，一些動作可以不同的順序發生和/或與除了在本文中示出和/或闡述的動作或事件之外的其他動作或事件同時發生。此外，可能並非所有示出的動作都是實施本文中描述的一個或多個方面或實施例所需要的。此外，本文中繪示的一個或多個動作可在一個或多個單獨的動作和/或階段中進行。
在動作1402處，沿著半導體基底的第一側在介電結構內形成導電結構。圖5示出對應於動作1402的一些實施例的剖視圖500。
在動作1404處，在半導體基底中蝕刻出延伸到介電結構中的第一孔。圖6示出對應於動作1404的一些實施例的剖視圖600。
在動作1406處，在基底的第二側上方形成絕緣結構，從而為基底的內側壁及介電結構的被暴露出的部分加襯。圖7示出對應於動作1406的一些實施例的剖視圖700。
在動作1408處，在絕緣結構上方並沿著絕緣結構的內側壁形成阻擋層。圖8示出對應於動作1408的一些實施例的剖視圖800。
在動作1410處，在阻擋層上方並沿著絕緣結構的內側壁形成臨時阻擋層。圖9示出對應於動作1410的一些實施例的剖視圖900。
在動作1412處，根據阻擋層及臨時阻擋層在介電結構中蝕刻出第二孔。第二孔從介電結構的頂表面延伸到導電結構。圖 10示出對應於動作1412的一些實施例的剖視圖1000。
在動作1414處，移除臨時阻擋層。圖11示出對應於動作1414的一些實施例的剖視圖1100。
在動作1416處，在第一溝槽及第二溝槽內形成基底穿孔(TSV)，使得所述TSV電耦合到導電結構。圖12到圖13示出對應於動作1416的一些實施例的剖視圖1200到1300。
因此，在一些實施例中，本公開涉及一種積體晶片(IC)，所述積體晶片包括：導電結構，沿著半導體基底的第一側設置在介電結構內；絕緣結構，沿著所述半導體基底的內側壁設置，所述半導體基底的所述內側壁延伸穿過所述半導體基底；阻擋層，沿著所述絕緣結構的內側壁設置；以及基底穿孔(TSV)，包括第一部分及第二部分，所述第一部分從所述半導體基底的第二側延伸到從所述絕緣結構的所述內側壁向外突出的所述絕緣結構的水平延伸表面，所述第二部分從所述第一部分延伸到所述導電結構，並且所述第二部分的最大寬度小於所述第一部分的最大寬度。
在一些實施例中，所述介電結構包括相對於所述半導體基底的所述第一側成第一角度的內側壁。在一些實施例中，所述基底穿孔的所述第一部分直接覆蓋所述絕緣結構的所述水平延伸表面。在一些實施例中，所述阻擋層具有最底表面，所述最底表面通過所述基底穿孔的所述第一部分與所述絕緣結構的所述水平延伸表面垂直分離。在一些實施例中，所述絕緣結構的所述水平延伸表面具有在大約70奈米與大約90奈米之間的寬度。在一些實施例中，所述基底穿孔更包括通過所述第一部分與所述第二部分分離的第三部分；且其中所述第三部分的最大寬度小於所述第 一部分的最大寬度。在一些實施例中，所述阻擋層的最底表面直接位於所述基底穿孔的上表面之上。在一些實施例中，所述基底穿孔的所述第一部分具有相對於所述半導體基底的所述第一側成第一角度的側壁，並且所述基底穿孔的所述第二部分包括相對於所述半導體基底的所述第一側成第二角度的側壁，所述第一角度不同於所述第二角度。在一些實施例中，所述阻擋層具有小於所述絕緣結構的高度。
在其他實施例中，本公開涉及一種用於形成積體電路(IC)的方法，所述方法包括：沿著半導體基底的第一側在介電結構內形成導電結構；對所述半導體基底的第二側執行第一蝕刻製程，以形成所述半導體基底的側壁，所述側壁界定延伸到所述介電結構的第一孔；在所述半導體基底的所述第二側上方並沿著所述半導體基底的所述側壁形成絕緣結構；對所述介電結構執行第二蝕刻製程以形成所述介電結構的側壁，所述側壁界定延伸到所述導電結構的第二孔，所述第二孔的最大寬度小於所述第一孔的最大寬度；以及在所述第一孔及所述第二孔內形成基底穿孔(TSV)。
在一些實施例中，所述的方法更包括：在所述第二蝕刻製程之前，在所述絕緣結構上方並沿著所述絕緣結構的內側壁形成阻擋層。在一些實施例中，所述的方法更包括：在所述第二蝕刻製程之前，沿著所述阻擋層的側壁及所述絕緣結構的所述內側壁形成臨時阻擋層。在一些實施例中，所述的方法更包括：在形成所述基底穿孔之前，從所述阻擋層的所述側壁及所述絕緣結構的所述內側壁移除所述臨時阻擋層。在一些實施例中，在執行所 述第二蝕刻製程之後，所述阻擋層、所述絕緣結構及所述介電結構共享共用內側壁。在一些實施例中，所述絕緣結構的水平延伸表面在側向上位於所述第二孔與所述阻擋層的所述側壁之間。在一些實施例中，所述阻擋層具有在所述絕緣結構的頂表面與所述絕緣結構的水平延伸表面之間變化的厚度。
在另一些實施例中，本公開涉及一種形成積體晶片(IC)的方法，所述方法包括：沿著半導體基底的第一側在介電結構內形成導電結構；對所述半導體基底的第二側執行第一蝕刻製程，以形成所述半導體基底的側壁，所述側壁界定延伸到所述介電結構的第一孔；在所述半導體基底的所述第二側上方並沿著所述半導體基底的所述側壁形成絕緣結構；沿著介電層的側壁形成阻擋層；沿著所述阻擋層的側壁及所述絕緣結構的側壁形成臨時阻擋層；對所述介電結構執行第二蝕刻製程，以形成所述介電結構的側壁，所述側壁界定延伸到所述導電結構的第二孔；以及在所述第一孔及所述第二孔內形成導電材料。
在一些實施例中，所述的方法更包括：在所述第二蝕刻製程之後移除所述臨時阻擋層。在一些實施例中，所述的方法更包括：所述臨時阻擋層包含氮化鈦。在一些實施例中，所述第二蝕刻製程移除所述臨時阻擋層的一部分，在所述第二蝕刻製程完成之後，所述臨時阻擋層沿著所述絕緣結構的所述側壁保留。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本 文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:剖視圖
102:介電結構
103:開口
104:導電結構
106:半導體基底
106a:第一側
106b:第二側
108:基底穿孔(TSV)
108h:水平延伸表面
109a:第一部分
109b:第二部分
109c:第三部分
110:絕緣結構
110h:水平延伸表面
112:阻擋層
114:擴散阻擋層

Claims (8)

  1. 一種積體晶片，包括：導電結構，沿著半導體基底的第一側設置在介電結構內；光電二極體，設置在所述半導體基底內；絕緣結構，包括：垂直部分，沿著所述半導體基底的內側壁設置，其中所述半導體基底的所述內側壁延伸穿過所述半導體基底；以及水平部分，沿著所述半導體基底的所述第一側內埋在所述半導體基底中，且從所述半導體基底的所述內側壁向外突出於所述垂直部分；阻擋層，沿著所述絕緣結構的內側壁設置；濾色器，設置在所述阻擋層上且對應所述光電二極體；微透鏡，設置在所述濾色器上；以及基底穿孔，包括：第一部分，沿著所述絕緣結構的所述內側壁延伸且直接覆蓋所述絕緣結構的所述水平部分的水平延伸表面，其中所述水平延伸表面平行於所述半導體基底的所述第一側；以及第二部分，連接所述第一部分且穿過所述絕緣結構的所述水平部分及所述水平部分下方的所述介電結構以延伸到所述導電結構，且所述第二部分的最大寬度小於所述第一部分的最大寬度。
  2. 如請求項1所述的積體晶片，其中所述阻擋層具有最底表面，所述最底表面通過所述基底穿孔的所述第一部分與所述絕緣結構的所述水平延伸表面垂直分離。
  3. 如請求項1所述的積體晶片，其中所述基底穿孔更包括通過所述第一部分與所述第二部分分離的第三部分；且其中所述第三部分的最大寬度小於所述第一部分的最大寬度。
  4. 如請求項1所述的積體晶片，其中所述基底穿孔的所述第一部分具有相對於所述半導體基底的所述第一側成第一角度的側壁，並且所述基底穿孔的所述第二部分包括相對於所述半導體基底的所述第一側成第二角度的側壁，所述第一角度不同於所述第二角度。
  5. 如請求項1所述的積體晶片，更包括：電晶體，設置在所述基底穿孔與所述光電二極體之間的所述半導體基底的所述第一側上。
  6. 一種用於構建積體電路的方法，包括：沿著半導體基底的第一側在介電結構內形成導電結構；對所述半導體基底的第二側執行第一蝕刻製程，以形成所述半導體基底的側壁，所述側壁界定延伸到所述介電結構的第一孔；在所述半導體基底的所述第二側上方並沿著所述半導體基底的所述側壁形成絕緣結構；在所述絕緣結構上方並沿著所述絕緣結構的內側壁形成阻擋層；沿著所述阻擋層的側壁及所述絕緣結構的所述內側壁形成臨時阻擋層；在所述阻擋層、所述臨時阻擋層就位的情況下，對所述介電 結構執行第二蝕刻製程以形成所述介電結構的側壁，所述側壁界定延伸到所述導電結構的第二孔，其中所述第二孔的最大寬度小於所述第一孔的最大寬度，其中在執行所述第二蝕刻製程之後，所述絕緣結構包括：垂直部分，沿著所述半導體基底的所述側壁設置；以及水平部分，沿著所述半導體基底的所述第一側內埋在所述半導體基底中，且從所述半導體基底的所述側壁向外突出於所述垂直部分，且具有平行於所述半導體基底的所述第一側的水平延伸表面，其中所述第二孔從所述水平延伸表面穿過所述水平部分及所述水平部分下方的所述介電結構以延伸到所述導電結構；以及在所述第一孔及所述第二孔內形成基底穿孔。
  7. 如請求項6所述的方法，其中所述阻擋層具有在所述絕緣結構的頂表面與所述絕緣結構的水平延伸表面之間變化的厚度。
  8. 一種形成積體晶片的方法，包括：沿著半導體基底的第一側在介電結構內形成內連結構；在所述半導體基底的第二側上執行第一蝕刻製程，以形成所述半導體基底的側壁，所述側壁界定延伸到所述介電結構的第一孔；在所述半導體基底的所述第二側上方並沿著所述半導體基底的所述側壁形成絕緣結構；沿著所述絕緣結構的側壁形成阻擋層；沿著所述阻擋層的側壁及所述絕緣結構的所述側壁形成臨時 阻擋層；在所述阻擋層、所述臨時阻擋層就位的情況下，對所述介電結構執行第二蝕刻製程，以形成所述介電結構的側壁，所述側壁界定延伸到所述內連結構的第二孔，且所述第二孔的最大寬度小於所述第一孔的最大寬度，其中在執行所述第二蝕刻製程之後，所述絕緣結構包括：垂直部分，沿著所述半導體基底的所述側壁設置；以及水平部分，沿著所述半導體基底的所述第一側內埋在所述半導體基底中，且從所述半導體基底的所述側壁向外突出於所述垂直部分，其中所述第二孔穿過所述水平部分及所述水平部分下方的所述介電結構以延伸到所述導電結構；以及在所述第一孔及所述第二孔內形成導電材料。
TW110108101A 2021-01-15 2021-03-08 具有基底穿孔的積體晶片及其形成方法 TWI849289B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/150,048 US11652025B2 (en) 2021-01-15 2021-01-15 Through-substrate via formation to enlarge electrochemical plating window
US17/150,048 2021-01-15

Publications (2)

Publication Number Publication Date
TW202230605A TW202230605A (zh) 2022-08-01
TWI849289B true TWI849289B (zh) 2024-07-21

Family

ID=80824554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108101A TWI849289B (zh) 2021-01-15 2021-03-08 具有基底穿孔的積體晶片及其形成方法

Country Status (3)

Country Link
US (3) US11652025B2 (zh)
CN (1) CN114267632A (zh)
TW (1) TWI849289B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102821842B1 (ko) * 2020-07-31 2025-06-18 삼성전자주식회사 반도체 소자
US11664301B2 (en) * 2021-03-18 2023-05-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US12431427B2 (en) * 2023-01-09 2025-09-30 Nanya Technology Corporation Semiconductor device structure with liner layer having tapered sidewall and method for preparing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024966A1 (en) * 2004-07-16 2006-02-02 Sanyo Electric Co., Ltd Manufacturing method of semiconductor device
TW201304057A (zh) * 2011-07-06 2013-01-16 United Microelectronics Corp 穿透矽通道結構之製造方法
CN104617036A (zh) * 2015-01-14 2015-05-13 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装中通孔互连的制作方法
US20170154850A1 (en) * 2015-11-30 2017-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for stacked logic performance improvement
US20170200640A1 (en) * 2016-01-12 2017-07-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20190181041A1 (en) * 2017-12-08 2019-06-13 Tokyo Electron Limited High Aspect Ratio Via Etch Using Atomic Layer Deposition Protection Layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
US7902069B2 (en) 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
US8049327B2 (en) 2009-01-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with scalloped sidewalls
US20110155692A1 (en) * 2009-12-30 2011-06-30 Tzong-Liang Yau Method of forming patterns
KR20120056074A (ko) * 2010-11-24 2012-06-01 에스케이하이닉스 주식회사 스토리지노드의 높이를 증가시키는 커패시터 형성 방법
JP5809476B2 (ja) * 2011-07-29 2015-11-11 新明和工業株式会社 成膜装置および成膜方法
CN108022933B (zh) * 2016-10-31 2020-07-28 中芯国际集成电路制造(上海)有限公司 闪存器件及其制造方法
JP2020038932A (ja) * 2018-09-05 2020-03-12 キオクシア株式会社 半導体装置およびその製造方法
KR102576062B1 (ko) * 2018-11-07 2023-09-07 삼성전자주식회사 관통 실리콘 비아를 포함하는 반도체 소자 및 그 제조 방법
US10923397B2 (en) * 2018-11-29 2021-02-16 Globalfoundries Inc. Through-substrate via structures in semiconductor devices
KR102622412B1 (ko) * 2019-07-05 2024-01-09 삼성전자주식회사 관통 홀을 포함하는 반도체 패키지 및 이의 제조 방법
CN113539946B (zh) * 2020-04-16 2023-07-07 长鑫存储技术有限公司 半导体结构及其形成方法
US11862535B2 (en) * 2020-09-16 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate-via with reentrant profile

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024966A1 (en) * 2004-07-16 2006-02-02 Sanyo Electric Co., Ltd Manufacturing method of semiconductor device
TW201304057A (zh) * 2011-07-06 2013-01-16 United Microelectronics Corp 穿透矽通道結構之製造方法
CN104617036A (zh) * 2015-01-14 2015-05-13 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装中通孔互连的制作方法
US20170154850A1 (en) * 2015-11-30 2017-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for stacked logic performance improvement
US20170200640A1 (en) * 2016-01-12 2017-07-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20190181041A1 (en) * 2017-12-08 2019-06-13 Tokyo Electron Limited High Aspect Ratio Via Etch Using Atomic Layer Deposition Protection Layer

Also Published As

Publication number Publication date
US12176266B2 (en) 2024-12-24
US20220230939A1 (en) 2022-07-21
US20250038076A1 (en) 2025-01-30
TW202230605A (zh) 2022-08-01
US20220375828A1 (en) 2022-11-24
CN114267632A (zh) 2022-04-01
US11652025B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
TWI717410B (zh) 半導體結構、製造其的方法及製造密封環結構的方法
TWI503981B (zh) 半導體裝置
TWI420590B (zh) 積體電路結構與其形成方法
US9105706B2 (en) Semiconductor device fabrication method capable of scribing chips with high yield
US11756862B2 (en) Oversized via as through-substrate-via (TSV) stop layer
US12165996B2 (en) Bond pad with enhanced reliability
CN101847597B (zh) 集成电路结构
KR20190087843A (ko) 반도체 장치
TWI849289B (zh) 具有基底穿孔的積體晶片及其形成方法
TW202115850A (zh) 半導體元件結構及其形成方法
KR20120041642A (ko) 반도체 소자
KR20220010852A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI773234B (zh) 積體晶片及其形成方法
CN104795381A (zh) 一种内连线结构及其制备方法
TW202425227A (zh) 半導體結構、半導體裝置及其形成方法
US20250349618A1 (en) Redistribution layer metallic structure and method
JP4587604B2 (ja) 半導体装置の製造方法
CN114914225A (zh) 半导体装置及其制造方法