[go: up one dir, main page]

TWI848705B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI848705B
TWI848705B TW112118199A TW112118199A TWI848705B TW I848705 B TWI848705 B TW I848705B TW 112118199 A TW112118199 A TW 112118199A TW 112118199 A TW112118199 A TW 112118199A TW I848705 B TWI848705 B TW I848705B
Authority
TW
Taiwan
Prior art keywords
fluorine
layer
drive
gate
gate dielectric
Prior art date
Application number
TW112118199A
Other languages
English (en)
Other versions
TW202425071A (zh
Inventor
陳學儒
志安 徐
林宗達
賴蓓盈
許家瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202425071A publication Critical patent/TW202425071A/zh
Application granted granted Critical
Publication of TWI848705B publication Critical patent/TWI848705B/zh

Links

Classifications

    • H10P32/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D64/01332—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/0134—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H10P14/6518—
    • H10P14/6529—
    • H10P50/283—
    • H10P70/23—
    • H10P72/0406—
    • H10P95/90—
    • H10W10/014—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種方法包括移除虛設閘極堆疊以在多個閘極間隔物之間形成溝槽、沉積延伸至溝槽中的閘極介電質及對閘極介電質執行第一處理程序。使用含氟氣體來執行第一處理程序。然後執行第一驅入程序以將含氟氣體中的氟驅趕至閘極介電質中。方法進一步包括：對閘極介電質執行第二處理程序，其中使用含氟氣體來執行第二處理程序；及執行第二驅入程序以將含氟氣體中的氟驅趕至閘極介電質中。在第二驅入程序之後，形成多個導電層以填充溝槽。

Description

半導體裝置的製造方法
本揭露關於一種半導體裝置的製造方法。
半導體裝置被用於諸如個人電腦、手機、數位相機及其他電子設備的多種電子應用中。半導體裝置通常藉由在半導體基板上方順序地沉積絕緣層或介電層、導電層及材料的半導體層及使用微影術對各種材料層進行圖案化以在該些材料層上形成電路組件及元件來製造。
半導體工業繼續經由繼續減小最小特徵大小來改良各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的積體密度，此允許將更多組件整合至給定晶片面積中。然而，由於最小特徵大小減小，額外的問題及要求出現且需要解決。
根據本揭露的一些實施例，一種半導體裝置的製造方法包含：移除虛設閘極堆疊以在多個閘極間隔物之間形 成溝槽；沉積延伸至溝槽中的閘極介電質；對閘極介電質執行第一處理程序，其中使用含氟氣體來執行第一處理程序；執行第一驅入程序以將含氟氣體中的氟驅趕至閘極介電質中；對閘極介電質執行第二處理程序，其中使用含氟氣體來執行第二處理程序；執行第二驅入程序以將含氟氣體中的氟驅趕至閘極介電質中；及在第二驅入程序之後，形成多個導電層以填充溝槽。
根據本揭露的一些實施例，一種半導體裝置的製造方法包含：在多層堆疊的頂表面及多個側面上形成虛設閘極堆疊，其中多層堆疊包含交替設置的複數個犧牲層及複數個奈米結構；移除虛設閘極堆疊以在介電層中形成凹部；移除這些犧牲層；沉積環繞這些奈米結構的多種閘極介電質；在這些閘極介電質上沉積多個功函數層；執行複數個循環，其中這些循環中的每一者包含：形成複數個含氟層，每一含氟層在這些閘極介電質中的一者上；將這些含氟層中的氟驅入至所述閘極介電質中；及移除所述含氟層；及在這些循環之後，形成導電層，其中導電層包含在這些奈米結構之間的多個間隙中的多個部分。
根據本揭露的一些實施例，一種半導體裝置的製造方法包含：在溝槽的相對側上有多個閘極間隔物的情況下在溝槽中形成奈米結構；沉積延伸至溝槽中的閘極介電質以包圍奈米結構，其中閘極介電質包含高k介電材料；及在沉積閘極介電質之後，執行複數個循環，其中這些循環中的每一者包含：使用WF6作為第一製程氣體對閘極介電 質執行處理程序；及在處理程序之後，使用NF3作為第二製程氣體執行蝕刻製程。
10:晶圓
20:基板
20’:基板條
22:多層堆疊
22’:多層堆疊
22A:第一層/犧牲層
22B:第二層/奈米結構
23:溝槽
24:半導體條
26:隔離區域/淺溝槽隔離(STI)區域
26T:頂表面
28:突出鰭狀物
30:虛設閘極堆疊
32:虛設閘極介電質
34:虛設閘極電極
36:硬遮罩
38:閘極間隔物
41:橫向凹部
42:凹部
44:內部間隔物
48:磊晶源極/汲極區域
50:接觸蝕刻終止層(CESL)
52:層間介電質(ILD)
58:凹部
62:閘極介電層
62A:界面層
62B:高k介電層
64:功函數層
66:含氟層
68:氟併入製程
70:區域
78:導電層
80:閘極電極
82:閘極堆疊
84:閘極遮罩
86:層間介電質(ILD)
88A:接觸插塞
88B:接觸插塞
90:矽化物區域
92:GAA電晶體
94:箭頭
95:箭頭
104:實線
106:虛線
108:實線
110:虛線
200:程序流程
202:程序
204:程序
206:程序
208:程序
210:程序
212:程序
214:程序
216:程序
218:程序
220:程序
222:程序
224:程序
226:程序
228:程序
230:程序
232:程序
234:程序
236:程序
238:程序
240:程序
242:程序
302:處理程序302
304:驅入程序
306:殘留物移除程序
308:清洗程序
310:氟併入循環
A1-A1:橫截面
A2-A2:橫截面
B-B:橫截面
21A-21A:橫截面
21B-21B:橫截面
21D-21D:水平面
21E-21E:水平面
S1:間距
本揭示內容的態樣將在結合附圖閱讀時自以下詳細描述最佳地瞭解。請注意，根據產業中的標準方法，各種特徵未按比例繪製。實際上，為了論述清楚起見，各種特徵的尺寸可任意地增大或減小。
第1圖至第4圖、第5A圖、第5B圖、第6A圖、第6B圖、第7A圖、第7B圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖、第10C圖、第11A圖、第11B圖、第12A圖、第12B圖、第13A圖、第13B圖、第14圖至第18圖、第19A圖、第19B圖、第20A圖、第20B圖、第21A圖、第21B圖、第21C圖、第21D圖及第21E圖根據一些實施例圖示形成環繞式閘極(Gate All-Around，GAA)電晶體中的中間階段。
第22圖至第25圖根據一些實施例圖示一些氟併入製程。
第26圖至第27圖根據一些實施例圖示氟的原子百分比分佈。
第28圖根據一些實施例圖示用於形成GAA電晶體的程序流程。
以下揭示內容提供用於實現本揭露的不同特徵的許多不同實施例或實例。組件及配置的特定實例將在下文描述以簡化本揭示內容。當然，這些僅為實例且不欲為限制性的。舉例而言，在隨後的描述中的第一特徵形成於第二特徵上方或上可包括第一特徵及第二特徵係直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間，使得第一特徵及第二特徵不可直接接觸的實施例。另外，本揭示內容可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清楚的目的且本身並不規定所論述的各種實施例及/或組態之間的關係。
此外，為了方便用於描述如諸圖中圖示的一個元件或特徵與另一元件或特徵的關係的描述，在本文中可使用空間相關術語，諸如「下伏」、「在......下」、「下部」、「上覆」、「上部」及類似術語。空間相關術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。設備可另外定向(旋轉90度或處於其他定向)，且本文中所使用的空間相關描述符可類似地加以相應解釋。
提供將氟併入至電晶體中的閘極介電質中的方法。根據一些實施例，形成奈米結構。在該些奈米結構上形成包含複數個高k介電層的複數個閘極介電質。執行氟併入製程以將氟併入至該些高k介電層中，使得該些高k介電層可鈍化，且可修復該些層中的缺陷。氟併入製程可包括 移除製程，使得氟併入製程不導致額外層在該些奈米結構之間的間隙中形成。隨後用導電層填充該些間隙因此能夠無困難地執行。
在本揭示內容的描述中，論述環繞式閘極(Gate All-Around，GAA)電晶體以解釋本揭示內容的概念。本揭示內容的實施例亦可應用於其他類型的電晶體，諸如平面電晶體、鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)及類似物。本文中論述的實施例用於提供實例以使得能夠製造或使用本揭示內容的主題，且一般熟習此項技術者將容易理解在保留在不同實施例的預期範疇內的同時可進行的修改。貫穿各種視圖及說明性實施例，相同的參考數字用於指示相同的元件。儘管方法實施例可論述為按特定次序執行，但其他方法實施例可按任何邏輯次序執行。
第1圖至第4圖、第5A圖、第5B圖、第6A圖、第6B圖、第7A圖、第7B圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖、第10C圖、第11A圖、第11B圖、第12A圖、第12B圖、第13A圖、第13B圖、第14圖至第18圖、第19A圖、第19B圖、第20A圖、第20B圖、第21A圖、第21B圖、第21C圖、第21D圖及第21E圖根據本揭示內容的一些實施例圖示形成GAA電晶體中的中間階段的各種視圖。相應程序亦在如第28圖所示的程序流程200中示意地反映。
參考第1圖，展示出晶圓10的透視圖。晶圓10 包括多層結構，該多層結構包含在基板20上的多層堆疊22。根據一些實施例，基板20為半導體基板，半導體基板可為矽基板、矽鍺(silicon germanium，SiGe)基板或類似基板，儘管可使用其他基板及/或結構，諸如絕緣體上半導體(semiconductor-on-insulator，SOI)、應變SOI、絕緣體上矽鍺或類似者。基板20可經摻雜為p型半導體，儘管在其他實施例中，基板20可經摻雜為n型半導體。
根據一些實施例，多層堆疊22係經由一系列用於沉積交替材料的沉積製程形成。相應程序圖示為第28圖所示的程序流程200中的程序202。根據一些實施例，多層堆疊22包含由第一半導體材料形成的第一層22A及由不同於第一半導體材料的第二半導體材料形成的第二層22B。
根據一些實施例，第一層22A的第一半導體材料由以下各者形成或包含以下各者：SiGe、Ge、Si、GaAs、InSb、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb或類似物。根據一些實施例，第一層22A(例如，SiGe)的沉積係經由磊晶生長，且對應的沉積方法可為氣相磊晶(Vapor-Phase Epitaxy，VPE)、分子束磊晶(Molecular Beam Epitaxy，MBE)、化學氣相沉積(Chemical Vapor deposition，CVD)、低壓化學氣相沉積(Low Pressure CVD，LPCVD)、原子層沉積(Atomic Layer Deposition，ALD)、超高真空化學 氣相沉積(Ultra High Vacuum CVD，UHVCVD)、減壓化學氣相沉積(Reduced Pressure CVD，RPCVD)或類似方法。根據一些實施例，第一層22A形成至範圍在約30Å與約300Å之間的第一厚度。然而，可利用任何合適的厚度而保留在實施例的範疇內。
一旦第一層22A已沉積在基板20上方，第二層22B即沉積在第一層22A上方。根據一些實施例，第二層22B由第二半導體材料形成或包含第二半導體材料，諸如Si、SiGe、Ge、GaAs、InSb、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、這些材料的組合或類似物，其中第二半導體材料不同於第一層22A的第一半導體材料。舉例而言，根據第一層22A為矽鍺的一些實施例，第二層22B可由矽形成，反之亦然。將瞭解，材料的任何合適組合可用於第一層22A及第二層22B。
根據一些實施例，第二層22B係使用一沉積技術在第一層22A上磊晶生長，該沉積技術類似於用於形成第一層22A的沉積技術。根據一些實施例，第二層22B形成至與第一層22A的厚度類似的厚度。第二層22B亦可形成至不同於第一層22A的厚度。根據一些實施例，第二層22B形成至例如範圍在約10Å與約500Å之間的第二厚度。
一旦第二層22B已在第一層22A上方形成，即重複沉積製程以形成多層堆疊22中的剩餘層，直至多層堆疊22中的所要最上層已形成為止。根據一些實施例，第一層 22A的厚度彼此相同或類似，且第二層22B的厚度彼此相同或類似。第一層22A的厚度亦可與第二層22B的厚度相同或不同。根據一些實施例，第一層22A在後續製程中移除，且替代地在整個描述中被稱為犧牲層22A。根據替代性實施例，第二層22B為犧牲層，且在後續製程中移除。
根據一些實施例，有某一(一些)墊氧化物層及硬遮罩層(未示出)，該些層在多層堆疊22上方形成。這些層經圖案化，且用於多層堆疊22的後續圖案化。
參考第2圖，多層堆疊22及下伏基板20的一部分在蝕刻製程中進行圖案化，使得溝槽23形成。相應程序圖示為第28圖所示的程序流程200中的程序204。溝槽23延伸至基板20中。多層堆疊的剩餘部分此後被稱為多層堆疊22’。基板20的一些部分留在多層堆疊22’下，且此後被稱為基板條20’。多層堆疊22’包括半導體層22A及22B。此後，半導體層22A替代地被稱為犧牲層且半導體層22B替代地被稱為奈米結構。多層堆疊22’的多個部分及下伏基板條20’共同被稱為半導體條24。
在上述實施例中，GAA電晶體結構可藉由任何方法來圖案化。舉例而言，該些結構可使用包括雙重圖案化製程或多次圖案化製程的一或多個光微影製程來圖案化。通常，雙重圖案化製程或多次圖案化製程組合光微影製程及自對準製程，從而允許創造具有例如小於使用單一的直接光微影製程另外可獲得的間距的圖案。舉例而言，在一個實施例中，犧牲層形成於基板上方且使用光微影製程來 圖案化。間隔物係使用自對準製程沿著圖案化的犧牲層形成。然後將犧牲層移除，且剩餘間隔物可接著用於對GAA結構進行圖案化。
第3圖圖示隔離區域26的形成，在整個描述中，隔離區域亦被稱為淺溝槽隔離(Shallow Trench Isolation，STI)區域。相應程序圖示為第28圖所示的程序流程200中的程序206。STI區域26可包括襯裡氧化物(未示出)，襯裡氧化物可為經由基板20的表面層的熱氧化形成的熱氧化物。襯裡氧化物亦可為使用例如ALD、高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition，HDPCVD)、CVD或類似方法形成的沉積氧化矽層。STI區域26亦可包括在襯裡氧化物上方的介電材料，其中介電材料可使用可流動化學氣相沉積(Flowable Chemical Vapor Deposition，FCVD)、旋塗塗佈、HDPCVD或類似方法形成。然後可執行諸如化學機械拋光製程或機械研磨製程的平坦化製程以調平介電材料的頂表面，且介電材料的剩餘部分為STI區域26。
然後使STI區域26凹陷，因此半導體條24的頂部部分高於STI區域26的剩餘部分的頂表面26T突出以形成突出鰭狀物28。突出鰭狀物28包括多層堆疊22’及基板條20’的頂部部分。STI區域26的凹陷可經由乾式蝕刻製程來執行，其中使用例如NF3及NH3作為蝕刻氣體。在蝕刻製程期間，可產生電漿。亦可包括氬氣。根據本揭 示內容的替代性實施例，STI區域26的凹陷係使用濕式蝕刻製程來執行。蝕刻化學品可包括例如HF。
參考第4圖，虛設閘極堆疊30及閘極間隔物38在(突出)鰭狀物28的頂表面及側壁上形成。相應程序圖示為第28圖所示的程序流程200中的程序208。虛設閘極堆疊30可包括虛設閘極介電質32及在虛設閘極介電質32上方的虛設閘極電極34。虛設閘極介電質32可藉由氧化突出鰭狀物28的表面部分以形成氧化物層或藉由沉積諸如氧化矽層的介電層來形成。虛設閘極電極34可例如使用聚矽或非晶矽來形成，且亦可使用諸如非晶碳的其他材料。
虛設閘極堆疊30中的每一者亦可包括在虛設閘極電極34上方的一個(或複數個)硬遮罩層36。硬遮罩層36可由氮化矽、氧化矽、碳氮化矽、碳氮化矽、氧碳氮化矽或其多層。虛設閘極堆疊30可橫跨單個或複數個突起鰭狀物28及突起鰭狀物28之間的STI區域26。虛設閘極堆疊30亦具有垂直於突出鰭狀物28的縱向方向的縱向方向。虛設閘極堆疊30的形成包括形成一虛設閘極介電層、在該虛設閘極介電層上方沉積一虛設閘極電極層、沉積一或多個硬遮罩層及然後經由圖案化製程對形成的層進行圖案化。
接下來，閘極間隔物38在虛設閘極堆疊30的側壁上形成。根據本揭示內容的一些實施例，閘極間隔物38由諸如氮化矽(SiN)、氧化矽(SiO2)、碳氮化矽(SiCN)、 氧氮化矽(SiON)、氧碳氮化矽(SiOCN)或類似物的介電材料形成，且可具有單層結構或包括複數個介電層的多層結構。閘極間隔物38的形成過程可包括沉積一個或複數個介電層，然後對該(該些)介電層執行各向異性蝕刻製程。介電層的剩餘部分為閘極間隔物38。
第5A圖及第5B圖圖示第4圖所示的結構的橫截面圖。第5A圖圖示第4圖中的參考橫截面A1-A1，該橫截面穿過突出鰭狀物28的未被閘極堆疊30及閘極間隔物38覆蓋的部分，且垂直於閘極長度方向。亦圖示出在突出鰭狀物28的側壁上的閘極間隔物38。第5B圖圖示第4圖中的參考橫截面B-B，該參考橫截面平行於突出鰭狀物28的縱向方向。
參考第6A圖及第6B圖，突出鰭狀物28的不直接下伏於虛設閘極堆疊30及閘極間隔物38的部分經由蝕刻製程而凹陷以形成凹部42。相應程序圖示為第28圖所示的程序流程200中的程序210。舉例而言，乾式蝕刻製程可使用C2F6、CF4、SO2、HBr、Cl2及O2的混合物、HBr、Cl2、O2及CH2F2的混合物或類似物來執行以蝕刻多層半導體堆疊22'及下伏的基板條20’。凹部42的底部至少與多層半導體堆疊22’的底部齊平，或可低於多層半導體堆疊22’的底部(如第6B圖所示)。蝕刻可為各向異性的，使得多層半導體堆疊22’的面向凹部42的側壁係豎直且筆直的，如第6B圖所示。
參考第7A圖及第7B圖，犧牲半導體層22A橫 向地凹陷以形成橫向凹部41，該些橫向凹部自各自的上覆及下伏奈米結構22B的邊緣凹陷。相應程序圖示為第28圖所示的程序流程200中的程序212。犧牲半導體層22A的橫向凹陷可使用蝕刻劑經由濕式蝕刻製程來達成，該蝕刻劑對犧牲半導體層22A的材料(例如，矽鍺(SiGe))的選擇性比對奈米結構22B及基板20的材料(例如，矽(Si))強。舉例而言，在犧牲半導體層22A由矽鍺形成且奈米結構22B由矽形成的實施例中，濕式蝕刻製程可使用諸如氫氯酸(hydrochloric acid，HCl)的蝕刻劑來執行。濕式蝕刻製程可使用浸鍍法或噴灑法或類似者來執行，且可使用任何合適的製程溫度(例如，在約400℃與約600℃之間)及合適的製程時間(例如，在約100秒與約1,000秒之間)來執行。根據替代性實施例，犧牲半導體層22A的橫向凹陷係經由各向同性乾式蝕刻製程或乾式蝕刻製程與濕式蝕刻製程的組合來執行。
第8A圖及第8B圖圖示內部間隔物44的形成。相應程序圖示為第28圖所示的程序流程200中的程序214。形成過程包括沉積延伸至凹部41中的間隔物層，及執行蝕刻製程以移除在凹部41外的內部間隔物層的部分，因而留下凹部41中的內部間隔物44。內部間隔物44可由SiOCN、SiON、SiOC、SiCN或類似物形成或包含SiOCN、SiON、SiOC、SiCN或類似物。內部間隔物44亦可為多孔的，使得該些內部間隔物具有低於例如約3.5的低k值。根據一些實施例，間隔物層的蝕刻可經由 濕式蝕刻製程來執行，在濕式蝕刻製程中，蝕刻化學品可包括H2SO4、稀釋的HF、氨溶液(NH4OH，在水中的氨)或類似物，或其組合。
參考第9A圖及第9B圖，磊晶源極/汲極區域48在凹部42中形成。相應程序圖示為第28圖所示的程序流程200中的程序216。根據一些實施例，源極/汲極區域48可對用作為對應GAA電晶體的通道的奈米結構22B施加應力，由此改良效能。根據一些實施例，對應電晶體為n型的，且磊晶源極/汲極區域48相應地藉由摻雜n型摻雜劑而形成為n型的。舉例而言，矽磷(SiP)、矽碳磷(SiCP)或類似物可生長以形成磊晶源極/汲極區域48。在將凹部42用磊晶區域48填充之後，磊晶區域48的進一步生長導致磊晶區域48水平地擴展，且小刻面可形成。磊晶區域48的進一步生長亦可導致相鄰的磊晶區域48彼此合併。
在磊晶製程之後，磊晶區域48可用n型雜質進一步佈植以形成源極區域及汲極區域，該些區域亦使用參考數字48表示。根據本揭示內容的替代性實施例，當磊晶區域48在磊晶期間用n型雜質原位摻雜時，跳過佈植製程，且磊晶區域48亦為源極/汲極區域。
第10A圖、第10B圖及第10C圖圖示結構在接觸蝕刻終止層(Contact Etch Stop Layer，CESL)50及層間介電質(Inter-Layer Dielectric，ILD)52形成之後的橫截面圖。第10A圖、第10B圖及第10C圖分別自與第4圖中的橫截面A2-A2、B-B及A1-A1相同的 橫截面獲得。相應程序圖示為第28圖所示的程序流程200中的程序218。CESL 50可由氧化矽、氮化矽、碳氮化矽或類似物形成，且可使用CVD、ALD或類似方法形成。ILD 52可包括使用例如FCVD、旋塗塗佈、CVD或任何其他合適的沉積方法形成的介電材料。ILD 52可由含氧介電材料形成，含氧介電材料金額為使用作為前驅物的四乙基正矽酸鹽(Tetra Ethyl Ortho Silicate，TEOS)、磷矽酸鹽玻璃(Phospho-Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)、硼摻雜磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)、未摻雜矽酸鹽玻璃(Undoped Silicate Glass，USG)或類似物形成的基於氧化矽的材料。
在後續製程中，替代閘極堆疊形成以替代虛設閘極堆疊30。參考第11A圖及第11B圖，諸如CMP製程或機械研磨製程的平坦化製程經執行以調平ILD 52的頂表面。相應程序圖示為第28圖所示的程序流程200中的程序220。根據一些實施例，平坦化製程可移除硬遮罩36以顯露虛設閘極電極34，如第11B圖所示。根據替代性實施例，平坦化製程可顯露硬遮罩36且在硬遮罩36終止。根據一些實施例，在平坦化製程之後，虛設閘極電極34(或硬遮罩36)、閘極間隔物38及ILD 52的頂表面在各種製程變化內彼此齊平。
接下來，虛設閘極電極34(及硬遮罩36，若剩餘)在一或多個蝕刻製程中移除，使得凹部58形成，如第12A 圖及第12B圖所示。相應程序圖示為第28圖所示的程序流程200中的程序222。凹部58中的虛設閘極介電質32的部分亦被移除。根據一些實施例，虛設閘極電極34及虛設閘極介電質32係經由乾式蝕刻製程移除。舉例而言，蝕刻製程可使用反應氣體來執行，該(該些)反應氣體以比IDL 52快的速率選擇性地蝕刻虛設閘極電極34。每一凹部58暴露及/或上覆於多層堆疊22’的部分，該些部分包括隨後完成的奈米FET中的未來通道區域。多層堆疊22’的對應部分處於磊晶源極/汲極區域48的相鄰對之間。
犧牲層22A然後被移除以使凹部58在奈米結構22B之間延伸，且所得結構在第13A圖及第13B圖中示出。相應程序圖示為第28圖所示的程序流程200中的程序224。犧牲層22A可使用蝕刻劑藉由諸如濕式蝕刻製程的各向異性蝕刻製程來移除，該些蝕刻劑對犧牲層22A的材料具有選擇性。與犧牲層22A相比，奈米結構22B、基板20、STI區域26保持相對未蝕刻。根據犧牲層22A包括例如SiGe且奈米結構22B包括例如Si或SiC的一些實施例，四甲基氫氧化銨(tetra methyl ammonium hydroxide，TMAH)、氫氧化銨(ammonium hydroxide，NH4OH)或類似物可用於移除犧牲層22A。將瞭解，儘管第13A圖及後續諸圖圖示奈米結構22B的橫截面係矩形的，但奈米結構22B可具有圓形拐角，如第13A圖中的虛線所示。
參考第14圖，閘極介電質62形成。相應程序圖 示為第28圖所示的程序流程200中的程序226。根據一些實施例，閘極介電質62中的每一者包括界面層62A及在界面層62A上的高k介電層62B。界面層62A可由氧化矽形成或包含氧化矽，該界面層可經由諸如ALD或CVD的保形沉積製程來沉積。根據替代性實施例，界面層62A經由熱氧化來形成。當經由熱氧化形成時，在STI區域26的頂表面上的界面層62A的多個部分不會形成。根據一些實施例，高k介電層62B包含一或多個介電層。舉例而言，高k介電層62B可包括金屬氧化物或鉿、鋁、鎬、鑭、錳、鋇、鈦、鉛的矽酸鹽，或其組合。
第15圖圖示功函數層64的形成。相應程序圖示為第28圖所示的程序流程200中的程序228。功函數層64在所得電晶體為n型電晶體時可為n型功函數層，或在所得電晶體為p型電晶體時可為p型功函數層。根據一些實施例，功函數層64為n型功函數層，且可由TiAlC、TiAl、TiAlN、TaAl、TaAlN、TaAlC或類似物形成或包含TiAlC、TiAl、TiAlN、TaAl、TaAlN、TaAlC或類似物。替代地，功函數層64為p型功函數層，且可由TiN、TaN、TiSiN、WCN、MOCN或其組合形成或包含TiN、TaN、TiSiN、WCN、MOCN或其組合。根據一些實施例，諸如TiN層或TiSiN層的封蓋層(未示出)在功函數層64與閘極介電質62之間形成(且接觸該兩者)。根據替代性實施例，功函數層64與閘極介電質62實體接觸，兩者之間沒有封蓋層。功函數層64的形成可包括原子 層沉積(Atomic Layer Deposition，ALD)、化學氣相沉積(Chemical Vapor Deposition，CVD)或類似方法。
根據一些實施例，如第15圖所示，功函數層64在如第16圖所示的後續氟併入製程68之前形成。對應的氟併入製程68亦將參考第22圖及第24圖在後續段落中論述。根據替代性實施例，功函數層64在如第16圖所示的後續氟併入製程68之後形成。對應的氟併入製程68將參考第23圖及第25圖在後續段落中論述。功函數層64因此在第15圖中圖示為虛的，以指示該功函數層可以或不可在此時及在執行氟併入製程68時形成。
參考第16圖，氟併入製程68執行。相應程序圖示為第28圖所示的程序流程200中的程序230。氟併入製程68用於將氟併入至高k介電層62B中，使得高k介電層62B鈍化，且修復高k介電層62B中的缺陷。根據一些實施例，作為氟併入製程68的結果，含氟層66可形成。
第22圖至第24圖根據各種實施例圖示一些實例氟併入製程68的細節。第22圖至第24圖所示的結構的部分可對應於如第16圖所示的區域70。
第22圖圖示在形成功函數層64之後執行的實例氟併入製程68。相應地，功函數層64為表面層，而閘極介電質62(包括高k介電層62B及界面層62A)及奈米結構22B在功函數層64下。氟併入製程68可包含使用包 含氟化鎢(WF6)的含氟氣體執行的處理程序302。根據一些實施例，處理程序302在真空室中執行，且使用純的含氟氣體且不添加其他氣體或使用實質上純的含氟氣體(例如，在真空室中的所有氣體中，含氟氣體的原子半分比大於約90%、95%或99%)來執行。根據替代性實施例，載體氣體被添加至含氟氣體。載體氣體可包括N2、Ar、He或類似物，或其組合。處理程序302亦可在可能真空或非真空的爐子中執行。
根據一些實施例，處理程序302包含在升高的晶圓溫度下執行的熱處理程序，升高的晶圓溫度可在約250℃與約600℃之間的範圍內。根據替代性實施例，處理程序302包含在真空室中執行的電漿處理。真空室中的壓力可在約約0.5托與約50托之間的範圍內。處理程序302可持續在約1秒與約600秒的範圍內的一段時間。根據另外的替代性實施例，處理程序302包含熱處理程序及電漿處理程序兩者，如上文所論述。
作為處理程序302的結果，含氟氣體可吸附在功函數層64的表面上，此可(或不可)導致含氟層66的沉積。當使用WF6時，含氟層66亦包含鎢。諸如SiH4、B2H6、H2或類似物或其組合的其他氣體亦可添加至處理程序302中所用的製程氣體以幫助含氟層66的沉積。所得的含氟層66可為連續層，而下伏層的覆蓋範圍等於100%。替代地，含氟層66可具有小於100%的下伏層覆蓋範圍，其中下伏層的一些部分經由含氟層66暴露，如第22圖中示 意性地圖示。
進一步參考第22圖，氟驅入程序304執行。氟驅入程序304可在執行處理程序302所在的同一環境(諸如真空室或爐子)中原位地執行。替代地，氟驅入程序304可在不同於執行處理程序302所在的環境中非原位地執行。舉例而言，氟驅入程序304可在另一真空室或爐子中執行。氟驅入程序304可在升高的晶圓溫度下執行，升高的晶圓溫度可高於或等於處理程序302的晶圓溫度。舉例而言，氟驅入程序304的晶圓溫度可在約400℃與約650℃之間的範圍內。在氟驅入程序304期間，可導電諸如N2、Ar、He、Ne或類似物的氣體以防止功函數層604氧化。
處理程序302中所用的含氟氣體在氟驅入程序304期間可停止。替代地，亦傳導含氟氣體，但流動速率低於處理中的含氟氣體的流動速率。在驅入程序304中，真空室中的壓力(若使用)可在約0.5托與約760托(一個大氣壓)之間的範圍內。氟驅入程序304可持續在約1秒與約600秒的範圍內的一段時間。
根據替代性實施例，不執行氟驅入程序。由於處理程序302包含熱處理程序及/或電漿處理程序，因此在處理程序302期間，氟仍可擴散至功函數層64及閘極介電層62中。
在氟驅入程序304中，氟及鎢被驅趕至(擴散至)功函數層64、閘極介電質62及可能的奈米結構22B中。鎢較重且因此具有比氟低的擴散速率。相應地，在氟驅入 程序304之後，含氟層66具有未擴散的一些剩餘部分。因此執行殘留物移除程序306以移除含氟層66的殘留物。在殘留物移除程序306期間，停止處理程序302中所用的含氟製程氣體(諸如WF6)。根據一些實施例，殘留物移除程序306可使用包含氟化氮(NF3)的蝕刻氣體來執行。根據一些實施例，殘留物移除程序306在真空室中執行，且使用純的或實質上純的蝕刻氣體來執行，不添加其他氣體。舉例而言，蝕刻氣體(諸如NF3)的原子百分比可大於真空室中的所有氣體的約90%、95%或99%。根據替代性實施例，載體氣體被添加至諸如NF3的蝕刻氣體。載體氣體可包括N2、Ar、He或類似物。
根據一些實施例，殘留物移除程序306包含在升高的晶圓溫度下執行的熱蝕刻製程，升高的晶圓溫度可在約250℃與約600℃之間的範圍內。根據一些實施例，殘留物移除程序306包含在真空室中執行的電漿蝕刻製程。真空室的壓力可在約0.5托與約50托之間的範圍內。作為蝕刻製程的結果，剩餘的含氟層66可完全移除，或可部分地移除而留下較小的殘留物部分。
處理程序302、氟驅入程序304及殘留物移除程序306共同被稱為氟併入循環310。根據一些實施例，在氟併入循環310之後，製程進行回至程序302，且執行一或多個氟併入循環310。氟併入循環310的總數可為2、3、4、5或更大。
經由氟併入循環310來併入氟(其中含氟層66在 每一循環中移除)具有一些有利特徵。相鄰奈米結構22B之間的間隙具有小間距S1(第15圖)，尤其在閘極介電層62及功函數層64形成之後。為了使足夠的氟擴散至閘極介電層中，含氟層66可為厚的。然而，厚的含氟層66可能阻擋間隙，且沉積在上覆奈米結構22B上的含氟層66可與沉積在下伏奈米結構22B上的含氟層66合併。合併可防止後續層沉積至間隙中，從而導致效能降級及可靠性降級。
藉由在氟併入循環310中的每一者中執行殘留物移除程序306，間隙在合併發生之前被清洗。此外，氟驅入程序304可導致殘留物含氟層66中的氟濃度降低。藉由移除含氟層66及形成新的含氟層66，氟得到補充，且更多氟可擴散至高k介電層62，因此改良缺陷修復程序中的效率。
進一步參考第22圖，在氟併入循環310之後，執行清洗程序308。若鎢在之前的殘留物移除程序306中未完全移除，則清洗程序308可移除功函數層64上的鎢。清洗程序308可包含濕式蝕刻製程或乾式蝕刻製程。根據一些實施例，清洗程序308係使用包含含氧化劑的溶液(該溶液可包括去離子水及氧化劑)的蝕刻化學品執行。舉例而言，蝕刻化學品可包含H2O2、DiO3、NH4OH、H2O2及H2O的混合物、NH4OH與O3的混合物、HCl與H2O2的混合物、HCl與O3的混合物或類似物。含氧化劑的溶液中的氧化劑的濃度可在約20%與約50%之間的範圍內。 清洗程序308可在範圍在約18℃與約80℃之間的溫度下執行。
第23圖根據替代性實施例圖示氟併入製程68。第23圖所示的程序與第22圖所示的程序基本上相同，以下除外：在第23圖中，氟併入製程68係對閘極介電層62執行，且在功函數層64形成之前執行。本文中未重複氟併入製程68的細節。
第24圖根據替代性實施例圖示氟併入製程68。第24圖所示的程序與第22圖所示的程序基本上相同，以下除外：改為使用WF6來執行處理程序302，且在處理程序302中使用NF3。此外，殘留物含氟層66(其含有吸附的NF3)係薄的。在驅入程序304之後，殘留物甚至更薄。因此，不執行殘留物移除程序。
如第24圖所示，執行處理程序302。處理程序302與參考第22圖論述的處理程序302基本上相同，以下除外：NF3替換WF6以作為含氟氣體。在處理程序302之後，諸如NF3的含氟氣體的流動停止或流動速率降低，且執行驅入程序304。驅入程序304的細節可參考第22圖中的驅入程序304發現。驅入程序304亦可在比處理程序302高(或相同)的晶圓溫度下執行。處理程序302及驅入程序304共同被稱為氟併入循環310。重複氟併入循環310。
第25圖根據另外的替代性實施例圖示氟併入製程68。第25圖所示的程序與第24圖所示的程序基本上相同， 以下除外：在第25圖所示的製程中，氟併入製程68係對閘極介電層62執行，且在功函數層64形成之前執行。氟併入製程68的細節可參考先前論述發現，且在本文中未重複。
第17圖圖示在如參考第22圖至第25圖論述的氟併入製程68已執行之後的結構。功函數層64可能在先前程序中已形成，或可能尚未形成。若功函數層64已形成，則程序進行至第18圖所示的製程。否則，若功函數層64尚未形成，則功函數層64將在氟併入製程68之後且在第18圖所示的製程之前形成。相應程序圖示為第28圖所示的程序流程200中的程序232。
參考第18圖，導電層78在功函數層64上方形成。相應程序圖示為第28圖所示的程序流程200中的程序234。導電層78可包括或不包括諸如TiN層的阻擋層。導電層78可進一步包括在剩餘凹部58未完全填充的情況下填充該些剩餘凹部的填充金屬。導電層78可包括含金屬的材料，諸如鈷、釕、鋁、鎢、其組合及/或其多層。
參考第19A圖及第19B圖，在填充凹部58之後，執行諸如CMP製程或機械研磨製程的平坦化製程以移除閘極介電質62及閘極電極80的材料的多餘部分，該些多餘部分在ILD 52的頂表面上方。導電層78的剩餘部分形成閘極電極80的部分。閘極電極80及閘極介電質62共同被稱為閘極堆疊82。
接下來，如第20A圖及第20B圖所示，閘極堆疊 82凹陷，使得凹部直接在閘極堆疊82上方及閘極間隔物38的相對部分之間形成。在凹部中的每一者中填充包含一層或多層介電材料(諸如氮化矽、氧氮化矽或類似物)的閘極遮罩84，繼而進行平坦化製程以移除在ILD 52上方延伸的介電材料的多餘部分。相應程序圖示為第28圖所示的程序流程200中的程序236。
如第20A圖及第20B圖進一步所圖示，IDL 86沉積在ILD 52上方及閘極遮罩84上方。相應程序圖示為第28圖所示的程序流程200中的程序238。蝕刻終止層(未示出)可以或不可在ILD 86形成之前沉積。根據一些實施例，ILD 86經由FCVD、CVD、PECVD或類似方法形成。ILD 86由介電材料形成，介電材料可選自氧化矽、PSG、BSG、BPSG、USG或類似物。
在第21A圖及第21B圖中，ILD 86、ILD 52、CESL 50及閘極遮罩84經蝕刻以形成暴露磊晶源極/汲極區域48及/或閘極堆疊82的表面的凹部(由接觸插塞88A及88B佔據)。該些凹部可使用各向異性蝕刻製程經由蝕刻形成。
在凹部形成之後，矽化物區域90(第21B圖)在源極/汲極區域48上方形成。相應程序圖示為第28圖所示的程序流程200中的程序240。根據一些實施例，矽化物區域90係藉由以下操作來形成：首先沉積能夠與下伏磊晶源極/汲極區域48的半導體材料(例如，矽、矽鍺或鍺)反應以形成矽化物及/或鍺化物區域的金屬層(未示出)，然 後執行熱退火製程以形成矽化物區域90。金屬可包括鎳、鈷、鈦、鉭、鉑、鎢或類似物。沉積的金屬的未反應部分接著例如經由蝕刻製程移除。
接觸插塞88B接著在矽化物區域90上方形成。此外，接觸插塞88A(亦可被稱為閘極接觸插塞)亦在凹部中形成，且在閘極電極80上方且接觸閘極電極80。相應程序圖示為第28圖所示的程序流程200中的程序242。雖然第21B圖圖示接觸插塞88A及88B在同一橫截面中，但在各種實施例中，接觸插塞88A及88B可在不同橫截面中形成，由此降低彼此短路的風險。GAA電晶體92因此形成。
第21C圖圖示第21A圖及第21B圖所示的結構的透視圖，其中第21A圖及第21B圖所示的橫截面圖自分別自第21C圖中的橫截面21A-21A及21B-21B獲得。第22圖、第23圖、第24圖及第25圖為根據一些實施例圖示一些氟併入製程。
第26圖根據一些實施例圖示閘極堆疊82中的氟原子百分比，其中X軸表示第21B圖中的箭頭94的方向上的距離。第26圖對應於功函數層64在氟併入製程68執行之前形成的實施例。由於含氟層66(第16圖、第22圖及第24圖)經移除，因此在導電層78形成之前的一時間，峰值氟原子百分比可在功函數層64的外表面處。由於氟擴散至導電層78中，因此在最終電晶體92中，峰值氟原子百分比可在功函數層64中，如虛線106所示，或在 功函數層64與導電層78之間的界面處，如實線104所示。此外，氟原子百分比在導電層78中比在功函數層64及閘極介電質62中更陡。
第27圖根據一些實施例圖示閘極堆疊82中的氟原子百分比，其中X軸亦表示第21B圖中的箭頭94的方向上的距離。第27圖對應於功函數層64在氟併入製程68之後形成的實施例。由於含氟層66(第16圖、第22圖及第24圖)經移除，因此在導電層78形成之前的一時間，峰值氟原子百分比可在閘極介電質62的外表面處。由於擴散，在最終電晶體92中，峰值氟原子百分比可在閘極介電質62中，如虛線110所示，或在閘極介電質62與功函數層64之間的界面處，如實線108所示。此外，氟原子百分比在功函數層64及導電層78中可比在閘極介電質62中更陡。
如自組合的第13B圖及第16圖所瞭解，在執行氟併入製程68時，ILD 52及閘極間隔物38已經形成，且因此亦具有併入的氟。ILD 52及閘極間隔物38的接收氟的表面具有比更陡部分高的氟濃度。舉例而言，在第21B圖中的箭頭95的方向上，氟濃度可連續地降低，類似於第26圖及第27圖中的氟分佈的左邊部分的分佈。
本揭示內容的實施例具有一些有利特徵。藉由將氟併入至閘極介電質中，高k介電層中的缺陷被修復。經由包括移除含氟層的循環式氟併入製程，反復地移除含氟層，且補充具有較高氟濃度的新含氟層。相應地，至閘極介電 質中的氟併入更高效。
根據本揭示內容的一些實施例，一種方法包含：移除一虛設閘極堆疊以在多個閘極間隔物之間形成一溝槽；沉積延伸至該溝槽中的一閘極介電質；對該閘極介電質執行一第一處理程序，其中使用一含氟氣體來執行該第一處理程序；執行一第一驅入程序以將該含氟氣體中的氟驅趕至該閘極介電質中；對該閘極介電質執行一第二處理程序，其中使用該含氟氣體來執行該第二處理程序；執行一第二驅入程序以將該含氟氣體中的氟驅趕至該閘極介電質中；及在該第二驅入程序之後，形成多個導電層以填充該溝槽。
在一實施例中，該方法進一步包含：在該第一驅入程序之後，移除由於該第一處理程序形成的一第一含氟層；及在該第二驅入程序之後，移除由於該第二處理程序形成的一第二含氟層。在一實施例中，該方法進一步包含：在移除該第二含氟層之後，執行一清洗程序以進一步移除該第一含氟層及該第二含氟層的殘留物。在一實施例中，該含氟氣體包含氟化鎢，且該第一含氟層及該第二含氟層中進一步包含鎢。
在一實施例中，該含氟氣體包含氟化氮。在一實施例中，該方法進一步包含：在該閘極介電質上沉積一功函數層，其中該第一處理程序及該第二處理程序係對該功函數層執行。在一實施例中，該方法進一步包含：在該第一處理程序及該第二處理程序之後，在該閘極介電質上沉積 一功函數層。在一實施例中，該第一驅入程序包含一退火製程。在一實施例中，該方法進一步包含：在該第二驅入程序之後，對該閘極介電質執行一第三處理程序，其中該第三處理程序係使用該含氟氣體執行；及執行一第三驅入程序以將該含氟氣體中的氟驅趕至該閘極介電質中。
根據本揭示內容的一些實施例，一種方法包含：在一多層堆疊的一頂表面及多個側面上形成一虛設閘極堆疊，其中該多層堆疊包含交替設置的複數個犧牲層及複數個奈米結構；移除該虛設閘極堆疊以在一介電層中形成一凹部；移除該些犧牲層；沉積環繞該些奈米結構的多種閘極介電質；在該些閘極介電質上沉積多個功函數層；執行複數個循環，其中該些循環中的每一者包含：形成複數個含氟層，每一含氟層在該些閘極介電質中的一者上；將該些含氟層中的氟驅入至該些閘極介電質中；及移除該些含氟層；及在該些循環之後，形成一導電層，其中該導電層包含在該些奈米結構之間的多個間隙中的多個部分。
在一實施例中，該形成該些含氟層包含使用WF6作為一製程氣體來處理該些閘極介電質。在一實施例中，該移除該些含氟層係使用NF3作為一蝕刻氣體來執行。在一實施例中，在該些循環中的每一者中，在該驅入之前形成的該些含氟層全部被移除。
在一實施例中，該驅入氟包含一退火製程。在一實施例中，該形成該些含氟層在一第一晶圓溫度下執行，且該驅入氟在高於該第一晶圓溫度的一第二晶圓溫度下執行。 在一實施例中，該移除該些含氟層經由乾式蝕刻製程來執行，且其中該方法進一步包含：在該些循環之後，執行一濕式蝕刻製程以蝕刻該些含氟層的殘留物。在一實施例中，該些循環係對該些功函數層執行。
根據本揭示內容的一些實施例，一種方法包含：在一溝槽的相對側上有多個閘極間隔物的情況下在該溝槽中形成一奈米結構；沉積延伸至該溝槽中的一閘極介電質以包圍該奈米結構，其中該閘極介電質包含一高k介電材料；及在沉積該閘極介電質之後，執行複數個循環，其中該些循環中的每一者包含：使用WF6作為一第一製程氣體對該閘極介電質執行一處理程序；及在該處理程序之後，使用NF3作為一第二製程氣體執行一蝕刻製程。在一實施例中，該方法進一步包含該些循環中的每一者中的一驅入程序，其中該驅入程序係在該處理程序之後且在該蝕刻製程之前執行。在一實施例中，該處理程序導致一含鎢及氟層留在該閘極介電質上，且其中該蝕刻製程導致該含鎢及氟層被蝕刻。
前述內容概述幾個實施例的特徵，使得熟習此項技術者可更好地理解本揭露的態樣。熟習此項技術者應瞭解，該些技術者可容易將本揭露用作為設計或修改用於實現與本文中介紹的實施例的相同目的及/或達成與本文中介紹的實施例的相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此等等效構造不背離本揭露的精神及範疇，且該些技術者可在不背離本揭露的精神及範疇的情 況下作出本文中的各種改變、取代及改動。
200:程序流程
202:程序
204:程序
206:程序
208:程序
210:程序
212:程序
214:程序
216:程序
218:程序
220:程序
222:程序
224:程序
226:程序
228:程序
230:程序
232:程序
234:程序
236:程序
238:程序
240:程序
242:程序

Claims (10)

  1. 一種半導體裝置的製造方法，包含：移除一虛設閘極堆疊以在多個閘極間隔物之間形成一溝槽；沉積延伸至該溝槽中的一閘極介電質；對該閘極介電質執行一第一處理程序，其中使用一含氟氣體來執行該第一處理程序；執行一第一驅入程序以將該含氟氣體中的氟驅趕至該閘極介電質中；對該閘極介電質執行一第二處理程序，其中使用該含氟氣體來執行該第二處理程序；執行一第二驅入程序以將該含氟氣體中的氟驅趕至該閘極介電質中；及在該第二驅入程序之後，形成多個導電層以填充該溝槽。
  2. 如請求項1所述之半導體裝置的製造方法，進一步包含：在該第一驅入程序之後，移除由於該第一處理程序形成的一第一含氟層；及在該第二驅入程序之後，移除由於該第二處理程序形成的一第二含氟層。
  3. 如請求項2所述之半導體裝置的製造方法， 進一步包含：在移除該第二含氟層之後，執行一清洗程序以進一步移除該第一含氟層及該第二含氟層的殘留物。
  4. 如請求項2所述之半導體裝置的製造方法，其中該含氟氣體包含氟化鎢，且該第一含氟層及該第二含氟層中更包含鎢。
  5. 如請求項1所述之半導體裝置的製造方法，進一步包含：在該閘極介電質上沉積一功函數層，其中該第一處理程序及該第二處理程序係對該功函數層執行。
  6. 如請求項1所述之半導體裝置的製造方法，進一步包含：在該第二驅入程序之後，對該閘極介電質執行一第三處理程序，其中該第三處理程序係使用該含氟氣體執行；及執行一第三驅入程序以將該含氟氣體中的氟驅趕至該閘極介電質中。
  7. 一種半導體裝置的製造方法，包含：在一多層堆疊的一頂表面及多個側面上形成一虛設閘極堆疊，其中該多層堆疊包含交替設置的複數個犧牲層及複數個奈米結構；移除該虛設閘極堆疊以在一介電層中形成一凹部；移除該些犧牲層； 沉積環繞該些奈米結構的多種閘極介電質；在該些閘極介電質上沉積多個功函數層；執行複數個循環，其中該些循環中的每一者包含以下步驟：形成複數個含氟層，每一含氟層在該些閘極介電質中的一者上；將該些含氟層中的氟驅入至該些閘極介電質中；及移除該些含氟層；及在該些循環之後，形成一導電層，其中該導電層包含在該些奈米結構之間的多個間隙中的多個部分。
  8. 如請求項7所述之半導體裝置的製造方法，其中在該些循環中的每一者中，在該驅入步驟之前形成的該些含氟層全部被移除。
  9. 一種半導體裝置的製造方法，包含：在該溝槽的相對側上有多個閘極間隔物的情況下在一溝槽中形成一奈米結構；沉積延伸至該溝槽中的一閘極介電質以包圍該奈米結構，其中該閘極介電質包含一高k介電材料；及在沉積該閘極介電質之後，執行複數個循環，其中該些循環中的每一者包含以下步驟：使用WF6作為一第一製程氣體對該閘極介電質執行一處理程序；及 在該處理程序之後，使用NF3作為一第二製程氣體來執行一蝕刻製程。
  10. 如請求項9所述之半導體裝置的製造方法，進一步包含該些循環中的每一者中的一驅入程序，其中該驅入程序係在該處理程序之後且在該蝕刻製程之前執行。
TW112118199A 2022-08-24 2023-05-16 半導體裝置的製造方法 TWI848705B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263373405P 2022-08-24 2022-08-24
US63/373,405 2022-08-24
US202263382021P 2022-11-02 2022-11-02
US63/382,021 2022-11-02
US18/150,861 2023-01-06
US18/150,861 US20240071767A1 (en) 2022-08-24 2023-01-06 Volume-less Fluorine Incorporation Method

Publications (2)

Publication Number Publication Date
TW202425071A TW202425071A (zh) 2024-06-16
TWI848705B true TWI848705B (zh) 2024-07-11

Family

ID=89844462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112118199A TWI848705B (zh) 2022-08-24 2023-05-16 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US20240071767A1 (zh)
KR (1) KR20240028313A (zh)
DE (1) DE102023107809B4 (zh)
TW (1) TWI848705B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12166074B2 (en) * 2021-07-09 2024-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure in semiconductor device and method of forming the same
US20250185268A1 (en) * 2023-11-30 2025-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of fabrication thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190096681A1 (en) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Structure Passivating Species Drive-In Method and Structure Formed Thereby
US20190341297A1 (en) * 2017-03-30 2019-11-07 Intel Corporation Back side processing of integrated circuit structures to form insulation structure between adjacent transistor structures
TW202211308A (zh) * 2020-08-31 2022-03-16 台灣積體電路製造股份有限公司 半導體元件的製造方法
TW202230806A (zh) * 2020-12-24 2022-08-01 南韓商三星電子股份有限公司 積體電路裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626505B2 (en) * 2019-06-27 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric inner spacers in multi-gate field-effect transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190341297A1 (en) * 2017-03-30 2019-11-07 Intel Corporation Back side processing of integrated circuit structures to form insulation structure between adjacent transistor structures
US20190096681A1 (en) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Structure Passivating Species Drive-In Method and Structure Formed Thereby
TW202211308A (zh) * 2020-08-31 2022-03-16 台灣積體電路製造股份有限公司 半導體元件的製造方法
TW202230806A (zh) * 2020-12-24 2022-08-01 南韓商三星電子股份有限公司 積體電路裝置

Also Published As

Publication number Publication date
TW202425071A (zh) 2024-06-16
KR20240028313A (ko) 2024-03-05
US20240071767A1 (en) 2024-02-29
US20250349545A1 (en) 2025-11-13
DE102023107809A1 (de) 2024-02-29
DE102023107809B4 (de) 2025-10-09

Similar Documents

Publication Publication Date Title
US20250349545A1 (en) Volume-less fluorine incorporation method
TW202217974A (zh) 半導體裝置及其形成方法
US20250142900A1 (en) Gate oxide of nanostructure transistor with increased corner thickness
US20240379777A1 (en) NFET with Aluminum-Free Work-Function Layer and Method Forming Same
TWI858540B (zh) 積體電路結構及其形成方法
TWI864964B (zh) 半導體裝置及其形成方法
TWI886854B (zh) 半導體元件及其製造方法
TWI884616B (zh) 半導體裝置的製造方法
TWI807711B (zh) 積體電路結構及其形成方法
KR102904300B1 (ko) 트랜지스터들의 문턱 전압들을 튜닝하기 위한 처리
TWI876954B (zh) 半導體裝置與其製作方法
KR102918950B1 (ko) 나노 시트 손실을 감소시키기 위한 마스크의 선택적 퇴적
US20250287625A1 (en) Nanostructure profile in gaa and the methods of forming the same
CN117316768A (zh) 无体积氟掺入方法