[go: up one dir, main page]

TWI848501B - 檢測電路之檢測方法 - Google Patents

檢測電路之檢測方法 Download PDF

Info

Publication number
TWI848501B
TWI848501B TW112100188A TW112100188A TWI848501B TW I848501 B TWI848501 B TW I848501B TW 112100188 A TW112100188 A TW 112100188A TW 112100188 A TW112100188 A TW 112100188A TW I848501 B TWI848501 B TW I848501B
Authority
TW
Taiwan
Prior art keywords
test
circuit
tested
value
signal
Prior art date
Application number
TW112100188A
Other languages
English (en)
Other versions
TW202429087A (zh
Inventor
汪光夏
Original Assignee
黑澤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 黑澤科技股份有限公司 filed Critical 黑澤科技股份有限公司
Priority to TW112100188A priority Critical patent/TWI848501B/zh
Application granted granted Critical
Publication of TWI848501B publication Critical patent/TWI848501B/zh
Publication of TW202429087A publication Critical patent/TW202429087A/zh

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本發明係為一種檢測電路之檢測方法,其應用於檢測一待測電路,本發明藉由提供一測試電源至一待測電路之至少一線路之一輸入端,該待測電路於一測試時間內經由該至少一探針元件耦接該至少一線路之一輸出端,而測得一測試訊號,且該測試時間對應於該至少一線路之一線路材料特性。如此即可檢測該待測電路之可量化電性並可讓該至少一線路於對應之測試時間中完成測試。

Description

檢測電路之檢測方法
本發明係關於一種測試方法,特別是一種檢測電路之檢測方法,其係用以檢測待測電路之元件電性及線路電性。
積體電路(integrated circuit,IC)或晶片(Chip)的製造會先經過上游的IC設計公司提出對應之電路設計方案,中游的半導體代工廠依據IC設計公司之電路設計方案提供對應之半導體製程進行代工製造,再接續由下游之封裝測試廠對半導體代工廠所代工生產之積體電路(integrated circuit,IC)或晶片(Chip)進行電路測試,因此電路測試對於積體電路(integrated circuit,IC)或晶片(Chip)的製造過程屬於不可或缺的其中一階段。不論是傳統封裝型態還是晶圓級封裝,在積體電路(integrated circuit,IC)或晶片(Chip)的晶圓型態與封裝型態,都必須經過一個特定的測試程序,以確保積體電路(integrated circuit,IC)或晶片(Chip)的內部中每一電子元件都正常運作。
進一步地,積體電路(integrated circuit,IC)或晶片(Chip)設置於電路板上後,電路板上的電路佈局亦是需要測試與驗證,例如:印刷電路板(PCB)的電路測試與電路驗證,現今更是利用自動化測試機台(Automatic test equipment, ATE),應用於自動化測試電路板上的電子零件,甚至是測試電路板上的積體電路(integrated circuit,IC)或晶片(Chip)。
然而,測試過程中,不外乎是利用探針進行接觸電路板上的測試墊或腳位,而測試電壓有可能導致火花產生,自動化測試機台並未能有一個有效量化數據提供給測試人員了解。例如:日本電產理德股份有限公司之中國專利號第CN104422860B之檢測裝置為利用判定部判斷恆定電流源提供恆定電流至待測電路並以待測電路之測試電壓是否維持一電壓斜度判斷待測電路是否不良,卻未能獲得確切之可量化數值。
除此之外,待測電路之線路材料不同會導致待測電路之線路的極化反應時間不同,甚至超過一般待測電路之測試時間,因而導致待測電路於測試時間過後方才發生的線路缺陷並未能被偵測到。
基於上述之問題,本發明提供一種檢測電路之檢測方法,其藉由一測試電源提供至一待測電路之至少一線路之一輸入端,並經由至少一探針元件於該至少一線路之一輸出端耦接並量測,並讓該待測電路於該至少一線路之線路材料特性所對應之一測試時間內產生一測試訊號,藉此讓檢測電路可從待測電路取得可量化數據並可在對應之測試時間中完成測試。
本發明之一目的,在於提供一種檢測電路,其藉由一探針元件耦接一待測電路,並提供一測試電源至該待測電路之一輸入端,以讓該待測電路之一輸出端產生一測試訊號至該探針元件,以在一測試時間內取得對應之測試訊 號,且該測試時間對應於該待測電路之一線路材料特性,因而可從待測待測電路取得可量化數據並可在對應之測試時間中完成測試。
針對上述之目的,本發明提供一種檢測電路之檢測方法,其應用於檢測一待測電路,該待測電路上設有至少一線路。
本發明進一步提供一實施例,其在於當該測試訊號於一升壓階段且一降壓數值大於一第一門檻值時,該測試訊號為對應於該待測電路之一第一異常狀態,當該測試訊號於一飽和階段且該降壓數值大於一第二門檻值時,該測試訊號為對應於該待測電路之一第二異常狀態。
本發明進一步提供一實施例,其在於該測試訊號於一第一異常狀態之一第一測試阻抗值大於該測試訊號於一第二異常狀態之一第二測試阻抗值。
本發明進一步提供一實施例,其在於該第一測試阻抗值與該第二測試阻抗值大於該測試訊號於一正常狀態之一第三測試阻抗值
本發明進一步提供一實施例,其在於該第一測試阻抗值為100歐姆至10k歐姆。
本發明進一步提供一實施例,其在於該測試電源為100伏特至350伏特。
本發明進一步提供一實施例,其在於該測試時間大於該待測電路之一極化反應時間。
本發明進一步提供一實施例,其在於該線路材料特性具有一極化參數,該極化參數對應於該極化反應時間。
本發明進一步提供一實施例,其在於該測試電源為一電流源,該測試電源為5毫安培至20毫安培。
本發明進一步提供一實施例,其在於該至少一線路更耦接一電子元件。
10:檢測電路
12:感測電路
122:探針元件
124:測試訊號
14:電源量測單元
142:輸出元件
16:開關模組
20:處理單元
30:待測電路
32:電子元件
34:線路
342:輸入端
344:輸出端
CTRL:控制訊號
DI1:第一漏電流值
DI2:第二漏電流值
DV1:第一異常電壓值
DV2:第二異常電壓值
ID1:第一上升值
ID2:第二上升值
IS:電流訊號
P:測試電源
SEN:感測訊號
SW:切換控制訊號
TH1:第一門檻值
TH2:第二門檻值
VD1:第一下降值
VD2:第二下降值
VS:電壓訊號
第1圖:其為本發明之一實施例之流程圖;第2圖:其為本發明之一實施例之檢測電路檢測待測電路之電路示意圖;第3A圖:其為本發明之一實施例之正常狀態之訊號曲線圖;第3B圖:其為本發明之一實施例之異常狀態之訊號曲線圖;第4A圖:其為本發明之另一實施例之正常狀態之訊號曲線圖;第4B圖:其為本發明之另一實施例之異常狀態之訊號曲線圖;第5圖:其為本發明之另一實施例之開關模組開路之示意圖;第6圖:其為本發明之另一實施例之開關模組導通之示意圖;第7A圖:其為本發明之另一實施例之正常狀態之訊號曲線圖;第7B圖:其為本發明之另一實施例之異常狀態之訊號曲線圖;第8A圖:其為本發明之另一實施例之正常狀態之訊號曲線圖;以及第8B圖:其為本發明之另一實施例之異常狀態之訊號曲線圖。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明,說明如後:
在說明書及請求項當中使用了某些詞彙指稱特定的元件,然,所屬本發明技術領域中具有通常知識者應可理解,同一個元件可能會用不同的名詞稱呼,而且,本說明書及請求項並不以名稱的差異作為區分元件的方式,而是以元件在整體技術上的差異作為區分的準則。在通篇說明書及請求項當中所提及的「包含」為一開放式用語,故應解釋成「包含但不限定於」。再者,「耦接」一詞在此包含任何直接及間接的連接手段。因此,若文中描述一第一裝置耦接一第二裝置,則代表第一裝置可直接連接第二裝置,或可透過其他裝置或其他連接手段間接地連接至第二裝置。
有鑑於上述先前技術中,自動化檢測裝置並未能提供可量化之檢測數據,因而無法提供可量化數值讓使用者直觀地了解電路檢測狀況。
在下文中,將藉由圖式來說明本發明之各種實施例來詳細描述本發明。然而本發明之概念可能以許多不同型式來體現,且不應解釋為限於本文中所闡述之例示性實施例。
首先,請參閱第1圖,其為本發明之一實施例之流程圖。如圖所示,本發明之檢測電路之檢測方法之步驟包含:步驟S10:提供測試電源傳導至待測電路之線路之輸入端;步驟S20:利用探針元件耦接待測電路之線路之輸出端;以及步驟S30:待測電路於測試時間內經由探針元件耦接並產生測試訊號。
請一併參閱第2圖,其為本發明之一實施例之系統示意圖。如圖所示,本發明之一實施例之檢測電路10為包含一感測電路12與一電源量測單元14,本實施例之檢測電路10為用於檢測一待測電路30,例如:檢測印刷電路板上的待測電路、晶圓上的積體電路等,待測電路30包含一電子元件32與一線路34,電子元件32設置於線路34上,又或者待測電路30上僅有線路34,其中線路34包含一輸入端342與一輸出端344,因而讓輸入端342用於耦接電源量測單元14之一輸出元件142,且輸出端344用於耦接感測電路12之一探針元件122。此外,本實施例之檢測電路10更進一步包含一控制處理單元20,其耦接感測電路12以及電源量測單元14,因而接收來自於感測電路12之感測訊號SEN,以及經由一控制訊號CTRL控制電源量測單元14。
復參閱第1圖,本發明之檢測方法先執行步驟S10,於步驟S10中,如第2圖所示,電源量測單元14提供一測試電源P經輸出元件142與輸入端342傳輸至待測電路30,接續執行步驟S20,探針元件122為耦接於輸出端344,用於讓感測電路12經由探針元件122感測輸出端344之訊號。
接續於步驟S30中,如第2圖至第3B圖所示,待測電路30於一測試時間TS內接收到致能電位(ON)之測試電源P,並對應產生一測試訊號124,也就是控制處理單元20控制電源量測單元14於測試時間TS內致能測試電源P,因而讓待測電路30產生測試訊號124,並經輸出端344傳導至探針元件122,以傳送測試訊號124至感測電路12,因而產生感測訊號SEN至控制處理單元20,控制處理單元20即依據感測訊號SEN取得待測電路30之一異常狀態或一正常狀態。
其中,檢測電路10之測試時間TS對應於待測電路30之線路34之一線路材料特性,特別是一極化反應時間對應之一極化參數,也就是在古典電磁學 裏,當給線路34施加一個電場時,線路34內部正負電荷會相對位移,因而會產生電偶極,這現象稱為電極化(electric polarization)。本實施例之測試電源P在提供至線路34的過程中,相當於測試電源P之電場施加於線路34上,此時,線路34響應外電場而極化的程度,可以用電極化率(electric susceptibility,χe)來衡量,電極化率又可以用來計算物質的電容率,因此本實施例所述之極化參數即為電極化率,由於一般線路34之材料為選自於金屬,例如:金、銀、鎳、錫、鋁、鎵、銦或其組合,因此線路34即會依據其極化參數與測試電源P而出現電極化之現象,線路34於測試電源P通過且超過該極化反應時間後,即受到電場之影響而發生極化。
本實施例之測試訊號124分為電壓訊號VS與電流訊號IS,而本實施例之測試電源P於正常狀態下為100伏特至350伏特之電壓(即充壓飽和穩態後),當感測電路12感測到異常時,電源量測單元14即切換測試電源P為一電流源,該電流源為一定電流,該定電流為1毫安培至30毫安培之間之一定值。
測試電源P提供至待測電路30之方式可區分為直接施加定電壓至待測電路30,或提供升壓至待測電路30,而逐步升壓至上限值。
待測電路30於正常狀態下,如第3A圖所示,電壓訊號VS與電流訊號IS於正常狀態下,不會出現起伏,即相當於定電壓與定電流之情況,即使出現起伏,但電壓訊號VS之電位下降值並未超出或等於一第一門檻值TH1,而電流訊號IS之電流上升值並未超出或等於一第二門檻值TH2。
待測電路30於一異常狀態下,如第3B圖所示,電壓訊號VS與電流訊號IS於異常狀態下,會出現超出或等於第一門檻值TH1與第二門檻值TH2之起伏,當電壓訊號VS之電位下降值超出或等於第一門檻值TH1時,電流訊號IS之電 流上升值會超出或等於一第二門檻值TH2,即當電壓訊號VS降低至一第一下降值VD1而超出第一門檻值TH1時,電流訊號IS會上升至一第一上升值ID1而超出第二門檻值TH2,如此即表示測試訊號124處於第一異常狀態。
另外,如第3B圖所示,電壓訊號VS會出現一第二下降值VD2,第二下降值VD2會小於第一下降值VD1,電流訊號IS對應出現之一第二上升值ID2亦是小於第一上升值ID1,同時第二下降值VD2會等於第一門檻值TH1,而第二上升值ID2會等於第二門檻值TH2,即當電壓訊號VS降低至第二下降值VD2而等於第一門檻值TH1時,電流訊號IS會上升至第二上升值ID2而等於第二門檻值TH2,如此即表示測試訊號124處於第二異常狀態,因此電壓訊號VS於出現第一下降值VD1或第二下降值VD2,電流訊號IS會相對應出現第一上升值ID1或第二上升值ID2。本實施例中,線路34於測試電源P通過且超過該極化反應時間後,因而讓測試訊號124出現第二下降值VD2與第二上升值ID2,也就是說本實施例之測試時間TS大於線路34之極化反應時間,因而讓感測電路12測得第二下降值VD2與第二上升值ID2
其中,電流訊號IS為表示漏電流,基於電阻為電壓除以電流,會如下式(一)。
Figure 112100188-A0305-02-0010-1
第一下降值VD1與第一上升值ID1即求得一第一測試阻抗值RD1,第二下降值VD2與第二上升值ID2即求得一第二測試阻抗值RD2,藉此第一測試阻抗值RD1大於第二測試阻抗值RD2,且因正常狀態並不會出現漏電流與下降值,因此令測試訊號124於正常狀態時為對應一第三測試阻抗值R,第一測試阻抗值RD1與第二測試阻抗值RD2皆會大於第三測試阻抗值R,而第一測試阻抗值RD1即對應於測試訊號124之第一異常狀態,第二測試阻抗值RD2即對應於測試訊號124之第二 異常狀態,其中第一測試阻抗值RD1為100歐姆(Ω)至10千歐姆(kΩ),第二測試阻抗值RD2為100歐姆(Ω)至1千歐姆(kΩ)。
一併參閱第2圖、第4A圖與第4B圖,其為本發明之一實施例之檢測電路檢測待測電路之電路示意圖以及另一實施例之正常狀態與異常狀態之訊號曲線圖。如圖所示,檢測電路10更可讓電源量測單元14以升壓之測試電源P提供至待測電路30,進一步參閱第4A圖,以升壓之測試電源P提供至待測電路30的情況下,當感測電路12測得之電壓訊號VS與電流訊號IS於正常狀態時,不會出現訊號振盪起伏。而進一步參閱第4B圖,當待測電路30有異常狀態時,感測電路12即會透過探針元件122測得之測試訊號124之電壓訊號VS與電流訊號IS具有異常訊號,例如:一第一異常電壓值DV1、一第二異常電壓值DV2、一第一漏電流值DI1與一第二漏電流值DI2。
其中,第一異常電壓DV1與第一漏電流值DI1會出現在電壓訊號VS處於升壓階段,第二異常電壓值DV2與第二漏電流值DI2會出現在電壓訊號VS於飽和階段,也就是當測試電源P升壓至上限值時,相當於施加定電壓至待測電路30時會出現第二異常電壓值DV2與第二漏電流值DI2。
如第2圖所示,上述之實施例為控制處理單元20直接控制電源量測單元14,除此之外,本發明之檢測電路10更可進一步結合控制開關模組16,以控制測試電源P是否提供至待測電路30。
請參閱第5圖與第6圖,其為本發明之另一實施例之開關模組開路與開關模組導通之電路示意圖。如第5圖所示,當該開關模組16為開路時,該電源量測單元14並未能提供測試電源P至該待測電路30,而如第6圖所示,當開關模組16導通時,與該電源量測單元14即可將測試電源P提供至待測電路30,因此一 併參閱第1圖,於步驟S30中,該電源量測單元14提供測試電源P,經輸出元件142供電至該待測電路30而對應產生測試訊號124至探針元件122,因而傳導至感測電路12,藉此傳導感測訊號SEN至控制處理單元20。
其中,本實施例之開關模組16為一電晶體開關元件或複數個電晶體開關元件,例如:場效電晶體(FET)、雙極性電晶體(BJT)或介面場效電晶體(JFET),開關模組16為依據待測電路30之輸入端342與輸出端344之數量決定電晶體開關元件之數量。
在測試電源P為定電壓且待測電路30為正常狀態的情況下,如第7A圖所示,測試電源P之高準位(ON)即在待測電路30之測試時間TS內,而開關控制訊號SW即表示開關模組16之切換期間,ON即表示開關模組16導通,OFF即表示開關模組16開路而截止,電壓訊號VS即表示感測電路12所取得之電壓準位,當出現正常阻值R時該電源量測單元14會將該測試電源P切換至一電壓源(例如:100V至350V電壓源),此時電壓訊號VS即未出現任何下降電位,其對應於待測電路30之一正常狀態。在測試電源P為定電壓且待測電路30為異常狀態的情況下,如第7B圖所示,當電壓訊號VS出現第一下降值VD1或第二下降值VD2以及電流訊號IS相對應出現第一上升值ID1或第二上升值ID2時,電源量測單元14將該測試電源P切換至一電流源,經輸出元件142供電至待測電路30。
在測試電源P為升壓電源且待測電路30為正常狀態的情況下,如第8A圖所示,在開關控制訊號SW之導通(ON)期間內,電壓訊號VS即未出現任何下降電位。在測試電源P為升壓電源且待測電路30為異常狀態的情況下,如第8B圖所示,當電壓訊號VS出現第一異常電壓值DV1或第二異常電壓值DV2時,電源量測單元14將該測試電源P切換至一電流源,經輸出元件142供電至待測電路30。
因此由以上所述之實施例可知,本發明藉由在待測電路之至少一線路之一線路材料特性對應之一測試時間內完成測試,因而測得對應之測試訊號124,即取得對應之電壓訊號VS與電流訊號IS,因而避免測試時間短於待測電路之至少一線路之極化反應時間,也就是避免漏測線路受外電場而極化的情況下發生電位變化及對應之電流變化,因而讓測試時間可大於極化反應時間。
綜上所述,本發明提供一種檢測電路之檢測方法,其藉由提供一測試電源至一待測電路並將一探針元件耦接至待測電路,並於待測電路之線路的一線路材料特性對應之測試時間內取得一測試訊號,藉此取得待測電路之可量化數據並在待測電路對應之測試時間內完成測試,因而避免誤差或錯誤。
故本發明實為一具有新穎性、進步性及可供產業上利用者,應符合我國專利法專利申請要件無疑,爰依法提出發明專利申請,祈 鈞局早日賜准專利,至感為禱。
惟以上所述者,僅為本發明之較佳實施例而已,並非用來限定本發明實施之範圍,舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
10:檢測電路
12:感測電路
122:探針元件
124:測試訊號
14:電源量測單元
142:輸出元件
20:處理單元
30:待測電路
32:電子元件
34:線路
342:輸入端
344:輸出端
CTRL:控制訊號
P:測試電源
SEN:感測訊號

Claims (9)

  1. 一種檢測電路之檢測方法,其應用於檢測一待測電路,該待測電路上設有至少一線路,該檢測電路之檢測方法包含:提供一測試電源傳導至該待測電路之該至少一線路之一輸入端;利用至少一探針元件耦接該待測電路之該至少一線路之一輸出端;該待測電路於一測試時間內經由該至少一探針元件耦接並依據一極化參數使該測試時間大於該待測電路之一極化反應時間,產生一測試訊號;其中,該測試時間對應於該至少一線路之一線路材料特性,該線路材料特性具有該極化參數。
  2. 如請求項1所述之檢測電路之檢測方法,其中當該測試訊號於一升壓階段且一降壓數值大於一第一門檻值時,該測試訊號為對應於該待測電路之一第一異常狀態,當該測試訊號於一飽和階段且該降壓數值大於一第二門檻值時,該測試訊號為對應於該待測電路之一第二異常狀態。
  3. 如請求項2所述之檢測電路之檢測方法,其中該測試訊號於一第一異常狀態之一第一測試阻抗值大於該測試訊號於一第二異常狀態之一第二測試阻抗值。
  4. 如請求項3所述之檢測電路之檢測方法,其中該第一測試阻抗值與該第二測試阻抗值大於該測試訊號於一正常狀態之一第三測試阻抗值。
  5. 如請求項3或4所述之檢測電路之檢測方法,其中該第一測試阻抗值為100歐姆至10千歐姆。
  6. 如請求項1所述之檢測電路之檢測方法,其中該測試電源為100伏特至350伏特。
  7. 如請求項1所述之檢測電路之檢測方法,其中該極化參數對應於該極化反應時間。
  8. 如請求項1所述之檢測電路之檢測方法,其中該測試電源為一電流源,該測試電源為5毫安培至20毫安培。
  9. 如請求項1所述之檢測電路之檢測方法,其中該至少一線路更耦接一電子元件。
TW112100188A 2023-01-04 2023-01-04 檢測電路之檢測方法 TWI848501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112100188A TWI848501B (zh) 2023-01-04 2023-01-04 檢測電路之檢測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112100188A TWI848501B (zh) 2023-01-04 2023-01-04 檢測電路之檢測方法

Publications (2)

Publication Number Publication Date
TWI848501B true TWI848501B (zh) 2024-07-11
TW202429087A TW202429087A (zh) 2024-07-16

Family

ID=92928762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100188A TWI848501B (zh) 2023-01-04 2023-01-04 檢測電路之檢測方法

Country Status (1)

Country Link
TW (1) TWI848501B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060061368A1 (en) * 2002-11-19 2006-03-23 University Of Utah Research Foundation. Device and method for detecting anomolies in a wire and related sensing methods
CN101799507A (zh) * 2009-02-10 2010-08-11 迈克珂来富株式会社 印刷线路板检查装置和检查方法
TW201508287A (zh) * 2013-08-27 2015-03-01 日本電產理德股份有限公司 檢測裝置
US20150154993A1 (en) * 2010-09-27 2015-06-04 International Business Machines Corporation Methods and systems for detecting esd events in cabled devices
TW201530146A (zh) * 2013-10-31 2015-08-01 Nidec Read Corp 接觸端子的維修方法及檢測裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060061368A1 (en) * 2002-11-19 2006-03-23 University Of Utah Research Foundation. Device and method for detecting anomolies in a wire and related sensing methods
CN101799507A (zh) * 2009-02-10 2010-08-11 迈克珂来富株式会社 印刷线路板检查装置和检查方法
US20150154993A1 (en) * 2010-09-27 2015-06-04 International Business Machines Corporation Methods and systems for detecting esd events in cabled devices
TW201508287A (zh) * 2013-08-27 2015-03-01 日本電產理德股份有限公司 檢測裝置
TW201530146A (zh) * 2013-10-31 2015-08-01 Nidec Read Corp 接觸端子的維修方法及檢測裝置

Also Published As

Publication number Publication date
TW202429087A (zh) 2024-07-16

Similar Documents

Publication Publication Date Title
KR920002875B1 (ko) 집적 회로 전송 검사 시스템 및 방법
CN112164359B (zh) 一种显示装置及其检测方法
CN101454680A (zh) 基板检查装置和基板检查方法
JPH01112179A (ja) 回路板検査装置および方法
JP6314392B2 (ja) 測定装置および測定方法
CN101825651A (zh) 探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
CN110579701A (zh) 一种集成芯片的引脚连通性的检测方法
CN108279325A (zh) 用以测试电路芯片的探针卡模块
TWI383160B (zh) 電性連接瑕疵偵測系統及方法
TWI848501B (zh) 檢測電路之檢測方法
CN209822634U (zh) 晶圆测试电路单元及晶圆测试电路、晶圆
US7479793B2 (en) Apparatus for testing semiconductor test system and method thereof
CN102778628A (zh) 集成电路芯片及其测试方法
CN205506989U (zh) 点屏治具
JP2004077167A (ja) 半導体素子の接続状態検査方法及び接続状態検査装置
CN118294705A (zh) 检测电路的检测方法
TWI824686B (zh) 檢測電路
CN101241160B (zh) 电子元件测试座的检测装置及其检测方法
CN108226750A (zh) 防止探针卡烧针的方法
US7295031B1 (en) Method for non-contact testing of marginal integrated circuit connections
TWI904901B (zh) 雜訊限制電壓之檢測方法
JP2014163851A (ja) オープン検出端子付き半導体集積回路
TWI837998B (zh) 訊號切換及驗證裝置和訊號驗證系統
CN106824832A (zh) 一种检测装置及其使用方法