[go: up one dir, main page]

TWI848325B - 一種儲存單元組及其製造方法 - Google Patents

一種儲存單元組及其製造方法 Download PDF

Info

Publication number
TWI848325B
TWI848325B TW111126886A TW111126886A TWI848325B TW I848325 B TWI848325 B TW I848325B TW 111126886 A TW111126886 A TW 111126886A TW 111126886 A TW111126886 A TW 111126886A TW I848325 B TWI848325 B TW I848325B
Authority
TW
Taiwan
Prior art keywords
electrode
resistive
storage unit
layer
resistive storage
Prior art date
Application number
TW111126886A
Other languages
English (en)
Other versions
TW202327045A (zh
Inventor
邱泰瑋
單利軍
沈鼎瀛
Original Assignee
大陸商廈門半導體工業技術研發有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廈門半導體工業技術研發有限公司 filed Critical 大陸商廈門半導體工業技術研發有限公司
Publication of TW202327045A publication Critical patent/TW202327045A/zh
Application granted granted Critical
Publication of TWI848325B publication Critical patent/TWI848325B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本案公開了一種儲存單元組及其製造方法，該儲存單元組通過在上下兩個阻變儲存單元之間共享一個電極，並通過該電極共享一條線路；然後，再通過另一個不共享的電極接入不同線路，從而實現上下疊加但可獨立操控的兩個阻變儲存單元。一方面，該儲存單元組可形成1T2R的儲存單元陣列，在不增加電晶體的個數的前提下，即可大幅提高儲存單元的個數，從而提高系統的儲存容量；另一方面，通過共享一個電極，還可節省一個電極的空間，更好地滿足元件微縮化需求。此外，由於在元件整合度相同的陣列中，雙層疊加結構可使得導線長度減半，從而使得IR壓降(IR drop)大大減少。

Description

一種儲存單元組及其製造方法 相關申請的交叉引用：
本案基於申請號為202111566060.6、申請日為2021年12月20日的中國專利申請提出，並主張該中國專利申請的優先權，該中國專利申請的全部內容在此引入本案作為參考。
本案涉及半導體元件領域，尤其涉及一種儲存單元組及其製造方法。
阻變式記憶體(Resistive Random Access Memory，RRAM)的基本結構包括頂電極、阻變層和底電極，通常使用自底而上逐層疊加的1T1R(one Transistor one Resistor)的儲存單元。
採用上述結構的阻變式記憶體整合度(integration level)低，若以平面式的方式提高元件整合度，勢必需要擴大晶片面積，但目前對半導體元件的需求更趨向於微縮化。
此外，1T1R的儲存單元會導致金屬導線較長，因而導致產生IR壓降(IR drop)現象。
針對上述技術問題，本申請人創造性地提供了一種儲存單元組及其製備方法。
根據本案實施例的第一方面，提供一種儲存單元組，該儲存單元組包括：第一阻變儲存單元，第一阻變儲存單元包括第一電極、第一阻變層和第二電極，第一電極通過第一金屬層連接有第一線路，第二電極連接有第二線路，第一線路和第二線路共同實現對第一阻變儲存單元的獨立控制；第二阻變儲存單元，第二阻變儲存單元包括第二電極、第二阻變層和第三電極，第三電極通過第二金屬層連接有第三線路，第三線路和第二線路共同實現對第二阻變儲存單元的獨立控制；其中，第一阻變儲存單元與第二阻變儲存單元共享第二電極。
在一可實施方式中，第一阻變儲存單元為開口向上的溝槽結構。
在一可實施方式中，第二阻變儲存單元包括側壁保護層。
在一可實施方式中，第一線路為第一位元線，第二線路為第一源線，第三線路為第二位元線。
在一可實施方式中，第一線路為第一源線，第二線路為第一位元線，第三線路為第二源線。
在一可實施方式中，第一金屬層、第二電極和第二金屬層為三層交叉陣列結構。
根據本案實施例的第二方面，提供一種儲存單元組的製造方法，該方法包括：在基板之上形成第一阻變儲存單元，第一阻變儲存單元包括第一電極、第一阻變層和第二電極，基板包括第一金屬層，第一金屬層連接有第一線路，第一電極與第一金屬層連接；在第二電極之上形成第二阻變儲存單元，第二阻變儲存單元包括第二電極、第二阻變層和第三電極，使得第二阻變儲存單元與第一阻變儲存單元共享第二電極；在第三電極之上，形成第二金屬層； 對儲存單元組進行佈線，使得第二電極與第二線路相連，第二線路可與第一線路共同實現對第一阻變儲存單元的獨立控制，使得第二金屬層與第三線路連接，第三線路和第二線路共同實現對第二阻變儲存單元的獨立控制。
在一可實施方式中，在基板之上形成第一阻變儲存單元，包括：在基板之上形成具有開口向上的溝槽結構的第一阻變儲存單元。
在一可實施方式中，在第二電極之上形成第二阻變儲存單元，包括：在第二電極之上形成具有側壁保護層的第二阻變儲存單元。
在一可實施方式中，在製造過程中，使得第一金屬層、第二電極和第二金屬層為三層交叉陣列結構。
本案實施例一種儲存單元組及其製造方法，該儲存單元組通過在上下兩個阻變儲存單元之間共享一個電極，並通過該電極共享一條線路；然後，再分別通過另一個不共享的電極接入不同線路，從而實現上下疊加但可獨立操控的兩個阻變儲存單元。
一方面，該儲存單元組可形成1T2R的儲存單元陣列，在不增加電晶體的個數的前提下，即可大幅提高儲存單元的個數，從而提高系統的儲存容量；另一方面，通過共享一個電極，還可節省一個電極的空間，更好地滿足元件微縮化需求。此外，由於在元件整合度相同的陣列中，雙層疊加結構可使得導線長度減半，從而使得IR壓降(IR drop)大大減少。
需要理解的是，本案實施例的實施並不需要實現上面的全部有益效果，而是特定的技術方案可以實現特定的技術效果，並且本案實施例的其他實施方式還能夠實現上面未提到的有益效果。
R1、R3、R5:第一阻變儲存單元
R2、R4、R6:第二阻變儲存單元
101:第一金屬層
104:第一電極
106:第一阻變層
107:第一儲氧層
108:第二電極
110:第二儲氧層
111:第二阻變層
112:第三電極
114:第二金屬層
208:第二電極
209:隔斷
201、201”:第一金屬層
202:絕緣層/介電層
203、203':孔洞
204、204'、204”:第一電極/底電極
205、205':孔洞
206、206'、206":第一阻變層
207、207'、207":第一儲氧層
208':頂電極/共享電極
210、210'、210":第二儲氧層
211、211'、211":第二阻變層
212、212'、212":第三電極/頂電極
213、213'、213:側壁保護層
214、214”:第二金屬層
BL1:第一位元線
BL2:第二位元線
S1010~S1040:步驟
S11010~S110170:步驟
SL:源線
SL2:第二源線
WL1:第一字元線
WL2:第二字元線
X、Y:方向
通過參考附圖閱讀下文的詳細描述，本案示例性實施方式的上述以及其他目的、特徵和優點將變得易於理解。在附圖中，以示例性而非限制性的方式示出了本案的若干實施方式，其中：在附圖中，相同或對應的標號表示相同或對應的部分。
第1圖示出了本案儲存單元組一實施例的結構剖面示意圖；第2圖示出了本案儲存單元組另一實施例的結構剖面示意圖；第3圖示出了本案儲存單元組實施例的一種佈線方案示意圖；第4圖示出了本案儲存單元組實施例的另一種佈線方案示意圖；第5圖示出了多個第2圖所示實施例所形成的儲存單元組陣列在X方向的結構剖面示意圖；第6圖示出了多個第2圖所示實施例所形成的儲存單元組陣列在Y方向的結構剖面示意圖；第7圖示出了多個第2圖所示實施例所形成的儲存單元組陣列俯視示意圖；第8圖示出了第5圖所示實施例1T2R的一種佈線方案示意圖；第9圖示出了第5圖所示實施例1T2R的另一種佈線方案示意圖；第10圖示出了本案儲存單元組的製造方法的流程示意圖；第11圖示出了本案第2圖或第5圖所示實施例的製造過程示意圖；第12圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第13圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第14圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖； 第15圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第16圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第17圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第18圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第19圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第20圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第21圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第22圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第23圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第24圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第25圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖；第26圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖； 第27圖示出了本案第2圖或第5圖所示實施例的製造過程中某一階段的結構剖面示意圖。
為使本案的目的、特徵、優點能夠更加的明顯和易懂，下面將結合本案實施例中的附圖，對本案實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本案一部分實施例，而非全部實施例。基於本案中的實施例，本發明所屬領域中具有通常知識者在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本案保護的範圍。
在本說明書的描述中，參考術語「一個實施例」、「一些實施例」、「示例」、「具體示例」、或「一些示例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本案的至少一個實施例或示例中。而且，描述的具體特徵、結構、材料或者特點可以在任一個或多個實施例或示例中以合適的方式結合。此外，在不相互矛盾的情況下，本發明所屬領域中具有通常知識者可以將本說明書中描述的不同實施例或示例以及不同實施例或示例的特徵進行結合和組合。
此外，術語「第一」、「第二」僅用於描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有「第一」、「第二」的特徵可以明示或隱含地包括至少一個該特徵。在本案的描述中，「多個」的含義是兩個或兩個以上，除非另有明確具體的限定。
第1圖示出了本案儲存單元組一實施例的結構剖面示意圖。如第1圖所述，該儲存單元組包括：第一阻變儲存單元R1，第一阻變儲存單元R1包括 第一電極104、第一阻變層106和第二電極108，第一電極104通過第一金屬層101連接有第一線路(第1圖中未示出)，第二電極108連接有第二線路(第1圖中未示出)，第一線路和第二線路共同實現對第一阻變儲存單元R1的獨立控制；第二阻變儲存單元R2，第二阻變儲存單元R2包括第二電極108、第二阻變層111和第三電極112，第三電極112通過第二金屬層114連接有第三線路(第1圖中未示出)，第三線路和第二線路共同實現對第二阻變儲存單元R2的獨立控制；其中，第一阻變儲存單元R1與第二阻變儲存單元R2共享第二電極108。
其中，第一阻變層106和第二阻變層111可採用任何適用的阻變材料製備而成的，例如：氧化鋁(Al x O y )、氧化銅(Cu x O y )、氧化鉿(Hf x O y )和氧化鉭(Ta x O y )等過渡金屬氧化物(TMO)中的至少一種。
第一電極104、第二電極108和第三電極112可採用任何適用的電極材料製備而成的，例如：鋁(Al)、銅(Cu)、金(Au)、鉑金(Pt)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)和氮化鎢(WN)等。
在第1圖所示的本案實施例儲存單元組中，阻變層106和第二電極108之間還設置有第一儲氧層107(Oxygen Ion Reservoir，OIR)；相應地，在阻變層111和第二電極108之間還設置有第二儲氧層110。
其中，第一儲氧層107和第二儲氧層110是為在施加電壓時吸引或儲備更多的氧以形成更多的導電細絲，從而使得阻變儲存單元的性能更好。第一儲氧層107和第二儲氧層110可採用任何適用的儲氧層材料，例如，鈦(Ti)、鉿(Hf)和鉭(Ta)等。
第一儲氧層和第二儲氧層是使得阻變儲存單元性能更好的增益結構，並非本案實施例的儲存單元組所必需的結構，實施者可根據需要選擇設置或不設置。
在第1圖所示的實施例中，第一阻變儲存單元R1和第二阻變儲存單元R2通過共享第二電極108的方式，在原有1個儲存單元組面積下，實現了的上下疊加的兩個阻變儲存單元。
該儲存單元組通過在兩個阻變儲存單元R1和R2之間共享第二電極108，通過第二電極108共享第二線路。之後，再分別由第一電極104通過第一金屬層101接入第一線路，由第三電極112通過第二金屬層114接入第三線路，從而實現上下疊加但可獨立操控的兩個阻變儲存單元。
一方面，該儲存單元組可形成1T2R的儲存單元陣列，從而在不增加電晶體的個數的前提下，即可大幅提高儲存單元的個數，大大提高了系統的儲存容量；另一方面，通過共享第二電極，還可節省一個電極的空間，更好地滿足元件微縮化需求。
此外，隨著半導體製程的演進，電路之間的導線(也稱為金屬互聯線)的長度越來越長，寬度越來越窄，從而導致在積體電路中電源和接地線之間的電壓出現下降或上升的現象，這種現象也被稱為IR壓降現象。其中，IR壓降△U的計算公式為：△U=(P*L)/(A*S)；其中，P為導線負荷；L為導線長度； A為導電材質係數(銅大概為77，鋁大概為46)；S為導線截面； 由於在元件整合度相同的陣列中，雙層疊加結構可使得導線長度L減半，從而使得IR壓降大大減少。
需要說明的是，第1圖僅為本案儲存單元組的一個實施例，第1圖中自下而上堆疊的方塊僅表示元件之間的上下位置關係，並不代表各阻變層或電極的具體形狀或結構。
實施者可根據具體的實施需求和實施條件，進一步細化和擴展儲存單元組及各阻變層或電極的具體形狀或結構。
示例性地，第2圖給出了本案儲存單元組另一個具體實施例的結構剖面示意圖。第2圖中，204表示第一電極，206表示第一阻變層，208表示第二電極，211表示第二阻變層，212表示第三電極；207表示第一儲氧層，210表示第二儲氧層。這些電極、阻變層、儲氧層之間的結構關係參照前述第1圖對應實施例中的表述，此處不再贅述。
需要說明的是，在第2圖所示的本案實施例儲存單元組中，第一阻變儲存單元R1的第一阻變層206，採用開口向上的溝槽狀結構。如此，可避免在第一阻變層206的側壁形成損傷，以增強第一阻變儲存單元R1的儲存性能。
在第2圖所示的本案實施例儲存單元組中，第二阻變儲存單元R2的側壁還設置有側壁保護層213(如第2圖所示)，該側壁保護層213的作用是避免外界的氧影響儲存單元。
側壁保護層213是使得阻變儲存單元性能更好的增益結構，並非儲存單元必需的結構，實施者可根據需要選擇設置或不設置。
在第2圖所示的本案實施例儲存單元組中，還設置有一些常用的其他組成部分，例如絕緣層/介電層202，第一金屬層201和第二金屬層214等。這些部分均為示例性的，並不構成對本案實施例的半導體積體電路元件的限制，實施者可根據實施需要和實施條件，使用任何適用的佈局和設計。
在具備了如第1圖或第2圖所示的本案實施例儲存單元組的基本結構之後，本案實施例即可進一步細化如何對第一阻變單元和第二阻變單元進行佈線，以實現對第一阻變單元和第二阻變單元的獨立操控。
第3圖示出了本案儲存單元組實施例的一種佈線方案。如第3圖所示，使第二電極與源線SL連接；使第一阻變單元R1的第一電極與第一位元線BL1連接；使第二阻變單元R2的第三電極與第二位元線BL2連接。
具體地，以第2圖所示的本案實施例為例，可以使第二電極208與源線SL連接，第一電極204通過第一金屬層201與第一位元線BL1連接，第三電極212通過第二金屬層214與第二位元線BL2連接。
如此，當通過字元線WL1開啟電晶體後，即可通過單獨控制第一位元線BL1實現對第一阻變單元R1的儲存；或通過單獨控制第二位元線BL2來實現對第二阻變單元R2的儲存。
通常一個字元線會對應於一個電晶體並用於開啟和關閉相應的電晶體，而上述佈線方案使得一個字元線WL1對應兩個儲存單元：第一阻變單元R1和第二阻變單元R2，也就實現了一個電晶體對應兩個阻變儲存單元(One transistor Two Resistor，1T2R)的結構。
第4圖示出了本案儲存單元組實施例的另一種佈線方案。如第4圖所示，使第二電極與第一位元線BL1連接；使第一阻變單元R1的第一電極與第一源線SL1連接；使第二阻變單元R2的第三電極與第二源線SL2連接。
具體地，以第2圖所示的本案實施例為例，可以使第二電極208與第一位元線BL1連接，第一電極204通過第一金屬層201與第一源線SL1連接，第三電極212通過第二金屬層214與第二源線SL2連接。
如此，當第一字元線WL1開啟第一電晶體後，即可通過第一源線SL1和第一位元線BL1實現對第一阻變單元R1的儲存；當第二字元線WL2開啟第二電晶體後，即可通過第二源線SL2和第一位元線BL1實現對第二阻變單元R2的儲存。在這種場景下，第一阻變單元R1和第二阻變單元R2會對應兩個電晶體，但由於共享一個位元線，也依然可以縮短佈線長度，此外，還可在組成陣列時與相鄰儲存單元組中同一層的阻變單元形成1T2R結構。
需要說明的是，第3圖和第4圖僅為本案實施例示例性的一種佈線方案，實施者在實際實施的過程中，可根據具體的實施需求和實施條件採用任何適用的佈線方案。
進一步地，本案實施例儲存單元組，還可以在第1圖或第2圖所示的實施例基礎之上，製造交叉排列多個的儲存單元組形成阻變儲存單元組陣列。
第5圖至第9圖示出了在第2圖所示的本案實施例的基礎上，交叉排列多個儲存單元組所形成的阻變儲存單元組陣列。
其中，第5圖示出了在第2圖所示的本案實施例的基礎上，交叉排列多個儲存單元組所形成的阻變儲存單元組陣列在X方向的結構剖面示意圖。
在X方向，各儲存單元組的第一阻變儲存單元的第一電極(例如，R1的底電極204和R3的底電極204’)通過同一第一金屬層201串聯；各儲存單元組的第二阻變儲存單元的第三電極(例如，R2的頂電極212和R4的頂電極212’)通過同一第二金屬層214串聯；各儲存單元組的第二電極(例如，R1和R2的共享電極208，以及R3和R4的共享電極208’)，則彼此隔斷，互不相接。
第6圖示出了在第2圖所示的本案實施例的基礎上，交叉排列多個儲存單元組所形成的阻變儲存單元組陣列在Y方向的結構剖面示意圖。
在Y方向，各儲存單元組的第一阻變儲存單元的第一電極(例如R1的底電極204和R5的底電極204”)，分別連接到第一金屬層201和第一金屬層201”；各儲存單元組的第二阻變儲存單元的第三電極212(例如R2的頂電極212和R6的頂電極212”)，分別連接到第二金屬層214和第二金屬層214”；而各儲存單元組的第二電極208(共享電極)則為貫通的同一電極。
第7圖示出了在第2圖所示的本案實施例的基礎上，交叉排列多個儲存單元組所形成的阻變儲存單元組陣列的俯視圖。
如第7圖所示，第一金屬層201、第二電極208和第二金屬層214形成三層交叉陣列結構。在自下而上的第一金屬層201和第二電極208之間交叉的垂直空間，設置有第一阻變儲存單元R1，其中R1的底電極204(第一電極)與第一金屬層201連接(第6圖中未示出)，R1的頂電極為第二電極208；在第二電極208和第二金屬層214之間交叉的垂直空間，設置有第二阻變儲存單元R2，R2的底電極為第二電極208，R2的頂電極212(第三電極)與第二金屬層214連接。
第8圖示出了在第5圖所示的阻變儲存單元組陣列的一種電路佈局方案。
需要說明的是，第8圖僅示出了兩組儲存單元組，其中，每一組儲存單元組會連接到同一條字元線。
具體地，對於連接到第一字元線WL1的第一組儲存單元組來說，第一阻變儲存單元R1一端的頂電極208(第二電極)端連接到源線SL，第一阻變儲存單元R1另一端的底電極204(第一電極)，則通過第一金屬層201連接到第一位元線BL1；第二阻變儲存單元R2一端的底電極208(第二電極)端連接到第一源線SL，第二阻變儲存單元R2另一端的頂電極212(第三電極)，則通過第二金屬層214連接到第二位元線BL2。
類似地，對於連接到第二字元線WL2的第二組儲存單元組來說，第一阻變儲存單元R3一端的頂電極208’(第二電極)端連接到源線SL，第一阻變儲存單元R3另一端的底電極204’(第一電極)，也通過第一金屬層201連接到第一位元線BL1；第二阻變儲存單元R4一端的底電極208’(第二電極)端連接到源線SL，第二阻變儲存單元R4另一端的頂電極212’(第三電極)，也通過第二金屬層214連接到第二位元線BL2。
在第8圖所示的佈線方案中，多組儲存單元組中的變阻單元(例如，R1和R3)可共享第一位元線BL1，而無需給每個變阻單元都分別設置一條位元線(例如，為R1設置第一位元線BL1；為R3設置第三位元線BL3等)。
如此，可以進一步縮短佈線個數及佈線長度，進而使IR壓降更小。
第9圖示出了在第5圖所示的阻變儲存單元組陣列的另一種電路佈局方案。
需要說明的是，第9圖僅示出了兩組儲存單元組，其中，每一組儲存單元組會連接到同一條位元線。
具體地，對於連接到第一位元線BL1的第一組儲存單元組來說，第一阻變儲存單元R1一端的頂電極208(第二電極)端連接到第一位元線BL1，第一阻變儲存單元R1另一端的底電極204(第一電極)，則通過第一金屬層201連接到第一源線SL1；第二阻變儲存單元R2一端的底電極208(第二電極)端連接到第一位元線BL1，第二阻變儲存單元R2另一端的頂電極212(第三電極)，則通過第二金屬層214連接到第二源線SL2。
類似地，對於連接到第二位元線BL2的第二組儲存單元組來說，第一阻變儲存單元R3一端的頂電極208’(第二電極)端連接到第二位元線BL2，第一阻變儲存單元R3另一端的底電極204’(第一電極)，也通過第一金屬層201連接到第一源線SL1；第二阻變儲存單元R4一端的底電極208’(第二電極)端連接到第二位元線BL2，第二阻變儲存單元R4另一端的頂電極212’(第三電極)，也通過第二金屬層214連接到第二源線SL2。
在第9圖所示的佈線方案中，R1和R3可共享一個源線(第一源線SL1)並通過第一位元線BL1和第二位元線BL2，由此，R1和R3之間也可形成1T2R的結構。
進一步地，本案還提供一種儲存單元組的製造方法，如第10圖所示，該方法包括：操作S1010，在基板之上形成第一阻變儲存單元，第一阻變儲存單元包括第一電極、第一阻變層和第二電極，基板包括第一金屬層，第一金屬層連接有第一線路，第一電極與第一金屬層連接； 操作S1020，在第二電極之上形成第二阻變儲存單元，第二阻變儲存單元包括第二電極、第二阻變層和第三電極，使得第二阻變儲存單元與第一阻變儲存單元共享第二電極；操作S1030，在第三電極之上，形成第二金屬層；操作S1040，對儲存單元組進行佈線，使得第二電極與第二線路相連，第二線路可與第一線路共同實現對第一阻變儲存單元的獨立控制，使得第二金屬層與第三線路連接，第三線路和第二線路共同實現對第二阻變儲存單元的獨立控制。
在操作S1010中，基板指包含有電流線路及介電層/絕緣層等基本部分的晶片底板。在本案實施例中，基板包括第一金屬層，第一金屬層連接有第一線路。該第一線路可以是第一源線，也可以是第一位元線，取決於具體的佈線方案。在基板上形成第一阻變儲存單元，可根據第一阻變儲存單元的具體結構，採用任何適用的製造材料和製造方法。
在操作S1020中，在第二電極之上形成第二阻變儲存單元時，可根據第二阻變儲存單元的具體結構，採用任何適用的製造材料和製造方法，但務必使用第二電極作為第二阻變儲存單元的底電極，使第二阻變儲存單元和第一阻變儲存單元共享第二電極。
在操作S1030中，在第三電極之上形成第二金屬層時，可採用任何適用的製造材料和製造方法。
在操作S1040中，對儲存單元組進行佈線的過程可以在製造儲存單元組過程中進行，也可在儲存單元組製造完成之後進行。詳細的佈線方案可參考第3圖、第4圖、第8圖或第9圖所示的佈線方案。
第11圖示出了製造第2圖或第5圖所示實施例的主要過程，包括：步驟S11010，對基板進行刻孔，得到孔洞203和203’，如第12圖所示；其中，在對基板進行刻孔時，可採用蝕刻製程。
基板包括第一金屬層201和介電層202。
步驟S11020，沉積第一電極材料204，得到第13圖所示的結構；其中，在沉積第一電極材料204時，可採用物理氣相沉積製程(PVD)，或化學氣相沉積製程(CVD)。
第一電極材料可採用任何適用的電極材料製備而成的，例如：鋁(Al)、銅(Cu)、金(Au)、鉑金(Pt)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)和氮化鎢(WN)等。
步驟S11030，對第一電極材料204進行平坦化處理，使的第一電極材料僅存在於孔洞內，得到第一電極204和204’，如第14圖所示；其中，在進行平坦化處理時，可採用化學機械研磨製程(CMP)。
步驟S11040，沉積電介質材料202，得到第15圖所示的結構；其中，在沉積電介質材料202時，可採用利用氣相沉積製程。電介質材料可以是SiO2等。
步驟S11050，利用光刻/蝕刻製程，對表面進行圖案化處理，得到孔洞205和孔洞205’，如第16圖所示；其中，圖案化處理指依據預先設計的圖案實施各種適用的製程，以得到分隔開的各個儲存單元，形成儲存單元陣列。
步驟S11060，在孔洞205和孔洞205’中沉積阻變層206，得到第17圖所示的結構；其中，在孔洞205和孔洞205’中沉積阻變層206時，可採用原子層沉積製程(ALD)。
阻變層206的材料可採用任何適用的阻變材料製備而成的，例如：氧化鋁(Al x O y )、氧化銅(Cu x O y )、氧化鉿(Hf x O y )和氧化鉭(Ta x O y )等過渡金屬氧化物(TMO)中的至少一種。
步驟S11070，沉積儲氧層207，得到第18圖所示的結構；其中，在沉積儲氧層207時，可採用化學氣相沉積製程。
儲氧層的材料可採用任何適用的儲氧層材料，例如，鈦(Ti)、鉿(Hf)和鉭(Ta)等。
步驟S11080，對表面進行平坦化處理，使得阻變層206和儲氧層207僅位於孔洞內，得到第19圖所示的結構；其中，在對表面進行平坦化處理時，可採用化學機械研磨製程。
步驟S11090，沉積第二電極材料208，得到第20圖所示的結構；其中，在沉積第二電極材料208時，可採用物理氣相沉積製程。
第二電極材料208可採用任何適用的電極材料製備而成的，例如：鋁(Al)、銅(Cu)、金(Au)、鉑金(Pt)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)和氮化鎢(WN)等。
步驟S11100，利用光刻/蝕刻製程，對第二電極材料208進行圖案化處理，得到隔斷209，如第21圖所示； 至此，製作第一阻變單元的製造流程結束，並使得第一阻變單元的阻變層呈現溝槽結構。
步驟S11110，沉積電介質202，得到第22圖所示的結構；在沉積電介質202時，可採用化學氣相沉積製程。
步驟S11120，對表面進行平坦化處理，使第二電極208和208’露出，得到第23圖所示的結構；其中，在對進行平坦化處理時，可採用化學機械研磨製程。
步驟S11130，依次沉積儲氧層210、阻變層211和第三電極材料212，得到第24圖所示的結構；其中，在沉積儲氧層210時，可採用物理氣相沉積製程。
在沉積阻變層211時，可採用利用原子層沉積製程。
在沉積第三電極材料212時，可採用物理氣相沉積製程。
儲氧層210的材料可採用任何適用的儲氧層材料，例如，鈦(Ti)、鉿(Hf)和鉭(Ta)等。
阻變層211的材料可採用任何適用的阻變材料製備而成的，例如：氧化鋁(Al x O y )、氧化銅(Cu x O y )、氧化鉿(Hf x O y )和氧化鉭(Ta x O y )等過渡金屬氧化物(TMO)中的至少一種。
第三電極材料212可採用任何適用的電極材料製備而成的，例如：鋁(Al)、銅(Cu)、金(Au)、鉑金(Pt)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)和氮化鎢(WN)等。
步驟S11140，利用光刻/蝕刻製程對表面進行圖案化處理，得到第25圖所示的結構； 至此，製作第二阻變單元的製造流程結束，並使得第二阻變單元的阻變層呈現平面結構。
步驟S11150，沉積側壁保護層，然後利用蝕刻製程進行圖案化處理，得到如第26圖所示的結構；其中，在沉積側壁保護層時，可採用原子層沉積製程。
步驟S11160，沉積電介質材料202，得到第27圖所示的結構；其中，在沉積電介質材料202時，可採用化學氣相沉積製程。
步驟S11170，利用光刻/蝕刻/電鍍製程形成第二金屬層214，即可得到第5圖所示的結構。
需要說明的是，第11圖所示的製造過程僅為一種示例性的製造過程，並非不構成對本案實施例儲存單元組及其陣列結構製作過程的限制。實施者在實施過程中，可根據具體的實施需求和實施條件，採用任何適用的製造方法或製造材料。
關於第3圖、第4圖、第8圖或第9圖所示的佈線方案可以在上述儲存單元組製造過程中，也可以在上述儲存單元組製造過程結束之後進行實施，以形成1T2R的陣列結構。
需要說明的是，在本文中，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句「包括一個......」限定的要素，並不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
在本案所提供的幾個實施例中，應該理解到，所揭露的元件和方法，可以通過其它的方式實現。以上所描述的元件實施例僅僅是示意性的，例如，單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，如：多個單元或組件可以結合，或可以整合到另一個裝置，或一些特徵可以忽略，或不執行。另外，所顯示或討論的各組成部分相互之間的耦合、或直接耦合、或通信連接可以是通過一些接口，設備或單元的間接耦合或通信連接，可以是電性的、機械的或其它形式的。
以上，僅為本案的具體實施方式，但本案的保護範圍並不局限於此，任何熟悉本發明所屬領域中具有通常知識者在本案揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本案的保護範圍之內。因此，本案的保護範圍應以申請專利範圍的保護範圍為準。
R1:第一阻變儲存單元
R2:第二阻變儲存單元
101:第一金屬層
104:第一電極
106:第一阻變層
107:第一儲氧層
108:第二電極
110:第二儲氧層
111:第二阻變層
112:第三電極
114:第二金屬層

Claims (8)

  1. 一種儲存單元組，其包括：一第一阻變儲存單元，該第一阻變儲存單元包括一底電極、一第一阻變層和一共享電極，該底電極通過一第一金屬層連接有一第一位元線，該共享電極通過一第一電晶體對應的一第一字元線連接有一第一源線，該第一位元線和該第一源線共同實現對該第一阻變儲存單元的獨立控制；及一第二阻變儲存單元，該第二阻變儲存單元包括該共享電極、一第二阻變層和一頂電極，該頂電極通過一第二金屬層連接有一第二位元線，該第二位元線和該第一源線共同實現對該第二阻變儲存單元的獨立控制；其中，該第一阻變儲存單元與該第二阻變儲存單元為上下疊加的兩個阻變儲存單元，該第一阻變儲存單元與該第二阻變儲存單元共享該共享電極，該共享電極作為該第一阻變儲存單元的頂電極和該第二阻變儲存單元的底電極，以實現一個電晶體對應上下疊加的兩個阻變儲存單元的結構。
  2. 根據請求項1所述的儲存單元組，其中該第一阻變儲存單元為開口向上的一溝槽結構。
  3. 根據請求項1所述的儲存單元組，其中該第二阻變儲存單元包括一側壁保護層。
  4. 根據請求項1所述的儲存單元組，其中該第一金屬層、該共享電極和該第二金屬層為三層交叉陣列結構。
  5. 一種儲存單元組的製造方法，其包括： 在一基板之上形成一第一阻變儲存單元，該第一阻變儲存單元包括一底電極、一第一阻變層和一共享電極，該基板包括一第一金屬層，該第一金屬層連接有一第一位元線，該底電極與該第一金屬層連接；在該共享電極之上形成一第二阻變儲存單元，該第二阻變儲存單元包括該共享電極、一第二阻變層和一頂電極，使得該第二阻變儲存單元與該第一阻變儲存單元共享該共享電極，該共享電極作為該第一阻變儲存單元的頂電極和該第二阻變儲存單元的底電極，以實現一個電晶體對應上下疊加的兩個阻變儲存單元的結構；在該頂電極之上，形成一第二金屬層；及對該儲存單元組進行佈線，使得該共享電極通過一第一電晶體對應的一第一字元線與一第一源線相連，該第一源線可與該第一位元線共同實現對該第一阻變儲存單元的獨立控制，使得該第二金屬層與該第二位元線連接，該第二位元線和該第一源線共同實現對該第二阻變儲存單元的獨立控制。
  6. 根據請求項5所述的製造方法，其中，所述在該基板之上形成該第一阻變儲存單元，包括：在該基板之上形成具有開口向上的一溝槽結構的該第一阻變儲存單元。
  7. 根據請求項5所述的製造方法，其中，所述在該共享電極之上形成該第二阻變儲存單元，包括：在該共享電極之上形成具有一側壁保護層的該第二阻變儲存單元。
  8. 根據請求項5所述的製造方法，其中在製造過程中，使得該第一金屬層、該共享電極和該第二金屬層為三層交叉陣列結構。
TW111126886A 2021-12-20 2022-07-18 一種儲存單元組及其製造方法 TWI848325B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111566060.6A CN114242748A (zh) 2021-12-20 2021-12-20 一种存储单元组及其制造方法
CN2021115660606 2021-12-20

Publications (2)

Publication Number Publication Date
TW202327045A TW202327045A (zh) 2023-07-01
TWI848325B true TWI848325B (zh) 2024-07-11

Family

ID=80759632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126886A TWI848325B (zh) 2021-12-20 2022-07-18 一種儲存單元組及其製造方法

Country Status (4)

Country Link
US (1) US20250040152A1 (zh)
CN (1) CN114242748A (zh)
TW (1) TWI848325B (zh)
WO (1) WO2023115920A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242748A (zh) * 2021-12-20 2022-03-25 厦门半导体工业技术研发有限公司 一种存储单元组及其制造方法
CN115148246B (zh) * 2022-06-30 2025-12-23 上海集成电路装备材料产业创新中心有限公司 阻变存储单元及存储阵列

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200539193A (en) * 2004-02-12 2005-12-01 Macronix Int Co Ltd Plane decoding method and device for three dimensional memories
TW200907977A (en) * 2007-07-12 2009-02-16 Samsung Electronics Co Ltd Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
TW201523603A (zh) * 2013-09-11 2015-06-16 Tadashi Miyakawa 半導體儲存裝置
TW201535680A (zh) * 2014-01-17 2015-09-16 Sony Corp 切換裝置及儲存單元
TW201535378A (zh) * 2014-02-28 2015-09-16 Crossbar Inc 包含並列電晶體及雙端子切換裝置之反及閘陣列
TW201605088A (zh) * 2014-07-28 2016-02-01 莊紹勳 一種反及型態阻變式快閃記憶體電路及操作
TW201835921A (zh) * 2016-12-27 2018-10-01 旺宏電子股份有限公司 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置
CN111312896A (zh) * 2020-02-29 2020-06-19 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法
US10804324B1 (en) * 2019-07-25 2020-10-13 Tetramem Inc. 1T2R RRAM cell and common reactive electrode in crossbar array circuits
CN113130742A (zh) * 2021-03-19 2021-07-16 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
EP2544239A1 (en) * 2011-07-07 2013-01-09 Imec Memory cell and method for manufacturing
KR102537248B1 (ko) * 2016-07-06 2023-05-30 삼성전자주식회사 3차원 반도체 메모리 장치
US10504963B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM memory cell with multiple filaments
KR20200028549A (ko) * 2018-09-06 2020-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조방법
CN110739012B (zh) * 2019-09-12 2021-07-20 杭州未名信科科技有限公司 存储阵列块及半导体存储器
CN111312747B (zh) * 2020-04-07 2023-09-05 上海集成电路研发中心有限公司 一种阻变存储器单元及制备方法
CN114242748A (zh) * 2021-12-20 2022-03-25 厦门半导体工业技术研发有限公司 一种存储单元组及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200539193A (en) * 2004-02-12 2005-12-01 Macronix Int Co Ltd Plane decoding method and device for three dimensional memories
TW200907977A (en) * 2007-07-12 2009-02-16 Samsung Electronics Co Ltd Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
TW201523603A (zh) * 2013-09-11 2015-06-16 Tadashi Miyakawa 半導體儲存裝置
TW201535680A (zh) * 2014-01-17 2015-09-16 Sony Corp 切換裝置及儲存單元
TW201535378A (zh) * 2014-02-28 2015-09-16 Crossbar Inc 包含並列電晶體及雙端子切換裝置之反及閘陣列
TW201605088A (zh) * 2014-07-28 2016-02-01 莊紹勳 一種反及型態阻變式快閃記憶體電路及操作
TW201835921A (zh) * 2016-12-27 2018-10-01 旺宏電子股份有限公司 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置
US10804324B1 (en) * 2019-07-25 2020-10-13 Tetramem Inc. 1T2R RRAM cell and common reactive electrode in crossbar array circuits
CN111312896A (zh) * 2020-02-29 2020-06-19 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法
CN113130742A (zh) * 2021-03-19 2021-07-16 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Also Published As

Publication number Publication date
WO2023115920A1 (zh) 2023-06-29
US20250040152A1 (en) 2025-01-30
CN114242748A (zh) 2022-03-25
TW202327045A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US10943914B2 (en) Semiconductor memory device including a substrate, various interconnections, semiconductor member, charge storage member and a conductive member
US10622305B2 (en) Interconnection structures for semiconductor devices and methods of fabricating the same
US10957742B2 (en) Resistive random-access memory array with reduced switching resistance variability
CN107146802B (zh) 半导体装置及其制造方法
TWI605569B (zh) 用以降低ｃｍｐ凹陷的互連中之虛設底部電極
US8314003B2 (en) Nonvolatile memory devices that use resistance materials and internal electrodes, and related methods and processing systems
KR20210148857A (ko) 메모리 디바이스용 백 엔드 오브 라인 선택기
CN110503996A (zh) 存储器件及其形成方法
TWI848325B (zh) 一種儲存單元組及其製造方法
TW202425788A (zh) 半導體器件及其製造方法
TW202343747A (zh) 半導體結構及其製造方法
WO2020179199A1 (ja) 不揮発性記憶装置およびその製造方法
CN111584711A (zh) 一种rram器件及形成rram器件的方法
JP2015050456A (ja) 不揮発性記憶装置
US9960039B2 (en) Method of forming pattern and method of manufacturing integrated circuit device by using the same
US20240349629A1 (en) Semiconductor integrated circuit device and manufacturing method therefor
TWI824627B (zh) 一種半導體積體電路元件及其製造方法
CN113097382B (zh) Rram单元的制造方法及rram单元
TW201334121A (zh) 鄰接溝槽側壁之三維記憶陣列及其製造方法
TW202236279A (zh) 半導體記憶體元件及其製作方法
TWI785921B (zh) 可變電阻式記憶體及其製造方法
CN116963507A (zh) 阻变存储器及其制备方法
CN116456725A (zh) 可变电阻式存储器及其制造方法
KR20060011404A (ko) 반도체 메모리 장치 및 그 제조방법