[go: up one dir, main page]

TWI848201B - 判定裝置、試驗系統、判定方法及記錄媒體 - Google Patents

判定裝置、試驗系統、判定方法及記錄媒體 Download PDF

Info

Publication number
TWI848201B
TWI848201B TW110101371A TW110101371A TWI848201B TW I848201 B TWI848201 B TW I848201B TW 110101371 A TW110101371 A TW 110101371A TW 110101371 A TW110101371 A TW 110101371A TW I848201 B TWI848201 B TW I848201B
Authority
TW
Taiwan
Prior art keywords
test
determination
unit
reproducibility
under test
Prior art date
Application number
TW110101371A
Other languages
English (en)
Other versions
TW202202860A (zh
Inventor
池田皓甫
杉村一
Original Assignee
日商愛德萬測試股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛德萬測試股份有限公司 filed Critical 日商愛德萬測試股份有限公司
Publication of TW202202860A publication Critical patent/TW202202860A/zh
Application granted granted Critical
Publication of TWI848201B publication Critical patent/TWI848201B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M99/00—Subject matter not provided for in other groups of this subclass
    • G01M99/008—Subject matter not provided for in other groups of this subclass by doing functionality tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • H10P74/23—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本發明提供一種判定裝置，其具備：結果獲取部，其獲取對被測定器件進行的複數個項目的試驗的試驗結果；及，第1判定部，其判定是否對試驗失敗的被測定器件進行重新試驗；並且，第1判定部，基於預先對複數個被測定器件進行複數次試驗時的試驗結果的再現性來進行判定。

Description

判定裝置、試驗系統、判定方法及記錄媒體
本發明關於一種判定裝置、試驗系統、判定方法及記錄媒體。
當對被測定器件(device)進行試驗時，可能會因接觸不良等而誤判試驗失敗。因此，以往對試驗失敗的被測定器件進行重新試驗，防止良率降低。
於本發明的第一態樣中，提供一種判定裝置。判定裝置，可具備結果獲取部，其獲取對被測定器件進行的複數個項目的試驗的試驗結果。判定裝置，可具備第1判定部，其判定是否對試驗失敗的被測定器件進行重新試驗。第1判定部，可基於預先對複數個被測定器件進行複數次試驗時的試驗結果的再現性來進行判定。
判定裝置，進而可具備計算部，其對複數個項目分別計算再現性。第1判定部，可基於由計算部所算出的再現性，來判定是否對相應項目的試驗失敗的被測定器件進行重新試驗。
第1判定部，可使用已學習了再現性之學習模型來進行判定。
計算部，可具有學習模型，其與輸入的複數個項目的試驗結果相應地，輸出重新試驗的預測結果。計算部，可具有供給部，其對學習模型，供給由結果獲取部所獲取之複數個項目的試驗結果。計算部，可具有再現性獲取部，其與將複數個項目的試驗結果供給至學習模型相應地，自學習模型所輸出之重新試驗的預測結果中獲取再現性。
判定裝置，可進而具備學習處理部，其使用學習資料來執行學習模型的學習處理，該學習資料含有複數個項目之中的至少失敗的項目的項目ID(識別碼)、及重新試驗的結果。
判定裝置可進而具備第2判定部，其使用重新試驗的結果、及第1判定部的判定結果，來判定是否再次學習學習模型。學習處理部，可根據由第2判定部所作的判定結果，來執行學習模型的學習處理。
計算部，可由對複數個被測定器件進行複數個試驗的試驗結果、及複數個重新試驗的試驗結果，來計算再現性。
判定裝置，可進而具備第2判定部，其使用重新試驗的結果、及第1判定部的判定結果，判定是否更新再現性。計算部，可根據由第2判定部所作的判定結果，來更新再現性。
判定裝置，可進而具備第3判定部，其根據對每隔基準數的批次所包含的被測定器件執行試驗，且無論第1判定部的判定結果如何，皆判定對被測定器件進行重新試驗。第2判定部，可使用由第3判定部所執行之重新試驗的結果來進行判定。
判定裝置，可進而具備下限值獲取部，其獲取試驗合格的被測定器件的比例的容許下限值。判定裝置，可進而具備預測部，其基於各項目的再現性，算出相應項目的試驗失敗的被測定器件之中，被預測為至少在前述項目的重新試驗中合格的被測定器件的預測合格個數。第1判定部，可在依照各項目的再現性的大小依序累計對應預測合格個數時，將基於再現性的值用作判定的閾值，該再現性與達到容許下限值的對應個數時、或即將達到之前的預測合格個數對應。
判定裝置，可進而具備提取部，其獲取包含試驗結果之資料檔案，並自該資料檔案提取各項目的試驗結果。判定裝置，可進而具備記憶部，其記憶由提取部提取之試驗結果。結果獲取部，可自記憶部獲取複數個項目的試驗結果。
在本發明的第2態樣中，提供一種試驗系統，其可具備第一態樣的判定裝置。試驗系統，其可具備試驗裝置，其對被測定器件進行複數個項目的試驗。
在本發明的第3態樣中，提供一種判定方法，其可具備結果獲取階段，其獲取對被測定器件進行的複數個項目的試驗的試驗結果。判定方法，其可具備第1判定階段，其判定是否對試驗失敗的被測定器件進行重新試驗。在第1判定階段中，可基於預先對複數個被測定器件進行複數次試驗時的試驗結果的再現性來進行判定。
在本發明的第4態樣中，提供一種記錄媒體，其記錄了判定程式。判定程式，由電腦執行，並使電腦發揮作為結果獲取部的功能，該結果獲取部獲取對被測定器件進行的複數個項目的試驗的試驗結果。判定程式，由電腦執行，並使電腦發揮作為第1判定部的功能，該第1判定部判定是否對試驗失敗的被測定器件進行重新試驗。第1判定部，可基於預先對複數個被測定器件進行複數次試驗時的試驗結果的再現性來進行判定。
再者，上述的發明概要並未列舉出本發明的全部的特徵。又，該等特徵組的子組合亦可成為發明。
以下，透過發明的實施方式來說明本發明，但以下的實施方式並非用以限定申請專利範圍的發明。又，並非實施方式中所說明之特徵的全部組合為發明的解決手段所必不可少的。
[1.試驗系統1] 第1圖表示本實施方式的試驗系統1。試驗系統1具備被測定器件100、試驗裝置200、及判定裝置300。試驗裝置200與判定裝置300亦可一體地形成為單一裝置。
[1-1.被測定器件100] 被測定器件100可為例如半導體和微機電系統(Micro Electro Mechanical Systems；MEMS)等電子器件。被測定器件100可於一片晶圓上形成有複數個，可將晶圓切割並單片化成為裸晶片狀，亦可被密封並封裝。
[1-2.試驗裝置200] 試驗裝置200對一個或複數個被測定器件100進行試驗。試驗裝置200可進行單一項目的試驗，亦可同時或依序進行複數個項目（作為一例，1000至2000個項目）的試驗。當例如被測定器件100為被封裝後的電子器件時，試驗所包含的複數個項目之中的任意兩個以上的項目，可為屬於音頻功能等相同類別之試驗項目。在本實施方式中，作為一例，試驗裝置200對晶圓上的複數個被測定器件100依序進行複數個項目的試驗。
試驗裝置200可為系統LSI測試儀、類比測試儀、邏輯測試儀、或記憶體測試儀等器件試驗裝置。試驗裝置200向被測定器件100提供各種測試訊號，並自被測定器件100獲取響應訊號。試驗裝置200，可將由各項目的試驗所獲得之資料檔案，經由有線或無線供給至判定裝置300。由試驗裝置200供給之試驗的資料檔案，在本實施方式中，作為一例，可為標準試驗資料格式(Standard Test Data Format；STDF)的形式，可包含被測定器件100的批次編號和晶圓編號、被測定器件100的器件ID、試驗項目的項目ID、各項目的測定值、及各項目的試驗結果（在本實施方式中，作為一例，為合格/失敗的判定值「0」、「1」）等。資料檔案亦可為資料日誌(Data log)和測試日誌的形式。
此處，在由試驗裝置200實施的試驗中，由於被測定器件100的表面污垢、試驗裝置200的接觸不良等原因，會導致試驗結果產生錯誤，即便是在第一次試驗（也稱作初檢）中被判定為失敗的被測定器件100，亦可能在第二次試驗（也稱作再檢、重新試驗）中變成合格。因此，在以往的試驗系統中，對初檢失敗的被測定器件進行重新試驗，防止良率降低。
然而，若對初檢失敗的被測定器件一律進行重新試驗，則對原本就是不可能合格的不良品，也會白費工夫地進行無用的重新試驗。因此，在本實施方式的試驗系統1中，以判定裝置300對初檢失敗的被測定器件100判斷是否應該進行再檢。再者，試驗失敗是指，可為試驗所包含的至少一個項目失敗。再試驗是指，可為所謂再探測，其使試驗裝置200接觸被測定器件100並修正然後重新進行試驗。將被測定器件100固定至試驗裝置200後，使探針接觸被測定器件100時，可在初檢後解除固定狀態，亦可不解除。
[1-3.判定裝置300] 判定裝置300具有:提取部301、記憶部303、結果獲取部305、計算部307、下限值獲取部309、預測部311、閾值決定部313、及第1判定部315。
[1-3-1.提取部301] 提取部301，自試驗裝置200獲取試驗的資料檔案(本實施方式中，作為一例為STDF檔案)，自該資料檔案提取各項目的試驗結果(本實施方式中，作為一例為合格/失敗的判定值)。除了試驗結果以外，提取部301可自資料檔案預先提取對應試驗的項目ID、及被測定器件100的器件ID和批次編號等變換至CSV(comma-separatedvalues)檔案。提取部301可將提取之資料供給至記憶部303。
[1-3-2.記憶部303] 記憶部303記憶由提取部301提取之試驗結果(本實施方式中，作為一例為合格/失敗的判定值)。記憶部303，可將試驗的項目ID、被測定器件100的器件ID及批次編號等，與試驗結果附加對應關係並記憶。記憶部303中所記憶之資料，可由結果獲取部305可讀取。
[1-3-3.結果獲取部305] 結果獲取部305，獲取對被測定器件100所進行的複數個項目的試驗結果。本實施方式中，作為一例，結果獲取部305可自記憶部303獲取試驗結果。結果獲取部305，可自記憶部303，與各項目的試驗結果一同獲取該項目的項目ID及被測定器件100的器件ID。結果獲取部305，可將初檢相關試驗結果等，供給至計算部307及第1判定部315。
[1-3-4.計算部307] 在預先對複數個被測定器件100進行複數次試驗(本實施方式中，作為一例為2次)時，計算部307計算此時的試驗結果的再現性。計算部307，可將算出的再現性的值，供給至第1判定部315及預測部311。
再現性可為表示相同試驗結果(本實施方式中，作為一例為合格/失敗的判定值)將再現多少之指標，例如示出初檢中的失敗的試驗結果，在再檢中將再現多少。再現性越高，再檢成為失敗而再試驗所需之時間等容易浪費，因此，再現性可為表示再試驗的無效性之指標。
作為一例，再現性可為失敗的試驗結果再現之比率(也稱作再現率)。取而代之，再現性可為再試驗中所預測之失敗數(也稱作再檢預測失敗數)。再檢預測失敗數可為自在初檢中為失敗的被測定器件100的個數(也稱作初檢失敗數)，減去在再檢中的預測合格數之值，亦可為對基準數的被測定器件100的在初檢中成為失敗的被測定器件100的數，乘上再現率而得之值。基準數可為晶圓所包含的被測定器件100的數，作為一例，可為100至10000。
再現性可為複數個項目的各者的值，可表示當一項目中的初檢的結果為失敗時，再檢的結果會成為失敗。本實施方式中，作為一例，再檢成為失敗是指，可為試驗所包含的任一項目成為失敗，亦可為在與初檢相同之項目中成為失敗。
本實施方式中，作為一例，計算部307使用學習模型371來計算再現性。計算部307，具有學習模型371、供給部373及再現性獲取部375。
[1-3-5(1).學習模型371] 學習模型371，與輸入的複數個項目的試驗結果相應地，輸出再試驗的預測結果。
學習模型371，可藉由使用了學習資料之學習處理來生成，該學習資料包含對初檢為失敗的被測定器件100所執行之再試驗的試驗結果。學習資料，可包含試驗的各項目之中的至少失敗的項目的項目ID、及再試驗的結果。當初檢中的一項目的試驗為失敗時，其再試驗的試驗結果，可僅表示該一項目的試驗的結果，亦可表示各項目的試驗的結果，亦可僅表示試驗的全體的結果。學習資料中，可進而含有晶圓上的被測定器件100的位置、測定值與理想值的偏移量等。
學習模型371，在本實施方式中，作為一例，為隨機森林(Random Forest)的機器學習演算法，但亦可為支持向量機(SVM)和K鄰域法、邏輯回歸等其它機器學習演算法。
關於試驗的各項目的結果，學習模型371可將合格設為0，將失敗設為1來學習，再試驗的結果成為失敗之可能性越高，可輸出越接近1的值。藉此，關於某一項目的試驗被輸入了表示失敗之試驗結果(亦即1)時，再試驗的結果再次為失敗之可能性越高，輸出值越接近1。因此，所輸出之預測結果可表示試驗的逐項的再現性。
[1-3-5(2).供給部373] 供給部373，對學習模型371，供給由結果獲取部305獲取之複數個項目的試驗結果(本實施方式中，作為一例為初檢的試驗結果)供給。供給部373可供給各項目的試驗結果連同該項目的項目ID。
[1-3-5(3).再現性獲取部375] 供給部373與將複數個項目的試驗結果供給至學習模型371，與此相應，再現性獲取部375可自學習模型371所輸出之再檢的預測結果，獲取再現性。再現性獲取部375，可對再檢的預測結果的值進行四則運算等來獲取再現性，亦可將預測結果的值本身作為再現性來獲取。
再現性獲取部375，將獲取之再現性供給至預測部311及第1判定部315。本實施方式中，作為一例，不論初檢的試驗結果如何，將各項目的再現性供給至預測部311，並將初檢中失敗之項目(也稱作初檢失敗項目)的再現性供給至第1判定部315。
[1-3-6.下限值獲取部309] 下限值獲取部309，獲取試驗合格的被測定器件100的比例的容許下限值。容許下限值，基於應試驗合格的被測定器件100的良率等，可由判定裝置300的操作者設定。容許下限值，作為一例，可為10%。下限值獲取部309，可將獲取之容許下限值供給至閾值決定部313。
[1-3-6.預測部311] 預測部311，基於各項目的再現性，計算相應項目的試驗(本實施方式中，作為一例為初檢)失敗的被測定器件100之中，至少預測為該項目的再檢會合格之被測定器件100的預測合格個數。例如，預測部311，可計算被預測為再檢的全體會合格之被測定器件100的預測合格個數。
預測部311，可基於自計算部307供給之再現性來計算預測合格個數。預測部311，可按各項目，將再現性與預測合格個數附加對應關係並供給至閾值決定部313。
[1-3-6.閾值決定部313] 閾值決定部313，根據各項目的再現性及預測合格個數，決定用於判定是否進行再檢之閾值。本實施方式中，作為一例，閾值可為再現性的值。閾值決定部313，可將所決定之閾值供給至第1判定部315。
[1-3-6.第1判定部315] 第1判定部315，判定是否對試驗(本實施方式中，作為一例為初檢)失敗的被測定器件100進行再檢。試驗失敗是指，可為試驗所包含的至少一個項目失敗。第1判定部315，可基於再現性來進行判定。
例如，第1判定部315，可基於各項目的再現性，判定是否對相應項目的試驗失敗的被測定器件100進行再檢。本實施方式中，作為一例，第1判定部315，可使用自結果獲取部305供給之各項目的試驗結果、該項目的項目ID、及被測定器件100的器件ID來進行判定。第1判定部315，可使用已學習了再現性之學習模型371，並基於自該學習模型371輸出之再現性來進行判定。第1判定部315，可將由閾值決定部313決定之閾值用於判定。
當進行了再檢之判定時，第1判定部315可將應進行再檢之被測定器件100的器件ID供給至試驗裝置200。藉此，藉由試驗裝置200對作為對象的被測定器件100進行再檢。再檢可對試驗的全部項目重新進行。
根據以上的判定裝置300，基於試驗結果的再現性，判定是否對試驗失敗的被測定器件100進行再檢。因此，可以節省對即便再檢仍然失敗的被測定器件100白費工夫地進行無用的再檢之麻煩，並有效進行再檢。
又，基於各項目的再現性，來判定是否對相應項目的試驗失敗的被測定器件100進行再檢，因此，能夠確實地省略無用的再檢。
又，由於使用已學習了各項目的再現性之學習模型371來進行判定，因此，能夠將項目之間的試驗結果的潛在關聯性反映至判定中。因此，能夠提高判定的精度，並有效地進行再檢。
又，將複數個項目的試驗結果輸入學習模型371，獲取表示再現性之再檢的預測結果，因此，能夠確實地獲取高精度的再現性而進行判定。
又，自試驗的資料檔案提取各項目的試驗結果後保存於記憶部303，所保存之試驗結果可由結果獲取部305獲取。因此，與結果獲取部305自試驗裝置200直接地獲取資料檔案後提取試驗結果的情況不同，能夠提高結果獲取部305的處理速度。
[2.試驗裝置200] 第2圖將試驗裝置200與晶圓101一併示出。試驗裝置200具備測試儀主體201、測試頭203及探測器205。
測試儀主體201為試驗裝置200的主體部，其進行各種試驗的控制。例如，測試儀主體201可進行被測定器件100的初檢，並基於來自判定裝置300的訊號，進行被測定器件100的再檢。
測試頭203，被構成為可在經由電纜連接於測試儀主體201並對被測定器件100進行試驗之試驗位置、及不進行試驗之退避位置之間進行驅動。測試頭203，當進行試驗時，基於由測試儀主體201實行的控制，在試驗位置，將測試訊號發送至被測定器件100，自被測定器件100接收響應訊號後，將該訊號中繼到測試儀主體201。測試頭203，可具有:與被測定器件100接觸而獲取電接觸之複數個探針231。
複數個探針231，與形成於晶圓101上的複數個被測定器件100之中的若干(本實施方式中為四個)的複數個電極焊墊的各者對應地配置。
探測器205，搬送晶圓101並載置到平台上，使晶圓101與測試頭203的位置對準。
[3.動作] 第3圖將判定裝置300的動作與試驗裝置200的動作一併示出。判定裝置300，藉由進行步驟S11至S25的處理，來判定是否進行被測定器件100的再檢。再者，圖中的虛線框示出由試驗裝置200實行的處理。
在步驟S11中，試驗裝置200對複數個被測定器件100分別進行試驗。本實施方式中，作為一例，試驗裝置200，對基準數的被測定器件100亦即晶圓101上的全部被測定器件100，分別進行試驗。當步驟S11的處理從第二次以後進行時，試驗裝置200可對尚未進行試驗的複數個被測定器件100進行初檢。
在步驟S13中，提取部301自試驗裝置200獲取資料檔案(本實施方式中，作為一例為STDF檔案)來提取各項目的試驗結果，記憶部303記憶該試驗結果。在本實施方式中，作為一例，可藉由提取部301進而提取被測定器件100的器件ID及試驗的項目ID等，並記憶於記憶部303。
在步驟S15中，結果獲取部305自記憶部303獲取試驗結果。結果獲取部305，可進而獲取試驗結果及被測定器件100的器件ID和試驗的項目ID等。
在步驟S17中，第1判定部315，在判定步驟S11中，判定經試驗的基準數的被測定器件100的全部是否試驗合格。本實施方式中，作為一例，第1判定部315判定晶圓101上的全部被測定器件100是否在試驗的全項目上合格。當判定在步驟S17中的全部被測定器件100試驗合格時（步驟S17；Yes），處理移至步驟S11。藉此，藉由試驗裝置200，對下一片晶圓101的被測定器件100進行試驗。當判定在步驟S17中的全部被測定器件100未試驗合格時（步驟S17；No），處理移至步驟S19。
在步驟S19中，第1判定部315，對在步驟S11中的試驗失敗的被測定器件100，進行是否再檢的判定處理。後述此步驟S19的處理的詳情。
在步驟S21中，第1判定部315，判定是否進行再檢之判定。當執行對全部被測定器件100不進行再檢之判定時（步驟S21；Yes），處理移至步驟S11。藉此，藉由試驗裝置200對下一片晶圓101的被測定器件100進行試驗。當對在步驟S21中的至少一個被測定器件100進行再檢之判定時（步驟S21；Yes），處理移至步驟S23。
在步驟S23中，試驗裝置200對已判定為進行再檢之一或複數個被測定器件100進行再檢。再檢，可對試驗的各項目進行。
當試驗裝置200能夠同時對複數個被測定器件100進行試驗時，試驗裝置200，可僅對該等被測定器件100之中的被判定為進行再檢之被測定器件100，進行試驗。作為一例，當試驗裝置200的複數個探針231能夠接觸各被測定器件100時，試驗裝置200可使各探針231接觸對應位置的各被測定器件100，並僅對與進行再檢之被測定器件100接觸之探針231，流通電流。
在步驟S25中，與上述的步驟S13相同，提取部301，自試驗裝置200獲取資料檔案(本實施方式中，作為一例為STDF檔案)後，提取各項目的試驗結果，記憶部303記憶該試驗結果。步驟S25的處理結束後，處理可移至步驟S11。藉此，藉由試驗裝置200對下一片晶圓101的被測定器件100進行試驗。
[4-1.第1判定處理] 第4圖表示第1判定處理。判定裝置300，藉由進行步驟S101至S107的處理，對被測定器件100判定是否再檢。
在步驟S101中，下限值獲取部309，藉由判定裝置300的操作者來獲取預設的容許下限值。容許下限值被內部記憶於判定裝置300時，下限值獲取部309可獲取該容許下限值。
在步驟S102中，計算部307，對複數個項目分別計算再現性。計算部307，可使用學習模型371來計算再現性。
在步驟S103中，預測部311，基於各項目的再現性，來計算各項目的預測合格個數。作為一例，當再現性表示失敗的再現率時，預測部311，可對各項目根據下述式(1)算出預測合格個數。當再現性表示再檢預測失敗數時，預測部311可對各項目根據下述式(2)算出預測合格個數。
預測合格個數=初檢失敗數×(1-再現率)  (1) 預測合格個數=初檢失敗數-再檢預測失敗數  (2)
在步驟S105中，閾值決定部313，根據各項目的再現性及預測合格個數，來決定用於判定是否進行再檢之閾值。例如，閾值決定部313，在依照各項目的再現性的大小依序累計對應預測合格個數時，可檢出累計結果達到容許下限值的對應個數時的預測合格個數。取而代之，閾值決定部313，可檢出累計結果即將達到容許下限值的對應個數之前的預測合格個數。閾值決定部313，可將基於與檢出之預測合格個數對應之再現性之值，用作為閾值。
此處，依照再現性的大小依序累計預測合格個數是指，可為按再現性的升序或降序來累計預測合格個數，本實施方式中，作為一例，按再現性的升序來累計預測合格個數。基於再現性之值是指，可為對再現性的值進行四則運算等而獲得之值，但本實施方式中，作為一例為再現性的值本身。此時，利用比較閾值、及各項目的再現性，能夠判定是否對該項目失敗的被測定器件100進行再檢。
在步驟S107中，第1判定部315，按項目，判定是否對該項目的試驗失敗的被測定器件100進行再檢。第1判定部315，可使用以下兩者來進行判定:由計算部307的再現性獲取部375供給之關於各初檢失敗項目的再現性、由閾值決定部313供給之關於再現性的閾值。
第1判定部315，當初檢失敗項目的再現性大於閾值時，可判定不對該項目失敗的被測定器件100進行再檢，當初檢失敗項目的再現性小於閾值時，可判定對該項目失敗的被測定器件100進行再檢。第1判定部315，可檢出由結果獲取部305獲取之各器件ID之中，初檢失敗項目的再現性小於閾值的再現性的項目失敗的被測定器件100的器件ID，並作為再檢的對象供給至試驗裝置200。
根據以上的第1判定處理，當依照各再現性的大小依序累計各項目的預測合格個數時，由於檢出與達到合格比例的容許下限值的對應個數時、或即將達到之前的預測合格個數對應之再現性，因此，檢出滿足容許下限值但不需再檢之閾值。因此，藉由使用此閾值來進行是否再檢的判定，能夠使試驗合格的被測定器件100的比例為容許下限值以上。
再者，試驗的再現性，由於對被測定器件100實施之處理工程而不同。例如，在經低溫處理之被測定器件100、及經高溫處理之被測定器件100中，再現性可能不同。因此，當試驗對象中包含實施了各自的處理工程之被測定器件100時，較佳為按所實施之處理工程而使用各自的學習模型371來進行第1判定處理。
[5.變化例] 第5圖將變化例的判定裝置300A與試驗裝置200和被測定器件100一併示出。判定裝置300A，進而具有:第1判定部315A、結果獲取部305A、第3判定部317、第2判定部319、及學習處理部321。再者，本變化例的判定裝置300A中，對與第1圖所示之判定裝置300大致相同者附加相同的符號，並省略說明。
[5-2.第1判定部315A] 第1判定部315A為與上述的第1判定部315相同的構成，但也將判定結果供給至第2判定部319。
[5-3.結果獲取部305A] 結果獲取部305A為與上述的結果獲取部305相同的構成，但進而自記憶部303獲取試驗結果等及被測定器件100的批次編號。又，結果獲取部305A，將批次編號與器件ID附加對應關係並供給至第3判定部317。又，結果獲取部305A，將與由第3判定部317所供給之器件ID對應之初檢的試驗結果、及再檢的試驗結果，與試驗項目的項目ID附加對應關係並自記憶部303獲取，且供給至第2判定部319。
[5-4.第3判定部317] 第3判定部317，判定是否對被測定器件100進行再檢。第3判定部317，可無論該第1判定部315的判定結果如何，皆判定對被測定器件100進行再檢。第3判定部317，對每隔基準數(本實施方式中，作為一例為4)的批次所包含的被測定器件100執行該試驗，藉此，可進行再檢的判定。例如，第3判定部317，當對基準數的批次的下一批次(本實施方式中，作為一例為第5批次)所包含的各被測定器件100進行初檢時，可對該被測定器件100進行再檢的判定。作為一例，第3判定部317可在上述的步驟S15、及步驟S17之間進行判定。
第3判定部317，可基於自結果獲取部305A供給之批次編號，檢出批次編號的切換，並計數已試驗的批次數。第3判定部317，可對被測定器件100進行再檢的判定，該被測定器件100在已試驗的批次數達到基準數(本實施方式中為4)後，在達到下一數(本實施方式中為5)為止的期間進行初檢。第3判定部317，可自結果獲取部305A所供給之器件ID，提取應進行再檢之被測定器件100的器件ID，並供給至試驗裝置200。藉此，藉由試驗裝置200來對作為對象的被測定器件100進行再檢。
第3判定部317，可將應再檢之被測定器件100的器件ID也供給至結果獲取部305A。藉此，與該器件ID對應之初檢的試驗結果、及再檢的試驗結果，被與試驗的各項目的項目ID附加對應關係，並供給至第2判定部319。
[5-5.第2判定部319] 第2判定部319，使用再檢的結果、及第1判定部315的判定結果，來判定是否再次學習學習模型371。由第2判定部319所使用之再檢的結果，可為由第3判定部317所執行之再檢的結果，但亦可為由第1判定部315所執行之再檢的結果。
第2判定部319，可自以下兩種結果算出TP(True Positive，真陽性)、TN(True Negative，真陰性)、FP(False Positive，偽陽性)、及FN(False Negative，偽陰性)的值:第1判定部315的判定結果(本實施方式中，作為一例為判定為再檢的對象之被測定器件100的器件ID)、及自結果獲取部305A所供給之各器件ID的再檢的試驗結果。TP可為，被判定為再檢，且再檢合格的被測定器件100的個數。TN可為，被判定為不進行再檢，且再檢失敗的被測定器件100的個數。FP可為，被判定為進行再檢，且再檢失敗的被測定器件100的個數。FN可為，被判定為不進行再檢，且再檢合格的被測定器件100的個數。
當未滿足防止良率降低所需之條件(也稱作良率條件)、及減少再檢數所需之條件(也稱作再試驗降低條件)中的至少一者的條件時，第2判定部319可進行再次學習的判定。再者，良率可為，供試驗之全部被測定器件100之中，試驗(或再檢)合格的被測定器件100的比例。
良率條件可為:當對全部的被測定器件100進行再檢時，合格的被測定器件100的數(FN+TP)、及判定為進行再檢並再檢合格的被測定器件100的個數(TP)的比，大於閾值。亦即，良率條件，可使用閾值(TH1)並以TP/(FN+TP)≧TH1來表示。
再檢降低條件可為:初檢中失敗的被測定器件100的個數(TN+FP+FN+TP)、及未進行再檢之被測定器件100的個數(TN+FN)的比，大於閾值。亦即，再檢降低條件，可使用閾值(TH2)並以(TN+FN)/(TN+FP+FN+TP)≧TH2來表示。
當已進行再次學習的判定時，第2判定部319，可將自結果獲取部305A獲取之資料中所提取之學習資料，供給至學習處理部321。
[5-6.學習處理部321] 學習處理部321，使用學習資料來執行學習模型371的學習處理，該學習資料包含試驗的各項目之中的至少失敗的項目的項目ID、及再試驗的結果。學習處理部321，可根據由第2判定部319所作的判定結果，來執行學習模型371的學習處理。作為一例，學習處理部321，根據自第2判定部319供給學習資料，可進行學習處理。學習處理部321，可進而使用學習資料來執行學習處理，該學習資料包含晶圓上的被測定器件100的位置、及測定值與理想值的偏移量等。學習處理部321，可自結果獲取部305A和第2判定部319獲取該等的資料。
根據以上的判定裝置300A，由於藉由學習處理部321來進行學習模型371的學習處理，因此，能夠進一步提高再現性的精度。
又，使用由第2判定部319所作的再檢的結果、及第1判定部315的判定結果，來判定是否再次學習學習模型371。因此，當第1判定部315的判定精度較低時，再次學習學習模型371，能夠提高第1判定部315的判定精度。
又，由於每當進行基準批次數的被測定器件100的試驗時皆強制進行再檢，因此能夠確實地將再現性的精度和學習模型371的學習精度維持在較高水準。
[6.其它變化例] 再者，上述的實施方式及變化例中，以判定裝置300具有計算部307、下限值獲取部309、預測部311及閾值決定部313來進行說明，但亦可不具有該等構件。例如，判定裝置300，可自外部連接之計算部307、預測部311及閾值決定部313，獲取再現性、預測合格個數及閾值的計算結果。又，判定裝置300，可不使用預測合格個數和閾值就進行由第1判定部315實施之判定。作為一例，第1判定部315，可對再現性較大的基準數的項目失敗的被測定器件，實行不進行再檢之判定。
又，已對結果獲取部305經由提取部301及記憶部303而自試驗裝置200獲取試驗結果等進行說明，但亦可自試驗裝置200直接地獲取。此時，結果獲取部305，可獲取資料檔案(作為一例為STDF檔案)的試驗資料後，自該資料檔案提取試驗結果等。此時，判定裝置300可不具有提取部301。
又，可將由預測部311所算出的各項目的預測合格個數，作為該項目的初檢失敗的被測定器件100之中的被預測為在該項目的再檢中合格的被測定器件100的數量來進行說明，但亦可作為表示其它值之數。例如，各項目的預測合格個數可為，該項目的初檢失敗的被測定器件之中的被預測為在全部的再檢中合格的被測定器件100的數量。
又，對將試驗的各項目作成再現性的值來進行說明，但亦可作成與試驗全體對應之值。當初檢的結果失敗之時，此時再現性可顯示再檢的結果失敗。
又，對計算部307使用學習模型371來計算再現性進行說明，但亦可在不使用學習模型371的情況下，計算再現性。例如，計算部307可自以下兩種結果計算再現性：對複數個被測定器件100進行複數個試驗的試驗結果、及複數個再檢的試驗結果。作為一例，計算部307可使用對複數個被測定器件100進行初檢及再檢之結果，並自各項目的初檢中的失敗數、及再檢中的失敗數的比，來計算再現率。藉此，能夠獲取統計性再現率，該統計性再現率基於對複數個被測定器件100進行初檢之結果。當在不使用學習模型371的情況下，計算再現性時，由於不需要每次都對各被測定器件100將初檢的試驗結果輸入至學習模型371，因此，可預先按項目計算再現率後，內部記憶於判定裝置300。又，第2判定部319，可使用再檢的結果、及第1判定部315的判定結果，來判定是否更新已算出的再現性。此時，計算部307，可根據由第2判定部319所作的判定結果，來更新再現性。再者，第2判定部319的判定手法，可為與上述的變化例相同。
再者，試驗系統1的試驗裝置200和判定裝置300、300A中的至少一部分的功能部，可由執行程式之電腦來實現。電腦可為依照預先作成之程式來進行計算和邏輯處理，作為一例，可為具有微處理器之特殊目的專用的電腦，可為通用電腦，亦可為其它電腦。
本發明的各種實施方式，可參閱流程圖及方塊圖來記載，此處，方塊可表示:(1)操作被執行之進程(process)的階段、或(2)具有執行操作的任務之裝置的區段。特定的階段及區段，可藉由下述來構裝：專用電路、與儲存於電腦可讀取媒體上之電腦可讀取指令一併供給之可程式化電路、及/或與儲存於電腦可讀取媒體上之電腦可讀取指令一起供給之處理器。專用電路可含有數位及/或類比硬體電路，亦可含有積體電路(IC)及/或離散電路。可程式化電路可含有可重新構成的硬體電路，該可重新構成的硬體電路含有邏輯AND、邏輯OR、邏輯XOR、邏輯NAND、邏輯NOR、及其它邏輯操作、正反器、暫存器、場可程式閘陣列(FPGA)、及可程式化邏輯陣列(PLA)等的記憶體元件等。
電腦可讀取媒體，可含有任意的有形器件，該任意的有形器件能儲存藉由合適的器件來執行之指令，其結果為，具有被儲存於其中的指令之電腦可讀取媒體，具備一種產品，該產品含有可執行的指令以創建在流程圖或方塊圖中所指定的操作所需的手段。作為電腦可讀取媒體的例子，可含有電子記憶媒體、磁記憶媒體、光記憶媒體、電磁記憶媒體、半導體記憶媒體等。作為電腦可讀取媒體的更具體的例子，可含有:軟盤(註冊商標)碟、磁碟、硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可抹除可程式唯讀記憶體(EPROM或快閃記憶體)、電氣可抹除可程式唯讀記憶體(EEPROM)、靜態隨機存取記憶體(SRAM)、光碟唯讀記憶體(CD-ROM)、數位多功能光碟(DVD)、藍光(RTM)碟、記憶棒、積體電路卡等。
電腦可讀取指令，可包含一或複數個程式語言的任意組合中所記述之源代碼或目標代碼的任一者，其彙編組譯器指令、指令集架構(ISA)指令、機器指令、機器相關指令、微代碼、韌體指令、狀態設定資料、或Smalltalk、JAVA(註冊商標)、C++等般的物件導向程式語言、及「C」程式語言或相同的程式語言般的以往的順序程式語言。
相對於通用電腦、特殊目的電腦、或其它電腦等可程式化資料處理裝置的處理器或可程式化電路，電腦可讀指令，可在本地或經由局域網(LAN)、互聯網等的廣域網路(WAN)提供，以創建執行流程圖或方塊圖中所指定的操作所需的手段，並執行電腦可讀指令。作為處理器的例子，含有電腦處理器、處理單元、微處理器、數位訊號處理器、控制器、及微控制器等。
第6圖表示本發明的複數個態樣可全部或部分具體化之電腦2200的一例。安裝於電腦2200之程式，可以使電腦2200作為關聯於本發明的實施方式的裝置的操作或該裝置的一或複數個區段而發揮作用；或者，可以執行該操作或該一或複數個區段、及/或可以使電腦2200執行本發明的實施方式的進程或該進程的階段。該種程式，可使電腦2200藉由CPU2212來執行，以執行與本說明書所述的流程圖及方塊圖的方塊之中的若干或全部關聯的特定的操作。
本實施方式之電腦2200，含有CPU2212、RAM2214、圖形控制器2216、及顯示設備2218，它們藉由主機控制器2210相互連接。電腦2200又含有通訊介面2222、硬碟驅動器2224、DVD-ROM驅動器2226、及IC卡驅動器般的輸入/輸出單元，它們經由輸入/輸出控制器2220而連接於主機控制器2210。電腦又含有ROM2230及鍵盤2242般的傳統的輸入/輸出單元，它們經由輸入/輸出晶片2240而連接於輸入/輸出控制器2220。
CPU2212，依照記憶於ROM2230及RAM2214內的程式而運行，藉此來控制各單元。圖形控制器2216，獲取RAM2214內提供的訊框緩衝器等或其本身中藉由CPU2212所生成的圖像資料，圖像資料可顯示於顯示設備2218上。
通訊介面2222，經由網路而與其它電子器件通訊。硬碟驅動器2224，儲存要被電腦2200內的CPU2212使用的程式及資料。DVD-ROM驅動器2226，自DVD-ROM2201讀取程式或資料，並經由RAM2214將程式或資料提供至硬碟驅動器2224。IC卡驅動器，自IC卡讀取程式及資料、及/或將程式及資料寫入IC卡。
ROM2230，在其中記憶要藉由電腦2200在啟動時執行的開機程式等、及/或儲存依存於電腦2200的硬體之程式。輸入/輸出晶片2240，還可將各種輸入/輸出單元，經由平行埠、串列埠、鍵盤埠、滑鼠埠等，連接於輸入/輸出控制器2220。
程式藉由DVD-ROM2201或IC卡般的電腦可讀取媒體提供。程式，自電腦可讀取媒體讀取，並安裝於電腦可讀取媒體的例子亦即硬碟驅動器2224、RAM2214、或ROM2230，且藉由CPU2212執行。該等程式內所記述之資訊處理，被讀取至電腦2200，致使程式、及上述各種類型的硬體資源之間協作。裝置或方法，可藉由以下內容來構成:依據電腦2200的使用來實現資訊的操作或處理。
例如，通訊在電腦2200及外部器件之間執行時，CPU2212執行已加載於RAM2214中之通訊程式，並基於通訊程式中所記述之處理，可對通訊介面2222命令進行通訊處理。通訊介面2222，在CPU2212的控制下，讀取已記憶於RAM2214、硬碟驅動器2224、DVD-ROM2201、或IC卡等的記錄媒體內所提供的發送緩衝處理領域中之發送資料，並將所讀取之發送資料發送至網路、或將自網路接收之接收資料寫入記錄媒體上所提供的接收緩衝處理領域等。
又，CPU2212，可使硬碟驅動器2224、DVD-ROM驅動器2226(DVD-ROM2201)、及IC卡等的外部記錄媒體中所記憶的檔案或資料庫的全部或必要部分，被讀取至RAM2214，並對RAM2214上的資料執行各種類型的處理。CPU2212繼而將所處理的資料寫回至外部記錄媒體。
各種類型的程式、資料、表格、及資料庫般的各種類型的資訊，可記憶於記錄媒體，並接受資訊處理。CPU2212可對自RAM2214讀取之資料，執行本揭示所記載的含有藉由程式的指令序列所指定的各種類型的操作、資訊處理、條件判斷、條件分支、無條件分支、及資訊的檢索/置換等的各種類型的處理，並將結果寫回至RAM2214。又，CPU2212可檢索記錄媒體內的檔案、資料庫等之中的資訊。例如，當具有各自與第2屬性的屬性值相關聯之第1屬性的屬性值之複數個條目，被儲存於記錄媒體內時，CPU2212自該複數個條目中檢索第1屬性的屬性值所指定的符合條件之條目，並讀取該條目內所記憶的第2屬性的屬性值，藉此，可獲取與滿足預定條件的第1屬性相關聯之第2屬性的屬性值。
以上說明之程式或軟體模組，可記憶於電腦2200上或電腦2200附近的電腦可讀取媒體。又，連接於專用通訊網路或互聯網之伺服器系統內所提供之硬碟或RAM般記錄媒體，可以作為電腦可讀取媒體使用，並藉此經由網路將程式提供至電腦2200。
以上，利用實施方式來說明本發明，但本發明的技術範圍並不限定於上述實施方式所記載之範圍。熟悉本發明的技術領域者明白可對上述實施方式實施各種變更或改良。由申請專利範圍之記載可知，如此之經實施變更或改良之方式亦可包含於本發明之技術範圍內。
應注意的是，申請專利範圍、說明書及圖式中所示之裝置、系統、程式以及方法中的動作、程式、步驟及階段等各處理之執行順序，只要未特別明示「更前」、「之前」等，再者只要並非於後一處理中使用前一處理之輸出，則可按任意順序實現。關於申請專利範圍、說明書及圖式中之動作流程，為方便起見而採用「首先，」、「其次，」等進行了說明，但並不表示必須按該順序實施。
1:試驗系統 100:被測定器件 101:晶圓 200:試驗裝置 201:測試儀主體 203:測試頭 205:探測器 231:探針 300:判定裝置 301:提取部 303:記憶部 305:結果獲取部 307:計算部 309:下限值獲取部 311:預測部 313:閾值決定部 315:第1判定部 317:第3判定部 319:第2判定部 321:學習處理部 371:學習模型 373:供給部 375:再現性獲取部 2200:電腦 2201:DVD-ROM 2210:主機控制器 2212:CPU 2214:RAM 2216:圖形控制器 2218:顯示設備 2220:輸入/輸出控制器 2222:通訊介面 2224:硬碟驅動器 2226:DVD-ROM驅動器 2230:ROM 2240:輸入/輸出晶片 2242:鍵盤
第1圖表示本實施方式的試驗系統1。 第2圖將試驗裝置200與晶圓101一併示出。 第3圖將判定裝置300的動作與試驗裝置200的動作一併示出。 第4圖表示第1判定處理。 第5圖將變化例的判定裝置300A與試驗裝置200和被測定器件100一併示出。 第6圖表示本發明的複數個態樣可全部或部分具體化之電腦2200的一例。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:試驗系統
100:被測定器件
200:試驗裝置
300:判定裝置
301:提取部
303:記憶部
305:結果獲取部
307:計算部
309:下限值獲取部
311:預測部
313:閾值決定部
315:第1判定部
371:學習模型
373:供給部
375:再現性獲取部

Claims (14)

  1. 一種判定裝置，其具備： 結果獲取部，其獲取對被測定器件進行的複數個項目的試驗的試驗結果；及， 第1判定部，其判定是否對前述試驗失敗的被測定器件進行重新試驗； 並且，前述第1判定部，基於預先對複數個被測定器件進行複數次前述試驗時的試驗結果的再現性來進行判定。
  2. 如請求項1所述之判定裝置，其中，進而具備計算部，其對前述複數個項目分別計算前述再現性； 並且，前述第1判定部，基於由前述計算部所算出的前述再現性，來判定是否對相應項目的試驗失敗的被測定器件進行重新試驗。
  3. 如請求項2所述之判定裝置，其中，前述第1判定部，使用已學習了前述再現性之學習模型來進行判定。
  4. 如請求項3所述之判定裝置，其中，前述計算部具有: 學習模型，其與輸入的前述複數個項目的試驗結果相應地，輸出重新試驗的預測結果； 供給部，其對前述學習模型，供給由前述結果獲取部所獲取之前述複數個項目的試驗結果；及， 再現性獲取部，其與將前述複數個項目的試驗結果供給至前述學習模型相應地，自前述學習模型所輸出之重新試驗的預測結果中獲取前述再現性。
  5. 如請求項4所述之判定裝置，其中，進而具備學習處理部，其使用學習資料來執行前述學習模型的學習處理，該學習資料含有前述複數個項目之中的至少失敗的項目的項目ID、及重新試驗的結果。
  6. 如請求項5所述之判定裝置，其中，進而具備第2判定部，其使用重新試驗的結果、及前述第1判定部的判定結果，來判定是否再次學習前述學習模型； 並且，前述學習處理部，根據由前述第2判定部所作的判定結果，來執行前述學習模型的學習處理。
  7. 如請求項2所述之判定裝置，其中，前述計算部，由對複數個被測定器件進行複數個前述試驗的試驗結果、及複數個重新試驗的試驗結果，來計算前述再現性。
  8. 如請求項7所述之判定裝置，其中，進而具備第2判定部，其使用重新試驗的結果、及前述第1判定部的判定結果，來判定是否更新前述再現性； 並且，前述計算部，根據由前述第2判定部所作的判定結果，來更新前述再現性。
  9. 如請求項6或8所述之判定裝置，其中，進而具備第3判定部，其根據對每隔基準數的批次所包含的被測定器件執行前述試驗，且無論前述第1判定部的判定結果如何，皆判定對被測定器件進行重新試驗； 並且，前述第2判定部，使用由前述第3判定部所執行之重新試驗的結果來進行判定。
  10. 如請求項2至8中任一項所述之判定裝置，其中，進而具備： 下限值獲取部，其獲取前述試驗合格的被測定器件的比例的容許下限值；及， 預測部，其基於各項目的前述再現性，算出相應項目的試驗失敗的被測定器件之中，被預測為至少在前述項目的重新試驗中合格的被測定器件的預測合格個數； 並且，前述第1判定部，在依照各項目的前述再現性的大小依序累計對應前述預測合格個數時，將基於前述再現性的值用作判定的閾值，該再現性與達到前述容許下限值的對應個數時、或即將達到之前的前述預測合格個數對應。
  11. 如請求項1至8中任一項所述之判定裝置，其中，進而具備： 提取部，其獲取包含試驗結果之資料檔案，並自前述資料檔案提取各項目的試驗結果；及， 記憶部，其記憶由前述提取部提取之試驗結果； 並且，前述結果獲取部，自前述記憶部獲取前述複數個項目的試驗結果。
  12. 一種試驗系統，其具備：請求項1至8中任一項所述之判定裝置；及， 試驗裝置，其對被測定器件進行複數個項目的試驗。
  13. 一種判定方法，其具備： 結果獲取階段，其獲取對被測定器件進行的複數個項目的試驗的試驗結果；及， 第1判定階段，其判定是否對前述試驗失敗的被測定器件進行重新試驗； 並且，在前述第1判定階段中，基於預先對複數個被測定器件進行複數次前述試驗時的試驗結果的再現性來進行判定。
  14. 一種記錄媒體，其記錄了判定程式，該判定程式由電腦執行，並使前述電腦發揮作為下述構件的功能: 結果獲取部，其獲取對被測定器件進行的複數個項目的試驗的試驗結果；及， 第1判定部，其判定是否對前述試驗失敗的被測定器件進行重新試驗； 並且，前述第1判定部，基於預先對複數個被測定器件進行複數次前述試驗時的試驗結果的再現性來進行判定。
TW110101371A 2020-03-10 2021-01-14 判定裝置、試驗系統、判定方法及記錄媒體 TWI848201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-041371 2020-03-10
JP2020041371A JP7561505B2 (ja) 2020-03-10 2020-03-10 判定装置、試験システム、判定方法および判定プログラム

Publications (2)

Publication Number Publication Date
TW202202860A TW202202860A (zh) 2022-01-16
TWI848201B true TWI848201B (zh) 2024-07-11

Family

ID=77672223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101371A TWI848201B (zh) 2020-03-10 2021-01-14 判定裝置、試驗系統、判定方法及記錄媒體

Country Status (7)

Country Link
US (1) US20220300390A1 (zh)
JP (1) JP7561505B2 (zh)
KR (1) KR102838390B1 (zh)
CN (1) CN114902058B (zh)
DE (1) DE112021001524T5 (zh)
TW (1) TWI848201B (zh)
WO (1) WO2021181863A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7777433B2 (ja) * 2021-11-25 2025-11-28 株式会社フジクラ 検査装置、検査方法、検査プログラム、半導体デバイスの製造方法
CN114660443A (zh) * 2022-05-24 2022-06-24 南京宏泰半导体科技有限公司 一种基于机器学习的集成电路ate自动复测系统及方法
JP2024056112A (ja) * 2022-10-10 2024-04-22 株式会社デンソー 半導体装置の製造方法および製造装置
JP2024164663A (ja) * 2023-05-15 2024-11-27 株式会社アドバンテスト 評価装置、試験インタフェースプログラム、評価方法、および評価プログラム
JP2024168840A (ja) * 2023-05-25 2024-12-05 トヨタ自動車株式会社 移動体の検査方法
CN119827940B (zh) * 2025-03-14 2025-07-04 深圳飞骧科技股份有限公司 封装器件的可靠性测试方法及可靠性测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267689A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2010278073A (ja) * 2009-05-26 2010-12-09 Panasonic Corp 半導体集積回路、半導体集積回路の検査装置、及び検査方法
JP2013024671A (ja) * 2011-07-20 2013-02-04 Renesas Electronics Corp 半導体集積回路のテスト方法とシステムとプログラム
TW201725381A (zh) * 2015-08-24 2017-07-16 克萊譚克公司 於樣品上判定所關注圖案之一或多個特性
TW201816670A (zh) * 2016-10-14 2018-05-01 美商克萊譚克公司 用於經組態用於半導體應用之深度學習模型之診斷系統及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258387A (ja) * 1993-03-09 1994-09-16 Mitsubishi Electric Corp Ｉｃテスタ
US6138256A (en) * 1998-03-27 2000-10-24 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
JP3960872B2 (ja) * 2002-07-19 2007-08-15 Ｎｅｃエレクトロニクス株式会社 プローバ装置及び半導体装置の検査方法
US7017429B2 (en) * 2003-04-30 2006-03-28 Infineon Technologies Richmond, Lp Continuous test flow method and apparatus
JP2005010069A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp テストシステム、テスト方法およびテストプログラム
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
JP2006025100A (ja) * 2004-07-07 2006-01-26 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのテスト方法
JP2007164256A (ja) * 2005-12-09 2007-06-28 Sharp Corp テンプレート調整方法および装置、欠陥分布分類方法および装置、上記テンプレート調整方法または欠陥分布分類方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
JP4920268B2 (ja) * 2006-02-23 2012-04-18 株式会社日立ハイテクノロジーズ 半導体プロセスモニタ方法およびそのシステム
JP2007285906A (ja) * 2006-04-18 2007-11-01 Hitachi High-Technologies Corp 荷電粒子線システム、および測定パラメータ設定方法
JP2008122362A (ja) * 2006-10-20 2008-05-29 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査手法
WO2008123156A1 (ja) * 2007-03-29 2008-10-16 Advantest Corporation 試験装置及び電子デバイス
JP2011033423A (ja) * 2009-07-31 2011-02-17 Hitachi High-Technologies Corp パターン形状選択方法、及びパターン測定装置
US20170301079A1 (en) * 2016-04-19 2017-10-19 Incheon University Industry Academic Cooperation Foundation Method of acquiring tsom image and method of examining semiconductor device
US11275361B2 (en) * 2017-06-30 2022-03-15 Kla-Tencor Corporation Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
KR102578644B1 (ko) * 2017-08-30 2023-09-13 삼성전자주식회사 반도체 집적회로의 수율 예측 장치, 및 이를 이용한 반도체 장치 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267689A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2010278073A (ja) * 2009-05-26 2010-12-09 Panasonic Corp 半導体集積回路、半導体集積回路の検査装置、及び検査方法
JP2013024671A (ja) * 2011-07-20 2013-02-04 Renesas Electronics Corp 半導体集積回路のテスト方法とシステムとプログラム
TW201725381A (zh) * 2015-08-24 2017-07-16 克萊譚克公司 於樣品上判定所關注圖案之一或多個特性
TW201816670A (zh) * 2016-10-14 2018-05-01 美商克萊譚克公司 用於經組態用於半導體應用之深度學習模型之診斷系統及方法

Also Published As

Publication number Publication date
KR20220110237A (ko) 2022-08-05
KR102838390B1 (ko) 2025-07-25
JP2021143880A (ja) 2021-09-24
CN114902058B (zh) 2025-08-12
WO2021181863A1 (ja) 2021-09-16
CN114902058A (zh) 2022-08-12
DE112021001524T5 (de) 2023-01-05
TW202202860A (zh) 2022-01-16
US20220300390A1 (en) 2022-09-22
JP7561505B2 (ja) 2024-10-04

Similar Documents

Publication Publication Date Title
TWI848201B (zh) 判定裝置、試驗系統、判定方法及記錄媒體
CN112041821B (zh) 用于冗余处理器错误检测的设备、系统和过程
US20210199713A1 (en) Analysis apparatus, analysis method, and recording medium having recorded thereon analysis program
JP2023052655A (ja) 解析装置、解析方法および解析プログラム
US20150026531A1 (en) Power supply monitor for detecting faults during scan testing
US12146896B2 (en) Analysis apparatus, analysis method, and recording medium having recorded thereon analysis program
TWI515445B (zh) 診斷工具-一種增加良率提升製程之產量的方法
US7283918B2 (en) Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same
US10247776B2 (en) Structurally assisted functional test and diagnostics for integrated circuits
KR102853286B1 (ko) 반도체 테스트 소켓 검사 방법 및 장치
JP2005332389A (ja) 半導体集積回路の故障検査方法及びレイアウト方法